CN117178378A - 发射辐射的半导体芯片和制造发射辐射的半导体芯片的方法 - Google Patents
发射辐射的半导体芯片和制造发射辐射的半导体芯片的方法 Download PDFInfo
- Publication number
- CN117178378A CN117178378A CN202280029328.9A CN202280029328A CN117178378A CN 117178378 A CN117178378 A CN 117178378A CN 202280029328 A CN202280029328 A CN 202280029328A CN 117178378 A CN117178378 A CN 117178378A
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- doped region
- radiation
- region
- emitting semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 description 25
- 230000005855 radiation Effects 0.000 description 18
- 230000008021 deposition Effects 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000005693 optoelectronics Effects 0.000 description 4
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- -1 nitride compound Chemical class 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
提出一种发射辐射的半导体芯片,其具有:第一掺杂区域(2);有源区域(3),所述有源区域设为用于产生电磁辐射,并且所述有源区域邻接于第一掺杂区域;和第二掺杂区域(4),所述第二掺杂区域设置在有源区域(3)的背离第一掺杂区域(2)的侧上,其中第一掺杂区域(2)是结构化的,并且有源区域(3)在侧面(2a)和覆盖面(2b)处覆盖第一掺杂区域(2)。
Description
技术领域
提出一种发射辐射的半导体芯片和一种用于制造发射辐射的半导体芯片的方法。
发明内容
要实现的目的在于,提出一种发射辐射的半导体芯片,所述半导体芯片可以特别高效地运行。另一要实现的目的在于,提出一种用于制造这种发射辐射的半导体芯片的方法。
发射辐射的半导体芯片例如是发光二极管芯片,所述发光二极管芯片在运行中放射红外光、任意色温的彩色的或白色的光。
根据发射辐射的半导体芯片的至少一个实施方式,发射辐射的半导体芯片包括第一掺杂区域。第一掺杂区域借助掺杂的半导体材料形成。例如,第一掺杂区域的半导体材料以及跟随的区域的半导体材料分别是III-V族化合物半导体材料。总的来说,发射辐射的半导体芯片可以是基于III-V族化合物半导体材料的半导体芯片。
III-V族化合物半导体材料具有至少一种选自第三主族的元素,例如B、Al、Ga、In,和选自第五主族的元素,例如N、P、As。尤其,术语“III-V族化合物半导体材料”包括二元、三元或四元化合物的组,所述化合物包含至少一种出自第三主族的元素和至少一种出自第五主族的元素,例如氮化物化合物半导体和磷化物化合物半导体。这样的二元、三元或四元化合物此外例如可以具有一种或多种掺杂材料以及附加的组成部分。
例如,半导体芯片基于材料体系InGaAlP或材料体系InGaAlAs或材料体系InGaAlN。
第一掺杂区域例如可以是p型掺杂区域和n型掺杂区域。
根据发射辐射的半导体芯片的至少一个实施方式,半导体芯片包括有源区域,所述有源区域设为用于产生电磁辐射,尤其光,并且所述有源区域邻接于第一掺杂区域。在发射辐射的半导体芯片的有源区域中,产生电磁辐射,所述电磁辐射由发射辐射的半导体芯片在运行中发射。
有源区域对此例如包括多量子系统结构、单量子系统结构或异质结构,例如双异质结构或p-n结。名称量子系统结构在此不展现出关于量子化的维度的意义。因此,量子系统结构尤其包括量子阱、量子线和量子点和这些结构的任意组合。
有源区域例如直接邻接于第一掺杂区域。
根据发射辐射的半导体芯片的至少一个实施方式,发射辐射的半导体芯片包括第二掺杂区域,所述第二掺杂区域设置在有源区域的背离第一掺杂区域的侧上。第二掺杂区域与第一掺杂区域不同名地掺杂。也就是说,如果第一掺杂区域例如是p型掺杂的,那么第二掺杂区域是n型掺杂的。如果第一掺杂区域例如是n型掺杂的,那么第二掺杂区域是p型掺杂的。
根据发射辐射的半导体芯片的至少一个实施方式,第一掺杂区域是结构化的。也就是说尤其地,第一掺杂区域在其形状方面在制造发射辐射的半导体芯片期间通过结构化方法改变。第一掺杂区域于是尤其不是平面的层,所述平面的层在制造公差的范围内主要沿两个空间维度延伸,而且第一掺杂区域可以是三维结构。第一掺杂区域于是尤其具有不平坦的、例如弯曲地伸展的外面。
在垂直于半导体芯片的主延伸平面伸展的剖平面中,第一掺杂区域例如可以具有梯形的形状。于是,第一掺杂区域的三维形状在制造公差的范围内可以对应地是棱柱。此外可行的是,第一掺杂区域的三维形状类似于或对应于阶梯棱锥、半球或半柱。
根据发射辐射的半导体芯片的至少一个实施方式,有源区域在侧面处和在覆盖面处覆盖第一掺杂区域。也就是说,有源区域不仅作为主要沿两个空间维度延伸的层设置在第一掺杂区域的覆盖面处,而且有源区域至少局部保形地跟随第一掺杂区域,使得第一掺杂区域也在侧面处由有源区域的材料覆盖。
在此可行的是,有源区域连续地从第一掺杂区域的侧面延伸至第一掺杂区域的覆盖面。此外可行的是,有源区域不连通地构成并且仅局部地在侧面处和在覆盖面上覆盖第一掺杂区域。
第一掺杂区域的覆盖面例如是第一掺杂区域的平行于光电子半导体芯片的主延伸平面伸展的外面。例如,覆盖面在制造公差的范围内平行于衬底的主延伸平面伸展,在所述衬底上制造发射辐射的半导体芯片。
第一掺杂区域的侧面在此横向于发射辐射的半导体芯片的主延伸平面伸展。第一掺杂区域在此可以具有两个或更多个这种侧面。侧面可以将第一掺杂区域的覆盖面与第一掺杂区域的背离覆盖面的底面连接。第一掺杂区域的底面例如与衬底或与承载件直接接触,在所述衬底上生长第一掺杂区域,在所述承载件上施加第一掺杂区域。
根据发射辐射的半导体芯片的至少一个实施方式,半导体芯片包括第一掺杂区域、有源区域和第二掺杂区域,所述有源区域设为用于产生电磁辐射并且所述有源区域邻接于第一掺杂区域,所述第二掺杂区域设置在有源区域的背离第一掺杂区域的侧上。在此,第一掺杂区域是结构化的并且有源区域在侧面处和在覆盖面处覆盖第一掺杂区域。
在此所描述的发射辐射的半导体芯片在此尤其基于以下考量:发射辐射的半导体芯片的效率通常通过小的辐射耦合输出效率和由于不进行辐射的复合被不利地影响。
小的辐射耦合输出效率可以归因于全内反射,所述全内反射尤其会在具有平面的光出射面的发射辐射的半导体芯片中出现。这于是也会造成,在发射辐射的半导体芯片中产生的电磁辐射仅能在窄的角度范围内从半导体芯片中射出。
现在,在此所描述的发射辐射的半导体芯片尤其基于以下构思:将有源区域设置在结构化的第一掺杂区域下游,使得有源区域除了第一掺杂区域的覆盖面之外也设置在侧面处。以这种方式,产生特别多的电磁辐射,所述电磁辐射的主放射方向垂直于或近似垂直于发射辐射的半导体芯片的辐射耦合输出面伸展,由此减少了在发射辐射的半导体芯片中出现全反射的概率。
此外,由此增大由半导体芯片放射电磁辐射的角度范围。在理想情况下,有源区域在其伸展中曲折地并且例如局部地在垂直于光电子半导体芯片的主延伸平面的剖平面中是圆形的。相同内容那么优选地也适用于半导体芯片的辐射耦合输出面。
根据发射辐射的半导体芯片的至少一个实施方式,有源区域完全地覆盖第一掺杂区域的侧面。
在此情况下,第一掺杂区域的侧面例如可以在制造公差的范围内平面地构成并且有源区域施加在第一掺杂区域的所述平面的侧面上。有源区域于是例如可以连续地从第一掺杂区域的第一侧面延伸至覆盖面。例如,在此可行的是,第一掺杂区域具有至少两个、例如或四个这种侧面。
根据发射辐射的半导体芯片的至少一个实施方式,半导体芯片具有主延伸平面并且有源区域局部地倾斜于主延伸平面伸展。例如,半导体芯片的主延伸平面平行于衬底的覆盖面伸展,在所述衬底上产生半导体芯片。
主延伸平面例如倾斜于或垂直于生长方向伸展,发射辐射的半导体芯片的区域以所述生长方向外延地生长。
有源区域在此可以局部地倾斜于半导体芯片的主延伸平面并且局部地平行于主延伸平面设置在第一掺杂区域上。例如,有源区域在其施加到第一掺杂区域的侧面上的位置处倾斜于主延伸平面伸展并且在其施加到第一掺杂区域的覆盖面上的位置处平行于主延伸平面伸展。
根据发射辐射的半导体芯片的至少一个实施方式,有源区域弯曲地伸展。也就是说,在本实施方式中,有源区域可以至少近似地具有弯曲部并且例如跟随球表面的伸展。如果第一掺杂区域具有对应地结构化的外面,那么是这种情况。
例如,有源区域可以局部地朝衬底的方向弯曲。有源区域可以与衬底直接接触。例如,有源区域仅局部地与衬底直接接触。尤其,有源区域可以与衬底的电绝缘区域直接接触。
根据发射辐射的半导体芯片的至少一个实施方式,第一掺杂区域阶梯式地结构化并且沿垂直于半导体芯片的主延伸平面的方向具有多个平面。也就是说,第一掺杂区域例如可以近似于阶梯棱锥。有源区域于是可以不仅位于第一掺杂区域的横向于或垂直于半导体芯片的主延伸平面伸展的侧面处、而且位于第一掺杂区域的平行于半导体芯片的主延伸平面伸展的面处。
根据发射辐射的半导体芯片的至少一个实施方式,第一掺杂区域沿垂直于半导体芯片的主延伸平面的方向渐尖。也就是说,沿垂直于主延伸平面的方向,第一掺杂区域的平行于主延伸平面伸展的横截面的面积减小。
根据发射辐射的半导体芯片的至少一个实施方式,发射辐射的半导体芯片包括第一接触部,所述第一接触部导电地与第一掺杂区域连接,其中第一接触部延伸进入到第一传导区域中。
第一接触部例如可以借助导电材料、尤其金属材料或透明导电氧化物形成。第一接触部尤其可以在第一掺杂区域的几何中心的区域中延伸到所述第一掺杂区域中。第一接触部在此同样可以构成为,使得其沿垂直于半导体芯片的主延伸平面的方向渐尖。借助这种第一接触部可行的是,特别均匀地接触发射辐射的半导体芯片。
根据发射辐射的半导体芯片的至少一个实施方式,半导体芯片是微型发光二极管芯片。发射辐射的半导体芯片于是具有小于或等于20μm的棱边长度。棱边长度于是例如为发射辐射的半导体芯片的具有最小横向延伸的棱边。沿另一方向,发射辐射的半导体芯片于是可以具有大于20μm的棱边长度。
根据发射辐射的半导体芯片的至少一个实施方式,半导体芯片具有不平坦的、尤其弯曲地伸展的辐射耦合输出面,在运行中产生的辐射可以通过所述辐射耦合输出面离开半导体芯片。辐射耦合输出面可以通过半导体芯片的外面形成。
半导体芯片于是优选地还具有不平坦的、尤其弯曲地伸展的有源区域。有源区域在此可以具有朝向辐射耦合输出面的外面,所述外面类似于或平行于辐射耦合输出面伸展。
如果辐射耦合输出面和有源区域是不平坦的,则半导体芯片的电磁辐射优选地可以在有源区域的每个部位处在大的角度范围内发射。
此外提出一种用于制造发射辐射的半导体芯片的方法。借助所述方法尤其可以制造在此所描述的发射辐射的半导体芯片。也就是说,所有对于发射辐射的半导体芯片所公开的特征也对于所述方法公开并且反之亦然。
在所述方法中,首先提供衬底。所述衬底例如可以是生长衬底,所述生长衬底根据沉积到衬底上的半导体芯片的材料例如可以借助蓝宝石、SiC、GaAs、Si、InP等形成。衬底具有主延伸平面,所述主延伸平面例如平行于衬底的覆盖面伸展,后续的层沉积到所述覆盖面上。在此和在下文中,衬底还可以是生长衬底和/或是外延生长的层,所述层生长到生长衬底上。随后也可以移除生长衬底。
衬底可以至少局部电绝缘地构成。换言之,衬底至少局部地具有不导电的区域。例如,衬底电绝缘地构成。
根据所述方法的至少一个实施方式,所述方法包括如下方法步骤,在所述方法步骤中沉积第一掺杂区域。第一掺杂区域的沉积例如外延地进行。
在此可行的是,第一掺杂区域直接沉积到衬底上,或在衬底和第一掺杂区域之间存在缓冲层。第一掺杂区域例如借助n型掺杂的或p型掺杂的半导体材料形成。
根据至少一个实施方式,所述方法包括以下步骤,在所述步骤中进行第一掺杂区域的结构化,使得第一掺杂区域沿背离衬底的方向渐尖。
第一掺杂区域的结构化在此例如可以通过材料去除、例如蚀刻进行。此外可行的是,利用掩膜来生长第一掺杂区域。在此可行的是,为了将第一掺杂区域结构化随后使用掩膜,所述掩膜具有彼此不同的掩膜开口,第一有源区域的材料沉积在所述掩膜开口中。例如,于是在第一有源区域生长时可以逐渐减小掩膜开口的尺寸,由此同样实现第一掺杂区域沿背离衬底的方向的渐尖。
根据方法的至少一个实施方式,进行有源区域的沉积,使得有源区域覆盖第一掺杂区域的侧面。有源区域于是在制成的半导体芯片中与第一掺杂区域的侧面尤其直接接触。
根据至少一个实施方式,所述方法包括以下方法步骤,在所述方法步骤中,进行第二掺杂区域在有源区域上的沉积。第二掺杂区域与第一掺杂区域不同名地掺杂。有源区域和第二掺杂区域可以彼此直接接触。有源区域的沉积尤其同样外延地进行并且可以在与第一掺杂区域的沉积相同的外延设施中进行。
第二掺杂区域的沉积同样外延地进行并且可以在与有源区域的沉积相同的外延设施中进行。
根据所述方法的至少一个实施方式,所述方法包括以下方法步骤:
-提供衬底,
-沉积第一掺杂区域,
-将第一掺杂区域结构化成,使得第一掺杂区域沿背离衬底的方向渐尖,
-沉积有源区域,使得有源区域覆盖第一掺杂区域的侧面,
-在有源区域上沉积第二掺杂区域。
在此尤其可行的是,方法步骤以与所给出的顺序不同的顺序执行。例如,可以在沉积掺杂区域中的一个掺杂区域之前进行有源区域的沉积。
根据所述方法的至少一个实施方式,多次进行第一区域的结构化,使得第一区域阶梯式地结构化并且沿着背离衬底的方向具有多个平面。结构化在此例如可以通过对应地蚀刻第一区域进行或通过在第一区域生长期间借助于掩膜的结构化进行。
根据所述方法的至少一个实施方式,在首次沉积第一掺杂区域和第二掺杂区域之前沉积有源区域的一部分。换言之,在方法的该实施方式中,在产生掺杂区域中的一个掺杂区域之前,沉积有源区域的至少一部分。
根据所述方法的至少一个实施方式,在沉积第一掺杂区域和第二掺杂区域之前,将有源区域局部地移除。例如,将有源区域大面积地沉积在衬底上。接着,将有源区域局部地移除并且将第一掺杂区域和/或第二掺杂区域的材料沉积到有源区域的这样制造的开口中。
附图说明
下面,根据附图和所属的实施例详细阐述在此所描述的光电子半导体芯片以及在此所描述的方法。
根据图1A至图1D的示意剖面图详细阐述在此所描述的方法的第一实施例。
根据图2和图3的示意剖面图详细阐述在此所描述的发射辐射的半导体芯片的实施例。
根据图4A和图4B的立体示意图详细阐述在此所描述的发射辐射的半导体芯片的另一实施例。
根据图5A至图5D的示意图详细阐述在此所描述的方法的另一实施例。
根据图6的示意剖面图详细阐述在此所描述的发射辐射的半导体芯片的另一实施例。
根据图7A至图7D以及图8A至图8E的示意剖面图详细阐述在此所描述的方法的另外的实施例。
根据图9和图10的示意图详细阐述在此所描述的发射辐射的半导体芯片的另外的实施例。
根据图11A至11F的示意图详细阐述在此所描述的发射辐射的半导体芯片的工作方式。
相同的、相同类型的或起相同作用的元件在附图中设有相同的附图标记。附图和在附图中示出的元件彼此间的大小关系不应视为是符合比例的。更确切地说,为了更好的可示出性和/或为了更好的理解可以夸大地示出个别元件。
具体实施方式
结合图1A至图1D的示意剖面图详细阐述在此所描述的方法的第一实施例。在所述方法中提供衬底1。
在衬底1上沉积第一掺杂区域2。第一掺杂区域2例如是借助p型掺杂的半导体材料形成的区域。
随后,进行第一掺杂区域2的结构化,使得所述第一掺杂区域如在图1A中示意地示出的那样在垂直于半导体芯片10的主延伸平面L的横截面中梯形地构成。这样结构化的第一区域2沿背离衬底1的方向R渐尖。
第一掺杂区域2于是具有侧面2a,所述侧面横向于主延伸平面L伸展。此外,第一掺杂区域2具有覆盖面2b,所述覆盖面平行于主延伸平面L伸展。
在第一掺杂区域2结构化并且准备好用于在上方生长之后,在上方生长通过有源区域3的沉积进行为,使得有源区域覆盖第一掺杂区域2的侧面2a。
当前,有源区域3完全地且一致地覆盖第一掺杂区域2的侧面2a以及覆盖面2b。这在图1B中示出。
为了在上方生长有源区域,第一掺杂区域的侧面2a优选是以V族中止的。以这种方式,有源区域能够以特别好的晶体质量在例如平行于(001)结晶面伸展的覆盖面2b上和在侧面2a中生长。
在下一方法步骤、图1C中,将有源区域3的侧向区域移除,使得仅留下有源区域3的设置在第一掺杂区域2的侧面2a和覆盖面2b处的区域。
为此,可以施加对应的掩膜5。掩膜5例如可以借助SiNx、SiON或SiO2形成并且例如借助于ALD法施加。例如借助于干化学或湿化学蚀刻在未由掩膜5覆盖的区域中移除有源区域3。
在下一方法步骤、图1D中,将第二掺杂区域4沉积在有源区域3上。第二掺杂区域4例如通过n型掺杂的半导体材料形成。
产生发射辐射的半导体芯片10,如其示意地在图1D中所示出,其中第一区域2是结构化的并且有源区域在侧面2a和覆盖面2b处覆盖第一掺杂区域2。
发射辐射的半导体芯片10在此可以如在图10中所示出的那样具有第一掺杂区域,所述第一掺杂区域具有刚好一个覆盖面2b,所述覆盖面平行于半导体芯片10的主延伸平面L伸展。在此,第一掺杂区域2的结构化的结构尺寸大致对应于发射辐射的半导体芯片10的棱边长度x。换言之,第一掺杂区域2在其背离覆盖面2b的底面2c处具有横向延伸,所述横向延伸对应于半导体芯片10的棱边长度的至少20%,尤其至少50%或至少80%。
图2的示意剖面图示出在此所描述的发射辐射的半导体芯片10的另一实施例。在本实施例中,与图1D的实施例相比,第一掺杂区域2的覆盖面2b的尺寸减小。以这种方式,有源区域3的形状与例如对于图1D的实施例的情况相比更多地对应于半圆的形状。在从发射辐射的半导体芯片10中射出时的全反射的概率由此被进一步降低,并且半导体芯片10的效率增大,然而有源区域3的面积相对于图1D的实施例减小。
图3的示意剖面图示出在此所描述的发射辐射的半导体芯片10的另一实施例。与图2和图1D的实施例不同,在图3的实施例中现在补充接触部7和8,用于从外部接触发射辐射的半导体芯片10。在此,第一接触部7至少延伸穿过衬底1和/或外延生长的层。第二接触部8例如作为辐射可穿透的接触部施加在第二掺杂区域4上。第二接触部8例如可以是借助TCO材料、例如ITO形成的接触部。第二接触部8的外面形成半导体芯片10的辐射耦合输出面10a。
图4A和图4B的示意立体图示出在此所描述的发射辐射的半导体芯片10的另外的实施例。在这些实施例中,半导体芯片10沿一个空间方向比沿其他空间方向更长地延伸。也就是说,半导体芯片10具有一个棱边长度x和另一棱边长度y,其中另一棱边长度y比棱边长度x大。
因此,发射辐射的半导体芯片10具有条形的延伸并且有源区域3的施加到第一掺杂区域2的侧面2a上的部段的面积与覆盖面2b的面积相比是特别大的。
由此,一方面,在电磁辐射从半导体芯片10射出时的全反射的概率降低,并且另一方面,在表面处的不进行辐射的复合的概率同样降低。
如果半导体芯片10例如以材料体系InGaAlP形成,则有源区域3的倾斜的区域平行于(111)x棱面取向,其中可以是x=A和B。对于其他材料体系,不同的棱面可以是有利的。
如在图4B中所示出的,半导体芯片10可以沿两个侧向方向通过侧面2a限界。这种3D几何形状造成还更强地抑制不进行辐射的复合。半导体芯片10的大小是可调的,垂直于耦合输出面10a的发射是最大的,用于打破全反射的面是最大的,这造成提高的效率。衬底和接触部在图4B中未示出。
总的来说,在此所描述的发射辐射的半导体芯片10的特征在于改进的辐射耦合输出效率,因为特别多的电磁辐射垂直于辐射耦合输出面10a射到所述辐射耦合输出面上并且不进行辐射的复合的概率同样降低。
结合图5A至图5D的示意图,详细阐述在此所描述的方法的另一实施例。在本实施例中,第一掺杂区域2如在图5A和图5B中示出的那样通过多次在上方生长阶梯式地结构化,使得第一掺杂区域2沿例如垂直于主延伸平面L伸展的方向R具有多个平面21、22、23。
在下一方法步骤、图5C中,于是将有源区域3一致地沉积,使得所述有源区域沿着平面21、22、23具有对应的部段31、32、33,所述部段倾斜于主延伸平面L伸展。
第二掺杂层4对应一致地在有源区域3之上沉积,图5D。
因此,可以实现发射辐射的半导体芯片10的一个实施方式,如其在图6中理想化地示出的。在那里,第一掺杂区域2半球形地结构化,并且有源区域3对应一致地施加到第一掺杂区域2上。在有源区域3中产生的电磁辐射9于是绝大部分垂直地射到半导体芯片10的外面上并且可以在没有显著的全反射的情况下发射。在此,相对于针对平坦地构成的有源区域的仅大约14%的辐射耦合输出效率,得出69.6%的理论辐射耦合输出效率。在此假设,第二掺杂区域的半导体材料具有3的折射率,并且衬底1起反射作用地构成,例如构成为布拉格反射器。此外,辐射耦合输出面10a关于有源区域3的朝向辐射耦合输出面10a的外面一致地弯曲。
结合图7A至图7D的示意剖面图详细阐述在此所描述的方法的另一实施例。
在本实施例中,随后在使用不同掩膜5的条件下蚀刻第一掺杂区域2,使得借助第一掺杂区域2的平面21至25同样产生阶梯式或阶梯形的轮廓。以这种方式,根据所使用的掩膜,第一掺杂区域2的不同的几何形状是可能的,例如阶梯棱锥或近似半球的形状。
结合图7B和图7C示出蚀刻步骤。
在图7D中示出,在每个平面中设置有有源区域3的部段31至35,所述部段分别延伸直至第一掺杂区域2的每个平面中的侧面2a。随后,可以对应地施加第二掺杂区域4(未示出)。
结合图8A至8E的示意图详细阐述在此所描述的方法的另一实施例。在本实施例中,有源层3如已经在图7A至7D的实施例中仅在(001)平面中生长,由此技术方面特别简单的生长过程是可能的。
首先将有源区域3在此大面积地沉积到衬底1上,图8A。
接着,通过蚀刻移除有源区域3的一部分,使得仅一个环留在衬底1上,所述环由有源区域3的材料形成。
在衬底1的露出的区域上,随后将第一掺杂区域2在环之内沉积并且将第二掺杂区域4在环之外沉积。这在图8C中示出。所述方法针对环形的有源区域3的越来越小的直径重复,图8D。
掺杂区域2、4以及有源区域3可以经由MOCVD法沉积,其中使用借助二氧化硅或氮化硅形成的生长掩膜。
接着,将第一接触部7穿过衬底1产生,图8E,或者将衬底1剥离并且产生第一接触部7(未示出)。
产生光电子半导体芯片10,如其示意地在图9和10中所示出的,其中有源区域3的外面的半球形的设计方案可以通过尽可能多的外延步骤实现。在第一掺杂区域2的中心,第一接触部7延伸进入到第一掺杂区域2中。
结合图11A至图11F的示意图,详细阐述在此所描述的发射辐射的半导体芯片10的工作方式。
图11A示出具有平坦的辐射耦合输出面10a的发射辐射的半导体芯片10。发射辐射的半导体芯片10的半导体材料的高的折射率如在图11A中所示出的引起发射的辐射的小的提取锥。小的提取锥防止从有源区域3中的发射。
图11B示出,通过引入弯曲的辐射耦合输出面10a,如其对于在此所描述的半导体芯片10得出的那样,提取锥大幅增大。
图11C示出具有平坦的辐射耦合输出面10a的发射辐射的半导体芯片10的边缘的放射。
图11D示出,通过引入弯曲的辐射耦合输出面10a,由有源区域3的边缘进行的发射不像从半导体芯片10的中部的发射那么强地从改进的提取锥获利。
图11E示出具有平坦的辐射耦合输出面10a和平坦的有源区域3的发射辐射的半导体芯片10的发射。
图11F示出,通过有源区域的弯曲,解决从有源区域3的边缘发射的问题。同时,通过弯曲的辐射耦合输出面10a得出具有增大的张角的改进的提取锥。
本发明不通过根据实施例进行的描述而限于这些实施例。更确切地说,本发明包括任意新特征以及特征的任意组合,这尤其包含权利要求中的特征的任意组合,即使所述特征或所述组合本身并未详尽地在权利要求中或实施例中给出也如此。
本专利申请要求德国专利申请10 2021 109 960.9的优先权,其公开内容通过参引结合于此。
附图标记列表
1 衬底
2 第一掺杂区域
2a 侧面
2b 覆盖面
2c 底面
21……25 平面
3 有源区域
31……35 部段
4 第二掺杂区域
5 掩膜
6 (001)平面
7 第一接触部
8 第二接触部
9 电磁辐射
L 主延伸平面
R 方向
x 棱边长度
y 另外的棱边长度
10 半导体芯片
10a 辐射耦合输出面
Claims (13)
1.一种发射辐射的半导体芯片(10),具有:
-第一掺杂区域(2),
-有源区域(3),所述有源区域设为用于产生电磁辐射,并且所述有源区域邻接于所述第一掺杂区域,和
-第二掺杂区域(4),所述第二掺杂区域设置在所述有源区域(3)的背离所述第一掺杂区域(2)的侧上,其中
-所述第一掺杂区域(2)阶梯式地结构化并且沿垂直于所述半导体芯片(10)的主延伸平面(L)的方向具有多个平面(21……25),并且
-所述有源区域(3)在侧面(2a)和覆盖面(2b)处覆盖所述第一掺杂区域(2)。
2.根据上一项权利要求所述的发射辐射的半导体芯片(10),
其中所述有源区域(3)完全地覆盖所述第一掺杂区域(2)的侧面(2a)。
3.根据上述权利要求中任一项所述的发射辐射的半导体芯片(10),
其中所述半导体芯片(10)具有主延伸平面(L)并且所述有源区域(3)局部地倾斜于所述主延伸平面(L)伸展。
4.根据上述权利要求中任一项所述的发射辐射的半导体芯片(10),
其中所述有源区域(3)弯曲地伸展。
5.根据上述权利要求中任一项所述的发射辐射的半导体芯片(10),
其中所述第一掺杂区域(2)沿垂直于所述半导体芯片(10)的主延伸平面(L)的方向渐尖。
6.根据上述权利要求中任一项所述的发射辐射的半导体芯片(10),所述半导体芯片具有第一接触部(7),所述第一接触部与所述第一掺杂区域(2)导电地连接,其中所述第一接触部(7)延伸进入到所述第一传导区域(2)中。
7.根据上述权利要求中任一项所述的发射辐射的半导体芯片(10),所述半导体芯片具有小于或等于20μm的棱边长度(x)。
8.根据上述权利要求中任一项所述的发射辐射的半导体芯片(10),所述半导体芯片具有不平坦的辐射耦合输出面(10a),其中所述有源区域(3)是不平坦的。
9.一种用于制造发射辐射的半导体芯片(10)的方法,所述方法具有以下步骤:
-提供衬底(1),
-沉积第一掺杂区域(2),
-将所述第一掺杂区域(2)多次结构化,使得所述第一掺杂区域(2)阶梯式地结构化,并且沿着背离所述衬底(1)的方向(R)渐尖并且具有多个平面(21……25),
-沉积有源区域(3),使得所述有源区域(3)覆盖所述第一掺杂区域(2)的侧面(2a),
-在所述有源区域(3)上沉积第二掺杂区域(4)。
10.根据上一项权利要求所述的方法,
其中所述结构化通过多次蚀刻进行。
11.根据上述权利要求中任一项所述的方法,
其中在首次沉积所述第一掺杂区域(2)和所述第二掺杂区域(4)之前,沉积所述有源区域(3)的一部分。
12.根据上一项权利要求所述的方法,
其中在沉积所述第一掺杂区域(2)和所述第二掺杂区域(4)之前,将所述有源区域(3)局部地移除。
13.根据上述权利要求中任一项所述的方法,
其中产生根据权利要求1至8中任一项所述的发射辐射的半导体芯片(10)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102021109960.9A DE102021109960A1 (de) | 2021-04-20 | 2021-04-20 | Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips |
DE102021109960.9 | 2021-04-20 | ||
PCT/EP2022/059012 WO2022223290A1 (de) | 2021-04-20 | 2022-04-05 | Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117178378A true CN117178378A (zh) | 2023-12-05 |
Family
ID=81580000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280029328.9A Pending CN117178378A (zh) | 2021-04-20 | 2022-04-05 | 发射辐射的半导体芯片和制造发射辐射的半导体芯片的方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20240204137A1 (zh) |
JP (1) | JP2024516089A (zh) |
KR (1) | KR20230172543A (zh) |
CN (1) | CN117178378A (zh) |
DE (2) | DE102021109960A1 (zh) |
WO (1) | WO2022223290A1 (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07153991A (ja) | 1993-11-26 | 1995-06-16 | Nec Corp | 発光ダイオード及びその製造方法 |
JPH1022523A (ja) | 1996-07-02 | 1998-01-23 | Omron Corp | 半導体発光素子 |
JP4595198B2 (ja) | 2000-12-15 | 2010-12-08 | ソニー株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
SG140473A1 (en) | 2006-08-16 | 2008-03-28 | Tinggi Tech Private Ltd | Improvements in external light efficiency of light emitting diodes |
US8476652B2 (en) * | 2010-07-30 | 2013-07-02 | Invenlux Corporation | Three-dimensional light-emitting devices and method for fabricating the same |
US20140264260A1 (en) * | 2013-03-15 | 2014-09-18 | Design Express Limited | Light emitting structure |
US9484492B2 (en) * | 2015-01-06 | 2016-11-01 | Apple Inc. | LED structures for reduced non-radiative sidewall recombination |
DE102017113383B4 (de) * | 2017-06-19 | 2023-03-09 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips |
DE102017119346A1 (de) | 2017-08-24 | 2019-02-28 | Osram Opto Semiconductors Gmbh | Bauteil mit Pufferschicht und Verfahren zur Herstellung eines Bauteils |
-
2021
- 2021-04-20 DE DE102021109960.9A patent/DE102021109960A1/de not_active Withdrawn
-
2022
- 2022-04-05 US US18/554,701 patent/US20240204137A1/en active Pending
- 2022-04-05 WO PCT/EP2022/059012 patent/WO2022223290A1/de active Application Filing
- 2022-04-05 CN CN202280029328.9A patent/CN117178378A/zh active Pending
- 2022-04-05 DE DE112022000789.3T patent/DE112022000789A5/de active Pending
- 2022-04-05 JP JP2023560641A patent/JP2024516089A/ja active Pending
- 2022-04-05 KR KR1020237039326A patent/KR20230172543A/ko active Search and Examination
Also Published As
Publication number | Publication date |
---|---|
KR20230172543A (ko) | 2023-12-22 |
DE102021109960A1 (de) | 2022-10-20 |
DE112022000789A5 (de) | 2023-11-16 |
WO2022223290A1 (de) | 2022-10-27 |
JP2024516089A (ja) | 2024-04-12 |
US20240204137A1 (en) | 2024-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7541206B2 (en) | Nitride-based semiconductor light-emitting device and method of manufacturing the same | |
JP5420137B2 (ja) | テクスチャ基板上で成長させるiii族発光素子 | |
JP5952922B2 (ja) | オプトエレクトロニクス半導体チップ | |
US6177352B1 (en) | Method for producing semiconductor bodies with an MOVPE layer sequence | |
US20070125995A1 (en) | Horizontal emitting, vertical emitting, beam shaped, distributed feedback (DFB) lasers fabricated by growth over a patterned substrate with multiple overgrowth | |
US20150129915A1 (en) | Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same | |
CN103959489A (zh) | 光电子半导体芯片 | |
US10615309B2 (en) | Light emitting diode | |
US20130193442A1 (en) | Light Emitting Device And Method For Manufacturing The Same | |
US20210305476A1 (en) | Optoelectronic semiconductor component with contact elements and method for producing the same | |
CN113302753B (zh) | 光电子半导体器件及其制造方法 | |
CN117178378A (zh) | 发射辐射的半导体芯片和制造发射辐射的半导体芯片的方法 | |
CN106716651A (zh) | 光电半导体芯片和用于制造该光电半导体芯片的方法 | |
CN113906575B (zh) | 具有连接区域的光电子半导体器件和制造光电子半导体器件的方法 | |
US20210343902A1 (en) | Optoelectronic semiconductor component having a sapphire support and method for the production thereof | |
KR20060134490A (ko) | 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법 | |
US20220190222A1 (en) | Optoelectronic semiconductor device comprising a dielectric layer and a transparent conductive layer and method for manufacturing the optoelectronic semiconductor device | |
KR102612511B1 (ko) | 접촉 엘리먼트를 포함하는 광전자 반도체 칩 및 광전자 반도체 칩을 제조하는 방법 | |
US20240021753A1 (en) | Strain-tunable light-emitting diodes formed using mesa sidewall epitaxy | |
US20220123172A1 (en) | Optoelectronic semiconductor device comprising first and second regions of a first semiconductor layer and method for manufacturing an optoelectronic semiconductor device | |
CN117916882A (zh) | 光电设备和光电半导体器件 | |
US20220093826A1 (en) | Optoelectronic semiconductor device having dielectric layers, and method for manufacturing the same | |
US20220045249A1 (en) | Optoelectronic semiconductor component having a first and second metal layer and method for producing the optoelectronic semiconductor component | |
WO2022243014A1 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
CN116458022A (zh) | 垂直腔表面发射激光器的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |