CN1224931A - 快速存储器及其制造方法 - Google Patents

快速存储器及其制造方法 Download PDF

Info

Publication number
CN1224931A
CN1224931A CN99101048A CN99101048A CN1224931A CN 1224931 A CN1224931 A CN 1224931A CN 99101048 A CN99101048 A CN 99101048A CN 99101048 A CN99101048 A CN 99101048A CN 1224931 A CN1224931 A CN 1224931A
Authority
CN
China
Prior art keywords
grid
floating grid
fast storage
film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99101048A
Other languages
English (en)
Other versions
CN1122313C (zh
Inventor
金森宏治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1224931A publication Critical patent/CN1224931A/zh
Application granted granted Critical
Publication of CN1122313C publication Critical patent/CN1122313C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种快速存储器,具有浮动栅极、控制栅极和擦除栅极,栅极相互绝缘,从浮动栅极的拐角边缘提取电子,经过绝缘膜,进入相对的擦除栅极,由此完成擦除数据过程,其中浮动栅极和擦除栅极之间的绝缘膜其厚度在浮动栅极的拐角部分是均匀的。

Description

快速存储器及其制造方法
本发明涉及快速存储器，它是一种非易失性半导体存储器件，更具体地说涉及具有擦除栅极的快速存储器，擦除栅极用于在擦除期间从浮动栅极提取电子，本发明还涉及制造该快速存储器的方法。
过去，一种已知的快速存储器具有相对于浮动栅极的控制栅极，用于在读数据和写数据期间进行控制，还具有与控制栅极相互独立的相对于浮动栅极的擦除栅极，用于进行擦除。
本发明的快速存储器以平面图的形式示于图5，沿图5的X-X线的剖面图示于图6。在该快速存储器中，由部件分离氧化物膜2分离的驱动区形成在p型衬底1上，浮动栅极12经过插入栅极绝缘膜3形成在源极区14a和漏极区14b之间的沟道区的上部。在上述结构的上部经过插入栅极绝缘膜8形成了线性控制栅极11，它是一条字线。提供的擦除栅极13与浮动栅极12的边缘重叠。
在上述快速存储器中，数据写入存储器的条件是当电子注入浮动栅极时，以及当存储器晶体管的阈值电压高时。擦除条件是电子从浮动栅极释放时，以及当阈值电压低时。
在这种快速存储器中，擦除是采用Fowler-Nordheim(F-N)沟道电流实现的，以便通过擦除栅极从浮动栅极的拐角边缘部分提取电子。
如图7所示，如果擦除栅极13的电势高，那么在绝缘膜10中产生如电力线21所示的电场，绝缘膜10在浮动栅极12和擦除栅极13之间(该层膜以后称为FG-EG绝缘膜)。
与绝缘膜是平行的位置相比，在浮动栅极12的拐角边缘15处电场集中，如图7所示，其结果降低了绝缘膜的有效厚度，通过边缘15部分产生沟道现象，从而电子从浮动栅极12迁移到擦除栅极13。
当进行除擦除以外的操作时，例如进行读和写，虽然擦除栅极的电势下降，但是由于在与所述边缘相对的栅极表面的弯曲部分16，电场事实上比FG-EG绝缘膜的平行部分17还弱，所以理想情况是没有电子流经边缘15，也没有电子流经平行部分17。这就是说，擦除栅极作为仅进行擦除的一个栅极。
过去的FG-EG绝缘膜是通过对浮动栅极进行热氧化形成的，浮动栅极是由多晶硅形成的。然而，由热氧化形成的氧化硅膜如图8所示通常具有膜厚度很小的一个边缘。当边缘部分变薄时，通过进行除擦除以外的操作使得浮动栅极的电势升高，因此例如当进行读出操作时，电子通过薄的边缘部分注入，这将导致改变输入写入的条件的问题(称为干扰效应)。
如果试图形成厚的热氧化物膜，那么由于浮动栅极的拐角处边缘的最终圆角部分的影响，会产生擦除期间电场集中程度降低的问题，从而使得擦除不充分。
因此，本发明的一个目的是在考虑上述现有技术缺点的基础上，提供一种减小了上述干扰效应的快速存储器及其制造方法，本发明还提供了具有长期可靠性的快速存储器。
根据本发明的一种快速存储器，具有浮动栅极、控制栅极和擦除栅极，栅极相互绝缘，从浮动栅极的拐角边缘提取电子，经过绝缘膜，进入相对的擦除栅极，由此完成擦除数据过程，其中浮动栅极和擦除栅极之间的绝缘膜其厚度在浮动栅极的拐角部分是均匀的。
上述浮动栅极由多晶硅制成，上述FG-EG绝缘膜由氧化硅膜或氮氧化硅膜制成。
根据本发明的一种制造快速存储器的方法，该快速存储器具有浮动栅极、控制栅极和擦除栅极，栅极相互绝缘，从浮动栅极的拐角边缘提取电子，经过绝缘膜，进入相对的擦除栅极，由此完成擦除数据过程，上述方法包括以下步骤：由多晶硅制成浮动栅极，并暴露浮动栅极的拐角表面；以及采用CVD工艺在浮动栅极上形成氧化硅膜，并加工成规定的形状。
根据本发明的另一种制造快速存储器的方法，该快速存储器具有浮动栅极、控制栅极和擦除栅极，栅极相互绝缘，从浮动栅极的拐角边缘提取电子，经过绝缘膜，进入相对的擦除栅极，由此完成擦除数据过程，上述方法包括以下步骤：由多晶硅制成控制栅极，并形成控制栅极的侧壁；采用侧壁作为掩模，由多晶硅制成浮动栅极；暴露浮动栅极的拐角边缘；在浮动栅极的拐角部分形成具有均匀厚度的氧化硅膜；以及形成擦除栅极。
根据本发明的制造快速存储器的方法，还包括采用CVD工艺在浮动栅极上形成氧化硅膜的步骤以后，进行热处理的步骤。
根据本发明的制造快速存储器的方法，还包括采用CVD工艺在浮动栅极上形成氧化硅膜的步骤以后，形成硅热氧化物膜的步骤。
根据本发明的制造快速存储器的方法，还包括采用CVD工艺在浮动栅极上形成氧化硅膜的步骤以后，在含有氮化合物的氧化气氛中进行热氧化的步骤。
在本发明的快速存储器中，由于形成了FG-EG绝缘膜，所以在拐角部分具有均匀的厚度，消除了干扰效应，具有长期的可靠性。
图5是本发明的快速存储器的一个例子的平面图，沿图5的X-X线的剖面图示于图6。在该快速存储器中，由部件分离氧化物膜2分离的驱动区形成在p型衬底1上，浮动栅极12经过插入栅极绝缘膜3形成在源极区14a和漏极区14b之间的沟道区的上部。在上述结构的上部经过插入栅极绝缘膜8形成了线性控制栅极11，它是一条字线。提供的擦除栅极13与浮动栅极12的边缘重叠。
图9是浮动栅极的拐角部分的放大图。在本发明中，FG-EG绝缘膜的弯曲部分16与浮动栅极具有均匀的距离。虽然弯曲部分16最好是一个圆的四分之一，并在中心具有边缘15，但是在正常的操作条件下，如果圆的四分之一的厚度变化在10％以内，最好在5％以内，那么也能达到本发明的目的。
如果弯曲部分16的厚度变薄，如图8所示，那么就将出现干扰效应，这种状况是不希望的。然而，如果弯曲部分16过厚，如图10所示，那么由于F-N沟道现象，提取电子就会很困难。
在本发明中，从提高性能的观点出发，浮动栅极、控制栅极和擦除栅极都由多晶硅制成，每个栅极之间的绝缘膜由氧化硅膜或氮氧化硅膜制成。
用于形成FG-EG绝缘膜的材料最好是氧化硅或氮氧化硅。
在根据本发明的制造方法中，基本一点是FG-EG绝缘栅极是由具有高异向性的膜形成法形成。像在以前那样通过规定的工艺用多晶硅形成浮动栅极，以及像本发明那样暴露对着擦除栅极的浮动栅极的拐角部分，这之后采用CVD法在浮动栅极的暴露的拐角部分上首先形成氧化硅膜。采用CVD法，该氧化硅膜可以比所需的厚度薄，这之后可采用附加的氧化等方法到达所需的厚度。如果需要，则还能进行加工，以改善膜的质量。接下来，描述形成FG-EG绝缘膜的方法，如(a)至(d)所示。
(a)采用CVD法，将氧化硅膜形成到一个所需的膜厚度。为了形成精细和紧密的膜，最好采用CVD工艺，并且可以采用普通的LPCVD(低压CVD)，最好采用HTO(高温CVD)氧化)，采用SiH4和O2等的气体混合物作为原气体，温度大约是800℃。
(b)采用CVD法(以及任何可采用的方法)，形成具有规定厚度的氧化硅膜，这之后，在950±100℃的温度下进行热处理，以便得到精细和紧密的膜。可以采用在电炉中一次处理许多衬底的热处理方法，也可以不用这种常规的热处理方法，而采用RTA(快速热处理)法。
(c)采用CVD法(以及任何可采用的方法)，形成氧化硅膜，其厚度范围是规定厚度的大约70％至小于100％(最好是80％至98％)，这之后，在950±100℃的温度下进行热氧化，以便形成达到所需厚度的氧化硅膜。在这种情况下，可以采用干氧化或湿氧化。也能采用RTO(快速热氧化)，以代替通常的热氧化方法。
(d)采用CVD法(以及任何可采用的方法)，形成氧化硅膜，其厚度范围是规定厚度的大约70％至小于100％(最好是80％至98％)，这之后，在950±100℃的温度下进行热氧化，气氛包括氮化合物气体如NH3或N2等和氧气，以便形成规定厚度的氮化物膜。也能在包括氮化合物气体如NH3或N2等和氧气的气氛中采用RTN(快速热氮化)，它是一种RTO法。
FG-EG绝缘膜的厚度通常是大约200埃，这可以根据工作电压设置。
图1是表示本发明的制造快速存储器的方法的剖面图。
图2是图1的表示本发明的制造快速存储器的方法的剖面图的继续。
图3是图2的表示本发明的制造快速存储器的方法的剖面图的继续。
图4是浮动栅极的拐角部分的放大图。
图5是采用本发明的快速存储器结构的平面图。
图6是沿图5的X-X线的剖面图。
图7用来说明在应用本发明的快速存储器中擦除数据的方法。
图8是表示现有技术的快速存储器的放大的剖面图。
图9是表示本发明的快速存储器的放大的剖面图。
图10是说明快速存储器的放大的剖面图。
下面结合附图描述本发明的最佳实施例。
如图1(a)所示，由部件分离氧化物膜2分离的驱动区形成衬底1上，厚度大约为3000埃，栅极膜3形成在沟道区上。然后，形成多晶硅膜4，以便填充部件分离氧化物膜之间的空隙。
接下来，如图1(b)所示，采用HTO(高温CVD氧化)，温度为800℃，在SiH4和O2的混合气体的气氛中形成180埃的氧化硅膜，进一步进行热氧化，用CVD法形成厚度为300埃的氧化硅膜，在该膜的表面上形成厚度为1500埃的多晶硅膜6，在该膜的表面上形成厚度为2500埃的氧化硅膜7。
如图1(c)所示，采用硅膜5作为蚀刻阻挡层，对硅膜7和多晶硅膜6进行蚀刻，从而分离多晶硅膜6，形成控制栅极11。
然后，采用CVD法在整个表面上形成氧化硅膜，进行蚀刻，在控制栅极的侧壁上形成侧壁氧化物膜9，如图2(d)所示。
如图2(e)所示，采用侧壁氧化物膜9作为掩模，分离多晶硅膜4，从而形成浮动栅极12。
如图2(f)所示，采用湿法蚀刻等将氧化物膜9蚀刻到大约40至100埃，从而暴露浮动栅极12的拐角边缘15。
如图3(g)所示，采用HTO法在浮动栅极12的表面上形成厚度大约为200埃的氧化硅膜，温度为大约800℃，采用SiH4和O2等的混合气体。图4是浮动栅极12的拐角部分的放大图。在拐角部分由氧化硅膜形成FG-EG绝缘栅极10，以便形成浮动栅极12的大约四分之一圆，并具有边缘15，作为其拐角。
如图3(h)所示，在整个表面上形成将作为擦除栅极的多晶硅以后，进行蚀刻并实现分离，从而形成擦除栅极13。
如上所述，由于本发明的特征是在浮动栅极和擦除栅极之间的绝缘膜具有均匀的膜厚度，所以消除了干扰效应，具有长期的可靠性。

Claims (7)

1．一种快速存储器，具有浮动栅极、控制栅极和擦除栅极，所述栅极相互绝缘，从所述浮动栅极的拐角边缘提取电子，经过绝缘膜，进入相对的所述擦除栅极，由此完成擦除数据过程，其中所述浮动栅极和所述擦除栅极之间的绝缘膜其厚度在所述浮动栅极的拐角部分是均匀的。
2．根据权利要求1的快速存储器，其特征在于所述浮动栅极由多晶硅制成，所述绝缘膜由氧化硅膜或氮氧化硅膜制成。
3．一种制造快速存储器的方法，该快速存储器具有浮动栅极、控制栅极和擦除栅极，所述栅极相互绝缘，从所述浮动栅极的拐角边缘提取电子，经过绝缘膜，进入相对的所述擦除栅极，由此完成擦除数据过程，所述方法包括以下步骤：
由多晶硅制成所述浮动栅极，并暴露所述浮动栅极的拐角表面；以及
采用CVD工艺在所述浮动栅极上形成氧化硅膜，并加工成规定的形状。
4．一种制造快速存储器的方法，该快速存储器具有浮动栅极、控制栅极和擦除栅极，所述栅极相互绝缘，从所述浮动栅极的拐角边缘提取电子，经过绝缘膜，进入相对的所述擦除栅极，由此完成擦除数据过程，所述方法包括以下步骤：
由多晶硅制成所述控制栅极，并形成所述控制栅极的侧壁；
采用所述侧壁作为掩模，由多晶硅制成浮动栅极；
暴露所述浮动栅极的拐角边缘；
在所述浮动栅极的拐角部分形成具有均匀厚度的氧化硅膜；以及
形成所述擦除栅极。
5．根据权利要求3的制造快速存储器的方法，还包括采用CVD工艺在浮动栅极上形成氧化硅膜的所述步骤以后，进行热处理的步骤。
6．根据权利要求3的制造快速存储器的方法，还包括采用CVD工艺在浮动栅极上形成氧化硅膜的所述步骤以后，形成硅热氧化物膜的步骤。
7．根据权利要求3的制造快速存储器的方法，还包括采用CVD工艺在浮动栅极上形成氧化硅膜的所述步骤以后，在含有氮化合物的氧化气氛中进行热氧化的步骤。
CN99101048A 1998-01-07 1999-01-07 快速存储器及其制造方法 Expired - Fee Related CN1122313C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1690/98 1998-01-07
JP1690/1998 1998-01-07
JP00169098A JP3241316B2 (ja) 1998-01-07 1998-01-07 フラッシュメモリの製造方法

Publications (2)

Publication Number Publication Date
CN1224931A true CN1224931A (zh) 1999-08-04
CN1122313C CN1122313C (zh) 2003-09-24

Family

ID=11508528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99101048A Expired - Fee Related CN1122313C (zh) 1998-01-07 1999-01-07 快速存储器及其制造方法

Country Status (4)

Country Link
US (1) US6426257B1 (zh)
JP (1) JP3241316B2 (zh)
KR (3) KR19990067708A (zh)
CN (1) CN1122313C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522409A (zh) * 2007-08-06 2012-06-27 美商矽储科技股份有限公司 非易失性闪速存储单元、阵列及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798761B1 (ko) 1999-09-07 2008-01-29 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
US6504207B1 (en) * 2000-06-30 2003-01-07 International Business Machines Corporation Method to create EEPROM memory structures integrated with high performance logic and NVRAM, and operating conditions for the same
KR100466189B1 (ko) * 2002-06-04 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 셀의 제조 방법
KR100664789B1 (ko) 2004-12-28 2007-01-04 동부일렉트로닉스 주식회사 플래시 메모리의 부유 게이트 형성 방법
US20150179749A1 (en) * 2013-12-19 2015-06-25 Silicon Storage Technology, Inc Non-volatile Memory Cell With Self Aligned Floating And Erase Gates, And Method Of Making Same
US9391151B2 (en) * 2014-09-23 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Split gate memory device for improved erase speed
US9917165B2 (en) 2015-05-15 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure for improving erase speed
US11239245B2 (en) 2019-08-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Etch method for opening a source line in flash memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2515715B2 (ja) 1984-02-24 1996-07-10 株式会社日立製作所 半導体集積回路装置の製造方法
JP2518617B2 (ja) 1986-07-10 1996-07-24 セイコー電子工業株式会社 不揮発性メモリおよびその製造方法
US5070032A (en) * 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
US5331189A (en) * 1992-06-19 1994-07-19 International Business Machines Corporation Asymmetric multilayered dielectric material and a flash EEPROM using the same
JPH0851164A (ja) 1994-08-08 1996-02-20 Matsushita Electron Corp 不揮発性半導体記憶装置およびその製造方法
JPH0936257A (ja) * 1995-07-14 1997-02-07 Matsushita Electron Corp 半導体記憶装置およびその製造方法
JP2734433B2 (ja) * 1995-10-31 1998-03-30 日本電気株式会社 不揮発性半導体記憶装置の製造方法
JPH09251998A (ja) 1996-03-15 1997-09-22 Toshiba Corp 半導体装置の製造方法
KR100221619B1 (ko) * 1996-12-28 1999-09-15 구본준 플래쉬 메모리 셀의 제조방법
JPH1117034A (ja) * 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体記憶装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522409A (zh) * 2007-08-06 2012-06-27 美商矽储科技股份有限公司 非易失性闪速存储单元、阵列及其制造方法

Also Published As

Publication number Publication date
US6426257B1 (en) 2002-07-30
KR19990067707A (ko) 1999-08-25
KR19990067709A (ko) 1999-08-25
KR19990067708A (ko) 1999-08-25
KR100311099B1 (ko) 2001-11-02
JPH11204663A (ja) 1999-07-30
JP3241316B2 (ja) 2001-12-25
CN1122313C (zh) 2003-09-24

Similar Documents

Publication Publication Date Title
CN1255873C (zh) 分离栅极式快闪存储器及其制造方法
CN1868069A (zh) 用于减少短沟道效应的凹陷沟道快闪架构
GB2292008A (en) A split gate type flash eeprom cell
CN1050934C (zh) 集成电路的制造方法
CN1713395A (zh) 能够调整阈值电压的半导体器件及其制造方法
CN1122313C (zh) 快速存储器及其制造方法
US7485917B2 (en) Split gate flash memory cell and fabrication method thereof
JPH04179274A (ja) 半導体記憶装置の製造方法
US7009245B2 (en) High-K tunneling dielectric for read only memory device and fabrication method thereof
CN101047150A (zh) 闪速存储器件的制造方法
US6908813B2 (en) Method of forming tiny silicon nitride spacer for flash EPROM by fully wet etching technology
CN1178292C (zh) 电可擦可编程只读存储器单元及其制造方法
CN1178293C (zh) 电可擦可编程只读存储器单元及其制造方法
CN1309083C (zh) 分离栅极快闪存储单元及其制造方法
US20020145162A1 (en) Non-volatile semiconductor storage device and method for producing the same
CN1892999A (zh) 闪存器件的制造方法
JP2004080015A (ja) その場でドープされる小さなポリシリコンスペーサーを用いて非対称不揮発性メモリデバイスを形成する方法
CN100341138C (zh) 闪存的制造方法
CN1224080C (zh) 闪存中浮置栅极的制作方法
CN1263147C (zh) 具有高介电常数隧穿介电层只读存储器的结构与制造方法
CN1287458C (zh) 分离栅极闪存单元及其制造方法
US7795665B2 (en) Flash memory
CN1677648A (zh) 非挥发存储器的结构与制造方法
CN1591870A (zh) 闪存存储单元及其制造方法
KR100662958B1 (ko) 플래시 메모리의 게이트 전극 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030328

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030328

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee