CN1221012C - 掩模 - Google Patents

掩模 Download PDF

Info

Publication number
CN1221012C
CN1221012C CNB021027749A CN02102774A CN1221012C CN 1221012 C CN1221012 C CN 1221012C CN B021027749 A CNB021027749 A CN B021027749A CN 02102774 A CN02102774 A CN 02102774A CN 1221012 C CN1221012 C CN 1221012C
Authority
CN
China
Prior art keywords
mask
peristome
hole
face
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021027749A
Other languages
English (en)
Other versions
CN1367636A (zh
Inventor
跡部光朗
纸透真一
黑泽龙一
四谷真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
BOE Technology HK Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1367636A publication Critical patent/CN1367636A/zh
Application granted granted Critical
Publication of CN1221012C publication Critical patent/CN1221012C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明的课题是，提供一种对构成有机EL元件的像素的薄膜图形能以对应于高精细像素的精度成膜的掩模。根据本发明的一种掩模，用于在被成膜面上按照规定图形形成薄膜，具有对应于上述图形的开口部，其特征在于：该掩模由单晶硅构成，上述开口部的尺寸在掩模的厚度方向规定位置即边界位置处对应于上述图形的尺寸，从上述边界位置朝向两个掩模面比上述图形增大，从上述边界位置到各掩模面的距离不同。

Description

掩模
技术领域
本发明涉及为了在被成膜面上直接形成薄膜图形而使用的掩模及其制造方法、使用该掩模的有机电致发光(以下简称“EL”)装置的制造方法、用该方法制造的有机EL装置。
背景技术
近年来，作为代替液晶显示器的自发光型显示器、对应于像素备有有机EL元件(将由设置在阳极和阴极之间的有机物而构成的发光层的结构的发光元件)的有机EL显示器的开发正在加速进展。作为有机EL元件的发光层材料，有作为低分子量的有机材料的铝喹啉酚络合物(Alq3)等、以及作为高分子量的有机材料的聚对亚苯基亚乙烯基(PPV)等。
例如在“Appl.Phys.Lett.51(12)，21 September 1987 913页”中，记载了采用蒸镀法形成由低分子量的有机材料构成的发光层。另外，在“Appl.Phys.Lett.71(1)，7 July 1997 34页～”中，记载了采用涂敷法形成由高分子量的有机材料构成的发光层。
其中，在采用蒸镀法形成由低分子量的有机材料构成的发光层时，迄今是这样进行的：使用金属掩模(是一种具有对应于所形成的薄膜图形的开口部的掩模，是用不锈钢等金属制成的)，在被成膜面上直接形成对应于像素的薄膜图形。即，不采用在全部表面上形成了薄膜后进行光刻和刻蚀工序中的构图的方法，而是使用金属掩模从一开始就使薄膜形成图形状。
可是，该金属掩模存在以下问题。
为了形成对应于微细的薄膜图形的开口部，如果板的厚度薄、或者开口部之间的间隔狭窄，则处理时掩模容易弯曲而变形。为了防止弯曲，成膜时需要对掩模施加张力，这时开口部容易发生变形。其结果是，即使将金属掩模配置在准确的位置上，金属掩模的开口部也有可能偏离与被成膜面上的薄膜图形对应的位置。
另外，虽然通过采用湿法刻蚀、镀覆法、压力加工、激光加工等方法在金属板上形成开口部，制作金属掩模，但即使开口部的加工精度高，也仅为±3微米左右，所以无法与高精细像素对应。
发明内容
本发明就是着眼于这样的现有技术的问题而完成的，课题在于提供一种为了不进行光刻工序而直接在被成膜面上形成薄膜图形(即，在被成膜面上按照规定的图形形成薄膜)所使用的掩模，该掩模即使在板的厚度薄的开口部之间的间隔狭窄的情况下处理时也不容易产生弯曲或变形，成膜时即使不加张力也不会弯曲，开口部的加工精度之高达到了能对应于高精细像素的程度(例如±1微米左右)。
另外，课题在于通过使用该掩模形成构成有机EL元件的结构层(发光层等)的薄膜图形，提供一种高精细像素的有机EL显示体。
为了解决上述课题，本发明提供一种掩模，用于在被成膜面上按照规定图形形成薄膜，具有对应于上述图形的开口部，其特征在于：该掩模由单晶硅构成，上述开口部的尺寸在掩模的厚度方向规定位置即边界位置处对应于上述图形的尺寸，从上述边界位置朝向两个掩模面比上述图形增大，从上述边界位置到各掩模面的距离不同。
本发明还提供一种为了采用真空蒸镀法形成构成有机电致发光元件的结构层的薄膜图形而使用的、具有对应于上述薄膜图形的开口部的掩模，该掩模由单晶硅构成，具有掩模面是单晶硅的(100)面、壁面的面取向为(111)的贯通孔作为上述开口部。
本发明还提供一种为了在被成膜面上按照规定的图形形成薄膜而使用的、具有对应于上述图形的开口部的掩模，其特征在于：该掩模由单晶硅构成，上述开口部的尺寸在掩模的厚度方向规定位置即边界位置处对应于上述图形的尺寸，从上述边界位置朝向两个掩模面比上述图形大，从上述边界位置到各掩模面的距离不同。
本发明还提供一种上述掩模，其特征在于：掩模面是单晶硅的(100)面，上述开口部有从上述边界位置朝向各掩模面互相向相反的方向扩展的呈倾斜状的两个壁面，上述壁面中的至少一个的面取向是(111)。
本发明还提供一种上述掩模，其特征在于：具有形成了上述开口部的厚度薄的部分、以及不形成上述开口部的厚的部分。作为该掩模的制造方法，最好采用具有以下①～④的特征的方法。
①通过沿厚度方向刻蚀面取向为(100)的面的单晶硅衬底，在上述衬底面内的一部分上形成厚度恒定的薄的部分，在上述厚度薄的部分的第一面上形成具有对应于上述开口部的贯通孔的第一保护膜图形，在上述厚度薄的部分的第二面上形成具有对应于上述开口部的凹部的第二保护膜图形。
②在该状态下，通过进行利用了晶向依赖性的各向异性湿法刻蚀，在对应于上述厚度薄的部分的上述开口部的位置形成贯通孔，以便上述第一面的尺寸比上述开口部的上述边界位置的尺寸大，而且上述第二面的尺寸比上述开口部的上述边界位置的尺寸及上述凹部的尺寸小。
③其次，在去除上述凹部的厚度部分的条件下，通过进行湿法刻蚀，在上述凹部成为贯通孔的第三保护膜图形上构成上述第二保护膜图形，同时形成保护膜存在于上述第一面上的状态。
④在该状态下，通过进行利用了晶向依赖性的各向异性湿法刻蚀，使从上述第三保护膜图形上的贯通孔露出的上述厚度薄的部分在上述边界位置处的尺寸达到规定尺寸为止。
本发明还提供一种为了采用真空蒸镀法形成构成有机电致发光元件的结构层的薄膜图形而使用的、具有对应于上述薄膜图形的开口部的掩模的制造方法，其特征在于：使用面取向为(100)的单晶硅衬底，通过利用与晶向有依赖性的各向异性湿法刻蚀，形成壁面的面取向为(111)的贯通孔作为上述开口部。
在该方法中，最好通过对单晶硅衬底沿厚度方向进行刻蚀，在上述衬底面内的一部分上形成了厚度恒定的薄的部分后，在该厚度薄的部分上采取利用了与晶向有依赖性的各向异性湿法刻蚀，形成贯通孔。
本发明还提供一种为了在被成膜面上形成规定图形而使用的、具有对应于上述图形的开口部的掩模的制造方法，其特征在于：使用在一个面上依次形成绝缘膜和单晶硅膜的衬底，在该衬底面内的至少一部分沿厚度方向将其全部除去，同时对该衬底被除去的部分的单晶硅膜进行各向异性刻蚀，形成贯通孔作为上述开口部。
本发明还提供一种有机EL装置的制造方法，其特征在于：作为采用真空蒸镀法形成构成有机EL元件的结构层的薄膜图形时的掩模，使用本发明的掩模、或采用本发明的掩模制造方法获得的掩模。
本发明还提供一种采用本发明的有机EL装置的制造方法制造的有机EL装置。
附图说明
图1是说明相当于本发明的第一实施例的掩模及其制造方法的图。
图2是说明相当于本发明的第二实施例的掩模及其制造方法的图。
图3是说明相当于本发明的第二实施例的掩模及其制造方法的图。
图4是说明相当于本发明的第三实施例的掩模及其制造方法的图。
图5是说明相当于本发明的第四实施例的掩模及其制造方法的图。
图6是说明相当于本发明的第五实施例的掩模及其制造方法的图。
图7是说明相当于本发明的第六实施例的掩模及其制造方法的图。
图8是说明本发明的有机EL装置的制造方法的一个实施例的图。
图9是说明本发明的有机EL装置的制造方法的一个实施例的图。
图10是表示在本发明的有机EL装置的制造方法中，使用有效地利用制造掩模时形成的凸状周边部作为掩模保持部而被一体化了的掩模的例的剖面图。
图11是表示在本发明的有机EL装置的制造方法中，使用有效地利用制造掩模时形成的凸状周边部作为掩模保持部而被一体化了的掩模的例子的剖面图。
图12是表示相当于本发明的第七实施例的掩模的图，(a)是平面图，(b)是沿(a)中的B-B线的剖面图。
图13是表示制造第七实施例的掩模的第一种方法的说明图。
图14是表示制造第七实施例的掩模的第二种方法的说明图。
图15是说明本发明的有机EL装置的制造方法的第三实施例的剖面图。
图16是说明本发明的有机EL装置的制造方法的第三实施例的剖面图。
图17是说明本发明的有机EL装置的制造方法的第三实施例的剖面图。
图18是说明本发明的有机EL装置的制造方法的第四实施例的剖面图。
图19是说明本发明的有机EL装置的制造方法的第四实施例的剖面图。
图20是说明本发明的有机EL装置的制造方法的第四实施例的剖面图。
图21是说明本发明的有机EL装置的制造方法的第四实施例的剖面图。
图22是说明本发明的有机EL装置的制造方法的第四实施例的剖面图。
图23是表示相当于应用了有机EL装置的电子装置之一例的个人计算机的结构的斜视图。
图24是表示相当于应用了有机EL装置的电子装置之一例的移动电话的结构的斜视图。
具体实施方式
以下，说明本发明的实施例。
[掩模制造方法的第一实施例]
现用图1说明本发明的掩模及其制造方法的第一实施例。
首先，如图1(a)所示，准备面取向为(100)的硅晶片(单晶硅衬底)1，利用CVD法在该晶片1的整个表面上形成氧化硅膜2。其次，在晶片1的一个面(这里为上表面)一侧的氧化硅膜2上形成对应于掩模的开口部的形状(例如矩形或正方形，这里为正方形)的开口21，使该开口21部分的晶片1的表面露出。利用光刻工序和干法刻蚀工序形成该开口21。图1(b)示出了该状态。
其次，通过将该晶片1按规定的时间浸渍在氢氧化钾水溶液中，开口21部分的硅利用晶向的依赖性而被进行各向异性湿法刻蚀。其结果是，在晶片1的开口21部分上形成4个壁面11a的面取向为(111)的贯通孔11。
图1(c)示出了该状态。图1(d)是从晶片1的上表面一侧(开口21的某面一侧)看到的该贯通孔11的平面图，图1(c)对应于图1(d)中的A-A线剖面图。
如两图所示，贯通孔11的4个壁面11a沿硅的晶向(111)，相对于晶片1的面(100)倾斜54.74°的角度(θ＝54.74°)，相对的壁面11a之间的间隔被形成为从晶片的上表面向下表面渐次缩小(呈锥状)。即，贯通孔11呈这样的形状：用与底面平行的面将以氧化硅膜2的开口21的正方形为底面的四棱锥的顶点一侧的部分切断后的形状。
其结果是，贯通孔11在晶片上表面一侧的开口11b形成与氧化硅膜2的开口21的尺寸大致相同的正方形，晶片下表面一侧的开口11c形成比晶片上表面一侧的开口11b的尺寸小的正方形。
其次，通过将该晶片1浸渍在氢氟酸类刻蚀液中，除去氧化硅膜2。将该状态示于图1(e)。
其次，在该晶片1的包括贯通孔11的壁面11a的全部表面上形成厚度均匀的氧化硅膜3。采用热氧化法形成该氧化硅膜3。将该状态示于图1(f)。
这样处理后，能获得由单晶硅构成的掩模，该掩模面是单晶硅的(100)面，具有壁面的面取向为(111)的贯通孔11作为开口部。由于该掩模是由单晶硅形成的，所以即使在板的厚度薄的开口部之间的间隔狭窄的情况下，进行处理时也不容易发生弯曲或变形，成膜时即使不施加张力也不会弯曲，开口部的加工精度能提高到能对应于高精细像素的程度。
另外，如果采用该方法，由于贯通孔11呈锥状，所以通过将贯通孔11的开口面积小的一侧(晶片下表面侧的开口11c一侧)配置在被成膜面一侧上使用该掩模，能防止所形成的薄膜图形的厚度在图形的周边部分变薄。
为了在上述的配置下使用该掩模，有必要按照对应于薄膜图形的尺寸形成面积小的一侧的开口11c的尺寸。由于该开口11c的尺寸由氧化硅膜2的开口21的尺寸和晶片1的厚度决定，所以有必要考虑晶片1的厚度，设定氧化硅膜2的开口21的尺寸，以便开口11c的尺寸对应于所形成的薄膜图形。
另外，以保护掩模为目的形成氧化硅膜3，在没有氧化硅膜3的图1(e)的状态下也能作为掩模使用。在此情况下，使氧化硅膜2的开口21的尺寸与所形成的薄膜图形和贯通孔11的开口11c的尺寸一致地进行设定制作即可。
[掩模制造方法的第二实施例]
现用图2及图3说明本发明的掩模及其制造方法的第二实施例。
首先，如图2(a)所示，准备面取向为(100)、厚度与第一实施例相同的硅晶片(单晶硅衬底)1，利用CVD法在该晶片1的整个表面上形成氧化硅膜2。其次，在晶片1的一个面(这里为下表面)一侧的氧化硅膜2上形成开口22，使晶片1的下表面的周边部分以外露出。利用光刻工序和刻蚀工序形成该开口22。图2(b)示出了该状态。
其次，通过将该晶片1按规定的时间浸渍在氢氧化钾水溶液中，开口22部分的硅利用晶向的依赖性而被进行各向异性湿法刻蚀。其结果是，在晶片1的开口22部分上形成壁面12a的面取向为(111)的凹部12，晶片1的开口22部分构成厚度恒定(例如厚20微米)的薄的部分13。另外，晶片1的下表面一侧的周边部分构成凸部14。图2(c)示出了该状态。
另外，根据厚度薄的部分13的设定厚度，考虑晶片1的厚度，设定晶片1在氢氧化钾水溶液中浸渍的时间。另外，该凹部12的壁面12a也与第一实施例的贯通孔11的壁面11a相同，沿硅的晶向(111)相对于晶片1的面(100)倾斜54.74°的角度。但是，在此情况下，相对的壁面11a之间的间隔被形成为从晶片的下表面向上表面渐次缩小(呈锥状)。
其次，在凹部12的壁面12a和底面12b的表面上，采用热氧化法形成氧化硅膜2a。图2(d)示出了该状态。
其次，在厚度薄的部分13的上表面(与形成了凹部12的面相反一侧的面)一侧的氧化硅膜2上形成对应于掩模的开口部的正方形的开口21，使该开口21部分的晶片1的表面露出。利用光刻工序和干法刻蚀工序形成该开口21。图3(a)示出了该状态。
其次，通过将该晶片1按规定的时间浸渍在氢氧化钾水溶液中，开口21部分的硅利用晶向的依赖性而被进行各向异性湿法刻蚀。其结果是，在晶片1的开口21部分上形成4个壁面11a的面取向为(111)的贯通孔11。图3(b)示出了该状态。
与第一实施例相同，该贯通孔11的4个壁面11a沿硅的晶向(111)相对于晶片1的面(100)倾斜54.74°的角度，相对的壁面11a之间的间隔被形成为从晶片的上表面向下表面渐次缩小(呈锥状)。
其结果是，贯通孔11在厚度薄的部分13的上表面一侧的开口形成与氧化硅膜2的开口21的尺寸大致相同的正方形，厚度薄的部分13的下表面一侧的开口形成比上表面一侧的开口的尺寸小的正方形。
其次，通过将该晶片1浸渍在氢氟酸类刻蚀液中，除去氧化硅膜2。图3(c)示出了该状态。
其次，在该晶片1的包括贯通孔11的壁面11a和凹部12的包括底面的全部表面上形成厚度均匀的氧化硅膜3。采用热氧化法形成该氧化硅膜3。图3(d)示出了该状态。
这样处理后，能获得由单晶硅构成的掩模，掩模面是单晶硅的(100)面，具有壁面的面取向为(111)的贯通孔11作为开口部，在掩模面中央的厚度薄的部分13上形成贯通孔11，能获得在周边部有朝向贯通孔11的开口面积小的一侧突出的凸部14的掩模。
由于该掩模是由单晶硅形成的，所以即使在板的厚度薄的开口部之间的间隔狭窄的情况下，进行处理时也不容易发生弯曲或变形，成膜时即使不施加张力也不会弯曲，能将开口部的加工精度提高到能对应于高精细像素的程度。
另外，在该方法中，由于贯通孔11呈锥状，所以通过将贯通孔11的开口面积小的一侧配置在被成膜面一侧上使用该掩模，能防止所形成的薄膜图形的厚度在图形的周边部分变薄。
为了在上述的配置下使用该掩模，有必要按照对应于薄膜图形的尺寸形成贯通孔11的面积小的一侧的开口的尺寸。由于该开口的尺寸由氧化硅膜2的开口21的尺寸和厚度薄的部分13的厚度决定，所以有必要考厚度薄的部分13的厚度，设定氧化硅膜2的开口21的尺寸，以便贯通孔11的面积小的一侧的开口的尺寸对应于所形成的薄膜图形。
另外，该掩模也与第一实施例的掩模相同，即使在没有氧化硅膜3的图3(c)的状态下也能使用。另外，在去除了凸部14的状态下也能作为掩模使用，通过以适当的厚度形成凸部14，或者使凸部14的形状形成为能保持成膜的衬底的形状，能有效地利用凸部14。在去除凸部14后作成掩模的情况下，该凸部14在制作掩模时具有作为支撑部的功能。
另外，在该实施例的方法中，由于在厚度薄的部分13上形成贯通孔11，通过使厚度薄的部分13形成得薄，能形成对应于微细的薄膜图形的开口部。因此，在使用市售的厚度为500微米左右的硅晶片的情况下，也能容易地形成对应于微细的薄膜图形的开口部。
[掩模制造方法的第三实施例]
现用图4说明本发明的掩模及其制造方法的第三实施例。
首先，准备在单晶硅衬底51上依次形成了氧化硅膜(绝缘膜)52和单晶硅膜53的SOI(Silicon On Insulator，在绝缘体上的硅)衬底5。
作为该SOI衬底5，能容易地获得以各种厚度形成了单晶硅膜53的衬底，例如，使用单晶硅衬底51的厚度为500微米、氧化硅膜52的厚度为1微米、单晶硅膜53的厚度为20微米的衬底。其次，采用CVD法在该SOI衬底5的整个表面上形成氧化硅膜2。图4(a)示出了该状态。
其次，通过进行光刻工序和干法刻蚀工序，在单晶硅膜53一侧的氧化硅膜2上形成对应于掩模的开口部的多个正方形的开口21，同时在硅衬底51一侧的氧化硅膜2上形成使周边部分以外露出的一个开口22。图4(b)示出了该状态。
其次，通过将该SOI衬底5按规定的时间浸渍在氢氧化钾水溶液中，两个开口21、22部分的硅利用晶向的依赖性而被进行各向异性湿法刻蚀。SOI衬底5的浸渍时间为单晶硅衬底51沿厚度方向的全体被刻蚀、在单晶硅衬底51上形成贯通孔51a所需要的足够的时间。
其结果是，在单晶硅衬底51的开口22部分上形成壁面511a的面取向为(111)的锥状的贯通孔511，在单晶硅膜53的各开口21部分上形成壁面531a的面取向为(111)的锥状贯通孔531。另外，单晶硅衬底51的周边部分作为凸部512保留下来。图4(c)示出了该状态。
另外，由于将单晶硅膜53的氧化硅膜52一侧配置在被成膜面一侧上使用该掩模，所以有必要使氧化硅膜52一侧的开口尺寸对应于所形成的薄膜图形。由于该开口的尺寸由氧化硅膜2的开口21的尺寸和单晶硅膜53的厚度决定，所以有必要考虑单晶硅膜53的厚度，设定氧化硅膜2的开口21的尺寸，以便氧化硅膜52一侧的开口的尺寸对应于所形成的薄膜图形。
其次，通过将该SOI衬底5浸渍在氢氟酸类刻蚀液中，将氧化硅膜2、以及氧化硅膜52的贯通孔511一侧露出的部分除去。图4(d)示出了该状态。
其次，在该状态的SOI衬底5的包括贯通孔511、531的壁面511a、531a的全部表面上形成厚度均匀的氧化硅膜3。采用热氧化法形成该氧化硅膜3。图4(e)示出了该状态。
这样处理后，能获得由单晶硅构成的掩模，该掩模面是单晶硅的(100)面，具有壁面的面取向为(111)的贯通孔531作为开口部，在掩模面中央的厚度薄的部分(单晶硅衬底51被除去的部分)上形成贯通孔531，在周边部有朝向贯通孔531的开口面积小的一侧突出的凸部512。
由于该掩模是由单晶硅形成的，所以即使在板的厚度薄的开口部之间的间隔狭窄的情况下，进行处理时也不容易发生弯曲或变形，成膜时即使不施加张力也不会弯曲，能将开口部的加工精度提高到能对应于高精细像素的程度。
另外，由于构成开口部的贯通孔531呈锥状，所以通过将贯通孔531的开口面积小的一侧配置在被成膜面一侧上使用该掩模，能防止所形成的薄膜图形的厚度在图形的周边部分变薄。
另外，该掩模也与第一实施例的掩模相同，即使在没有氧化硅膜3的图4(d)的状态下也能使用。另外，在去除了凸部512的状态下也能作为掩模使用，通过以适当的厚度形成凸部512，或者使凸部512的形状成为能保持成膜的衬底的形状，就能有效地利用该凸部512。在去除凸部512后作为掩模的情况下，该凸部512在制作掩模时具有作为支撑部的功能。
另外，在该实施例的方法中，由于在SOI衬底5的单晶硅膜53上形成构成对应于薄膜图形的开口部的贯通孔531，所以通过使用厚度薄的具有单晶硅膜53的SOI衬底5，能容易地形成对应于微细的薄膜图形的开口部。
[掩模制造方法的第四实施例]
现用图5说明本发明的掩模及其制造方法的第四实施例。
首先，与第三实施例相同，准备在单晶硅衬底51上依次形成了氧化硅膜(绝缘膜)52和单晶硅膜53的SOI衬底5，在该SOI衬底5的整个表面上形成氧化硅膜2。图5(a)示出了该状态。
其次，通过进行光刻工序和干法刻蚀工序，在单晶硅衬底51一侧的氧化硅膜2上形成使周边部分以外露出的一个开口22。其次，通过将该晶片1按规定的时间浸渍在氢氧化钾水溶液中，对单晶硅衬底51的开口21部分的硅沿厚度方向的全体进行各向异性湿法刻蚀，在单晶硅衬底51上形成壁面511a的面取向为(111)的贯通孔511。另外，单晶硅衬底51的周边部分作为凸部512保留下来。图5(b)示出了该状态。
其次，通过进行光刻工序和干法刻蚀工序，在单晶硅膜53一侧的氧化硅膜2上形成对应于掩模的开口部的多个正方形的开口21。图5(c)示出了该状态。
其次，在该状态下将SOI衬底5放入ICP-RIE(InductivelyCoupled Plasma Reactive Ion Etching：感应耦合等离子体反应性离子刻蚀)装置中，在规定的条件下对开口21部分的硅进行刻蚀。因此，单晶硅膜53的开口21部分被进行各向异性干法刻蚀，在该部分形成贯通孔532。该贯通孔532的断面沿深度方向的全体形成为与氧化硅膜2的开口21尺寸相同的正方形。图5(d)示出了该状态。
另外，在该实施例的情况下，使氧化硅膜2的开口21的正方形的尺寸为对应于所形成的薄膜图形的正方形的尺寸即可。另外，在该方法的情况下，也能容易地对应于薄膜图形的形状为正方形和矩形以外的任意的形状的情况。
其次，通过对该SOI衬底5进行与第三实施例相同的处理，将氧化硅膜2、以及氧化硅膜52的贯通孔511一侧露出的部分除去。图5(e)示出了该状态。
其次，采用与第三实施例相同的方法，在该状态的SOI衬底5的包括贯通孔511的壁面511a及贯通孔532的壁面的全部表面上形成厚度均匀的氧化硅膜3。图5(e)示出了该状态。
这样处理后，能获得由单晶硅构成的掩模，该掩模有沿厚度方向尺寸不变的贯通孔532作为开口部，周边部构成凸部512。
由于该掩模是由单晶硅形成的，所以即使在板的厚度薄的开口部之间的间隔狭窄的情况下，进行处理时也不容易发生弯曲或变形，成膜时即使不施加张力也不会弯曲，能将开口部的加工精度提高到能对应于高精细像素的程度。
另外，由于在SOI衬底5的单晶硅膜53上形成对应于薄膜图形的构成开口部的贯通孔531，所以通过使用具有膜的厚度薄的单晶硅膜53的SOI衬底5，能容易地形成对应于微细的薄膜图形的开口部。另外，与第三实施例相同，能有效地利用凸部512。
另外，在该实施例的方法中，由于用干法刻蚀形成构成开口部的贯通孔532，所以也能容易地对应于薄膜图形的形状为正方形和矩形以外的任意的形状的情况。
另外，即使在没有氧化硅膜3的图5(e)的状态下也能使用该掩模。在此情况下，通过与所形成的薄膜图形一致地制作氧化硅膜2的开口21，能容易地形成与所形成的薄膜图形一致的贯通孔532作为掩模的开口部。
[掩模制造方法的第五实施例]
现用图6说明本发明的掩模及其制造方法的第五实施例。
该实施例的方法与第二实施例的方法相同，首先，通过进行图2中的(a)～(d)的工序，形成图6(a)所示的状态。其次，在形成了厚度薄的部分13的凹部12的表面一侧的氧化硅膜2上，形成对应于掩模的开口部的正方形的开口21。图6(b)示出了该状态。
其次，通过将该晶片1按规定的时间浸渍在氢氧化钾水溶液中，开口21部分的硅利用晶向的依赖性进行各向异性湿法刻蚀。其结果是，在晶片1的开口21部分上形成壁面11a的面取向为(111)的锥状贯通孔11。图6(c)示出了该状态。
其次，对该晶片1，通过进行与第二实施例相同的处理，将氧化硅膜2除去。图6(d)示出了该状态。其次，采用与第二实施例相同的方法，在处于该状态的晶片1的贯通孔11的包括壁面11a及凹部12的底面的全部表面上，以均匀的厚度形成氧化硅膜3。图6(e)示出了该状态。
如果采用该实施例，则能获得只有一点与第二实施例的结构不同的掩模，该不同点在于凸部14在贯通孔11的开口面积大的一侧突出。
能用SOI衬底制作与该实施例的结构相似的掩模。在此情况下，例如采用与第三实施例相同的SOI衬底5，首先在单晶硅衬底51上通过各向异性湿法刻蚀进行了使凸部512保留在周边部上的工序后，在氧化硅膜52上形成开口21，通过各向异性湿法刻蚀，将贯通孔531设置在该开口21部分的单晶硅膜53上。
[掩模制造方法的第六实施例]
现用图7说明本发明的掩模及其制造方法的第六实施例。
在该实施例的方法中，与第一实施例的方法相同，在晶片1的整个表面上形成了氧化硅膜2之后，在上表面一侧的氧化硅膜2上形成对应于掩模的开口部的正方形的开口21。图7(a)示出了该状态。
其次，通过将该晶片1按规定的时间浸渍在氢氧化钾水溶液中，利用晶向的依赖性对开口21部分的硅进行各向异性湿法刻蚀。这里，这样设定晶片1在氢氧化钾水溶液中的浸渍时间：使刻蚀深度沿晶片1的厚度方向达到规定位置(例如，残存的厚度为总厚度的1/20的位置)。因此，不是第一实施例那样的贯通孔11，而是在晶片1的开口21部分上形成壁面16a的面取向为(111)的锥状的凹部16。而且，在凹部16的下部留有硅10。图7(b)示出了该状态。
其次，在凹部16的壁面及底面上形成氧化硅膜2b，同时在下表面(与开口21相反一侧的表面)一侧的氧化硅膜2上形成开口23。该开口23是比开口21的尺寸小的正方形，使其中心一致地配置在对应于各开口21的位置上。图7(c)示出了该状态。
其次，通过将该状态下的晶片1按规定的时间浸渍在氢氧化钾水溶液中，开口23部分的硅10沿着面取向(111)进行各向异性湿法刻蚀，直至到达氧化硅膜2b为止。因此，在晶片1的开口23部分上形成壁面17a的面取向为(111)的锥状的孔17。该孔17对壁面的倾斜方向与凹部16相反。图7(d)示出了该状态。
其次，进行与第一实施例相同的处理，通过除去硅薄膜2、2b，使孔17和凹部16连通，形成构成掩模的开口部的贯通孔18。图7(e)示出了该状态。
这里，由于将晶片下表面一侧(贯通孔18的孔17一侧)配置在被成膜面一侧上使用该掩模，所以有必要使形成孔17时的开口23的尺寸对应于所形成的薄膜图形。另外，最好这样设定开口23的尺寸：使孔17在凹部16一侧的开口面与凹部16的底面相同。
其次，采用与第一实施例相同的方法，在该晶片1的包括贯通孔18的壁面的全部表面上以均匀的厚度形成氧化硅膜3。图7(f)示出了该状态。
这样处理后，能获得由单晶硅构成的掩模，该掩模面是单晶硅的(100)面，具有壁面的面取向为(111)的贯通孔18作为开口部。另外，该掩模面与贯通孔18在覆膜形成表面一侧的开口端构成的角度α呈钝角。
因此，该掩模具有与第一实施例的掩模相同的效果，同时具有贯通孔18在覆膜形成表面一侧的周边部不容易破损的效果。
另外，即使在没有氧化硅膜3的图7(e)的状态下也能使用该掩模作为掩模。
[有机EL装置的制造方法的实施例]
现用图8说明本发明的有机EL装置的制造方法的第一实施例。
这里，以全色的有源矩阵型有机EL显示体为例，说明作为制作该显示体时的一道工序进行的、采用真空蒸镀法在每个R、G、B上形成构成像素的有机EL元件的发光层的工序。另外，在该工序之前进行以下工序：在玻璃基板上形成每个像素的晶体管和电容、以及它们的布线或驱动电路等的工序；在每个像素上形成透明电极的工序；以及根据需要在各透明电极上形成空穴输运/注入层的工序。
将采用迄今众所周知的方法进行了这些工序后的玻璃基板6安装在真空蒸镀装置的衬底支架7上，通过掩模保持构件8将掩模9设置在衬底支架7上。
在该显示体上沿着平行于玻璃基板的一边的线，以与R、G、B、R、G、B…等间隔地配置全部像素。与此相对应，在该掩模9上以R、G、B为一组，按照各组的间隔形成与组数相同数量的开口部91。
作为该掩模9，使用由单晶硅构成的掩模，该掩模面是单晶硅的(100)面，具有壁面的面取向为(111)的锥状的贯通孔作为开口部91。即，例如是使用采取上述的各实施例(第四实施例除外)的方法制作的掩模，用周边部上有凸部的掩模在将该凸部除去后的状态下使用。
掩模保持构件8是以规定的宽度覆盖玻璃基板6上的薄膜形成区域的外侧的框体，其厚度为所形成的薄膜的厚度再加上薄膜表面与掩模面之间的间隙的尺寸(例如2微米)之和的厚度。使开口部91的开口面积小的面在玻璃基板一侧(被成膜面一侧)上将掩模9设置在该掩模保持构件8上。
首先，在该状态下，使开口部91对准R的位置，利用由R(红)用的发光层材料构成的靶进行真空蒸镀。因此，在玻璃基板6上R的位置上形成红色发光层61。图8(a)示出了该状态。
其次，沿横向将该掩模9移动一个像素的距离，使开口部91对准与R相邻的G的位置，利用由G(绿)用的发光层材料构成的靶进行真空蒸镀。因此，在玻璃基板6上G的位置上形成绿色发光层62。图8(b)示出了该状态。
其次，沿横向将该掩模9移动一个像素的距离，使开口部91对准与G相邻的B的位置，利用由B(蓝)用的发光层材料构成的靶进行真空蒸镀。因此，在玻璃基板6上B的位置上形成蓝色发光层63。图8(c)示出了该状态。
在该发光层成膜工序之后，通过采用迄今众所周知的方法进行阴极层的形成工序，能获得全色的有源矩阵型有机EL显示体。
如果采用该实施例的方法，则由于使用由单晶硅形成的掩模9，采用能对应于高精细像素的加工精度形成掩模9的开口部91，所以能容易地获得高精细像素的全色有源矩阵型有机EL显示体。
另外，在上述的配置中使用具有锥状的贯通孔作为开口部91的掩模9，所以能防止薄膜厚度在各发光层的图形周边部分变薄。因此，能提高各像素面内的发光的均匀性。
现用图9说明本发明的有机EL装置的制造方法的第二实施例。
在该实施例中，对RGB各色像素使用不同的掩模9A、9B、9C。即，在R用的掩模9A上只在R的位置形成开口部91A，在G用的掩模9B上只在G的位置形成开口部91B，在B用的掩模9C上只在B的位置形成开口部91C。这些掩模9A、9B、9C只是开口部91A～91C在掩模面内的形成位置不同，基本上与图8中的掩模9相同。
另外，在该实施例中，使用放入玻璃基板6的呈箱状形成的基板支架71。该基板支架71形成为箱的深度比玻璃基板6的厚度深，在箱的开口端面上设有台阶面作为掩模保持面72。该掩模保持面72在这样的位置形成：在设置了掩模时，玻璃基板6的上表面和掩模的下表面的间隔为所形成的薄膜的厚度再加上薄膜表面与掩模表面之间的间隙的尺寸(例如18微米)之和的尺寸的位置。
首先，将玻璃基板6放入该基板支架71内，将R用的掩模9A置于掩模保持面72上。在该状态下，采用由R(红)用的发光层材料构成的靶进行真空蒸镀。因此，在玻璃基板6上R的位置上形成红色发光层61。图9(a)示出了该状态。
其次，将该掩模9A取出后，将G用的掩模9B置于掩模保持面72上。在该状态下，采用由G(绿)用的发光层材料构成的靶进行真空蒸镀。因此，在玻璃基板6上G的位置上形成绿色发光层62。图9(b)示出了该状态。
其次，将该掩模9B取出后，将B用的掩模9C置于掩模保持面72上。采用由B(蓝)用的发光层材料构成的靶进行真空蒸镀。因此，在玻璃基板6上B的位置上形成蓝色发光层63。图9(c)示出了该状态。
如果采用该实施例的方法，则能获得与使用图8中的掩模9的情况相同的效果，同时不是移动一个掩模形成RGB全部颜色的像素，由于对RGB各色像素使用不同的掩模9A～9C，所以具有制造工序比使用图8中的掩模9的情况更简便的效果。
另外，对单晶硅衬底或对SOI衬底上的单晶硅薄膜采用各向异性刻蚀法形成了开口部的掩模，由于其开口部的加工精度非常高，所以能将不同的掩模之间的开口部的尺寸误差减小到可以忽视的程度。因此，即使对各色像素使用不同的掩模，颜色不同的像素之间获得的薄膜图形的大小也不会产生成为问题的差异。
另外，在图8及图9所示的实施例的方法中，在使用按照第二、三、五实施例的方法形成的掩模的情况下，能在将周边部的凸部14、512去除后的状态下使用。可是，如第二及第三实施例的掩模所示，在贯通孔11、531的开口面积小的一侧的表面上有凸部14、512的情况下，由于在朝向掩模的被成膜面一侧的表面(掩模背面)上形成凸部14、512，所以还能有效地利用该凸部。将该例示于图10及图11中。
图10中的例子是通过将掩模背面的周边部的凸部刻蚀成与图8中的掩模保持构件8相同的形状，来使掩模保持部92与掩模9一体化的例子。
图11中的例子是通过刻蚀而在掩模背面的周边部的凸部9上形成了能保持玻璃基板6的台阶面(基板保持面)93的例。在该例中，将玻璃基板6配置在掩模9的上侧(将玻璃基板6置于掩模9的基板保持面93a上)，从掩模9的下表面一侧形成薄膜，所以需要呈框状的掩模保持构件75，用来将掩模9保持在蒸镀装置内的规定位置并覆盖掩模9的下表面的周边部。
[第七实施例]
现用图12说明本发明的掩模的第七实施例。
图12(a)是表示该实施例的掩模的平面图，图12(b)是图12(a)中的B-B线的剖面图。
该掩模在掩模面中央有形成开口部110的厚度薄的部分13，在掩模面周边部有不形成开口部110的凸部(厚的部分)14。开口部110是垂直于掩模面将厚度薄的部分13贯通的贯通孔。开口部110的尺寸沿掩模的厚度方向从规定位置(边界位置)C开始向各掩模面扩大。开口部110的与掩模面平行的剖面形状沿掩模的厚度方向的全体呈正方形。
即，开口部110是连通凸部14一侧的第一锥孔111和相反一侧的第二锥孔112的贯通孔，第一锥孔111和第二锥孔112的倾斜方向相反。边界位置C处的开口部110的尺寸W0与所形成的薄膜图形的尺寸相同，第一锥孔111在掩模面上的尺寸W1及第二锥孔112在掩模面上的尺寸W2都比边界位置C处的尺寸W0大。
第一锥孔111由4个倾斜状壁面111a形成，这些壁面111a相对于掩模面呈锐角θ1(例如54.74°)。第二锥孔112由4个倾斜状壁面112a形成，这些壁面112a相对于掩模面呈锐角θ2(例如70°)。因此，掩模的开口部分13a、13b的角度(壁面111a、112a和掩模面的角度，厚度薄的部分13一侧的角度)在两个掩模面上呈钝角(α1＞90°且α2＞90°)。
从边界位置C到凸部14一侧的掩模面的距离t1(第一锥孔111的深度)和从边界位置C到与凸部14相反一侧的掩模面的距离t2(第二锥孔112的深度)不同。由于该掩模将与凸部14相反一侧的掩模面作为被成膜面一侧使用，所以设定距离t2(第二锥孔112的深度)比距离t1小。开口部110的被成膜面一侧部分的深度(这里为距离t2)越浅，所形成的薄膜图形的尺寸精度越高。
现对该第七实施例的掩模和图6(d)所示的第五实施例中获得的掩模进行比较。
第五实施例的掩模的开口部分的角度(壁面11a和掩模面的角度，厚度薄的部分13一侧的角度)在凹部12一侧的表面上呈钝角，但在相反一侧的表面上呈锐角。
如果将锐角面一侧(开口面积小的一侧)作为被成膜面使用该掩模，则能防止所形成的薄膜图形的厚度在图形的周边部分变薄，能以良好的尺寸精度形成薄膜图形，但使用时呈锐角的开口部分13c容易出现缺陷。如果将钝角面一侧(开口面积大的一侧)作为被成膜面使用该掩模，则由于开口部分13d呈钝角，所以使用时不容易产生缺陷，但只要不能使厚度薄的部分13的厚度做得非常薄，薄膜图形的尺寸精度就会下降。如果使厚度薄的部分13的厚度做得极端地薄，则机械强度下降，开口部11有可能发生变形。
与此不同，在第七实施例的掩模中，由于掩模的开口部分13a、13b的角度在两个掩模面上都呈钝角，所以通过将第二锥孔112一侧的表面(从边界位置C到掩模表面的距离短的一方的掩模面)作为被成膜面使用，使用时开口部分13b不容易产生缺陷。另外，由于开口部110由第一锥孔111和第二锥孔112构成，所以即使使第二锥孔112的深度t2极端地浅，也能使厚度薄的部分13的厚度增厚。因此，既能确保厚度薄的部分13的机械强度，又能以良好的尺寸精度形成薄膜图形，能防止使用时开口部分出现缺陷。
该掩模例如能用以下的方法制造。现用图13说明其第一种方法。
首先，与第二实施例的方法相同，通过进行图2中的(a)～(d)的工序，成为图13(a)所示的状态。
其次，在厚度薄的部分13的第一面(形成了凹部12的面)上的氧化硅膜2上，按照与第一锥孔111在掩模面上的尺寸W1一致的尺寸、以贯通的状态形成对应于掩模的开口部110的正方形的开口211。图13(b)示出了该状态。
其次，通过将该晶片1按规定的时间浸渍在氢氧化钾水溶液中，利用晶向的依赖性对开口211部分的硅进行各向异性湿法刻蚀。其结果是，在晶片1的开口211部分上形成壁面111a的面取向为(111)的锥状的贯通孔(第一锥孔)111。图13(c)示出了该状态。
其次，在厚度薄的部分13的第二面(与第一面相反一侧的面)上的氧化硅膜2上，按照与第二锥孔112在掩模面上的尺寸W2(＞W0)一致的尺寸、以贯通的状态形成对应于掩模的开口部110的正方形的开口212。图13(d)示出了该状态。
这里，第一锥孔111在第一面上的尺寸W1是根据厚度厚的部分13的厚度设定的，以便边界位置C处的开口部110的尺寸W0与所形成的薄膜图形的尺寸一致，所以在图13(c)的状态下，第一锥孔111在第二面上的尺寸W3比边界位置C处的尺寸W0减小。因此，在图13(d)的状态下，薄膜部分13的角部13e形成从第二面的氧化硅膜2的开口212露出的状态。
其次，通过将该晶片1按规定的时间浸渍在氢氧化钾水溶液中，利用晶向的依赖性对从开口212露出的薄膜部分13的角部13e进行各向异性湿法刻蚀。其结果是，以与第一锥孔111连通的状态形成由沿单晶硅的面取向的壁面112a构成的第二锥孔112。图13(e)示出了该状态。
另外，在该方法中，有必要严格地控制浸渍时间，以便在边界位置停止刻蚀。另外，用该方法形成的壁面112a的面取向不限于(111)。
其次，通过对该晶片1进行与第二实施例相同的处理，将氧化硅膜2除去。图13(f)示出了该状态。
用该方法获得的掩模是由单晶硅构成的图12所示形状的掩模，掩模面是单晶硅的(100)面，开口部110有从边界位置C开始向掩模的各表面互相相反的方向扩展的倾斜状的两个壁面111a、112a，至少第一锥孔111的壁面111a的面取向为(111)。
现用图14说明制造第七实施例的掩模的第二种方法。
首先，与第二实施例的方法相同，通过进行图2中的(a)～(d)的工序，形成图14(a)所示的状态。
其次，在厚度薄的部分13的第一面(形成了凹部12的面)上的氧化硅膜2上，按照与第一锥孔111在掩模面上的尺寸W1一致的尺寸、以贯通的状态形成对应于掩模的开口部110的正方形的开口211。另外，在厚度薄的部分13的第二面(与第一面相反一侧的面)上的氧化硅膜2上，按照与第二锥孔112在掩模表面上的尺寸W2(＞W0)一致的尺寸形成对应于掩模的开口部110的正方形的凹部221。
即，在厚度薄的部分13的第一面上形成有对应于掩模的开口部110的贯通孔211的第一保护膜图形210，在厚度薄的部分13的第二面上形成有对应于掩模的开口部110的凹部221的第二保护膜图形220。图14(b)示出了该状态。
其次，通过将该晶片1按规定的时间浸渍在氢氧化钾水溶液中，利用晶向的依赖性对从开口211部分的硅进行各向异性湿法刻蚀。其结果是，在晶片1的开口211部分上形成壁面111a的面取向为(111)的锥状的贯通孔(第一锥孔)111。图14(c)示出了该状态。
其次，通过将该晶片1按规定的时间浸渍在氢氧化钾水溶液中，将氧化硅膜2除去相当于凹部221的底部221a的厚度部分。因此，如图14(d)所示，第二保护膜图形220成为凹部221变成了贯通孔222的第三保护膜图形230。另外，第一保护膜图形210以厚度均匀而只是底部221a的厚度变薄的状态保留下来。即，这样设定所形成的氧化硅膜2的厚度，以便在该时刻在第一面上存在氧化硅膜2。
这里，由于根据厚度厚的部分13的厚度设定第一锥孔111在第一面上的尺寸W1，以便在边界位置C处的开口部110的尺寸W0与所形成的薄膜图形的尺寸一致，所以在图14(c)所示的状态下，第一锥孔111在第二面上的尺寸W3变得比边界位置C处的尺寸W0小。因此，在图14(d)所示的状态下，薄膜部分13的角部13e形成从第三保扩膜图形230的贯通孔(第二面上的氧化硅膜2的开口)222露出的状态。
其次，通过将该晶片1按规定的时间浸渍在氢氧化钾水溶液中，利用晶向的依赖性对从开口222露出的薄膜部分13的角部13e进行各向异性湿法刻蚀。其结果是，以与第一锥孔111连通的状态形成由沿单晶硅的面取向的壁面112a构成的第二锥孔112。图14(e)示出了该状态。
另外，在该方法中，有必要严格地控制浸渍时间，以便在边界位置停止刻蚀。另外，用该方法形成的壁面112a的面取向不限于(111)。
其次，通过对该晶片1进行与第二实施例相同的处理，将氧化硅膜2除去。图14(f)示出了该状态。
用该方法获得的掩模与用第一种方法获得的掩模相同，是由单晶硅构成的图12所示形状的掩模，掩模面是单晶硅的(100)面，开口部110有从边界位置C开始向掩模的各个面互相相反的方向扩展的倾斜状的两个壁面111a、112a，至少第一锥孔111的壁面111a的面取向为(111)。
如对第一种方法和第二种方法进行比较，则在第一种方法中，在对厚度薄的部分13开通贯通孔111之后进行第二面的氧化硅膜2的构图，与此不同，在第二种方法中，在对厚度薄的部分13开通贯通孔111之前进行第二面的氧化硅膜2的构图。如果在开通了贯通孔111之后进行氧化硅膜2的构图，则在光刻工序中容易造成破损。因此，第二种方法比第一种方法的生产率得到提高。
另外，在第一种方法和第二种方法中，在下述的工序中进行氧化硅膜2的构图：例如使用正型抗蚀剂的光刻工序；以及使用缓冲氢氟酸溶液(BHF：例如将质量比为50％的HF水溶液和质量比为45％的NH4F水溶液按照体积比1∶6混合后的溶液)的湿法刻蚀工序。
[有机EL装置的制造方法的第三实施例]
现用图15～17说明本发明的有机EL装置的制造方法的第三实施例。
这里，以全色的有源矩阵型有机EL显示体为例，说明作为制作该显示体时的一道工序进行的、采用真空蒸镀法在每个R、G、B上形成构成像素的有机EL元件的发光层的工序。
首先，在玻璃基板301上形成了每个像素的晶体管302和电容、以及它们的布线或驱动电路等之后，对每个像素形成第一电极303，在第一电极303以外的部分形成第一绝缘层304。其次，通过掩模保持构件8将掩模90设置在该状态的玻璃基板301上。
在该显示体上沿着平行于玻璃基板的一边的线，以与R、G、B、R、G、B…等间隔地配置全部像素。与此相对应，在该掩模90上以R、G、B为一组，按照各组的间隔形成与组数相同数量的开口部110。作为该掩模90，使第二锥孔112一侧朝向玻璃基板301一侧，使用上述第七实施例的掩模(由单晶硅构成、开口部110由第一锥孔111和第二锥孔112构成的掩模)。
在该状态下，首先，使开口部110对准R的位置，利用由R(红)用的发光层材料构成的靶进行真空蒸镀。因此，在玻璃基板301上R的位置的第一电极303上形成红色发光层61。图15示出了该状态。例如按照以下的结构形成红色发光层61。首先，作为空穴注入层形成了m-MTDATA后，作为空穴输运层形成α-NPD。另外，在作为发光层形成了BSB-BCN后，形成Alq3作为电子输运层。
其次，沿横向将该掩模90移动一个像素的距离，使开口部110对准与R相邻的G的位置，利用由G(绿)用的发光层材料构成的靶进行真空蒸镀。因此，在玻璃基板301上G的位置的第一电极303上形成绿色发光层62。例如按照以下的结构形成绿色发光层62。首先，作为空穴注入层形成了m-MTDATA后，作为空穴输运层形成α-NPD。此外，形成Alq3作为兼作电子输运层的发光层。
其次，沿横向将该掩模90移动一个像素的距离，使开口部110对准与G相邻的B的位置，利用由B(蓝)用的发光层材料构成的靶进行真空蒸镀。因此，在玻璃基板301上B的位置的第一电极303上形成蓝色发光层63。图16示出了该状态。例如按照以下的结构形成蓝色发光层63。首先，作为空穴注入层形成了m-MTDATA后，作为空穴输运层形成α-NPD。另外，作为兼作空穴阻挡层的发光层形成了浴铜灵(Bathocuproine：2，9-二甲基-4，7-二苯基-1，10-菲绕啉)后，形成Alq3作为发光层。
其次，利用真空蒸镀法，在该状态的玻璃基板301上形成第二电极层305。图17示出了该状态。其次，根据需要，在第二电极层305上进行密封。
如果采用该实施例的方法，则由于使用由单晶硅形成的掩模90，采用能对应于高精细像素的加工精度形成掩模90的开口部110，所以能容易地获得高精细像素的全色有源矩阵型有机EL显示体。
另外，由于在上述的配置中使用开口部110由第一锥孔111和第二锥孔112构成的掩模90，所以能防止膜厚在各发光层的图形周边部分变薄。因此，能提高各像素面内发光的均匀性。另外，能确保掩模的强度，能防止使用时在开口部分出现缺陷。
[有机EL装置的制造方法的第四实施例]
现用图18～22说明本发明的有机EL装置的制造方法的第四实施例。
在该实施例中，首先，在玻璃基板301上形成了每个像素的晶体管302和电容、以及它们的布线或驱动电路等之后，对每个像素形成第一电极303，在第一电极303上形成第一绝缘层304。其次，对该第一绝缘层304进行构图，在各第一电极303的位置上形成像素形成开口部304a。图18示出了该状态。
其次，在该第一绝缘层304上用比发光层形成厚度大得多的厚度形成第二绝缘层306，该第二绝缘层306在各第一电极303的位置备有比像素形成开口部304a大的开口部306a。图19示出了该状态。其次，与第二绝缘层306相接触地将掩模900设置在该状态的玻璃基板301上。
在该显示体上沿着平行于玻璃基板的一边的线，以与R、G、B、R、G、B…等间隔地配置全部像素。与此相对应，在该掩模900上以R、G、B为一组，按照各组的间隔形成与组数相同数量的开口部901。
作为该掩模900，使用由单晶硅构成、掩模面是单晶硅的(100)面、将壁面的面取向为(111)的锥状的贯通孔作为开口部901的掩模。即，例如是用上述的各实施例(第四实施例除外)的方法制作的掩模，用周边部有凸部的掩模在将该凸部除去的状态下使用。使该开口部901的开口面积大的一方的面在玻璃基板一侧，设置掩模900。
在该状态下，首先，使开口部901对准R的位置，利用由R(红)用的发光层材料构成的靶进行真空蒸镀。因此，在玻璃基板301上R的位置的第一电极303上形成红色发光层61。其次，沿横向将该掩模900移动一个像素的距离后，利用由G(绿)用的发光层材料构成的靶进行真空蒸镀，形成绿色发光层62，再以同样的方法形成蓝色发光层63。用比第一绝缘层304厚的厚度在各电极303上形成各发光层61～63。图21示出了该状态。
其次，利用真空蒸镀法在该状态的玻璃基板301上形成第二电极层305。图22示出了该状态。其次，根据需要，在第二电极层305上进行密封。
在该方法中，由像素形成开口部304a的精度决定像素的尺寸精度，所以即使使开口部901的钝角一侧(开口面积大的一方)的面在玻璃基板一侧配置掩模900，像素的尺寸精度也不会降低。因此，为了防止开口部分产生缺陷，在上述配置中即使使用掩模900也没有问题。
另外，在上述的实施例中，虽然使用氢氧化钾水溶液对单晶硅进行各向异性湿法刻蚀，但除了氢氧化钾水溶液以外，也能使用四甲基氢氧化铵水溶液、乙二胺邻苯二酚水溶液等碱性溶液。另外，所使用的碱性溶液的浓度在氢氧化钾水溶液的情况下，例如质量比为2～40％，最好质量比为10～30％。
特别是在制造有源矩阵型的有机EL装置时使用的掩模的情况下，为了防止金属钾元素造成的污染，最好使用四甲基氢氧化铵水溶液(例如浓度为质量比20～30％，温度在80℃以上)。
另外，在上述的实施例中，虽然使用本发明的掩模作为真空蒸镀用掩模，但在用其他成膜方法(例如溅射、离子镀覆等)直接形成薄膜图形的情况下，也能使用本发明的掩模。
有机EL装置能适用于例如便携型个人计算机、移动电话、数码相机等各种电子装置。
图23是表示便携型个人计算机的结构的斜视图。
在图23中，个人计算机100由备有键盘102的主机部104、以及由有机EL装置构成的显示单元106构成。
图24是移动电话的斜视图。在图24中，移动电话200除了多个操作按钮以外，还备有受话口204、送话口206、以及由有机EL装置构成的显示面板208。
另外，作为将有机EL装置用作显示部等能适用的电子装置除了图23中的个人计算机、图23中的移动电话、以及数码相机以外，还能举出：电视机、取景器型或监视器直视型的磁带录像机、车辆导行装置、寻呼机、电子笔记本、台式计算器、文字处理器、工作站、电视电话、POS终端、以及备有触摸面板的装置等。
[发明的效果]
如上所述，如果采用本发明的掩模，则即使在板的厚度薄的开口部之间的间隔狭窄的情况下，处理时也不容易发生弯曲或变形，成膜时即使不施加张力也不会弯曲，能将开口部的加工精度提高到能对应于高精细像素的程度。因此，如果使用该掩模，可采用能对应于高精细像素的精度形成构成有机EL元件的像素的薄膜图形。
如果采用本发明的掩模制造方法，则即使在板的厚度薄的开口部之间的间隔狭窄的情况下，处理时也不容易发生弯曲或变形，成膜时即使不施加张力也不会弯曲，能以开口部的加工精度能对应于高精细像素的程度获得高级的掩模。
如果采用本发明的有机EL装置的制造方法，则由于能用真空蒸镀法高精度地形成构成有机EL元件的结构层的薄膜图形，所以能获得高精细像素的全色有源矩阵型有机EL显示体等。
如果采用本发明的有机EL装置，则能提供高精细像素的全色有源矩阵型有机EL显示体等。

Claims (4)

1.一种掩模，用于在被成膜面上按照规定图形形成薄膜，具有对应于上述图形的开口部，其特征在于：
该掩模由单晶硅构成，
上述开口部的尺寸在掩模的厚度方向规定位置即边界位置处对应于上述图形的尺寸，从上述边界位置朝向两个掩模面比上述图形增大，
从上述边界位置到各掩模面的距离不同。
2.如权利要求1所述的掩模，其特征在于：
掩模面是单晶硅的(100)面，上述开口部有从上述边界位置朝向各掩模面互相向相反的方向扩展的呈倾斜状的两个壁面，上述壁面中的至少一个的面取向是(111)。
3.如权利要求1所述的掩模，其特征在于：
具有形成了上述开口部的厚度薄的部分，以及不形成上述开口部的厚的部分。
4.如权利要求1所述的掩模，其特征在于：
上述开口部是以采用与晶向有依赖性的各向异性湿法刻蚀形成的贯通孔。
CNB021027749A 2001-01-26 2002-01-25 掩模 Expired - Lifetime CN1221012C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP18973/2001 2001-01-26
JP2001018973 2001-01-26
JP18973/01 2001-01-26
JP2002005909A JP4092914B2 (ja) 2001-01-26 2002-01-15 マスクの製造方法、有機エレクトロルミネッセンス装置の製造方法
JP5909/2002 2002-01-15
JP5909/02 2002-01-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100092004A Division CN100468824C (zh) 2001-01-26 2002-01-25 掩模的制造方法

Publications (2)

Publication Number Publication Date
CN1367636A CN1367636A (zh) 2002-09-04
CN1221012C true CN1221012C (zh) 2005-09-28

Family

ID=26608367

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100092004A Expired - Lifetime CN100468824C (zh) 2001-01-26 2002-01-25 掩模的制造方法
CNB021027749A Expired - Lifetime CN1221012C (zh) 2001-01-26 2002-01-25 掩模

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2005100092004A Expired - Lifetime CN100468824C (zh) 2001-01-26 2002-01-25 掩模的制造方法

Country Status (3)

Country Link
US (3) US6603159B2 (zh)
JP (1) JP4092914B2 (zh)
CN (2) CN100468824C (zh)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3775493B2 (ja) * 2001-09-20 2006-05-17 セイコーエプソン株式会社 マスクの製造方法
US20030151118A1 (en) * 2002-02-14 2003-08-14 3M Innovative Properties Company Aperture masks for circuit fabrication
US6897164B2 (en) * 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
US6821348B2 (en) * 2002-02-14 2004-11-23 3M Innovative Properties Company In-line deposition processes for circuit fabrication
JP2004055971A (ja) * 2002-07-23 2004-02-19 Pentax Corp 撮像素子
US20040104454A1 (en) * 2002-10-10 2004-06-03 Rohm Co., Ltd. Semiconductor device and method of producing the same
JP4222035B2 (ja) * 2003-01-20 2009-02-12 セイコーエプソン株式会社 成膜用精密マスク及びその製造方法、エレクトロルミネッセンス表示装置及びその製造方法、電子機器
JP4089632B2 (ja) * 2003-03-07 2008-05-28 セイコーエプソン株式会社 マスクの製造方法、マスクの製造装置、発光材料の成膜方法
KR100525819B1 (ko) * 2003-05-06 2005-11-03 엘지전자 주식회사 유기 이엘 디스플레이 패널 제조용 새도우 마스크
JP3901122B2 (ja) * 2003-05-07 2007-04-04 ソニー株式会社 アルカリ電池の負極カップの製法
JP2005042133A (ja) * 2003-07-22 2005-02-17 Seiko Epson Corp 蒸着マスク及びその製造方法、表示装置及びその製造方法、表示装置を備えた電子機器
JP2005042147A (ja) * 2003-07-25 2005-02-17 Dainippon Screen Mfg Co Ltd 蒸着用マスクの製造方法および蒸着用マスク
EP1515364B1 (en) 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
KR100903818B1 (ko) 2003-11-12 2009-06-25 에스케이씨 주식회사 유기발광소자용 새도우마스크 제조방법
JP3794407B2 (ja) * 2003-11-17 2006-07-05 セイコーエプソン株式会社 マスク及びマスクの製造方法、表示装置の製造方法、有機ｅｌ表示装置の製造方法、有機ｅｌ装置、及び電子機器
JP2005158571A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp 有機エレクトロルミネッセンスパネルの製造方法、有機エレクトロルミネッセンスパネルの製造装置及び有機エレクトロルミネッセンスパネル
JP3833650B2 (ja) 2003-12-04 2006-10-18 関東化学株式会社 低分子型有機ｅｌ素子製造の真空蒸着工程において使用するマスクの洗浄液組成物および洗浄方法
JP2005179742A (ja) * 2003-12-19 2005-07-07 Seiko Epson Corp マスク、マスクの製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、及び電子機器
JP4441282B2 (ja) * 2004-02-02 2010-03-31 富士フイルム株式会社 蒸着マスク及び有機ｅｌ表示デバイスの製造方法
JP2005276480A (ja) * 2004-03-23 2005-10-06 Seiko Epson Corp マスク、マスクの製造方法、薄膜パターンの形成方法、電気光学装置の製造方法および電子機器
JP2006201538A (ja) * 2005-01-21 2006-08-03 Seiko Epson Corp マスク、マスクの製造方法、パターン形成方法、配線パターン形成方法
CN102176465B (zh) * 2005-06-02 2014-05-07 伊利诺伊大学评议会 可印刷半导体结构以及相关制造和组装方法
JP4285456B2 (ja) 2005-07-20 2009-06-24 セイコーエプソン株式会社 マスク、マスクの製造方法、成膜方法及び電気光学装置の製造方法
JP2007083464A (ja) * 2005-09-21 2007-04-05 Seiko Epson Corp マスク及びそのマスクの製造方法並びに液滴吐出ヘッドの製造方法、液滴吐出装置の製造方法
DE102006022785A1 (de) * 2006-05-16 2007-11-22 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Induktives Bauelement und Verfahren zum Herstellen eines induktiven Bau-elements
EP1962344B1 (en) * 2007-02-25 2012-03-28 Samsung Electronics Co., Ltd Electronic device packages and methods of formation
JP2008208460A (ja) * 2008-03-14 2008-09-11 Seiko Epson Corp 成膜用精密マスク及びその製造方法、エレクトロルミネッセンス表示装置及びその製造方法、電子機器
US8629842B2 (en) * 2008-07-11 2014-01-14 Samsung Display Co., Ltd. Organic light emitting display device
US8928597B2 (en) * 2008-07-11 2015-01-06 Samsung Display Co., Ltd. Organic light emitting display device
US9342176B2 (en) 2008-07-21 2016-05-17 Samsung Display Co., Ltd. Organic light emitting display device
KR20110007654A (ko) * 2009-07-17 2011-01-25 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조 방법
KR101058106B1 (ko) * 2009-08-06 2011-08-24 삼성모바일디스플레이주식회사 표시 장치
KR101097331B1 (ko) 2010-01-28 2011-12-23 삼성모바일디스플레이주식회사 박막 증착용 마스크의 제조 방법
CN102786029A (zh) * 2011-05-18 2012-11-21 中国科学院上海微系统与信息技术研究所 一种用于制作纳米器件的自对准盖板及其制作、使用方法
CN102817082B (zh) * 2011-06-08 2016-06-01 无锡华润华晶微电子有限公司 一种硅膜的制备方法
KR101624814B1 (ko) * 2011-12-15 2016-05-26 인텔 코포레이션 단일 노광-자기 정렬된 이중, 삼중 및 사중 패터닝을 위한 방법
TWI461098B (zh) * 2012-01-12 2014-11-11 Dainippon Printing Co Ltd A method of manufacturing a vapor deposition mask, and a method of manufacturing an organic semiconductor device
CN105296923B (zh) * 2012-01-12 2020-01-24 大日本印刷株式会社 拼版蒸镀掩模、图案的制造方法及有机半导体元件的制作方法
TWI498434B (zh) 2012-01-12 2015-09-01 Dainippon Printing Co Ltd A method of manufacturing a vapor deposition mask, a method for producing a vapor deposition mask, and a method of manufacturing the organic semiconductor device
CN103208592A (zh) * 2012-01-16 2013-07-17 昆山允升吉光电科技有限公司 有机发光半导体的蒸镀方法
KR20130128227A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 전자소자 탑재용 기판의 제조방법
KR101951029B1 (ko) * 2012-06-13 2019-04-26 삼성디스플레이 주식회사 증착용 마스크 및 이를 이용한 유기 발광 표시장치의 제조방법
KR102114950B1 (ko) 2013-01-29 2020-05-26 삼성디스플레이 주식회사 증착 마스크 및 이를 포함하는 증착 설비
WO2014157068A1 (ja) * 2013-03-26 2014-10-02 大日本印刷株式会社 蒸着マスク、蒸着マスク準備体、蒸着マスクの製造方法、及び有機半導体素子の製造方法
CN107858642B (zh) * 2013-04-12 2020-04-21 大日本印刷株式会社 蒸镀掩模、蒸镀掩模准备体、蒸镀掩模的制造方法、及有机半导体元件的制造方法
KR102081285B1 (ko) * 2013-04-16 2020-02-26 삼성디스플레이 주식회사 증착마스크, 이를 이용한 디스플레이 장치 제조방법 및 이에 따라 제조된 디스플레이 장치
JP6229344B2 (ja) * 2013-07-22 2017-11-15 大日本印刷株式会社 メタルマスクの製造方法
KR102134363B1 (ko) * 2013-09-10 2020-07-16 삼성디스플레이 주식회사 메탈 마스크 제작 방법 및 이를 이용한 메탈 마스크
KR102388829B1 (ko) * 2015-07-17 2022-04-21 도판 인사츠 가부시키가이샤 메탈 마스크용 기재의 제조 방법, 증착용 메탈 마스크의 제조 방법, 메탈 마스크용 기재, 및, 증착용 메탈 마스크
CN106381464A (zh) * 2015-07-28 2017-02-08 昆山国显光电有限公司 通用金属掩模板及其制造方法
KR102552275B1 (ko) * 2015-07-31 2023-07-07 삼성디스플레이 주식회사 마스크 제조방법
US10428415B2 (en) * 2015-08-10 2019-10-01 Ap Systems Inc. Method of manufacturing shadow mask using hybrid processing and shadow mask manufactured thereby
KR101744600B1 (ko) 2015-08-21 2017-06-21 강철구 메탈 마스크
CN105887010B (zh) * 2016-05-13 2018-10-26 京东方科技集团股份有限公司 掩膜集成框架及蒸镀设备
CN106119779A (zh) * 2016-07-15 2016-11-16 信利（惠州）智能显示有限公司 一种oled有机薄膜成膜方法
CN106435473A (zh) * 2016-11-11 2017-02-22 京东方科技集团股份有限公司 掩模板及其制作方法、有机发光二极管显示器的制作方法
CN108287620B (zh) * 2017-01-09 2021-03-26 昆山工研院新型平板显示技术中心有限公司 柔性显示屏及其触摸感应装置
KR102478194B1 (ko) 2017-06-26 2022-12-15 에이지씨 가부시키가이샤 진공 증착용의 마스크의 세정 방법 및 린스 조성물
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
CN110323350B (zh) * 2018-03-29 2021-01-29 京东方科技集团股份有限公司 一种薄膜封装方法、薄膜封装结构、显示装置
CN108300963B (zh) 2018-03-30 2019-08-27 昆山国显光电有限公司 一种掩模板
US12062680B2 (en) * 2018-06-29 2024-08-13 Sony Semiconductor Solutions Corporation Solid-state imaging device, electronic apparatus, and method for producing solid-state imaging device
KR101918551B1 (ko) * 2018-10-17 2019-02-08 주식회사 핌스 박막 공정용 오픈 마스크 시트 및 그 제조방법
CN109321880B (zh) * 2018-10-18 2021-01-26 京东方科技集团股份有限公司 一种掩膜板
CN110217754B (zh) * 2019-06-12 2020-04-24 上海芯物科技有限公司 一种旋转结构及其制备方法
CN110240116B (zh) * 2019-06-12 2020-06-16 上海芯物科技有限公司 一种旋转结构及其制备方法
CN113817981B (zh) * 2020-06-18 2022-09-30 中国科学技术大学 掩膜版及其制作方法
KR20220016383A (ko) * 2020-07-31 2022-02-09 삼성디스플레이 주식회사 마스크 및 마스크의 제조방법
JP2022071292A (ja) * 2020-10-28 2022-05-16 キヤノン株式会社 蒸着マスク、蒸着マスクを用いたデバイスの製造方法
CN115627442B (zh) * 2020-11-18 2023-09-19 匠博先进材料科技(广州)有限公司 蒸镀掩模、组件、装置、显示装置及其制造方法和装置
CN112941580B (zh) * 2020-12-07 2023-11-03 达运精密工业股份有限公司 金属遮罩及其制造方法
JP2022175925A (ja) * 2021-05-14 2022-11-25 キヤノン株式会社 蒸着マスク、及び、有機電子デバイスの製造方法
CN115191673A (zh) * 2022-08-09 2022-10-18 美满芯盛(杭州)微电子有限公司 一种雾化孔、储液腔同步加工式硅基雾化芯制造工艺
CN115799049B (zh) * 2022-11-28 2023-08-08 湖北江城芯片中试服务有限公司 半导体结构的制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765969A (en) * 1970-07-13 1973-10-16 Bell Telephone Labor Inc Precision etching of semiconductors
JPS5351970A (en) * 1976-10-21 1978-05-11 Toshiba Corp Manufacture for semiconductor substrate
US5032538A (en) * 1979-08-10 1991-07-16 Massachusetts Institute Of Technology Semiconductor embedded layer technology utilizing selective epitaxial growth methods
US5049968A (en) * 1988-02-08 1991-09-17 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
JPH04236758A (ja) 1991-01-16 1992-08-25 Oki Electric Ind Co Ltd 蒸着用マスク
US5708264A (en) * 1995-11-07 1998-01-13 Eastman Kodak Company Planar color filter array for CCDs from dyed and mordant layers
US5883012A (en) * 1995-12-21 1999-03-16 Motorola, Inc. Method of etching a trench into a semiconductor substrate
JP3755228B2 (ja) * 1997-04-14 2006-03-15 株式会社ニコン 荷電粒子線露光装置
US6592933B2 (en) * 1997-10-15 2003-07-15 Toray Industries, Inc. Process for manufacturing organic electroluminescent device
JP3209169B2 (ja) * 1997-11-28 2001-09-17 日本電気株式会社 ゲート電極の形成方法
US6287885B1 (en) * 1998-05-08 2001-09-11 Denso Corporation Method for manufacturing semiconductor dynamic quantity sensor
JP3024641B1 (ja) * 1998-10-23 2000-03-21 日本電気株式会社 シャドウマスク及びその製造方法並びにシャドウマスクを用いた有機ｅｌディスプレイの製造方法
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2001185350A (ja) 1999-12-24 2001-07-06 Sanyo Electric Co Ltd 被着用マスク、その製造方法、エレクトロルミネッセンス表示装置及びその製造方法
US20020118253A1 (en) * 2000-03-21 2002-08-29 Nec Corporation Ink jet head having improved pressure chamber and its manufacturing method
JP2002175878A (ja) * 2000-09-28 2002-06-21 Sanyo Electric Co Ltd 層の形成方法及びカラー発光装置の製造方法
JP2002220656A (ja) * 2000-11-22 2002-08-09 Sanyo Electric Co Ltd 蒸着用マスクおよびその製造方法
JP3775493B2 (ja) * 2001-09-20 2006-05-17 セイコーエプソン株式会社 マスクの製造方法

Also Published As

Publication number Publication date
US20030199144A1 (en) 2003-10-23
JP2002305079A (ja) 2002-10-18
JP4092914B2 (ja) 2008-05-28
US6603159B2 (en) 2003-08-05
US20020111035A1 (en) 2002-08-15
US20050064622A1 (en) 2005-03-24
CN1642374A (zh) 2005-07-20
CN1367636A (zh) 2002-09-04
CN100468824C (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
CN1221012C (zh) 掩模
CN1294656C (zh) 半导体器件及其制造方法
CN1205664C (zh) 半导体装置及其制造方法
CN1725511A (zh) 半导体器件及其制造方法
CN101055857A (zh) 半导体器件及其制造方法
CN1147899C (zh) 等离子体显示面板及其制造方法
CN100352042C (zh) 封装件及其制造方法
CN1655370A (zh) 显示器件及其制造方法
CN1596045A (zh) 发光器件及其制造方法
CN101044627A (zh) 半导体器件
CN1372325A (zh) 发光器件及其制造方法
CN1599067A (zh) 薄膜半导体器件、其制造工艺以及液晶显示器
CN1674730A (zh) 掩模及其制法、薄膜图案的形成方法、电光学装置的制法
CN1434668A (zh) 发光器件及其制造方法
CN1645975A (zh) 显示元件、光学元器件以及光学元器件的制造方法
CN1599056A (zh) 发光器件及其制造方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1581440A (zh) 半导体器件制造方法以及激光辐照设备
CN1638032A (zh) 薄膜形成方法和装置、有机电致发光装置的制造方法
CN1429055A (zh) 发光设备及其制造方法
CN1223458A (zh) 半导体衬底的处理方法和半导体衬底
CN1428869A (zh) 发光装置、制造发光装置的方法、及其制造设备
CN1864440A (zh) 电致发光元件
CN1678145A (zh) 掩模及其制造方法、电光学装置的制造方法和电子设备
CN1961617A (zh) 有机电致发光元件及其制造方法和显示装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160523

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: Hongkong, China

Patentee before: BOE Technology (Hongkong) Co.,Ltd.

Effective date of registration: 20160523

Address after: Hongkong, China

Patentee after: BOE Technology (Hongkong) Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

CX01 Expiry of patent term

Granted publication date: 20050928

CX01 Expiry of patent term