CN1216373C - 电压控制振荡器 - Google Patents
电压控制振荡器 Download PDFInfo
- Publication number
- CN1216373C CN1216373C CN031438121A CN03143812A CN1216373C CN 1216373 C CN1216373 C CN 1216373C CN 031438121 A CN031438121 A CN 031438121A CN 03143812 A CN03143812 A CN 03143812A CN 1216373 C CN1216373 C CN 1216373C
- Authority
- CN
- China
- Prior art keywords
- voltage
- frequency
- control
- signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/0045—Recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Abstract
本发明提供一种电压控制振荡器。使更为合适的增益调整成为可能。电流源(112)在依照向第1输入端子(a)的输入电压输出第1电流的同时,对输入电压的第1电流的变化量的变更控制进行设定。第2电流源(114)在依照向第2输入端子(b)的输入电压输出第2电流的同时,对输入电压的第2电流的变化量的变更控制进行设定。在控制电压发生电路(116)中,基于合成第1及第2电流的合成电流输出控制电压。而且,在环形振荡器(118)中,振荡适应该控制电压的频率的输出脉冲。
Description
技术领域
本发明涉及依照输入电压可变控制输出脉冲频率的电压控制振荡器。
背景技术
众所周知,作为标准的产生与脉冲信号同步的时钟的方法使用PLL。该PLL具备:比较作为标准的脉冲信号与由该PLL生成的振荡时钟的相位比较器;输出适应该相位比较器的比较结果的直流电流的低通滤波器;以及将从该低通滤波器输出的直流电流作为控制电压、产生上述振荡时钟的电压控制振荡器。而且,将基于电压控制振荡器的振荡时钟与标准信号的频率及相位差的信号作为上述控制电压施加在该电压控制振荡器上,由此进行反馈控制。
这里使用的电压控制振荡器是能够依照上述控制电压使它的振荡时钟的频率可变的振荡器。使用这样的电压控制振荡器能够产生与各种各样的频率信号同步的时钟。
在该电压控制振荡器中也有能够使它的增益可变的结构。能够使该增益可变的电压控制振荡器,例如适宜于使用在具有倍速记录的数据记录装置中、生成与旋转控制下的圆盘媒体的旋转动作相对应的标准时钟的情况。换句话说,依照倍速记录等、圆盘媒体的旋转速度使电压控制振荡器的增益可变,不管圆盘媒体的旋转速度变化与否,也能够恰当地产生与该旋转动作相对应的标准时钟。
发明内容
(发明要解决的课题)
但是,在上述电压控制振荡器中,它的振荡时钟的控制不是仅限于基于振荡时钟与标准信号的频率差及相位差的直接控制。即,根据其它地方的要求,有时也采取用在基于该频率差及相位差的信号上施加规定的电压进行控制等方法。
而且,对于加在基于上述频率差及相位差的信号上的这样的电压来说,依照与上述相位差适应的信号的电压控制振荡器的控制增益不一定是最佳值。即,例如在具有上述倍速记录等的数据记录装置中,当使电压控制振荡器的增益依照圆盘媒体的旋转速度改变时,作为对上述被加上的电压的控制增益来说,有时它不能成为合适的控制增益。
本发明就是鉴于上述情况提出的,其目的在于使提供电压控制振荡器更合适的增益调整成为可能。
(解决课题的手段)
本发明是在依照输入电压可变控制输出脉冲的频率的电压控制振荡器中,具备:第1电流源,在依照向第1输入端子的输入电压输出第1电流的同时、能够设定对输入电压的所述第1电流的变化量的变更控制;第2电流源,在依照向第2输入端子的输入电压输出第2电流的同时、能够设定对输入电压的所述第2电流的变化量的变更控制;控制电压发生电路,基于合成所述第1及第2电流的合成电流、输出控制电压;以及环形振荡器,生成适应所述控制电压的频率的输出脉冲,由此,使更合适的增益调整成为可能。
附图说明
图1是表示本发明的电压控制振荡器的一个实施方式结构的电路图。
图2是表示该实施方式中的电压控制振荡器的特性图。
图3是表示该实施方式中的电压控制振荡器的特性图。
图4是表示该实施方式中的电压控制振荡器的特性图。
图5是表示该实施方式中的电压控制振荡器的特性图。
图6是表示搭载该实施方式的电压控制振荡器的DVD-R的数据记录控制装置的结构的方框图。
图7是表示摆频信号及LPP信号的特性的时间流程图。
图8是表示该数据记录控制装置具备的充电泵浦的结构图。
图9是表示该数据记录控制装置具备的上升沿比较部及充电泵浦单元的结构的电路图。
图10是表示在该实施方式中与摆频信号频率同步的时钟生成状态的时间流程图。
图11是表示该数据记录控制装置具备的相位比较电路及充电泵浦单元的结构的电路图。
图12是表示与在该实施方式中的LPP信号相位同步的时钟生成状态的时间流程图。
图13是表示该数据记录控制装置具备的电压产生电路的结构图。
符号说明
1:光盘;10:光头;20:RF放大器;30:解码器;100:时钟产生装置;105:分频器;110:电压控制振荡器;112、114:电流源;115:增益控制电路;115a:寄存器;116:控制电压发生电路;118:环形振荡器;120a、120b:比较部;130a、130b:充电泵浦;131a:增益转换电路;132a:输出部;133a:偏置电路;140:加法器;142:低通滤波器;150:相位比较电路;160:充电泵浦;172:指令部;174:LPP输出部;176:分频器;180、182:监视电路;184:电压发生电路;185:转换电路;186:控制电路。
具体实施方式
以下,参照附图说明将本发明的电压控制振荡器应用于DVD-R的数据记录装置具备的时钟生成装置的一实施方式。
这里,当说明电压控制振荡器时,首先说明使用了电压控制振荡器的时钟产生装置。
图6是表示上述数据记录控制装置的结构的方框图。
成为上述数据记录控制装置的记录对象的圆盘媒体的光盘1是能够写入(记录)数据的圆盘媒体的DVD-R圆盘。在该光盘1中,在螺旋状地形成作为该圆盘内的导向槽功能的沟槽的同时,接近螺旋状形成的沟槽形成水平沟槽(ランドプリピット)(以下,称为LPP)。
其中,上述沟槽在光盘1上一边蛇行一边形成。具有该蛇行(摆频)成分的信号具有「140.6kHz」的频率。另一方面,上述LPP以规定的间隔、沿着在光盘1上螺旋状地形成。该间隔设定为在上述摆频信号的约16个脉冲中能够得到一个脉冲的比例的信号的间隔。基于该LPP的再生得到的信号是LPP信号。
另一方面,上述数据记录控制装置具备:光学头10或RF放大器20、解码器30以及时钟产生装置100。这里,光学头10是在向光盘1照射激光的同时,接收照射在光盘1上的激光的反射光的电路。此外,RF放大器20是在光学头10中、从接收的反射光生成2值数字信号的电路。进而,解码器30是将在RF放大器20生成的数字信号解码、生成上述摆频信号或LPP信号的电路。
而且,本实施方式的时钟产生装置100是基于这样的摆频信号或LPP信号生成在该数据记录装置中使用的时钟电路。详细地说,产生以LPP信号的频率的分频比为「1/5952」分频的时钟,换句话说,产生在各LPP信号的脉冲间隔具有5952个脉冲的时钟。据此,时钟成为具有「52.32MHz」频率的信号。
在上述时钟产生装置100中,将振荡时钟进行与摆频信号频率大体同步处理后、基于LPP信号进行调整该时钟相位处理的所谓第2阶段处理,产生与这样的LPP信号相位同步的时钟。具体地说,当摆频信号与振荡时钟的频率的差小到纳入规定的范围内的程度后,进行基于LPP信号的振荡时钟的相位控制。这是由于在上述LPP信号的频度与摆频信号的频度比较低的情况下或在数据记录中在圆盘媒体上形成的LPP的欠缺等,生成与该LPP信号同步的时钟是困难的缘故。因此,在本实施方式中,在基于摆频信号进行时钟的粗调整之后,基于LPP信号进行微调整,生成与LPP信号相位同步的时钟。
如图所示,进行这样的控制的上述时钟产生装置100具备:使依据它的输出的时钟的分频器105的分频时钟与摆频信号频率同步的第1环路A和使同样输出的时钟的分频时钟与LPP信号相位同步的第2环路B的2个相位锁定电路。而且,这些第1环路A和第2环路B共有输出在该时钟产生装置100中生成的上述时钟的电压控制振荡器110。该电压控制振荡器110具备2个控制电压输入端子a、b,在这些各控制电压输入端子上分别施加对应上述分频时钟与摆频信号的频率差的电压和对应该分频时钟与LPP信号的相位差的电压。
这里,就上述第1环路A和第2环路B共有的电压控制振荡器110进行说明。
图1是表示本实施方式的电压控制振荡器110的结构的电路图。
如该图1所示,该电压控制振荡器110具备:第1电流源112、第2电流源114、增益控制电路115、控制电压发生电路116及环形振荡器118。
这里,第1电流源112是根据控制电压输入端子a输入的控制电压对控制电流驱动环形振荡器118的增益进行调整的部分。详细地说,该第1电流源112具备多个由P沟道晶体管Tip构成的输出侧电流回路及与它串联连接的开关SWi,这些相互并联电路连接在电源电压VDD的电源与第1电流源112的输出之间上。这里,开关(开关元件)SW是由上述增益控制电路115控制电源及输出间的导通及遮断的电路。而且,据此设定相互并联连接的输出侧电流回路的使用级数。
进而,第1电流源112具备由相互串联连接在电源电压VDD及接地之间的N沟道晶体管Tan及与它串联连接的P沟道晶体管Tap构成的输入侧电流回路。而且,通过控制电压输入端子a、依照施加在上述N沟道晶体管Tan的栅极上的控制电压的大小、决定流过与它串联连接的P沟道晶体管Tap的电流量,决定栅极的电压。而且,在P沟道晶体管Tap与电流镜连接的P沟道晶体管Tip的栅极上施加与P沟道晶体管Tap的栅极电压相同的电压。进而,在与该P沟道晶体管Tip并联连接的P沟道晶体管Tip的栅极上也施加同样的电压,决定流过源及漏之间的电流量。因此,依照施加在控制电压输入端子a上的控制电压的大小,控制从第1电流源112输出的电流量。
此外,第2电流源114也是具有与上述第1电流源112同样结构的电路。但是,该第2电流源114是根据控制电压输入端子b的输入的控制电压对控制电流进行驱动的环形振荡器118的增益进行调整的部分。因此,依照施加在控制电压输入端子b上的控制电压的大小,控制它的输出电流量。
增益控制电路115是依照存储在寄存器115a中的模式数据转换控制第1电流源112或第2电流源114的电路。即,增益控制电路115由选择性地开闭第1电流源112的开关SWi及第2电流源114的开关SWk,根据各控制电压输入端子a、b的施加电压的变化来改变第1及第2电流源112、114的输出电流的变化程度。
控制电压发生电路116是将从各电流源112及114输出的电流信号转换成电压信号的电路。该控制电压发生电路116由N沟道晶体管T1n、T2n及P沟道晶体管T3p及T4p构成的2级的电流镜电路构成。而且,将串联连接在P沟道晶体管T4p及第2级的电流镜电路上的N沟道晶体管T5n的栅极偏置电压输出到环形振荡器118上。
环形振荡器118是在电源电压VDD和接地之间馈电可能地连接的倒相器IV以奇数级串联连接方式构成的电路。而且,依照施加在上述控制电压输入端子a及控制电压输入端子b上的控制电压控制向这些各倒相器IV供给的电流量。详细地说,在上述电源电压VDD与各倒相器IV之间分别连接P沟道晶体管Tjp,并且,在各倒相器IV与接地点之间分别连接N沟道晶体管Tjn。而且,对应于上述第1电流源112及第2电流源114的输出电流的电压、通过控制电压发生电路116在控制流入向这些倒相器IV的电流量的晶体管Tjp、Tjn上施加电压。
这里,说明电压控制振荡器110的特性。
图2是表示施加在上述控制电压输入端子a上的控制电压与电压控制振荡器110的振荡频率的关系图。在图2中,曲线f1是施加在控制电压输入端子b上的电压为「0」时的曲线。如该图2所示,施加在控制电压输入端子a上的控制电压越大,振荡频率越上升。
此外,曲线f2~f4是向控制电压输入端子b上施加电源电压VDD时,在上述的图1的第2电流源114中使用的输出侧电流回路的级数分别是「1」个~「3」个时的曲线。如该图2所示,当施加在控制电压输入端子a上的控制电压是一定时,第2电流源114中的上述输出侧电流回路的使用级数越多则振荡频率越上升。
而且,当施加在控制电压输入端子b上的控制电压一定的条件下,在上述的图1所示的第2电流源114中有源的输出侧电流回路的级数越多时,施加在控制电压输入端子b上的电压可变时的振荡频率的频带宽度越宽(ΔA<ΔB<ΔC)。
因此,当将上述的图1所示的第2电流源114中有源的输出侧电流回路的级数固定在规定的「n」个的情况下,使施加在控制电压输入端子a及控制电压输入端子b上的电压可变时的电压控制振荡器110的振荡频率频带宽度成为图3中用斜线所示的频带。
进而,在使施加在控制电压输入端子b上的电压为「0」的条件下,施加在上述的图1所示的第1电流源112中有源的输出侧电流回路的级数变更情况下的控制电压输入端子a上的电压与振荡频率的关系成为图4所例示的那样。这里,在第1电流源112中使用的输出侧电流回路的级数以曲线f1’、曲线f1、曲线f1”的顺序增加。如该图4所示,在第1电流源112中使用的上述输出侧电流回路的级数越多,振荡频率对施加在控制电压输入端子a上的电压的变化的上升程度越大。
此外,当将控制电压输入端子a与控制电压输入端子b的作用反转时,在这些图2~图4中模式性的表现出的性质也一样。
在具备这样的2个控制电压输入端子a和控制电压输入端子b的电压控制振荡器110中,在本实施方式中分别在控制电压输入端子a上施加上述的图6所示的低通滤波器142的输出电压Va,在控制电压输入端子b上施加该图6所示的低通滤波器170的输出电压Vb。而且据此,通过控制电压输入端子a使电压控制振荡器110的振荡的时钟(正确地说是它的分频时钟)与摆频信号频率同步的同时,通过控制电压输入端子b使上述时钟(正确地说是它的分频时钟)与LPP信号相位同步。即,如图5(a)所示,在用控制电压输入端子a侧进行振荡频率的粗调整的同时,如图5(b)所示,用控制电压输入端子b侧进行振荡频率的微调整。
其次,对根据该电压控制振荡器110的振荡频率,由第1环路A进行粗调整及由第2环路B进行微调整的电路作进一步的说明。
这里,就上述第1环路A作进一步的说明。
在该第1环路A中,是分别比较电压控制振荡器110的振荡时钟的分频时钟与摆频信号的上升沿及下降沿,基于该比较结果控制电压控制振荡器110。这样地使用上升沿及下降沿双方有如下的理由。
如图7所示,与由激光读出的上述圆盘媒体的摆频对应的信号(图7(a))用上述RF放大器20经2值化成为摆频信号(图7(b))。由于该摆频信号的占空比变化,当基于上述分频时钟与摆频信号的相位差控制上述电压控制振荡器110时,该控制有可能受该占空比变化的影响。
但是,如图7(d)所示,尽管脉冲宽度Wh变化,摆频信号维持各脉冲的中心间的周期Tw和相位。因此,基于该脉冲中心的周期Tw及相位与上述分频时钟的脉冲中心的周期及相位控制该电压控制振荡器110,就能够避免占空比变化的影响。
具体地说,在上述的图6所示的第1环路A中,首先,在上升沿比较部120a及下降沿比较部20b中,比较摆频信号与上述分频时钟的上升沿及下降沿。而且,基于这些比较结果的信号用充电泵浦130a及充电泵浦130b变换成规定的输出。这些输出的被变换了的信号在加法器140合成、用低通滤波器142平滑化后,作为控制电压施加在电压控制振荡器110的控制电压输入端子a上。通过该控制电压控制的电压控制振荡器110的振荡的时钟的频率用上述分频器105分频后,输入到上述上升沿比较部120a及下降沿比较部120b上。这样的电压控制振荡器110的振荡的时钟(分频时钟)被控制得与摆频信号频率同步。此外,该分频器105的分频比是「1/372」,因此,电压控制振荡器110的输出信号被控制在「52.32MHz」。
这里,如图8所示,充电泵浦130a具备能够可变控制增益的结构。即,充电泵浦130a具备:输出适应上述上升沿比较部120a的输出信号的电流的多个充电泵浦单元CP和选择性地驱动该充电泵浦单元CP中的几个的增益转换电路131a。而且,被驱动的充电泵浦单元CP的级数由于被该增益转换电路131a切换,能够转换充电泵浦130a的增益,即能够转换对应于相位比较输出的充电泵浦130a的输出电流量的程度。
在图9例中显示了上升沿比较部120a及充电泵浦单元CP的电路结构。如图9所示,充电泵浦单元CP具备:输出适应从上述上升沿比较部120a输出信号的信号输出部132a和调整该输出部132a的输出的偏置电路133a。这里,当摆频信号的脉冲的上升沿定时比上述分频时钟的脉冲的上升沿定时更早的情况下,从该摆频信号上升时开始到分频时钟上升时为止的期间,输出部132a输出高电位的信号(充电工作)。此外,在上述分频时钟的脉冲的上升定时比摆频信号的脉冲的上升定时早的情况下,在从分频时钟的脉冲上升时开始到摆频信号上升时为止的期间输出低电位的信号(放电工作)。
此外,在充电泵浦130a中,当进行上述充电工作及放电工作的期间相等时,设定使这些充电电流及放电电流相互成为相等的。
另一方面,在上升沿比较部120a中,在从上述被输入的摆频信号及分频时钟的任何一方上升开始到另一方上升为止的期间,通过充电泵浦130a进行按输出规定的输出信号的控制。首先,摆频信号及分频时钟分别被输入到其它的触发电路(F/F)上。而且,与被输入的脉冲的上升沿同步从这些触发电路输出「H」电平信号。此外,当被输入到2个触发电路上的脉冲两方同时上升时,用复位这2个触发电路的方法,能够从充电泵浦130a中断上述信号的输出。
此外,上述的图6所示的下降沿比较部120b及充电泵浦130b分别具有与上述上升沿比较部120a及充电泵浦130a相同的结构。而且,如图6所示,用通过倒相器将输入到上升沿比较部120a上的信号反转输入到下降沿比较部120b上的方法,能够检测下降沿。
图10中显示输入到上升沿比较部120a及下降沿比较部120b上的信号与加法器140输出的关系。如图10所示,当分频时钟的上升沿及下降沿(图10(b))与摆频信号的脉冲的上升沿及下降沿相等的情况下(图10(b)的β)的情况下,从上述加法器140的输出几乎成为「0」。
与此相反,在摆频信号的脉冲宽度比分频时钟的脉冲宽度更窄的情况下(图10(a)的α),在从分频时钟上升后到摆频信号的脉冲上升为止的期间,从上述加法器140输出低电位的信号(进行放电工作)(图10(c)的α)。此外,在从摆频信号的脉冲下降开始到分频时钟下降为止的期间,从上述加法器140输出高电位的信号(进行充电工作)(图10(c)的α)。而且,由于从这些分频时钟上升开始到摆频信号的脉冲上升为止的期间与从摆频信号的脉冲下降开始到分频时钟下降为止的期间相互相等,这些放电电流与充电电流相互相等。
另一方面,当摆频信号的脉冲宽度比分频时钟的脉冲宽度更宽的情况下(图10(a)的γ),在从摆频信号的脉冲上升开始到分频时钟的上升为止的期间,从上述加法器140输出高电位的信号(进行充电工作)(图10(c)的γ)。此外,在从分频时钟的下降开始到摆频信号的脉冲下降为止的期间,从上述加法器140输出低电位的信号(进行放电工作)(图10(c)的γ)。而且,由于从这些摆频信号的脉冲的上升开始到分频时钟的上升为止的期间与从分频时钟的下降开始到摆频信号的脉冲下降为止的期间相互相等,这些充电电流与放电电流成为相互相等。
这样,在脉冲中心相等的情况下,在充电泵浦130a及130b中,充电电流及放电电流成为相等。因此,与摆频信号的脉冲及分频时钟的脉冲的各脉冲宽度的差异无关,使得在摆频信号及分频时钟的脉冲的中心一致的情况下实施控制。
其次,进一步说明使上述电压控制振荡器110的振荡时钟的分频时钟与LPP信号相位同步的上述图6所示的第2环路B。
在该第2环路B中,首先,用预测LPP信号被检出的时期的方法,进行区别从解码器30输入到时钟生成装置100的LPP信号与噪声的处理。即,在指令部172中,记录开始时在存储LPP信号初次被检出的时间的同时,例如进行时钟生成装置100的输出的时钟记数等,推定从LPP信号被检出后到下一个LPP信号被检出为止的期间。而且,在指令部172中,与LPP信号被检出的时期同步地对应于每个规定周期输出窗脉冲(windows pulse)。该窗脉冲的脉冲宽度具有覆盖LPP信号有被检出可能性的某一时期的时间宽度。另一方面,在LPP输出部174中,在该窗脉冲输入期间,仅仅在LPP信号被检出时输出该LPP信号。据此能够避免将噪声误检出为LPP信号的事情。
从该LPP输出部174输出的LPP信号用相位比较电路150与电压控制振荡器110振荡的时钟分频器176分频了的分频时钟进行相位比较。基于该比较结果的信号用充电泵浦160转换成规定的输出电平后,用低通滤波器170进行平滑化。而且,低通滤波器170输出的控制电压信号被施加在上述电压控制振荡器110的控制电压输入端子b上。
虽然上述分频器176的分频比是「1/5952」,但是生成输出和上述LPP信号相比仅仅偏离规定相位的时钟。而且,在相位比较电路150中,仅仅当从上述LPP输出部174输出LPP信号时,输出基于该LPP信号与由分频器176分频了的分频时钟的比较信号。因此,在相位比较电路150中,将电压控制振荡器110的振荡时钟用分频比「1/5952」分频了的分频时钟与LPP信号进行比较。而且据此电压控制振荡器110的振荡时钟的频率被控制在「52.32MHz」。
详细地说,这些LPP信号与分频时钟的比较被控制得使通过上述分频器176从电压控制振荡器110输入到相位比较电路150的脉冲的上升沿与输入相位比较电路150的LPP信号的脉冲的中心一致。顺便提一下,为进行这样的控制,LPP输出部174和相位比较电路150等具有图11所例示的那样的结构。此外,在图11中,连接在相位比较电路150的输出侧上的充电泵浦单元CP是在上述充电泵浦160内具备的充电泵浦单元。该充电泵浦160具有与上述图8所示的充电泵浦130a同样的结构。
这里,上述图6所示的窗脉冲和LPP信号、进而从分频器170输出的分频时钟、充电泵浦160的输出的关系如图12所示。
即,在没有向上述LPP输出部174输入窗脉冲的期间(图12(a)),即使混入噪声(图12(b)),也不被输入到相位比较电路150中。与此相反,当窗脉冲(图12(a))正在输入到LPP输出部174上时,一旦LPP信号被输入(图12(b)),该LPP信号就被输入到上述相位比较电路150中。据此,在从LPP信号输入到相位比较电路150后到分频时钟(图12(c))的脉冲上升为止的期间,上述充电泵浦160输出高电位信号(图12(d))。而且,在LPP信号的脉冲被输入的期间、并且分频时钟的脉冲正在上升的期间(图12(c)),上述充电泵浦160输出低电位的信号。
顺便提一下,当进行充电工作及放电工作的时间相等时,该充电泵浦160被设定得使这些充电电流及放电电流相等。据此,由于分频时钟的上升沿来到LPP信号的中心时,充电时间及放电时间相等,这些充电电流及放电电流相等。这样,基于充电泵浦160的输出信号,电压控制振荡器110控制分频器176使得分频时钟的脉冲的上升沿与LPP信号的脉冲的中心一致。
特别是,由于用该第2环路B的微调整,电压控制振荡器110的振荡时钟虽然几乎与摆频信号频率同步,同时也与LPP信号相位同步。因此,即使上述图7(c)所示的LPP信号与图7(b)所示的摆频信号的中心如图7(d)所示那样变动,电压控制振荡器110的振荡时钟也成为控制与LPP信号相位同步的振荡时钟。
其次,就使用第1环路A及第2环路B,使之与摆频信号大体频率同步后,再使之与LPP信号相位同步的粗调整及微调整的2阶段处理电路进行说明。
如图6所示,作为上述粗调整及微调整的电路,在本实施方式中,具备第1监视电路180、第2监视电路182、电压发生电路184以及控制电路186。
这里,第1监视电路180是组装进摆频信号及用分频器105分频了的分频时钟,监视由第1环路A的这些摆频信号与分频时钟的频率同步是否完成的电路。
此外,第2监视电路182是组装进LPP信号及用分频器176分频了的分频时钟、由第2环路B监视这些LPP信号与分频时钟的状态的电路。
进而,电压发生电路184是产生规定的直流电压的电路。该电路如图13中例示的结构那样,具备生成相互电压值不同的多个电压的电压生成部184c和将输入信号解码、选择性地转换由电压生成部184c生成的电压值的解码器184d。此外,如图6所示,该电压发生电路184产生的直流电流通过转换电路185使向低通滤波器170的输入及非输入的转换成为可能。
另一方面,控制电路186是施加来自这些第1监视电路180、第2监视电路182的信号的电路,依照从外部输入的模式信号,控制进行上述必要的粗调整及微调整的第1监视电路180、第2监视电路182、电压发生电路184。此外,在这里模式信号是指定记录数据的速度的信号,例如,在该数据记录控制装置中整体的控制是由微计算机实施的。
这里,就由电压控制振荡器110的振荡频率的第1环路A的粗调整及由第2环路B的微调整,以由上述控制电路186的控制为重点进行说明。
在该一连串的处理中,首先,在从上述微计算机等向控制电路186输入模式信号的同时,向上述图1所示的电压控制振荡器110的增益控制电路115内的寄存器115a中写入模式数据。基于该模式数据,在电压控制振荡器110中设定各电流源112、114,使数据适应记录速度(光盘1的旋转需要的速度),换句话说,使之成为适应数据记录速度的振荡频率的控制增益(驱动能力)。顺便提一下,该增益的调整希望使得数据的记录速度越快则增益上升越大。
此外,在图6所示的控制电路186中,将充电泵浦130a、130b设定在适合于数据记录速度的驱动能力,换句话说,设定在适应于数据记录速度(光盘1的旋转需要的速度)的振荡频率的所控制的驱动能力。该控制电路186对各充电泵浦130a、130b的驱动能力的设定,由向上述图8所示的增益转换电路或向与之相当的电路输出指令信号的方法进行。此外,该驱动能力的调整希望数据的记录速度越快则上升越大。
进而,在控制电路186中,基于上述模式信号,向上述电压发生电路184的解码器184d输出由电压生成部184c生成的电压值的指令信号。
另外,在控制电路186中,转换转换电路185将电压发生电路184的输出电压施加在低通滤波器170上,同时使充电泵浦160成为非驱动状态。即,在具有与上述图8所示的同样结构的充电泵浦160中,由于向所有的充电泵浦单元CP不施加启动信号,使这些全部成为非驱动状态。
由这些一连串的处理完成在时钟生成装置100中的初始设定。
进行这样的初始设定后,当摆频信号输入到该时钟生成装置100上时,在上述第1环路A中,取得电压控制振荡器110的振荡的时钟(实际上是用分频器105分频得到的分频时钟)与摆频信号的频率同步。这时,在第2环路B中,充电泵浦160成为非驱动状态,在电压控制振荡器110的控制电压输入端子b上施加来自上述电压发生电路184的直流电压,即施加一定电压。因此,在该时刻第2环路B成为开环控制。
而且,在第1环路A中,当通过第1监视电路180检测出电压控制振荡器110的振荡时钟的分频时钟与摆频信号的频率的差局限于规定的范围内时,控制电路186就将第2环路B转换到闭环控制。即,在使充电泵浦160内的规定个数的充电泵浦单元CP成为驱动状态的同时,转换转换电路185不向上述低通滤波器170施加来自电压发生电路184的电压。据此,在电压控制振荡器110的控制电压输入端子b上施加对应于电压控制振荡器110的振荡时钟(实际上是用分频器176分频的分频时钟)与LPP信号的相位差的电压。
此外,在控制电路186中进行该转换的同时,实施降低上述充电泵浦130a、130b的驱动能力的控制。这是由于在摆频信号与振荡时钟的频率差变小后,第1环路A侧的重要性比第2环路B侧更小的缘故。即,对摆频信号的周期大体完了后,难于受到第1环路A侧的影响,能够合适地进行用第2环路B的振荡时钟的微调整。
进而,如上所述,在基于第1环路A的粗调整进行期间,由于在电压控制振荡器110的控制电压输入端子b上施加来自电压发生电路184的电压,谋求向用第2环路B的微调整的转换的平滑化。即,用使充电泵浦160从非驱动状态向驱动状态的转换,避免因施加在电压控制振荡器110的控制电压输入端子b上的电压值的急变引起振荡频率的急变。
此外,基于电压发生电路184,向控制电压输入端子b施加的电压与第2环路B电压控制振荡器110的振荡的时钟与LPP信号取得相位同步时,设想的施加在控制电压输入端子b上的电压大体相等时是最希望的。据此,能够尽可能地抑制将充电泵浦160从非驱动状态转换向驱动状态引起的施加在电压控制振荡器110的控制电压输入端子b上的电压值的变化。
此外,基于该电压发生电路184,向控制电压输入端子b施加的电压成为施加在控制电压输入端子b上的电压最大值与最小值的大体中间值是最希望的。
采用以上说明的本实施方式能够得到以下的效果。
(1)由于采用的电压控制振荡器110具备电流源112、114的结构,能够依照光盘1的旋转速度的设定等使该电压控制振荡器110的特性成为可调的。
(2)电流源112、114具备相互并联连接的多个的输出侧电流回路,由于采用使这些中的几个成为有源的方法,改变对应于向控制电压输入端子a、b的施加电压的输出电流的变化量的结构,能够简单地进行增益调整。
此外,上述实施方式也可以变更进行以下的实施方式。
·关于第1电流源112的结构,依照向第1输入端子(控制电压输入端子a)的输入电压输出第1电流的同时,也可以对应于输入电压对第1电流的变化量的变更控制在可能的设定范围内进行合适地变更。
·关于第2电流源114的结构,在依照向第2输入端子(控制电压输入端子b)的输入电压输出第2电流的同时,也可以对应于输入电压对第2电流的变化量的变更控制在可能的设定范围内进行合适地变更。
·关于控制电压发生电路的结构,只要是基于合成第1及第2电流的合成电流,在环形振荡器上具备施加控制电压的结构,上述实施方式也不限于上述的例子。
·环形振荡器的结构不限于由奇数个倒相器构成的结构。例如,也可以是在由供电量使它的延迟量可变控制的延迟电路的输入侧或者输出侧上具备奇数个倒相器的结构。
·数据记录装置的结构不限于图6所示的例子。
·进而,本发明的电压控制振荡器不限于搭载在圆盘媒体的数据记录装置中的时钟生成装置上。
(发明的效果)
采用本发明,使更合适的增益调整成为可能。
Claims (2)
1、一种电压控制振荡器,是依照输入电压可变控制输出脉冲频率
的电压控制振荡器,其特征在于:
具备:
在依照向第1输入端子的输入电压输出第1电流的同时,对输入电压的所述第1电流的变化量的变更控制进行设定的第1电流源;
在依照向第2输入端子的输入电压输出第2电流的同时,对输入电压的所述第2电流的变化量的变更控制进行设定的第2电流源;
基于合成所述第1及第2电流的合成电流输出控制电压的控制电压发生电路;以及
产生适应所述控制电压的频率的输出脉冲的环形振荡器。
2、根据权利要求1所述的电压控制振荡器,其特征在于:
所述第1及第2电流源具有:
对应于所述第1及第2输入端子的输入电压的电流所通过的输入侧电流回路;
在所述输入侧电流回路上第1电流源具备多个由P沟道晶体管构成的输出侧电流回路及与晶体管串联连接的开关,以及
在所述输出侧电流回路上第2电流源具备多个由P沟道晶体管构成的输出侧电流回路及与晶体管串联连接的开关,
所述多个的开关元件选择性地开闭,改变所述第1及第2输入端子的输入电压所对应的第1及第2电流。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002226742 | 2002-08-02 | ||
JP2002226742 | 2002-08-02 | ||
JP2003153873A JP4083077B2 (ja) | 2002-08-02 | 2003-05-30 | 電圧制御発振器 |
JP2003153873 | 2003-05-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1482601A CN1482601A (zh) | 2004-03-17 |
CN1216373C true CN1216373C (zh) | 2005-08-24 |
Family
ID=32095374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN031438121A Expired - Fee Related CN1216373C (zh) | 2002-08-02 | 2003-07-25 | 电压控制振荡器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6992536B2 (zh) |
JP (1) | JP4083077B2 (zh) |
KR (1) | KR100545980B1 (zh) |
CN (1) | CN1216373C (zh) |
TW (1) | TWI233602B (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005093955A1 (en) | 2004-03-29 | 2005-10-06 | Koninklijke Philips Electronics N.V. | Fast phase-frequency detector arrangement |
JP2006135857A (ja) * | 2004-11-09 | 2006-05-25 | Renesas Technology Corp | 半導体集積回路装置及び光ディスク記録再生装置 |
JP2006352384A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Electric Device Technology Co Ltd | 集積回路内蔵発振器 |
US7342465B2 (en) * | 2005-10-20 | 2008-03-11 | Honeywell International Inc. | Voltage-controlled oscillator with stable gain over a wide frequency range |
US20070152761A1 (en) * | 2005-12-13 | 2007-07-05 | Broadcom Corporation | Voltage controlled oscillator with variable control sensitivity |
JP2007258981A (ja) * | 2006-03-22 | 2007-10-04 | Fujitsu Ltd | 電圧制御発振回路 |
WO2007108348A1 (ja) * | 2006-03-23 | 2007-09-27 | Matsushita Electric Industrial Co., Ltd. | 電圧制御発振回路 |
WO2008018276A1 (en) | 2006-08-11 | 2008-02-14 | Nec Corporation | Voltage controlled oscillator, frequency synthesizer and oscillating frequency control method |
JP4884942B2 (ja) * | 2006-11-29 | 2012-02-29 | オンセミコンダクター・トレーディング・リミテッド | 発振回路 |
US7667514B2 (en) * | 2007-01-10 | 2010-02-23 | Seiko Epson Corporation | Delay circuit and electronic device including delay circuit |
US20090115484A1 (en) * | 2007-11-01 | 2009-05-07 | George Alexander | Digitally controlled delay element |
JP2010035098A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | 位相同期回路並びに記録再生装置および電子機器 |
KR101034867B1 (ko) | 2008-09-10 | 2011-05-17 | 한국전기연구원 | 전자파 장해 저감용 전원장치 |
CN101977054B (zh) * | 2010-09-30 | 2012-08-08 | 苏州大学 | 一种张弛型压控振荡器 |
JP2012191275A (ja) * | 2011-03-09 | 2012-10-04 | Toshiba Corp | Vco回路 |
US8604885B2 (en) | 2011-07-12 | 2013-12-10 | Kunihiko Kouyama | Differential ring oscillator-type voltage control oscillator |
US8742856B2 (en) * | 2011-11-04 | 2014-06-03 | Broadcom Corporation | Frequency synthesis using a ring oscillator |
CN103368565A (zh) * | 2013-07-10 | 2013-10-23 | 成都锐成芯微科技有限责任公司 | 一种限频压控振荡器 |
US9424951B2 (en) * | 2013-08-27 | 2016-08-23 | Synopsys, Inc. | Dynamic static random access memory (SRAM) array characterization using an isolated bit-line |
JP6200389B2 (ja) * | 2014-08-22 | 2017-09-20 | 株式会社東芝 | 無線通信装置、集積回路および無線通信方法 |
CN108964658A (zh) * | 2018-06-25 | 2018-12-07 | 哈尔滨工业大学 | 基于锁相环和标准尺延迟线的时钟发生装置及其实现方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4511859A (en) * | 1982-08-30 | 1985-04-16 | At&T Bell Laboratories | Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals |
JP2589814B2 (ja) * | 1989-07-19 | 1997-03-12 | 松下電器産業株式会社 | クロック抽出装置およびトラッキング誤差信号採取装置 |
US5072195A (en) * | 1990-04-05 | 1991-12-10 | Gazelle Microcircuits, Inc. | Phase-locked loop with clamped voltage-controlled oscillator |
US5363419A (en) * | 1992-04-24 | 1994-11-08 | Advanced Micro Devices, Inc. | Dual phase-locked-loop having forced mid range fine control zero at handover |
JPH1139806A (ja) * | 1997-07-14 | 1999-02-12 | Oki Electric Ind Co Ltd | クロック逓倍回路 |
US6215835B1 (en) * | 1997-08-22 | 2001-04-10 | Lsi Logic Corporation | Dual-loop clock and data recovery for serial data communication |
US5933037A (en) * | 1997-08-29 | 1999-08-03 | Adaptec, Inc. | High speed phase lock loop having constant bandwidth |
TW476192B (en) * | 1998-12-22 | 2002-02-11 | Sanyo Electric Co | Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit |
KR100429127B1 (ko) * | 2000-06-05 | 2004-04-28 | 미쓰비시덴키 가부시키가이샤 | 클럭 동기 장치 |
-
2003
- 2003-05-30 JP JP2003153873A patent/JP4083077B2/ja not_active Expired - Fee Related
- 2003-07-25 CN CN031438121A patent/CN1216373C/zh not_active Expired - Fee Related
- 2003-07-31 TW TW092120951A patent/TWI233602B/zh not_active IP Right Cessation
- 2003-08-01 KR KR1020030053356A patent/KR100545980B1/ko not_active IP Right Cessation
- 2003-08-04 US US10/633,885 patent/US6992536B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004129208A (ja) | 2004-04-22 |
US6992536B2 (en) | 2006-01-31 |
US20040090276A1 (en) | 2004-05-13 |
CN1482601A (zh) | 2004-03-17 |
JP4083077B2 (ja) | 2008-04-30 |
TWI233602B (en) | 2005-06-01 |
KR20040012587A (ko) | 2004-02-11 |
KR100545980B1 (ko) | 2006-01-25 |
TW200402698A (en) | 2004-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1216373C (zh) | 电压控制振荡器 | |
CN1259776C (zh) | 带有跟踪模数转换器的模拟延迟锁定环 | |
US8368441B2 (en) | Semiconductor integrated circuit having an on-chip PLL and operating method thereof | |
CN1127198C (zh) | 包含噪声防止电路的振荡器电路 | |
CN1268060C (zh) | 时钟同步装置 | |
CN101039108A (zh) | 延迟同步电路及半导体集成电路器件 | |
CN1212522A (zh) | 锁相环路电路 | |
CN101030770A (zh) | 频谱扩展时钟控制装置及频谱扩展时钟发生装置 | |
CN1228769C (zh) | Pll电路及数据记录控制装置 | |
CN1574642A (zh) | 频谱扩展时钟发生装置 | |
CN1081406C (zh) | 用于低压电源的半导体装置 | |
CN1711685A (zh) | 锯齿波发生设备、锯齿波发生方法、恒流电路以及调整其电流量的方法 | |
CN1111956C (zh) | 锁相环电路 | |
CN101036296A (zh) | 信号输出电路 | |
CN1943113A (zh) | 开关电容滤波器和反馈系统 | |
CN1656685A (zh) | 锁相环 | |
CN1270295C (zh) | Pll电路 | |
CN1841908A (zh) | 功率变换系统 | |
CN1960183A (zh) | 自动调整的高准确性振荡器 | |
CN1735977A (zh) | 用于基于相位敏感检测的压电器件的谐振控制装置 | |
CN1309170C (zh) | 相位控制电路及pll电路 | |
CN1190973C (zh) | 基准信号发生电路 | |
CN1960185A (zh) | Pll过渡响应控制系统和通信系统 | |
CN1252924C (zh) | 相位比较电路和时钟数据恢复电路以及收发器电路 | |
CN1705235A (zh) | 电压控制振荡器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050824 Termination date: 20200725 |