CN1127198C - 包含噪声防止电路的振荡器电路 - Google Patents

包含噪声防止电路的振荡器电路 Download PDF

Info

Publication number
CN1127198C
CN1127198C CN98102294A CN98102294A CN1127198C CN 1127198 C CN1127198 C CN 1127198C CN 98102294 A CN98102294 A CN 98102294A CN 98102294 A CN98102294 A CN 98102294A CN 1127198 C CN1127198 C CN 1127198C
Authority
CN
China
Prior art keywords
control signal
signal
circuit
value
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98102294A
Other languages
English (en)
Other versions
CN1206243A (zh
Inventor
楢原哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1206243A publication Critical patent/CN1206243A/zh
Application granted granted Critical
Publication of CN1127198C publication Critical patent/CN1127198C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0307—Stabilisation of output, e.g. using crystal

Abstract

本发明提供了一种用于防止在输出时钟信号中出现噪声的振荡器电路，包括放大单元和控制信号发生器。该放大单元包含并联在一起的具有第一增益的第一放大电路和具有第二增益的第二放大电路，其输入振荡输入信号并根据所述放大单元的总增益将所述振荡输入信号放大以产生振荡输出信号。第一控制信号发生器输入输入控制信号并产生相应的输出控制信号，当输出控制信号的值切换时，第一放大电路的操作状态被切换。

Description

包含噪声防止电路的振荡器电路
本发明涉及一种半导体装置的振荡器电路。更具体地说，是涉及一种包含噪音防止电路的振荡器电路。
典型地，当开始打开电源向电路供电时，从该电源输出的的电压是不稳定的。例如，如果电源提供5伏信号，则刚启动电源时，实际的电压可能很低且波动很大以致于不能正确地驱动电路。另外，为了在电源被打开后的初始时段内提供稳定的电压，可以从外部源加载稳定的12V信号到电路上一直到5V信号变稳定。当电源(及/或外源)的一个电能信号被加载以驱动一个振荡器电路(用来产生一个用于一个半导体装置的时钟信号)时，振荡器电路的增益取决于电能信号的电压。因此，振荡器电路内装有用于调节电路的增益的放大电路以使电路的增益随电能信号的电压而变化。其结果是，可以尽可能快地从振荡器电路中输出一个满足要求的时钟信号。
图12所示为一个用于半导体装置中的常规的振荡器电路。如图所示，振荡器电路包括一个反馈电阻1，一个石英振荡器3，电容4和5，一个包含第一和第二放大电路21和22的放大单元，一个施密特触发电路23，和一个反向器24。
第一放大电路21包括第一和第二P沟道MOS场效应晶体管(“P型晶体管”)P1和P2及第一和第二N沟道MOS场效应晶体管(“N型晶体管”)N1和N2。晶体管P1，P2，N1和N2被顺序地串联在电源电压Vcc和地之间。第二放大电路22包括一个第三P型晶体管P3和一个第三N型晶体管N3，其也被顺序地串联在电源电压Vcc和地之间。
反馈电阻1和石英振荡器3被连在第一放大电路21的晶体管P2和N1的栅(即输入端)及晶体管P2和N1的漏(即输出端)之间。另外，反馈电阻1和石英振荡器3还被连到第二放大电路22的晶体管P3和N3的栅(即输入端)及晶体管P3和N3的漏(即输出端)上。
反向器24输入一个增益控制信号GAIN1并将该信号GAIN1反向以产生一个反向的增益控制信号GAIN1*。增益控制信号GAIN1被供给到第一P型晶体管P1的栅上，而反向增益控制信号GAIN1*被供给到第二N型晶体管N2的栅上。另外，施密特触发电路23被连到第一放大电路21的晶体管P2和N1的漏及第二放大电路22的晶体管P3和N3的漏上。
如上述结构所示，振荡器3产生一个振荡信号X1，而信号X1被供给到第一放大电路21的晶体管P2和N1的栅及第二放大电路22的晶体管P3和N3的栅上。第一放大电路21根据增益控制信号GAIN1放大信号X1。特别地，当信号GAIN1等于“L”时，反向器24将该信号GAIN1反向以产生一个反向的增益控制信号GAIN1*(其等于“H”)。因此，增益控制信号GAIN1导通第一P型晶体管P1，反向增益控制信号GAIN1*将N型晶体管N2导通，从而第一放大电路21被使能。
由于第二放大电路的晶体管P3和N3被直接地连在电源电压Vcc和地之间，其被一直使能。因此，根据第一和第二放大电路21和22的增益将振荡信号X1放大以产生输出信号X2。
另一方面，当增益控制信号GAIN1等于“H”时，则反向增益控制信号GAIN1*等于“L”。因此，P型晶体管P1和N型晶体管N2均被截止，而仅根据第二放大电路22的增益将振荡信号X1放大以产生输出信号X2。
输出信号X2通过反馈电阻1反馈并再次输入到放大电路21和22中。其结果是，信号X2被再次放大以产生一个新的放大信号X2。输出信号X2还被输出到施密特触发电路23，电路23将输出信号X2的波形成形以产生一个时钟信号X0。该时钟信号X0随后被供给到一个微型计算机(未示出)以使微型计算机的操作同步。
当振荡器电路的电源电压Vcc被一开始打开时，增益控制信号GAIN1等于“L”。因此第一放大电路21被使能，电路21和22均放大振荡信号X1以产生输出信号X2。另外，输出信号X2还被反馈回放大电路21和22，从而被再次放大以使振荡继续进行。施密特触发电路23输入信号X2并输出相应的时钟信号X0。在振荡器电路的振荡操作变得稳定后，增益控制信号GAIN1被设置等于“H”，从而使第一放大电路21被禁用。其结果是，振荡器电路的放大单元的增益被减小。换句话说，只有第二放大电路22继续放大信号X1以与石英振荡器3一起继续进行振荡操作。如上所示，振荡器电路的放大单元的增益可以随增益控制信号GAIN1的值而变化。
图13所示为日本公开专利申请号No.3-76404中所公开的另一种常规的振荡器电路。该振荡电路一开始由一个外部源供给一个12V信号一直到来自一个电源的一个5V信号稳定。其后，向电路供给5V信号。因此，放大电路最初被控制以具有一个高增益(当5V信号变得更稳定时其递增地降低)。
如图所示，振荡器电路包括一个反馈电阻1，一个石英振荡器3，电容4和5，一个电源电压检测电路12，一个多路复用器13，一个时间检测电路14，一个放大单元15，及一个反向器24。
放大单元15包含第一到第四放大电路。第一放大电路包括P型晶体管8a和9a及N型晶体管10a和11a，晶体管8a，9a，10a，11a被顺序地串联在电源电压Vcc和地之间。第二放大电路包括P型晶体管8b和9b及N型晶体管10b和11b，晶体管8b，9b，10b和11b被顺序地串联在电源电压Vcc和地之间。第三放大电路包括P型晶体管8c和9c及N型晶体管10c和11c，晶体管8c，9c，10c，11c被顺序地串联在电源电压Vcc和地之间。最后，第四放大电路包括P型晶体管8d和9d及N型晶体管10d和11d，晶体管8d，9d，10d和11d被顺序地串联在电源电压Vcc和地之间。
电源电压检测电路12检测从电源输出的电源电压Vcc的电平，并根据该电平产生四个检测信号Q1到Q4。当电源一开始被打开而振荡器电路开始产生输出信号X2时，电源的电压Vcc一开始较高而后逐渐地降低为一个恒定电压Vcc。其结果是，电源电压检测电路12最初输出检测信号Q1，接着当电压Vcc降低时输出信号Q1和Q2及信号Q1，Q2和Q3，而最后当电压Vcc变得恒定时输出信号Q1，Q2，Q3及Q4。
时间检测电路14检测自电能最初被供给到振荡电路起所消逝的时间量，并根据消逝的时间输出检测信号Y1到Y4。更具体地，当电能被最初供给时，时间检测电路14输出信号Y1。随后，随着时间的推移，检测电路14输出信号Y1和Y2，接着是Y1，Y2和Y3。最后，在经过了某个时段后，时间检测电路14输出信号Y1，Y2，Y3和Y4。
多路复用器13输入检测信号Q1到Q4及检测信号Y1到Y4并输出相应的控制信号Z1到Z4。特别地，随着电源电压Vcc的降低及/或时间的消逝，多路复用器13顺序地输出信号Z1，信号Z1和Z2，信号Z1，Z2和Z3，及信号Z1，Z2，Z3和Z4。第一放大电路由控制信号Z1使能，第二放大电路由控制信号Z2使能，第三放大电路由控制信号Z3使能，第四放大电路由控制信号Z4使能。
当第一放大电路被使能时，该电路的增益可以由P型晶体管8a和9a的增益之和(即βp1)及N型晶体管10a和11a的增益之和(即βn1)表示。当第二放大电路被使能时，该电路的增益可以由P型晶体管8b和9b的增益之和(即βp2)及N型晶体管10b和11b的增益之和(即βn2)表示。当第三放大电路被使能时，该电路的增益可以由P型晶体管8c和9c的增益之和(即βp3)及N型晶体管10c和11c的增益之和(即βn3)表示。最后，当第四放大电路被使能时，该电路的增益可以由P型晶体管8d和9d的增益之和(即βp4)及N型晶体管10d和11d的增益之和(即βn4)表示。
因此，当电能一开始被供给到振荡电路并使其开始振荡时，多路复用器13只输出信号Z1。因此，只有第一放大电路被使能，由此，放大单元15的总增益在P沟道侧等于βp1而在N沟道侧等于βn1。随后，多路复用器13只输出信号Z1和Z2，从而第一和第二放大电路被使能。其结果是，放大单元15的总增益在P沟道侧被增加到βp1+βp2而在N沟道侧被增加到βn1+βn2。之后，多路复用器13输出信号Z1，Z2和Z3，从而第一，第二和第三放大电路被使能。因此，放大单元15的总增益在P沟道侧被进一步增加到βp1+βp2+βp3，而在N沟道侧被增加到βn1+βn2+βn3。最后，多路复用器13输出全部信号Z1，Z2，Z3和Z4，从而第一和第二，第三和第四放大电路被使能。其结果是，放大单元15的总增益被最大化，且在P沟道侧等于βp1+βp2+βp3+βp4，而在N沟道侧则等于βn1+βn2+βn3+βn4。
根据上面的操作，向放大单元15输入振荡信号X1并根据控制信号Z1到Z4将其放大以产生输出信号X2。随后，输出信号X2的波形被一个施密特触发电路(未示出)成形而产生一个时钟信号，用共使一个数字装置(例如，一个微型计算机)操作同步。
如上所示，可以根据一个或多个控制信号选择性地切换常规振荡器电路的放大单元的增益。然而，当将常规振荡器电路用于一个半导体装置(例如一个微型计算机)中时，各种各样的问题便产生了。
例如，当放大单元的增益过高时，将消耗过量的电流。比如，在图12所示的放大电路21和22中，从电源供给的电流(即IVDD)的一部分从电路21和22作为输出信号X2的电流(即IX2)输出，而电流IVDD的另一部分作为一个地电流(即IGND)通过放大电路流入地中。换句话说，IVDD＝IX2+IGND。当增益增加时，将从放大电路21和22输出更大的电流IX2，从而，从电源引出更大的电流IVDD。其结果是，一个更大电流IGND被输出到地中，使得电路21和22所消耗的电能多余地高。
另外，当放大电路21和22的增益被不适当地转换为另一个增益时(例如，当电源的电压升高时)，振荡器电流可能在其所预选的振荡频率f外的其它频率振荡。例如，振荡器电流可能被设计为在一个共振频率f振荡，而其却可能还在基于放大电路的增益的更高级谐波(例如3f和5f)频率振荡。由此，如果放大电路的增益过高时，振荡器可能在一个不正确的频率比如3f或5f上振荡。
另外当增益较高时，一个具有频率f的输出信号还被放大电路中的电阻箝位于VDD，因此，放大电路的输出类似于一个脉冲信号。而且，该脉冲信号产生在3f和5f频率上共振的更高级谐波。因此，如果振荡器电流被设计为在16MHz的频率上(即f)共振，则可能产生一个具有80MHz(即5f)频率的噪声，而这样的噪声具有干扰无线电接收机的频率。
另一方面，当放大单元的增益变得过低时，电路的振荡操作是频率中断的，因此，电路输出一个错误的时钟信号。
另外，在诸如微型计算机的常用半导体装置中，振荡器电路典型地使用一个较宽范围的电源电压并用在一个较宽范围的振荡频率上。因此，该电路可能需要根据变化的电源电压及频率在放大单元的多个不同增益之间切换。
然而，当放大单元的增益被切换时，在振荡器电路中会产生噪声。因此，如果在微型计算机的操作过程中切换增益，将会输出一个错误的时钟信号，从而使微型计算机或微型计算机所控制的装置出现故障。其结果是，当在一个常规振荡电路中切换增益时，其必须在微型计算机的操作被暂停时切换。
现在结合图14对图12所示的常规电路如何产生错误的时钟信号的一个例子进行说明。图中所示为从放大单元输出的输出信号X2的波形(图14(a))，理想的增益控制信号GAIN1(图14(b))，理想的反向增益控制信号GAIN1*(图14(c))，从施密特触发电路23输出的时钟信号X0(图14(d))，实际的增益控制信号GAIN1(图14(e))，实际的反向增益控制信号GAIN1*(图14(f))。(请注意信号X2的振幅由于图14(a)中为简明而未示出的增益变化而发生的变化)。如图所示，无论输出信号X2的电压何时升高超过施密特触发电路23的一个高端阈值S1时，该电路输出一个“H”作为时钟信号X0。另一方面，无论输出信号X2的电压何时降低于施密特触发电路23的一个低端阈值S2时，该电路输出一个“L”作为时钟信号X0。因此，由于输出信号X2是正弦波，电路23输出一个方波时钟信号X0。
如图所示，放大单元的增益在时间(1)(当增益控制信号GAIN1从“L”变为“H”时)切换。当增益被切换时，在输出信号X2中产生一个噪声“a”，由此，信号X2的电压被错误地升高超过电路23的高端阈值S1。其结果是，噪声“a”被施密特触发电路23作为时钟信号X0中的一个噪声“b”输出，从而可能使通过时钟信号X0保持同步的微型计算机发生故障。另外，如图14(e)所示，实际的增益控制信号GAIN1并不是立即地从“L”切换到“H”的，而是在一定的时间间隔后才从“L”变为“H”的。而且，如图14(f)所示，实际的反向增益控制信号GAIN1*由于反向器24的延迟在实际信号GAIN1变化之后的一个较短的时间TD后从“H”切换到“L”。因此，P型晶体管P1在N型晶体管N2被截止稍前一点被截止。因此，在N型晶体管N2导通而P型晶体管P1截止的时间间隔TD内，晶体管N2明显地将信号X2的电压拉低于阈值S2。从而，在从施密特触发电路23中输出的时钟信号X0中产生了一个额外且错误的脉冲。
本发明的目的是防止在振荡器电路的增益被切换时出现错误。
为了实现上述及其它的目的，提供了一种振荡器电路。该振荡器电路包括：一个放大单元，其包含并联在一起的一个具有第一增益的第一放大电路和一个具有第二增益的第二放大电路，其中所述放大单元输入一个振荡输入信号并根据所述放大单元的总增益将所述振荡输入信号放大以产生一个振荡输出信号；及一个耦合到所述放大单元上的第一控制信号发生器，其中所述第一控制信号发生器输入一个第一输入控制信号并产生一个相应的第一输出控制信号，其中当所述第一输出控制信号的值切换时，所述第一放大电路的操作状态被切换，其中当所述第一放大电路的所述第一操作状态为一个可用状态时，所述总增益等于所述第一增益和所述第二增益之和，而当所述第二放大电路的所述操作状态为禁用状态时等于所述第一增益，其中所述第一控制信号发生器根据所述第一输入控制信号值的切换延迟切换所述第一输出控制信号的所述值，从而所述第一输入控制信号的所述值切换时，所产生的噪声将不会影响所述振荡输出信号。
为了进一步实现上述及其它的目的，提供了一种振荡器电路，其包括：一个放大单元，其包含并联在一起的一个具有第一增益的第一放大电路和一个具有第二增益的第二放大电路，其中所述放大单元输入一个振荡输入信号，并根据所述放大单元的总增益将所述振荡输入信号放大以产生一个振荡输出信号；及一个耦合到所述放大单元上的第一控制信号发生器，其中所述第一控制信号发生器输入一个第一输入控制信号并产生一个相应的第一输出控制信号，其中当所述第一输出控制信号具有一个第一控制信号值时，所述第一放大电路处于一个可用状态，而当所述第一输出控制信号的值具有一个第二控制信号值时，所述第一放大电路处于一个禁用状态，其中当所述第一放大电路的所述第一操作状态为一个可用状态时，所述总增益等于所述第一增益和所述第二增益之和，而当所述第二放大电路的所述操作状态为禁用状态时等于所述第一增益，其中上述第一增益根据上述第一输出控制信号的变化值(当所述变化值在所述第一控制信号值和所述第二控制信号值之间变化时)变化，其中当所述第一输入控制信号的值从一个第一值切换到一个第二值时，所述第一控制信号发生器逐渐地将所述第一输出控制信号的所述变化值从所述第一控制信号值变为所述第二控制信号以逐渐地调节所述第一增益。
本发明的上述目的及优点将通过参照附图对优选实施例的详细说明而变得显而易见，其中：
图1所示为根据本发明第一实施例的振荡器电路的电路图；
图2所示为图1所示的一个定时发生电路的电路图；
图3所示为图1及图2所示的电路中的多个位置上的信号的波形图；
图4所示为根据本发明的第二实施例的振荡器电路的电路图；
图5所示为图4所示的一个波形成形电路的电路图；
图6所示为图4所示的电路中的多个位置上的信号的波形图；
图7所示为根据本发明第三实施例的振荡器电路的电路图；
图8所示为根据本发明第四实施例的振荡器电路的电路图；
图9所示为图8所示的一个定时发生电路的电路图；
图10所示为根据本发明第五实施例的振荡器电路的电路图；
图11所示为根据本发明第六实施例的振荡器电路的电路图；
图12所示为第一常规振荡器电路的电路图；
图13所示为第二常规振荡器电路的电路图；
图14所示为图12所示的电路中的多个位置上的信号的波形图；
图15所示为图1及图2所示的电路中的多个位置上的信号的波形图。
在接下来的对优选实施例的说明中公开了具体的结构，元件及数值。然而这些优选实施例仅是本发明的示例，因此，下面所描述的具体特点仅仅用于对这些实施例进行简易地说明以提供对本发明的一个整体的认识。因此，本领域技术人员将会很容易地认识到本发明并不局限于下面所说明的具体实施例。另外，为了清晰及简洁，将省略那些本领域技术人员所十分熟悉的本发明的多种结构，元件及数值的说明。
图1所示为根据本发明的第一实施例的一个振荡器电路的电路图。在该振荡器电路中，一个等于1.8到5V的电源电压Vcc被供给到该电路上以使其能够产生一个振荡信号。
如图所示，该振荡器电路包括一个反馈电阻1，一个石英振荡器3，电容4和5，一个包含第一和第二放大电路21和22的放大单元，一个施密特触发电路23，一个反向器24，及一个定时发生电路25。
第一放大电路21包括第一和第二P型晶体管P1和P2及第一和第一和第二N型晶体管N1和N2。晶体管P1，P2，N1和N2被顺序地串联在电源电压Vcc和地之间。第二放大电路22包括一个第三P型晶体管P3和一个第三N型晶体管N3，其也被顺序地串联在电源电压Vcc和地之间。
反馈电阻1和石英振荡器3被连在第一放大电路21的晶体管P2和N1的栅(即输入端)及晶体管P2和N1的漏(即输出端)之间。另外，反馈电阻1和石英振荡器3还被连到第二放大电路22的晶体管P3和N3的栅(即输入端)及晶体管P3和N3的漏(即输出端)上。而施密特触发电路23也被连到第一放大电路21的晶体管P2和N1的漏及第二放大电路22的晶体管P3和N3的漏上。
定时发生电路25输入一个第一增益控制信号GAIN1及一个输出信号X2并对信号GAIN1和X2进行处理以产生一个第二增益控制信号GAIN2。反向器24输入该第二增益控制信号GAIN2并将该信号GAIN2反向以产生一个反向的增益控制信号GAIN2*。增益控制信号GAIN2被供给到第一P型晶体管P1的栅上，而反向增益控制信号GAIN2*被供给到第二N型晶体管N2的栅上。
如上述结构所示，石英振荡器3产生一个振荡信号X1，而该信号被供给到第一放大电路21的晶体管P2和N1的栅及第二放大电路22的晶体管P3和N3的栅上。因此，第一放大电路21根据增益控制信号GAIN1间接地放大信号X1。特别地，当信号GAIN1被输入到定时发生电路25时，电路25输出相应的信号GAIN2。
如果信号GAIN2等于“L”，则反向器24将该信号GAIN2反向以产生一个反向的增益控制信号GAIN2*(其等于“H”)。因此，增益控制信号GAIN2导通第一P型晶体管P1，反向增益控制信号GAIN2*将N型晶体管N2导通。另外由于第二放大电路22的晶体管P3和N3被直接地连在电源电压Vcc及地之间，其被一直使能。因此，振荡信号X1根据第一和第二放大电路21和22的增益被放大以产生输出信号X2。
另一方面，当增益控制信号GAIN2等于“H”时，则反向增益控制信号GAIN2*等于“L”。因此，P型晶体管P1和N型晶体管N2均被截止。因此第一放大电路21被禁用，晶体管P2和N1不对振荡信号X1进行放大。其结果是，只有第二放大电路22的晶体管P3和N3将振荡信号放大以产生输出信号X2。
输出信号X2通过反馈电阻1反馈并输入到放大电路21和22中。其结果是信号X2被再次放大以产生一个新的放大信号X2。输出信号X2还被输出到施密特触发电路23，电路23将输出信号X2的波形成形以产生一个时钟信号X0。该时钟信号X0随后被供给到一个微型计算机(未示出)以使微型计算机操作同步。
当等于“H”的增益控制信号GAIN1被输出到定时发生电路25时，电路25接着输出一个等于“H”的增益控制信号GAIN2。因此晶体管P1被信号GAIN2截止，晶体管N2被反向增益控制信号GAIN2*截止。其结果是，第一放大电路21被禁用，第二放大电路22被使能，振荡器电路只根据放大电路22的增益进行振荡。
另一方面，当等于“L”的增益控制信号GAIN1被输出到定时发生电路25时，电路25接着输出一个等于“L”的增益控制信号GAIN2。其结果是，晶体管P1被信号GAIN2导通，晶体管N2被反向增益控制信号GAIN2*导通。因此，第一放大电路21被使能，振荡器电路根据两个放大电路21及22的增益进行振荡。
图2所示为图1所示的定时发生电路的一个图示性的，非限制性示例。电路25包括一个比较器251，一个反向器252，及一个闩锁电路253。另外，闩锁电路253包括反向器254和255。
比较器251输入来自放大单元的输出信号X2及一个参考电压VR(其通过一个包含电阻RI和R2的分压器对电源电压Vcc进行分压产生)。比较器251对输出信号X2及参考电压VR进行比较并根据两个信号X2及VR的相对值输出一个脉冲信号VX。具体地，当信号X2大于或等于参考等于VR时，比较器251输出“H”作为信号VX，而当信号X2小于参考电压VR时，其输出一个“L”作为信号VX。
当该脉冲信号VX等于“H”时，反向器252被使能，而当该脉冲信号VX等于“L”时，反向器255被使能。因此，当信号VX等于“H”时，反向器252被使能，输入第一增益控制信号GAIN1并输出一个反向的增益控制信号GAIN1*。随后，反向器254将该反向增益控制信号GAIN1*反向以产生第二增益控制信号GAIN2。另一方面，当脉冲信号VX等于“L”时，反向器252被禁用，而反向器255被使能。其结果是，反向器254和255形成了闩锁电路253。具体地，反向器254输出信号GAIN2，而反向器255将信号GAIN2反向并输出一个反向信号GAIN2*。随后，反向器254将该反向增益控制信号GAIN2*反向以继续输出信号GAIN2。
例如，如果当信号VX变为“H”时，信号GAIN1等于“L”，反向器252输出等于“H”的信号GAIN1*，而反向器254输出等于“L”的信号GAIN2。如果信号VX变为“L”，则反向器255将信号GAIN2反向并输出一个等于“H”的反向信号GAIN2*。随后，反向器254将信号GAIN2*反向以输出等于“L”的信号GAIN2。
图3所示为根据信号GAIN1和GAIN2切换放大单元的增益时由定时发生电路25产生及处理的多个信号的波形图。具体地，该图图示了从放大单元输出的输出信号X2(图3(a))，输入到定时发生电路25的第一增益控制信号GAIN1(图3(b))，脉冲信号VX(图3(c))，以及从电路25输出的第二增益控制信号GAIN2(图3(d))的示例性波形图。(请注意信号X2的振幅由于图3(a)中为简明而未示出的增益变化而发生的变化)。
如图所示，输出信号X2为一个振荡正弦波并升高到一个大于施密特触发电路23的高端阈值电压S1的最大值。另外，该信号还降低到一个小于施密特触发电路23的低端阈值电压S2的最小值。此外，输入到比较器251的参考电压VR大于电路23的高端阈值电压S1，输出信号X2的最大值大于参考电压VR。如上所述，参考电压VR的值被设置为一个不同于施密特触发电路23的阈值电压S1和S2的值，以使从电路23输出的时钟信号X0不会被任何在放大单元的增益被切换时产生的噪声负面地影响。另外，由于无论信号X2何时大于参考电压VR，比较器251均输出一个“H”作为脉冲信号VX，脉冲信号VX具有如图3(c)所示的方波形状。
如图3(b)所示，第一增益控制信号GAIN1最初等于“L”，当脉冲信号VX等于“H”时反向器252将控制信号GAIN1反向以产生等于“H”的反向控制信号GAIN1*。随后，反向信号GAIN1*被反向器254再次反向以输出等于“L”的信号GAIN2。当脉冲信号VX等于“L”时，反向器252被禁用，反向器255被使能。因此，闩锁电路253闩锁并继续输出等于“L”的第二增益控制信号GAIN2。因此，当增益控制信号GAIN1最初等于“L”时，从定时发生电路输出的增益控制信号GAIN2也等于“L”。
其结果是，第一放大电路21被使能，振荡信号X1根据石英振荡器3及两个放大电路21和22的增益被放大以产生输出信号X2。随后，输出信号X2被施密特触发电路23根据电路23的阈值S1及S2转换成时钟信号X0。
随后，在时刻(1)，为了切换放大单元的增益，增益信号GAIN1从“L”切换到“H”，从而使得振荡信号X1只被第二放大电路22放大。由于此刻脉冲信号VX等于“L”，因此反向器252被禁用且不输出反向信号GAIN1*的新值“L”。因此，信号GAIN2的当前值“L”继续被输出。然而，当脉冲信号VX在时刻(2)变为“H”时，反向器252被使能并输出具有“L”值的反向信号GAIN1*。其结果是，反向器254将该信号GAIN1*反向并输出具有“H”值的信号GAIN2。接着，当信号VX等于“L”时，闩锁电路23闩锁并继续输出等于“H”的信号GAIN2。
如上所述，当改变第一增益控制信号GAIN1的值以切换放大单元的增益时，放大电路的增益没有被立即地切换。取而代之的是，只有当输出信号X2比施密特触发电路23的高端阈值S1及参考电压VR都大时，增益才被切换。其结果是，输出信号X2的电平是如此之高，以致于其不会被拉低于施密特触发电路23的低端阈值S2。因此，噪声将不会在时钟信号X0中产生一个错误的脉冲。
图15所示为根据信号GAIN1和GAIN2切换放大单元的增益时由定时发生电路25产生及处理的多个信号的波形图的一个更详细的例子。该图图示了从放大单元输出的输出信号X2(图15(a))，从比较器251输出的脉冲信号VX(图15(b))，从施密特触发电路23输出的时钟信号X0(图15(c))，输入到定时发生电路25的第一增益控制信号GAIN1(图15(d))，及从电路25输出的第二增益控制信号GAIN2(图15(e))的示例性波形图。(请注意信号X2的振幅由于图15(a)中为简明而未示出的增益变化而发生的变化)。如这些波形图所示，信号GAIN2只在输出信号X2大于参考电压VR时才切换。其结果是，即使反向器24的延迟使N型晶体管N2在P型晶体管P1截止期间持续导通一个小的时间间隔，任何当信号GAIN2从“L”切换到“H”时产生的噪声“a”均不会被N型晶体管N2拉低于施密特触发电路23的低端阈值S2。
另一方面，如上结合图14所述，因为当第一增益控制信号GAIN1切换时放大单元被立即地切换，使得常规的振荡器电路在输出信号X2中产生一个噪声“a”。因此，在本实施例中，振荡器电路避免使施密特触发电路23在时钟信号X0中产生噪声“b”。由于时钟信号X0不会出错，一个用该信号X0保持同步的装置(例如一个微型计算机)也将不会发生故障。
利用一个其中第一增益信号GAIN1从“L”切换到“H”以减小放大单元的增益的例子对第一实施例进行了说明。很明显，该实施例在增益信号GAIN1从“H”切换到“L”以增加放大单元的增益时也消除了输出信号X2中的噪声。
另外，在第一实施例中，参考电压VR的电平被设置为高于施密特触发电路23的高端阈值S1。然而，当参考电压VR的电平被设置为低于低端阈值S2时也可以得到相同的结果。
图4是根据本发明的第二实施例的一个振荡器电路的电路图。第二实施例除了用波形成形电路26A和26B代替了定时发生电路25外与第一实施例大体相似。如图所示，第一波形成形电路26A被连在用于输入第一增益控制信号GAIN1的输入端与晶体管P1的栅之间，而第二波形成形电路26B被连在反向器24的输出端与晶体管N2的栅之间。
在输入增益控制信号GAIN1之后，电路26A将信号GAIN1的波形成形以产生一个重新成形信号GAIN1’并将信号GAIN1’输出到P型晶体管P1的栅。而且，与第一实施例相同，反向器24输入增益控制信号GAIN1并产生一个反向增益信号GAIN1*。随后，第二波形成形电路26B输入反向信号GAIN1*并将一个相应的再成形信号GAIN1*’输出到N型晶体管N2的栅。
图5所示为图4所示的波形成形电路26A的一个图示性，非限制性的示例。由于电路26B类似于电路26A，为了简短而省略了对波形成形电路26B的说明。
如图5所示，波形成形电路26A包括反向器261和262及一个包括了一个电阻R3和一个电容C的延迟电路。反向器261输入增益信号GAIN1并将该信号GAIN1反向以产生一个第一反向信号。随后，反向器262输入第一反向信号并将其反向以产生一个对应于增益控制信号GAIN1的第二反向信号。随后，延迟电路263根据由电阻R3和电容的值所确定的时间常数延迟第二反向信号以产生再成形信号GAIN1’。
图6是当根据信号GAIN1切换放大单元的增益时由波形成形电路26A所产生及处理的多个信号的波形图。特别地，该图图示了输入到波形成形电路26A的第一增益控制信号GAIN1的示例性波形(图6(a))，从电路26A输出到晶体管P1的重新成形信号GAIN1’(图6(b))，以及从波形成形电路26B输出到晶体管N2的重新成形信号GAIN1*’(图6(c))。此外，图6(d)图示了输出信号X2的增益对时间的关系图。
如图6(a)所示，增益控制信号GAIN1最初等于“L”，因此反向器24将该信号反向而产生等于“H”的反向增益控制信号GAIN1*。在时刻(1)，增益控制信号GAIN1被切换以等于“H”，因此反向增益控制信号GAIN1*同样被切换而等于“L”。在该时刻(1)，在第一波形成形电路26A中，反向器261将信号GAIN1反向以产生等于“L”的第一反向信号，而反向器262将第一反向信号反向以产生等于“H”的第二反向信号。随后，从电路26A输出的重新成形信号GAIN1’由于延迟电路R3和C的时间常数的缘故而在时刻(1)与时刻(2)之间逐渐地从“L”升高到“H”。
类似地，第二波形成形电路26B最初输入等于“H”的反向增益控制信号GAIN1*。随后，当反向信号GAIN1*从“H”切换到“L”时，电路26B在时刻(1)与时刻(2)之间逐渐地将重新成形信号GAIN1*’的电压从“H”降低到“L”。
由于输出到P型晶体管P1的重新成形信号GAIN1’的电压逐渐地从“L”升高到“H”，从晶体管P1输出的电压逐渐地降低直到晶体管P1在时刻(2)截止。另外，由于输出到P型晶体管P1的重新成形信号GAIN1*’的电压逐渐地从“H”降低到“L”，从晶体管N2输出的电压逐渐地降低直到晶体管N2在时刻(2)截止。其结果是，即使信号GAIN1*’由于反向器24的延迟而比信号GAIN1’延迟有一个时间间隔TD，在晶体管N2被完全地导通时晶体管P1也不会完全地截止。其结果是，当信号GAIN1从“L”切换到“H”时，信号X2的电压不会被显著地拉低。因此，信号X2的电压不会错误地降低于施密特触发电路23的低端阈值S2以下，从而不会在从电路23输出的时钟信号X0中产生一个错误的脉冲。因此，第一放大电路21所用来放大振荡信号X1以产生输出信号X2的增益逐渐地降为零。其结果是，在第一放大电路21的增益逐渐降为零的时刻(1)与时刻(2)之间，放大单元的整体增益也逐渐地降低(图6(d))。
如上所述，当改变增益信号GAIN1的值以切换放大单元的增益时，增益信号GAIN1(或反向信号GAIN1*)的波形被波形成形电路26A(或26B)成形使得重新成形信号GAIN1’(或GAIN1*’)逐渐地从“L”(或“H”)升高(或降低)到“H”(或“L”)。因此，放大单元的增益被逐渐地切换。其结果是，消除了输出信号X2中典型地由放大单元的增益的快速切换所引起的噪声。
利用其中增益信号GAIN1从“L”切换到“H”以逐渐地减小放大单元的增益的例子对第二实施例进行了说明。明显地，当增益信号GAIN1从“H”切换到“L”以逐渐地增加放大单元的增益时，该实施例也消除了输出信号X2中的噪声。另外，波形成形电路26A和26B的上升时间或下降时间可以被设置为大于或等于振荡器电路的振荡周期。
图7所示为根据本发明的第三实施例的一个振荡器电路的电路图。第三实施例通过将定时发生电路25及波形成形电路26A和26B合装在进一个电路中而兼有了第一和第二实施例的优点。
通过将电路25，26A和26B合装在一个振荡器电路中，增加了所能够防止影响输出信号X2的噪声的数量。例如，如果在特定时刻(2)不能通过只输出第二增益控制信号GAIN2而避免由放大单元的增益的切换所引起的严重噪声，则该噪声还可以通过逐渐地切换第一放大单元的增益来避免。在上述的实施例中，波形成形电路26A和26B的上升时间或下降时间优选地短于或等于振荡器电路的振荡周期的1/4。
在上述的第一到第三实施例中，一个单独的放大电路21的增益被切换。然而，本发明还可以被用于切换一组放大电路的多个增益。另外，在第一到第三实施例中，第二放大电路22的增益没有被切换。然而，本发明还可以被装在一个其中终级放大电路的增益被切换的振荡器电路中。接下来将结合图8到11对这样的构思进行说明。
图8所示为根据本发明的第四实施例的一个振荡器电路的电路图。如图所示，该电路包括一个包含四个放大电路21A到21D的放大单元。另外，第一，第二和第三放大电路21A到21C根据由定时发生电路25所产生的增益控制信号GAIN2A，GAIN2B及GAIN2C被分别地且独立地使能及禁用。通过选择性地将放大电路2A到2C使能及禁用，可用改变放大单元的总增益。
换句话说，当增益控制信号GAIN1A被输入到定时发生电路25中时，电路25输出一个相应的增益控制信号GAIN2A以将放大电路21A使能或禁用。当增益控制信号GAIN1B被输入到定时发生电路25中时，电路25输出一个相应的增益控制信号GAIN2B以将放大电路21B使能或禁用。最后，当增益控制信号GAIN1C被输入到定时发生电路25中时，电路25输出一个相应的增益控制信号GAIN2C以将放大电路21C使能或禁用。
图9所示为图8所示的定时发生电路25的一个图示性，非限制性的实例。电路25包括一个比较器251和三个子电路。第一子电路包括一个反向器252A和一个由反向器254A和255A构成的第一闩锁电路。第二子电路包括一个反向器252B和一个由反向器254B和255B构成的第二闩锁电路。第三子电路包括一个反向器252C和一个由反向器254C和255C构成的第三闩锁电路。图9所示的三个子电路均以类似于图2所示电路的操作的方式进行操作。
定时发生电路25通过基于增益控制信号GAIN1A到GAIN1C输出增益控制信号GAIN2A到GAIN2C独立地将放大电路21A到21C使能及禁用。通过将电路21A到21C使能及禁用，可用切换振荡器电路的放大单元的增益。
图10所示为根据本发明的第五实施例的一个振荡器独立的电路图。第五实施例除了用波形成形电路26A到26F代替了定时发生电路25外与第四实施例大体相似。
如图所示，第一波形成形电路26E被连在用于输入第一增益控制信号GAIN1A的输入端与第一放大电路21A中的晶体管P1的栅之间。而第二波形成形电路26F被连在一个反向器IN3的输出端与第一放大电路21A的晶体管N2的栅之间。
在输入增益控制信号GAIN1A之后，电路26E将信号GAIN1A的波形成形以产生一个重新成形信号GAIN1A’并将信号GAIN1A’输出到晶体管P1的栅。另外，反向器IN3输入增益控制信号GAIN1A并产生一个反向增益信号GAIN1A*。随后，第二波形成形电路26F输入反向信号GAIN1A*并将一个相应的重新成形信号GAIN1A*’输出到晶体管N2的栅。
第三和第四波形成形电路26C和26D类似地输入增益控制信号GAIN1B和反向信号GAIN1B*并将相应的重新成形信号GAIN1B’和GAIN1B*’输出到第二放大电路21B。另外，第五和第六波形成形电路26A和26B类似地输入增益控制信号GAIN1C和反向信号GAIN1C*并将相应的重新成形信号GAIN1C’和GAIN1C*’输出到第三放大电路21C。
电路26A到26D的结构均与图5所示的波形成形电路的结构相似。因此，当增益控制信号GAIN1A从“H”(或“L”)切换到“L”(或“H”)时，波形成形电路26E及26F输出重新成形信号GAIN1A’及GAIN1A*’(其逐渐地降低(或升高)第一放大电路21A的增益)。当增益控制信号GAIN1B从一个“H”(或“L”)切换到一个“L”(或“H”)时，波形成形电路26C及26D输出重新成形信号GAIN1B’及GAIN1B*’(其逐渐地降低(或升高)第二放大电路21B的增益)。当增益控制信号GAIN1C从“H”(或“L”)切换到“L”(或“H”)时，波形成形电路26A及26B输出重新成形信号GAIN1C’及GAIN1C*’(其逐渐地降低(或升高)第二放大电路21C的增益)。另外，波形成形电路26A到26E可以被合装进图8所示的实施例中以产生一个类似于图7所示的电路的电路
图11图示了根据本发明的第六实施例的一个振荡器电路的电路图。第六实施例的放大单元除了能够将第四放大电路21D选择性地使能及禁用外与第四和第五实施例的放大单元大体相似。具体地，如图所示，放大单元另外包括一个P型晶体管P8及一个N型晶体管N8。晶体管P8被串联在电源电压Vcc与晶体管P7之间，而晶体管N8被串联在晶体管N7与地之间。因此，通过将向晶体管P8和N8的栅供给合适的控制信号可以将放大电路21D使能及禁用。这样的控制信号可以从类似于图8所示的定时发生电路25及/或图10所示的波形成形电路26A到26E的电路中产生。其结果是，通过切换第四放大电路21D的增益来另外地控制放大单元的增益。
如上所述，本发明的振荡器电路防止任何由放大单元的增益的切换所产生的噪声对供给到一个装置(例如一个微型计算机)的最终时钟信号产生影响。因此，本发明防止该微型计算机因依赖于一个错误的时钟信号而发生故障。本发明防止噪声的一个方式是在噪声没有被产生时切换放大电路的增益。另外，本发明通过逐渐地切换放大单元的增益，还可以额外地或另外地避免由于该单元增益的切换所引起的噪声。
上述对优选实施例的说明是为了使本领域技术人员能够实施或使用本发明。而这些实施例的多种修正对那些本领域技术人员是显而易见的，其所定义的一般原理可以被应用于其它不经创造性劳动的实施例中。因此，本发明并不局限于这里所说明的实施例，而是由权利要求所定义的最宽的范围所决定。

Claims (28)

1.一种振荡器电路，其特征在于包括：
一个放大单元，其包含并联在一起的一个具有第一增益的第一放大电路和一个具有第二增益的第二放大电路，其中所述放大单元输入一个振荡输入信号并根据所述放大单元的总增益将所述振荡输入信号放大以产生一个振荡输出信号；
一个耦合到所述放大单元上的第一控制信号发生器，
其中，所述第一控制信号发生器输入一个第一输入控制信号并产生一个相应的第一输出控制信号，其中当所述第一输出控制信号的值切换时，所述第一放大电路的操作状态被切换，
当所述第一放大电路的所述操作状态为一个可用状态时，所述总增益等于所述第一增益和所述第二增益之和，而当所述第一放大电路的所述操作状态为禁用状态时，则所述总增益等于所述第二增益，以及
所述第一控制信号发生器根据所述第一输入控制信号的值的切换延迟切换所述第一输出控制信号的所述值。
2.如权利要求1所述的振荡器电路，其特征在于所述第一控制信号发生器包括：一个闩锁电路，其在第一时刻输入所述第一输入控制信号并在所述第一时刻后的第二时刻将所述第一输入控制信号闩锁为第一输出控制信号。
3.如权利要求2所述的振荡器电路，其特征在于所述闩锁电路输入一个脉冲信号并根据所述脉冲信号的第一逻辑值将所述第一输入控制信号闩锁。
4.如权利要求3所述的振荡器电路，其特征在于所述脉冲信号具有一个依赖于所述振荡输出信号的频率的频率。
5.如权利要求4所述的振荡器电路，其特征在于所述第一控制信号发生器进一步包括：一个电压比较器，其输入来自所述放大单元的所述振荡输出信号和一个参考电压信号，如果所述振荡输出信号高于所述参考电压，该电压比较器输出具有第二逻辑值的脉冲信号，而如果所述振荡输出信号低于所述参考电压，则其输出具有第一逻辑值的脉冲信号。
6.如权利要求5所述的振荡器电路，其特征在于所述闩锁电路包括：
一个第一反向器，当所述脉冲信号具有所述第二逻辑值时，其将所述第一输入控制信号反向以产生一个反向第一输入控制信号；
一个具有操作性地耦合到所述第一反向器的输入端的第二反向器；及
一个第三反向器，其具有操作性地耦合到所述第二反向器的输入端及操作性地耦合到所述第二反向器的所述输入端的输出端，其中当所述脉冲信号具有所述第一逻辑值时，所述第三反向器被使能，
其中当所述脉冲信号具有所述第二逻辑值时，所述第二反向器输入所述反向第一输入控制信号并将所述反向第一输入控制信号反向作为所述第一输出控制信号。
7.如权利要求6所述的振荡器电路，其特征在于进一步包括一个连到所述放大单元上的成形电路，其中所述成形电路输入所述振荡输出信号并产生一个时钟信号，其中当所述振荡输出信号高于一个高端阈值时，所述时钟信号具有一个第一时钟信号值，而当所述振荡输出信号低于一个低端阈值时，其具有一个第二时钟信号值。
8.如权利要求7所述的振荡器电路，其特征在于所述参考电压大于所述高端阈值，而所述振荡输出信号的最大值大于所述参考电压。
9.如权利要求7所述的振荡器电路，其特征在于所述参考电压小于所述低端阈值，而所述振荡输出信号的最小值大于所述参考电压。
10.如权利要求6所述的振荡器电路，其特征在于所述第一放大电路包括：
一个第一晶体管，其通过一个栅输入所述第一输出控制信号，当所述第一输出控制信号具有一个第一控制信号值时，其导通以使所述第一放大电路处于所述可用状态；而当所述第一输出控制信号具有一个第二控制信号值时，其截止以使所述第一放大电路处于所述禁用状态；及
一个与所述第一晶体管串联的第二晶体管，其中所述第二晶体管的栅输入所述振荡输入信号，当所述第一晶体管被导通时其根据所述第一增益放大所述振荡输入信号，而当所述第一晶体管被截止时其不放大所述振荡输入信号。
11.如权利要求10所述的振荡器电路，其特征是进一步包括：一个反向器，其输入所述第一输出控制信号并产生一个反向第一输出控制信号，其中所述第一放大电路进一步包括：
一个第三晶体管，其通过一个栅输入所述第一输出控制信号，当所述第一输出控制信号具有一个第一控制信号值时，其导通以使所述第一放大电路处于所述可用状态；而当所述第一输出控制信号具有一个第二控制信号值时，其截止以使所述第一放大电路处于所述禁用状态；及
一个第四晶体管，其与所述第三晶体管串联，其中所述第四晶体管的栅输入所述振荡输入信号，当所述第三晶体管被导通时其根据所述第一增益放大所述振荡输入信号，而当所述第三晶体管被截止时其不放大所述振荡输入信号。
12.如权利要求10所述的振荡器电路，其特征在于所述第一控制信号发生器输入一个第二输入控制信号并产生一个相应的第二输出控制信号，其中当所述第二输出控制信号的值切换时，所述第二放大电路的操作状态被切换，
当所述第二放大电路的所述操作状态为所述可用状态时，所述总增益等于所述第一增益和所述第二增益之和，而当所述第二放大电路的所述操作状态为所述禁用状态时，所述总增益等于所述第一增益，及
所述第一控制信号发生器根据所述第二输入控制信号的值的切换延迟所述第二输出控制信号的值的切换，使得当所述第二输入控制信号的值切换时所产生的噪声不会影响所述振荡输出信号。
13.一个振荡器电路，其特征在于包括：
一个放大单元，其包含并联在一起的一个具有第一增益的第一放大电路和一个具有第二增益的第二放大电路，其中所述放大单元输入一个振荡输入信号并根据所述放大单元的总增益将所述振荡输入信号放大以产生一个振荡输出信号；及
一个耦合到所述放大单元上的第一控制信号发生器，
其中，所述第一控制信号发生器输入一个第一输入控制信号并产生一个相应的第一输出控制信号，其中当所述第一输出控制信号具有一个第一控制信号值时所述第一放大电路处于一个可用状态，而当所述第一输出控制信号具有一个第二控制信号值时所述第一放大电路处于一个禁用状态，
当所述第一放大电路的所述第一操作状态为所述可用状态时，所述总增益等于所述第一增益和所述第二增益之和，而当所述第一放大电路的所述操作状态为禁用状态时，则所述总增益等于所述第二增益，
当所述第一输出控制信号的一个变化值在所述第一控制信号值与所述第二控制信号值之间变化时，所述第一增益根据该变化值变化，及
当所述第一输入控制信号的值从一个第一值切换到一个第二值时，所述第一控制信号发生器为了逐渐地改变所述第一增益而逐渐地将所述第一输出控制信号的值从所述第一控制信号值改变为所述第二控制信号值。
14.如权利要求13所述的振荡器电路，其特征在于所述第一控制信号发生器包括：
一个具有预定的时间常数，输入所述第一输入控制信号并输出所述第一输出控制信号的延迟电路，
其中，当所述第一输入控制信号从所述第一值切换到所述第二值时，所述延迟电路根据所述预定时间常数逐渐地将所述第一输出控制信号的值从所述第一控制信号值改变为所述第二控制信号值。
15.如权利要求14所述的振荡器电路，其特征是所述延迟电路进一步包括：
一个第一反向器，其输入所述第一输入控制信号并输出一个第一中间反向信号；
一个第二反向器，其输入所述第一中间反向信号并输出一个第二中间反向信号；及
一个延迟器，其根据所述预定时间常数延迟所述第二中间反向信号以产生所述第一输出控制信号。
16.如权利要求15所述的振荡器电路，其特征在于所述延迟器包括：
一个具有一个输入端和一个输出端的电阻；及
一个连在所述电阻的输出端和地之间的电容，
其中所述电阻通过所述输入端输入所述第二中间反向信号并通过所述输出端输出所述第一输出控制信号。
17.如权利要求14所述的振荡器电路，其特征在于所述第一放大电路包括：
一个第一晶体管，其通过一个栅输入所述第一输出控制信号，当所述第一输出控制信号从所述第一控制信号值逐渐地变为所述第二控制信号值时，其导通以使所述第一放大电路处于所述可用状态；而当所述第一输出控制信号从所述第二控制信号值变为所述第一控制信号值时，其截止以使所述第一放大电路处于所述禁用状态；及
一个与所述第一晶体管串联的第二晶体管，其中所述第二晶体管的栅输入所述振荡输入信号，并根据所述第一晶体管的操作状态放大所述振荡输入信号。
18.如权利要求17所述的振荡器电路，其特征是进一步包括：
一个反向器，其输入所述第一输出控制信号并产生一个反向第一输出控制信号，
其中所述第一放大电路进一步包括：
一个第三晶体管，其通过一个栅输入所述第一输出控制信号，当所述第一输出控制信号从所述第一控制信号值逐渐地变为所述第二控制信号值时，其导通以使所述第一放大电路处于所述可用状态；而当所述第一输出控制信号从所述第二控制信号值逐渐地变为所述第一控制信号值时，其截止以使所述第一放大电路处于所述禁用状态；及
一个与所述第三晶体管串联的第四晶体管，其中所述第四晶体管的栅输入所述振荡输入信号，其根据所述第三晶体管的操作状态放大所述振荡输入信号。
19.如权利要求18所述的振荡器电路，其特征在于：所述第一控制信号发生器输入一个第二输入控制信号并产生一个相应的第二输出控制信号，其中当所述第二输出控制信号具有一个第一控制信号值时所述第二放大电路处于一个可用状态，而当所述第二输出控制信号具有一个第二控制信号值时所述第二放大电路处于一个禁用状态，
当所述第二放大电路的所述第二操作状态为所述可用状态时，所述总增益等于所述第一增益和所述第二增益之和，而当所述第二放大电路的所述操作状态为禁用状态时等于所述第一增益，
当所述第二输出控制信号的一个变化值在所述第一控制信号值与所述第二控制信号值之间变化时，所述第二增益根据该变化值变化，及
当所述第二输入控制信号的值从一个第一值切换到一个第二值时，所述第二控制信号发生器为了逐渐地改变所述第二增益而逐渐地将所述第二输出控制信号的值从所述第一控制信号值改变为所述第二控制信号值。
20.如权利要求14所述的振荡器电路，其特征是进一步包括：
一个耦合到所述第一控制信号发生器的初始控制信号发生器，其由
所述初始控制信号发生器输入一个初始输入控制信号并根据所述初始输入控制信号产生所述第一输入控制信号，及
所述初始控制信号发生器根据所述初始输入控制信号的值的切换延迟所述第一输入控制信号的值的切换。
21.如权利要求20所述的振荡器电路，其特征在于所述初始控制信号发生器包括：
一个闩锁电路，其在第一时刻输入所述初始控制信号，并在所述第一时刻后的第二时刻将所述初始输入控制信号闩锁为所述第一输入控制信号。
22.如权利要求21所述的振荡器电路，其特征在于所述闩锁电路输入一个脉冲信号并根据所述脉冲信号的一个第一逻辑值将所述初始输入信号闩锁。
23.如权利要求22所述的振荡器电路，其特征在于所述脉冲信号具有一个依赖于所述振荡输出信号频率的频率。
24.如权利要求23所述的振荡器电路，其特征在于所述初始控制信号发生器进一步包括：
一个电压比较器，其输入来自所述放大单元的所述振荡输出信号和一个参考电压信号，如果所述振荡输出信号高于所述参考电压，其输出具有一个第二逻辑值的脉冲信号，如果所述振荡输出信号低于所述参考电压，其输出具有一个第一逻辑值的脉冲信号。
25.如权利要求24所述的振荡器电路，其特征在于所述闩锁电路包括：
一个第一反向器，当所述脉冲信号具有所述第二逻辑值时，其将所述初始输入控制信号反向以产生一个反向初始输入控制信号；
一个具有一个操作性地耦合到所述第一反向器的输入端的第二反向器；及
一个第三反向器，其具有一个操作性地耦合到所述第二反向器的输入端及一个操作性地耦合到所述第二反向器的所述输入端的输出端，其中当所述脉冲信号具有所述第一逻辑值时，所述第三反向器被使能，
其中当所述脉冲信号具有所述第二逻辑值时，所述第二反向器输入所述反向初始输入控制信号并将所述反向初始输入控制信号反向作为所述第一输入控制信号。
26.如权利要求25所述的振荡器电路，其特征是进一步包括一个连到所述放大单元上的成形电路，
其中所述成形电路输入所述振荡输出信号并产生一个时钟信号，其中当所述振荡输出信号高于一个高端阈值时，所述时钟信号具有一个第一时钟信号值，而当所述振荡输出信号低于一个低端阈值时，其具有一个第二时钟信号值。
27.如权利要求26所述的振荡器电路，其特征在于所述参考电压大于所述高端阈值，而所述振荡输出信号的最大值大于所述参考电压。
28.如权利要求27所述的振荡器电路，其特征在于所述参考电压小于所述低端阈值，而所述振荡输出信号的最小值大于所述参考电压。
CN98102294A 1997-06-19 1998-06-19 包含噪声防止电路的振荡器电路 Expired - Fee Related CN1127198C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP09162485A JP3141816B2 (ja) 1997-06-19 1997-06-19 発振回路
JP162485/1997 1997-06-19
JP162485/97 1997-06-19

Publications (2)

Publication Number Publication Date
CN1206243A CN1206243A (zh) 1999-01-27
CN1127198C true CN1127198C (zh) 2003-11-05

Family

ID=15755520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98102294A Expired - Fee Related CN1127198C (zh) 1997-06-19 1998-06-19 包含噪声防止电路的振荡器电路

Country Status (5)

Country Link
US (1) US6118348A (zh)
EP (1) EP0886372A3 (zh)
JP (1) JP3141816B2 (zh)
KR (1) KR100313725B1 (zh)
CN (1) CN1127198C (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19912704A1 (de) * 1999-03-20 2000-10-05 Micronas Intermetall Gmbh Oszillatorschaltung
JP3859940B2 (ja) 1999-08-06 2006-12-20 日産自動車株式会社 排気ガス浄化用触媒及びその製造方法
JP2002190723A (ja) * 2000-12-20 2002-07-05 Nippon Precision Circuits Inc 発振制御回路
GB2373115B8 (en) * 2001-03-08 2008-07-24 Micron Technology Inc Adaptive threshold logic circuit
US6940304B2 (en) * 2001-03-14 2005-09-06 Micron Technology, Inc. Adaptive threshold logic circuit
DE10126608A1 (de) * 2001-05-31 2002-12-12 Infineon Technologies Ag Kompensierte Oszillatorschaltung
JP3965034B2 (ja) * 2001-08-01 2007-08-22 日本電波工業株式会社 水晶発振器
EP1289121A1 (fr) * 2001-08-13 2003-03-05 EM Microelectronic-Marin SA Circuit oscillateur à inverseur à consommation réduite
CN100414834C (zh) * 2004-01-29 2008-08-27 凌阳科技股份有限公司 晶体加速振荡电路
EP1638203A1 (en) * 2004-09-21 2006-03-22 Dialog Semiconductor GmbH Oscillator with controlled duty cycle
US7123109B2 (en) * 2004-12-15 2006-10-17 Intel Corporation Crystal oscillator with variable bias generator and variable loop filter
JP2006319628A (ja) * 2005-05-12 2006-11-24 Nec Electronics Corp 発振回路および発振回路を備える半導体装置
JP2008147815A (ja) 2006-12-07 2008-06-26 Sanyo Electric Co Ltd 発振回路
JP2009152747A (ja) * 2007-12-19 2009-07-09 Toyota Industries Corp 発振器
JP5078593B2 (ja) * 2007-12-21 2012-11-21 ラピスセミコンダクタ株式会社 クロック信号生成装置
GB0806138D0 (en) * 2008-04-04 2008-05-14 Elonics Ltd Crystal oscillator clock circuits
US20100026403A1 (en) * 2008-07-29 2010-02-04 Texas Instruments Incorporated Selectable drive strength high frequency crystal oscillator circuit
TWI362824B (en) * 2008-09-12 2012-04-21 Phison Electronics Corp Oscillator and driving circuit and oscillation method thereof
US8120439B2 (en) * 2009-08-13 2012-02-21 Texas Instruments Incorporated Fast start-up crystal oscillator
CN102118131B (zh) * 2009-12-31 2016-06-15 意法-爱立信公司 缩短晶体振荡器的启动时间的方法
US9733662B2 (en) * 2011-07-27 2017-08-15 Nxp B.V. Fast start up, ultra-low power bias generator for fast wake up oscillators
TWI477061B (zh) * 2012-04-10 2015-03-11 Alchip Technologies Ltd 實時時鐘裝置的信號產生電路及相關的方法
JP6158682B2 (ja) * 2013-10-25 2017-07-05 エスアイアイ・セミコンダクタ株式会社 磁気センサ回路
KR101500400B1 (ko) * 2013-12-10 2015-03-09 현대자동차 주식회사 정전 용량 검출 장치
CN103916080B (zh) * 2014-04-17 2017-01-25 西北工业大学 小面积高线性度成形电路
US9455720B2 (en) * 2014-12-24 2016-09-27 Texas Instruments Incorporated Universal oscillator
JP6709497B2 (ja) * 2015-12-14 2020-06-17 横河電機株式会社 自励発振回路
JP6750314B2 (ja) * 2016-05-31 2020-09-02 セイコーエプソン株式会社 発振器、電子機器、移動体及び発振器の製造方法
JP6930134B2 (ja) 2017-02-28 2021-09-01 セイコーエプソン株式会社 発振器、電子機器及び移動体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965535A (en) * 1989-06-30 1990-10-23 National Semiconductor Corporation Multiple speed oscillator
JPH0376404A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
US5041802A (en) * 1989-10-11 1991-08-20 Zilog, Inc. Low power oscillator with high start-up ability
US5208558A (en) * 1990-11-29 1993-05-04 Kabushiki Kaisha Toshiba Crystal oscillator having plural inverters disabled after start-up
US5557243A (en) * 1995-04-19 1996-09-17 Lg Semicon Co., Ltd. Oscillation circuit with power limiting controller
US5909152A (en) * 1997-02-28 1999-06-01 Texas Instruments Incorporated Low power CMOS crystal oscillator circuit

Also Published As

Publication number Publication date
EP0886372A3 (en) 1999-01-27
CN1206243A (zh) 1999-01-27
KR100313725B1 (ko) 2001-12-12
JP3141816B2 (ja) 2001-03-07
KR19990007168A (ko) 1999-01-25
JPH1117451A (ja) 1999-01-22
US6118348A (en) 2000-09-12
EP0886372A2 (en) 1998-12-23

Similar Documents

Publication Publication Date Title
CN1127198C (zh) 包含噪声防止电路的振荡器电路
CN1040377C (zh) 半导体集成电路装置
CN1207699C (zh) 显示器用的驱动装置
CN1617432A (zh) 可供给稳定的变换电压的电源装置
CN101686592B (zh) 发光元件驱动控制电路
CN1407700A (zh) 升压和降压开关调节器控制电路及升压和降压开关调节器
CN1357964A (zh) Dc－dc变换器
CN1339934A (zh) 图象显示装置和便携式电子装置
CN1489124A (zh) 带有温度补偿功能的显示装置
CN1956306A (zh) Dc－dc变换器和用于控制dc－dc变换器的方法
CN1885698A (zh) 开关控制电路和自激dc－dc转换器
CN1956308A (zh) 电源电压控制装置
CN1848687A (zh) 占空比检测电路及其控制方法
CN1622437A (zh) 开关稳压器
CN101034847A (zh) 升压电路和具有其的电子设备
CN1481024A (zh) 具有可控的内部电源电压的半导体集成电路
CN1520014A (zh) 半导体装置
CN1135679C (zh) 升压电路
CN1538453A (zh) 升压电源电路
CN1216373C (zh) 电压控制振荡器
CN1797916A (zh) 用于向半导体集成电路设备提供多个电源电压的电源电路
CN1866706A (zh) 电子电路
CN1841900A (zh) 开关调节器电路
CN1212705C (zh) 半导体器件
CN1578581A (zh) 具有独立调节频率和占空度冷阴极荧光灯的电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030425

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee