JP6709497B2 - 自励発振回路 - Google Patents

Description

本発明は、正帰還回路により振動子を発振させる自励発振回路に関する。

静電容量振動式の圧力・差圧センサ等は、振動子を共振振動数で発振させるための自励発振回路を備えている。図１４は、従来の静電容量振動式の自励発振回路の構成例を示す図である。本図に示すように、自励発振回路８００は、振動子８１１を発振させるための正帰還回路と振動子８１１の振動振幅を制御する負帰還回路とを有している。

正帰還回路は、第１固定電極８１２から振動子８１１、第２固定電極８１３、Ｉ／Ｖ変換器８２０、反転増幅器８３０、可変利得増幅器８６０を通るループで形成されている。一般に、Ｑ値を高めるため、振動子８１１は真空封止されている。

負帰還回路は、反転増幅器８３０が出力する信号の絶対値を検出する絶対値回路８４０、誤差増幅器８５０、可変利得増幅器８６０を通る回路で形成されている。

正帰還回路では、振動子８１１をＧＮＤ電位に固定し、第１固定電極８１２、第２固定電極８１３に直流電圧源を介してバイアス電圧ＶＢＩＡＳを印加する。このとき、振動子８１１と第１固定電極８１２との間および振動子８１１と第２固定電極８１３との間には、静電容量に応じた電荷が充電される。

第１固定電極８１２には、バイアス電圧ＶＢＩＡＳに加え、可変利得増幅器８６０の出力電圧ＶＧＡＯが印加され、振動子８１１は、第１固定電極８１２の電位変化に応じて振動する。

振動子８１１の振動により、電荷の充放電が起こり、第２固定電極８１３からの電流出力信号がＩ／Ｖ変換器８２０に入力され、電圧信号ＩＶＯとして出力される。電圧信号ＩＶＯは、反転増幅器８３０で反転増幅され、電圧信号ＩＮＶＯとして出力される。電圧信号ＩＮＶＯは、可変利得増幅器８６０で増幅され、電圧信号ＶＧＡＯとして第１固定電極８１２に印加される。このような正帰還回路により、振動子８１１は自身の共振周波数で振動する。

負帰還回路では、絶対値回路８４０によって反転増幅器８３０が出力する電圧信号ＩＮＶＯの振幅が検出される。絶対値回路８４０は、全波整流回路等を用いて構成することができる。絶対値回路８４０が出力する電圧信号ＡＢＳＯは、振動子８１１の発振振幅に対応する。

電圧信号ＡＢＳＯと基準電圧ＶＣＯＮＴとの差が誤差増幅器８５０で誤差信号ＥＲＲＯとして検出され、誤差信号ＥＲＲＯにより可変利得増幅器８６０のゲインが変化する。本図の場合、振動子８１１の振幅が小さく、誤差信号ＥＲＲＯが大きい場合は可変利得増幅器８６０のゲインが大きくなり、振動子８１１の振幅が大きく、誤差信号ＥＲＲＯが小さい場合は可変利得増幅器８６０のゲインが小さくなる。可変利得増幅器８６０のゲインが調整されることで、定常的には振動子８１１の振幅が一定に制御される。

国際公開第２０１１／１０２０６２号

このような自励発振回路８００を、例えば二線式計器等の低消費電力が要求される装置に適用する場合は、ディスクリート部品で構成すると低消費電力の仕様を満たすことが困難であるため、低消費電力化が容易なＡＳＩＣで構成する必要がある。

しかしながら、従来の自励発振回路８００では、正帰還に利用する可変利得増幅器８６０のゲインを負帰還回路の出力で変化させるため、正帰還回路と負帰還回路とで相互に依存関係を有し、インタフェースが複雑となっている。このため、正帰還回路と負帰還回路との間で厳密な調整が必要となり、例えば、Ｉ／Ｖ変換器８２０や反転増幅器８３０に設計変更が生じると、可変利得増幅器８６０の設計も変更しなくてはならず、設計工数の増加やＡＳＩＣ化の障壁となっていた。

そこで、本発明は、正帰還回路と負帰還回路とのインタフェースの複雑化を抑制した自励発振回路を実現することを目的とする。

上記課題を解決するため、本発明の第１の態様である自励発信回路は、振動子を有する振動部と、前記振動子の振動に基づく信号を前記振動部に正帰還させる正帰還経路とを備えた自励発振回路であって、前記振動子の振幅に応じた値と基準値とを比較するヒステリシスコンパレータと、前記ヒステリシスコンパレータの出力パルス信号に基づいて前記正帰還経路の接続と切断とを切り替えるスイッチ回路と、を備えたことを特徴とする。
上記課題を解決するため、本発明の第２の態様である自励発信回路は、振動子を有する振動部と、前記振動子の振動に基づく信号を前記振動部に正帰還させる正帰還経路とを備えた自励発振回路であって、前記振動子の振幅に応じた値と基準値との比較結果に応じて一定時間幅のパルス信号を出力するワンショット部と、前記ワンショット部の出力パルス信号に基づいて前記正帰還経路の接続と切断とを切り替えるスイッチ回路と、を備えたことを特徴とする。
いずれの態様においても、前記振動子の振動に基づく信号と前記スイッチ回路の切り替えタイミングとを同期させる同期部をさらに備えることができる。
また、前記出力パルス信号でイネーブルとディスエーブルとが切り替えられるバッファを前記正帰還経路中に備えてもよい。

本発明によれば、正帰還回路と負帰還回路とのインタフェースの複雑化を抑制した自励発振回路を実現することができる。

本発明の第１実施例に係る自励発振回路の構成を示す図である。 ＰＷＭ部の動作を説明する波形図である。 本発明の第２実施例に係る自励発振回路の構成を示す図である。 本発明の第３実施例に係る自励発振回路の構成を示す図である。 同期部の動作を説明する波形図である。 各実施例の変形例を示す図である。 各実施例の変形例を示す図である。 誤差増幅器の実装回路例を示す図である。 本発明の第４実施例に係る自励発振回路の構成を示す図である。 第４実施例の動作を説明する波形図である。 ヒステリシスコンパレータの回路例を示す図である。 本発明の第５実施例に係る自励発振回路の構成を示す図である。 第５実施例の動作を説明する波形図である。 従来の静電容量振動式の自励発振回路の構成例を示す図である。

本発明の実施の形態について図面を参照して説明する。図１は、本発明の第１実施例に係る自励発振回路１００の構成を示す図である。なお、本発明の自励発振回路は静電容量振動式の自励発振回路に限られず、正帰還回路を有する種々の自励発振回路に適用することができる。

本図に示すように、第１実施例の自励発振回路１００は、振動子１１１を発振させるための正帰還回路と振動子１１１の発振振幅を制御する負帰還回路とを有している。

正帰還回路は、第１固定電極１１２から振動子１１１、第２固定電極１１３、Ｉ／Ｖ変換器１２０、反転増幅器１３０、ＳＷ回路１７０を通るループで形成されている。一般に、Ｑ値を高めるため、振動子１１１は真空封止されている。なお、第１固定電極１１２、振動子１１１、第２固定電極１１３で振動部を構成し、反転増幅器１３０の出力からＳＷ回路１７０を介して第１固定電極１１２に入力する経路で正帰還経路を構成している。

負帰還回路は、反転増幅器１３０が出力する電圧信号ＩＮＶＯの絶対値を検出する絶対値回路１４０、誤差増幅器１５０、ＰＷＭ部１６０、ＳＷ回路１７０を通る回路で形成されている。

ＳＷ回路１７０は、ＰＷＭ部１６０の出力信号ＰＷＭＯで切り替え制御される。具体的には、出力信号ＰＷＭＯがＨのとき、反転増幅器１３０が出力する電圧信号ＩＮＶＯを第１固定電極１１２に帰還させることで正帰還回路の正帰還ループを形成し、出力信号ＰＷＭＯがＬのとき、正帰還回路の正帰還ループを解除する。

正帰還回路では、振動子１１１をＧＮＤ電位に固定し、ＳＷ回路１７０の状態によらず、第１固定電極１１２、第２固定電極１１３に直流電圧源を介してバイアス電圧ＶＢＩＡＳを印加する。このとき、振動子１１１と第１固定電極１１２との間および振動子１１１と第２固定電極１１３との間には、静電容量に応じた電荷が充電される。

出力信号ＰＷＭＯがＨのとき、ＳＷ回路１７０により正帰還ループが形成されるため、第１固定電極１１２には、バイアス電圧ＶＢＩＡＳに加え、反転増幅器１３０の出力する電圧信号ＩＮＶＯが印加され、振動子１１１は、第１固定電極１１２の電位変化に応じて振動する。

振動子１１１の振動により、電荷の充放電が起こり、第２固定電極１１３からの電流出力信号がＩ／Ｖ変換器１２０に入力され、電圧信号ＩＶＯとして出力される。電圧信号ＩＶＯは、反転増幅器１３０で反転増幅され、電圧信号ＩＮＶＯとして出力される。このような正帰還回路により、振動子１１１は自身の共振周波数で振動する。

負帰還回路では、絶対値回路１４０によって反転増幅器１３０が出力する電圧信号ＩＮＶＯの振幅が検出される。絶対値回路１４０は、全波整流回路等を用いて構成することができる。絶対値回路１４０が出力する電圧信号ＡＢＳＯは、振動子１１１の発振振幅に対応する。

電圧信号ＡＢＳＯと基準電圧ＶＣＯＮＴとの差が誤差増幅器１５０で誤差信号ＥＲＲＯとして検出される。誤差信号ＥＲＲＯは、ＰＷＭ部１６０によりパルス幅変調され、ＰＷＭＯ信号として出力される。

ＰＷＭＯ信号は、図２に示すように、誤差信号ＥＲＲＯと三角波（ノコギリ波）ＴＲＩとをコンパレータ１６１で比較することで生成することができる。このとき、パルス幅変調の周波数、すなわち三角波の周波数は、振動子１１１の共振周波数よりも低い周波数を用いるようにする。これは、振動周期に対して正帰還ループ形成期間を十分確保し、振動子１１１を安定して発振させるためである。

振動子１１１の振幅が小さく、誤差信号ＥＲＲＯが大きいほど、各周期におけるＰＷＭＯ信号のＨのパルス幅が長くなり、振動子１１１の振幅が大きく、誤差信号ＥＲＲＯが小さいほど、各周期におけるＰＷＭＯ信号のＨのパルス幅が短くなる。

ＰＷＭＯ信号がＨの場合、すなわち、誤差信号ＥＲＲＯが三角波ＴＲＩより大きい場合、正帰還ループが形成されるので振動子１１１の振幅が成長する。一方、ＰＷＭＯ信号がＬの場合、すなわち、誤差信号ＥＲＲＯが三角波ＴＲＩより小さい場合、正帰還ループが解除されるので振動子１１１の振幅が減衰する。振幅の成長と減衰とが繰り返されることで、定常的には振動子１１１の振幅は一定に制御される。

上述のように、振動子１１１のＱは一般に比較的高く設計されるため、振動子１１１の発振周期に対して、振幅の成長および減衰は極めて緩やかになる。このため、ＳＷ回路１７０により間欠的に振動子１１１を動作させても、振動子１１１の振幅のハンチング幅を小さくすることが可能であり、定常的にほぼ一定の振幅に制御することができる。

第１実施例の自励発振回路１００によれば、正帰還回路と負帰還回路とのインタフェースを複雑化していた可変利得増幅器が不要となり、正帰還回路と負帰還回路とが切り離されるため回路間のインタフェース調整が簡易化される。すなわち、正帰還回路側の特性は、Ｉ／Ｖ変換器１２０と反転増幅器１３０の設計により一意に定まり、負帰還回路側の特性は誤差増幅器１５０とＰＷＭ部１６０の設計によって一意に定まる。これにより正帰還回路と負帰還回路とを独立に調整できるようになり、設計工数が削減できるとともに、ＡＳＩＣ化が容易となる。さらには、汎用性に欠ける可変利得増幅器に代えて、汎用的なコンパレータと三角波発振器で構成できるＰＷＭ部１６０を用いるようにしたため、実装の容易化と、低電圧、低消費電力も実現することができる。

図３は、本発明の第２実施例に係る自励発振回路２００の構成を示す図である。本図に示すように、第２実施例の自励発振回路２００においても、振動子１１１を発振させるための正帰還回路と振動子１１１の発振振幅を制御する負帰還回路とを有しているが、第２実施例に係る自励発振回路２００では、負帰還回路をデジタル化している。

正帰還回路は第１実施例と同様であるため同じ符号を付している。すなわち、第１固定電極１１２から振動子１１１、第２固定電極１１３、Ｉ／Ｖ変換器１２０、反転増幅器１３０、ＳＷ回路１７０を通るループで形成されている。

負帰還回路は、反転増幅器１３０が出力する電圧信号ＩＮＶＯをデジタル変換するＡＤ変換器２１０、デジタル値で基準値との比較を行ない、誤差を検出するデジタル誤差検出部２２０、検出された誤差をパルス幅変調するデジタルＰＷＭ部２３０、ＳＷ回路１７０を通る回路で形成されている。デジタル誤差検出部２２０は、例えば、デジタル基準電圧との差を演算する減算器と誤差に応じてデジタルＰＷＭ部２３０をコントロールするデジタルフィルタとで構成することができる。

ＳＷ回路１７０は、デジタルＰＷＭ部２３０の出力信号ＰＷＭＯで切り替え制御される。具体的には、出力信号ＰＷＭＯがＨのとき、正帰還回路の正帰還ループを形成し、出力信号ＰＷＭＯがＬのとき、正帰還回路の正帰還ループを解除する。

第２実施例の自励発振回路２００は、負帰還回路がデジタル化されているが、基本的な動作原理は第１実施例の自励発振回路１００と同様である。第２実施例の自励発振回路２００は、第１実施例の自励発振回路１００の特徴に加え、アナログ回路の要素を削減したため、設計工数をさらに短縮できる。また、ＡＳＩＣ内のアナログ回路の集積度を落とすことで製造コストを削減することが可能となる。

図４は、本発明の第３実施例に係る自励発振回路３００の構成を示す図である。本図に示すように、第３実施例の自励発振回路３００は、第１実施例の自励発振回路１００に同期部１８０を付加した構成となっている。なお、第２実施例の自励発振回路２００に同期部１８０を付加した構成としてもよい。

同期部１８０は、コンパレータとＤ−ＦＦとを備えており、反転増幅器１３０の出力する電圧信号ＩＮＶＯ（交流分）が負から正に変化したタイミングでＳＷ回路１７０が切り替わるようにする。具体的には、電圧信号ＩＮＶＯ（交流分）が負から正に変化したタイミング、すなわち、電圧信号ＳＷＯがバイアス電圧ＶＢＩＡＳと等しくなるときにコンパレータがＣＭＰＯ２信号を出力し（電圧立ち上がり）、Ｄ−ＦＦを動作させる。そして、Ｄ−ＦＦが出力するＤ−ＦＦＱ信号でＳＷ回路１７０を切り替える。ただし、正から負に変化するタイミングとしたり、半周期毎のタイミングで切り替わるようにしてもよい。

同期部１８０を備えない場合、ＳＷ回路１７０の切り替えと振動子１１１の振動とは同期しないため、ＳＷ回路１７０の切り替え時に、第１固定電極１１２に印加する電圧信号ＳＷＯに急激な変動が生じて、電圧信号ＳＷＯが乱れる場合がある。

これに対し、同期部１８０を備えることにより、図５に示すように、ＳＷ回路１７０の切り替えと振動子１１１の振動とが同期することになる。すなわち、電圧信号ＳＷＯがバイアス電圧ＶＢＩＡＳと等しくなるときにＳＷ回路１７０を切り替える。この結果、ＳＷ回路１７０の切り替え時に電圧信号ＳＷＯに急激な変動が生じず、電圧信号ＳＷＯの乱れを小さくすることができる。

なお、上述の各実施例では、図６（ａ）に示すように、バイアス電圧ＶＢＩＡＳは、ＳＷ回路１７０を介して第１固定電極１１２に印加するようにしていた。この場合、ＳＷ回路１７０のＨ端子、Ｌ端子とも直流電圧源に接続する。

これに対し、図６（ｂ）に示すように、ＳＷ回路１７０を介さずに、第１固定電極１１２にバイアス電圧ＶＢＩＡＳを印加するようにしてもよい。この場合、ＳＷ回路１７０のＬ端子は直流電圧源に接続してもよいし、図６（ｃ）に示すように、浮かして直流電圧源に接続しないようにしてもよい。

ところで、第１固定電極１１２とＧＮＤとの間には、ある程度大きな寄生容量（例えば、３０ｐＦ程度）が存在する。このため、反転増幅器１３０にこの寄生容量をドライブするための電流を供給する必要があり、消費電流が増加する原因となっている。

上述の各実施例では、正帰還ループが形成される期間だけ寄生容量をドライブすればよいため、信号ＰＷＭＯがＨのときにドライブ能力を増やし、信号ＰＷＭＯがＬのときにドライブ能力を削減するという運用が可能となる。

このため、例えば、図７に示すように反転増幅器１３０とＳＷ回路１７０との間にイネーブル機能を有するバッファ１９０を配置し、信号ＰＷＭＯがＨのときのみイネーブルとしてドライブ能力を確保し、信号ＰＷＭＯがＬのときにディスエーブルとしてバッファ１９０で電流を消費しないようにすることで消費電力を削減することができる。イネーブル機能を有するバッファ１９０は、上述の実施例および後述する実施例のいずれにも適用することができる。

上述の第１〜第３実施例では、負帰還回路において誤差増幅器１５０を用いており、電圧信号ＡＢＳＯと基準電圧ＶＣＯＮＴとの差に基づく誤差信号ＥＲＲＯを生成している。

誤差増幅器１５０は、図１等では簡略化して記載しているが、実装上は、図８（ａ）（ｂ）に示すようにオペアンプを用いた積分回路を含んで構成され、抵抗とコンデンサとが組み込まれる。これらの抵抗とコンデンサとは、チューニングが必要であることに加え、比較的大きな容量のコンデンサが要求されることから誤差増幅器１５０をＡＳＩＣに内蔵することが困難であり、振動子１１１等とは別パッケージとせざるを得ない。

負帰還回路を振動子１１１等と同一パッケージ内に納めることができれば、部品点数を削減したり、占有面積を減らしたりすることができ、コスト面で有利となる。また、耐ノイズ性も向上させることができる。

図９は、この点を考慮した第４実施例に係る自励発振回路５００の構成を示す図である。本図に示すように、第４実施例の自励発振回路５００においても、振動子１１１を発振させるための正帰還回路と振動子１１１の発振振幅を制御する負帰還回路とを有しているが、第４実施例に係る自励発振回路５００では、負帰還回路で比較的大きな容量のコンデンサが必要な誤差増幅器を用いずに、ヒステリシスコンパレータ５１０を用いている。

ヒステリシスコンパレータ５１０の負入力端子に絶対値回路１４０が出力する電圧信号ＡＢＳＯを入力し、正入力端子に基準電圧ＶＣＯＮＴを入力している。そして、ヒステリシスコンパレータ５１０の出力をＰＷＭＯ信号としている。このため、ＰＷＭ部も不要である。

ヒステリシスコンパレータ５１０のＨ側の閾値電圧をＶＣＯＮＴ＋ｄＴＨとし、Ｌ側の閾値電圧をＶＣＯＮＴ−ｄＴＬとすると、電圧信号ＡＢＳＯがＶＣＯＮＴ＋ｄＴＨを超えるとＰＷＭＯ信号がＬとなって正帰還回路の正帰還ループが解除され、電圧信号ＡＢＳＯがＶＯＮＴ−ｄＴＬを下回るとＰＷＭＯ信号がＨとなって正帰還回路の正帰還ループが形成される。

すなわち、図１０に示すように、正帰還ループが形成された状態で、振動子１１１の振幅が成長して電圧信号ＡＢＳＯがＶＣＯＮＴ＋ｄＴＨを超えると、正帰還ループが解除され、振動子１１１の振幅が減衰していく。そして、電圧信号ＡＢＳＯがＶＣＯＮＴ−ｄＴＬを下回ると、正帰還ループが形成され、振動子１１１の振幅が成長していく。このような振幅の成長と減衰とが繰り返されることで、定常的には振動子１１１の振幅は一定に制御される。

ヒステリシスコンパレータ５１０は、従来から用いられている種々の回路で形成することができる。例えば、図１１（ａ）に示すような、正帰還を利用した回路を用いることができる。この場合、ヒステリシスの幅は、ｄＴＨ＝ｄＴＬ＝ＶＤＤ×Ｒ１／（Ｒ１＋Ｒ２）となる。また、図１１（ｂ）に示すようなＲＳ−ＦＦを利用した回路を用いることもできる。もちろん、これらの回路例には限られない。なお、第３実施例における同期部１８０を本第４実施例および後述する第５実施例に適用してもよい。

第４実施例の自励発振回路５００によれば、正帰還回路と負帰還回路とのインタフェースの複雑化を抑制できることに加え、誤差増幅器１５０、ＰＷＭ部１６０が不要になるため、ＡＳＩＣ化を一層促進でき、負帰還回路を振動子１１１等と同一パッケージ内に納めることが容易となる。このため、コスト面で有利となる。また、耐ノイズ性も向上させることができる。

さらに、誤差増幅器１５０、ＰＷＭ部１６０が不要になることは、低消費電力化にも寄与することになる。また、ＰＷＭ部１６０による線形制御をヒステリシスコンパレータ５１０による非線形制御に換えることで、過渡応答におけるオーバーシュートを容易に抑制することができるため、起動時間を短縮することができるという副次的な効果を得ることもできる。

図１２は、本発明の第５実施例に係る自励発振回路６００の構成を示す図である。本図に示すように、第５実施例の自励発振回路６００は、第４実施例の自励発振回路５００におけるヒステリシスコンパレータ５１０を、ワンショット部６１０に置き換えた構成となっている。

ワンショット部６１０は、電圧信号ＡＢＳＯを基準電圧ＶＣＯＮＴと比較するコンパレータと、電圧信号ＡＢＳＯが基準電圧ＶＣＯＮＴを超えたことを示すコンパレータの出力により一定時間幅のＬパルスを出力するワンショット回路（ワンショットマルチバイブレータ回路、単安定マルチ回路）とから構成されている。ワンショット部６１０がＬパルスを出力している間は、正帰還回路の正帰還ループが解除されるため、振動子１１１の振動が減衰する。

すなわち、図１３に示すように、正帰還ループが形成された状態で、振動子１１１の振幅が成長して電圧信号ＡＢＳＯがＶＣＯＮＴを超えると、パルス幅Ｔｗのワンショットパルスが出力される。ワンショットパルスの間は正帰還ループが解除され、振動子１１１の振幅が減衰していく。そして、ワンショットパルスが終了すると、正帰還ループが形成され、振動子１１１の振幅が成長していく。このような振幅の成長と減衰とが繰り返されることで、定常的には振動子１１１の振幅は一定に制御される。

第５実施例によれば、第４実施例と同様の効果を得ることができる。なお、電圧信号ＡＢＳＯが基準電圧ＶＣＯＮＴを下回ったときにワンショット部６１０が一定時間のパルスを出力するようにし、一定時間のパルスを出力している間は正帰還ループを形成する構成としてもよい。

１００…自励発振回路、１１１…振動子、１１２…第１固定電極、１１３…第２固定電極、１２０…Ｉ／Ｖ変換器、１３０…反転増幅器、１４０…絶対値回路、１５０…誤差増幅器、１６０…ＰＷＭ部、１６１…コンパレータ、１７０…ＳＷ回路、１８０…同期部、１９０…バッファ、２００…自励発振回路、２１０…ＡＤ変換器、２２０…デジタル誤差検出部、２３０…デジタルＰＷＭ部、３００…自励発振回路、４００…自励発振回路、５００…自励発振回路、５１０…ヒステリシスコンパレータ、６００…自励発振回路、６１０…ワンショット部

Claims (4)

1. 振動子を有する振動部と、前記振動子の振動に基づく信号を前記振動部に正帰還させる正帰還経路とを備えた自励発振回路であって、
   前記振動子の振幅に応じた値が第１基準値を超えると出力信号が第１状態となり、前記振動子の振幅に応じた値が前記第１基準値よりも小さい第２基準値を下回ると出力信号が第２状態となるヒステリシスコンパレータと、
   前記ヒステリシスコンパレータの出力信号が第１状態のとき前記正帰還経路を切断し、前記ヒステリシスコンパレータの出力信号が第２状態のとき前記正帰還経路を接続するスイッチ回路と、
   を備えたことを特徴とする自励発振回路。
2. 振動子を有する振動部と、前記振動子の振動に基づく信号を前記振動部に正帰還させる正帰還経路とを備えた自励発振回路であって、
   前記振動子の振幅に応じた値が基準値を超えると一定時間幅のパルス信号を出力信号として出力するワンショット部と、
   前記ワンショット部がパルス信号を出力している間、前記正帰還経路を切断状態に切り替えるスイッチ回路と、
   を備えたことを特徴とする自励発振回路。
3. 前記振動子の振動に基づく信号と前記スイッチ回路の切り替えタイミングとを同期させる同期部をさらに備えたことを特徴とする請求項１または２に記載の自励発振回路。
4. 前記出力信号でイネーブルとディスエーブルとが切り替えられるバッファを前記正帰還経路中に備えたことを特徴とする請求項１〜３のいずれか１項に記載の自励発振回路。