JP2009152747A - 発振器 - Google Patents
発振器 Download PDFInfo
- Publication number
- JP2009152747A JP2009152747A JP2007327384A JP2007327384A JP2009152747A JP 2009152747 A JP2009152747 A JP 2009152747A JP 2007327384 A JP2007327384 A JP 2007327384A JP 2007327384 A JP2007327384 A JP 2007327384A JP 2009152747 A JP2009152747 A JP 2009152747A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- unit
- signal
- output
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】初期状態では発振余裕度を最大にして発振停止が発生しないようにし、安定状態へ遷移するに従い発振余裕度も小さくし、高調波も減少させてシステムとしての受信感度を向上させる発振器を提供する。
【解決手段】振動子を備え、発振余裕度の異なる複数の発振回路を備えた発振部と、発振部の出力電圧のピークを検出するピーク検出部と、ピーク検出部の検出したピーク電圧をアナログ信号からディジタル信号に変換するアナログ/ディジタル変換部と、ディジタル信号に基づいて所定の時間を計測する計測部と、ディジタル信号と計測部の出力に基づいて発振部の出力の切り替えを制御する切替信号と、計測部を制御する制御部と、を備える発振器である。
【選択図】 図1
【解決手段】振動子を備え、発振余裕度の異なる複数の発振回路を備えた発振部と、発振部の出力電圧のピークを検出するピーク検出部と、ピーク検出部の検出したピーク電圧をアナログ信号からディジタル信号に変換するアナログ/ディジタル変換部と、ディジタル信号に基づいて所定の時間を計測する計測部と、ディジタル信号と計測部の出力に基づいて発振部の出力の切り替えを制御する切替信号と、計測部を制御する制御部と、を備える発振器である。
【選択図】 図1
Description
本発明は、発振器の発振を安定させる技術に関する。
発振器は発振余裕度が小さければ高調波は少なく、逆に、発振余裕度が大きければ高調波は多いという関係がある。高調波が少ない場合、システムとしてのS/Nが良くなり受信感度の向上するが、高調波が多い場合、S/Nが劣化する傾向にあり、受信性能の劣化をもたらす原因となる。
従って、システム性能を重視すると高調波は少ない方がよい。例えば、車載仕様を考慮すると発振余裕度が大きく且つ高調波が少ない回路が必要である。しかしながら、車載仕様を考慮した場合、発振余裕度は重要な項目であり、高調波も小さい回路を選択するのは困難な状況である。
特許文献1によれば、発振出力レベルを可変できる発振回路において、発振回路出力を計数する計数回路と、計数回路の出力に応じて発振出力レベルを制御する制御手段を備え、発振開始時に発振出力信号レベルを大とし、その後、計数回路の出力に応じて発振出力レベルを小とする提案がされている。上記により発振開始時発振回路の出力振幅を大とし、所定時間経過後に出力振幅を小とすることで、発振中は不要輻射の発生を抑制できるので、高調波妨害と消費電力を低減できる。
特許文献2によれば、振動子とアンプとを有する発振回路において、発振開始からアンプと並列的に動作するもう一つの並列アンプと、発振が安定したらその並列アンプを切り離すスイッチ回路と、並列アンプとスイッチとを制御する制御回路と、を備え、制御回路は発振出力を基にタイマ動作を行い、スイッチ回路および並列アンプを制御する専用タイマから構成される発振回路が提案されている。上記構成により発振開始直後における不安定期間を短縮し、発振安定期間に移行後は、消費電流およびノイズ発生を抑制する。
しかしながら、特許文献1、特許文献2はともにシュミットインバータの閾値を基に判定を行い、その後、カウンタやタイマにより、計測をして発振レベルを大から小へと移行させる水晶発振回路である。このため、シュミットインバータのデバイス変動により、閾値レベルが変化し、レベルの誤認識が生じやすいという問題がある。
つまり、シュミットインバータの閾値で検出をしているため、デバイス変動に弱く、実際のコア部分での振幅レベルを正確に判定できず、発振が安定な状態での切り替えが困難である。
特開平7−154144号公報
特開平8−242120号公報
本発明は上記のような実情に鑑みてなされたものであり、初期状態では発振余裕度を最大にして発振停止が発生しないようにし、安定状態へ遷移するに従い発振余裕度も小さくし、高調波も減少させてシステムとしての受信感度を向上させる発振器を提供することを目的とする。
本発明の態様のひとつである振動子により発振信号を出力する発振器であって、前記振動子を備え、発振余裕度の異なる複数の発振回路を備えた発振部と、前記発振部の出力電圧のピークを検出するピーク検出部と、前記ピーク検出部の検出したピーク電圧をアナログ信号からディジタル信号に変換するアナログ/ディジタル変換部と、前記ディジタル信号に基づいて所定の時間を計測する計測部と、前記ディジタル信号と前記計測部の出力に基づいて前記発振部の出力の切り替えを制御する制御部と、を備える構成である。
上記構成により、初期状態では発振余裕度を最大にして発振停止が発生しないようにし、安定状態へ遷移するに従い発振余裕度も小さくし、高調波も減少させてシステムとしての受信感度を向上させる。
また、前記発振部は、発振余裕度の異なる複数のインバータを前記振動子と並列に接続し、前記インバータごとに電源供給を前記切替信号により制御し、前記発振部の出力信号を切り替える。
また、前記制御部は、前記発振部の出力切替えを制御する切替え信号と、前記計測部を制御する制御信号と、を出力する。
また、前記計測部は、前記制御部から前記ディジタル信号の各ビットの入力制御をし、入力制御された前記ディジタル信号に基づいて所定の時間を計測する。
また、前記計測部は、前記制御部から前記ディジタル信号の各ビットの入力制御をし、入力制御された前記ディジタル信号に基づいて所定の時間を計測する。
また、前記発振器に用いる振動子は水晶振動子であってもよい。
本発明によれば、初期状態では発振余裕度を最大にして発振停止が発生しないようにし、安定状態へ遷移するに従い発振余裕度も小さくし、高調波も減少させてシステムとしての受信感度を向上させることができる。
以下図面に基づいて、本発明の実施形態について詳細を説明する。
(実施例1)
図1に本発明の構成を示すブロック図を示す。図1に示す水晶発振器1は、発振部2(OSC)、ピーク検出部3(PDET)、アナログ/ディジタル変換部4(ADC)、計測部5(τ)、制御部6(CNTR)から構成される。
(実施例1)
図1に本発明の構成を示すブロック図を示す。図1に示す水晶発振器1は、発振部2(OSC)、ピーク検出部3(PDET)、アナログ/ディジタル変換部4(ADC)、計測部5(τ)、制御部6(CNTR)から構成される。
発振部2(OSC)は、発振余裕度(負性抵抗など)が異なる発振信号(Vout)を出力する。
ピーク検出部3(PDET)、発振部2から出力された発振信号の出力レベルのピーク値を検出し、検出結果をアナログ/ディジタル変換部4に転送する。図1ではPDET信号を受信してピーク値を検出する。
ピーク検出部3(PDET)、発振部2から出力された発振信号の出力レベルのピーク値を検出し、検出結果をアナログ/ディジタル変換部4に転送する。図1ではPDET信号を受信してピーク値を検出する。
アナログ/ディジタル変換部4(ADC)は、ピーク検出部3から転送された検出結果をアナログ/ディジタル変換してディジタル信号に変換し、計測部5と制御部6に出力(AD[2:0])する。ここで、図1ではディジタル信号(AD[2:0])のビット幅は3ビットとしているが、発振余裕度の数分のビット幅にしてもよい。
計測部5(τ)は、アナログ/ディジタル変換部4から出力されるディジタル信号と制御部6から出力された選択信号(AD_SEL[2:0])を取得し、これらの信号に基づいて所定の時間を計測し、計測結果(AD_TIME)を制御部6に通知する。
制御部6(CNTR)は、アナログ/ディジタル変換部4から出力されるディジタル信号と計測部5から出力された計測結果(AD_TIME)に基づいて、発振部2の出力を切り替える切替信号(SELB、SELM、SELS)を生成する。また、選択信号(AD_SEL[2:0])を生成して計測部5に出力する。
図2に一例として発振部2(OSC)の構成を示すブロック図を示す。
図2に示す発振部2は3種類の発振余裕度を有した発振器で、水晶振動子21、コンデンサ22、23、抵抗24、インバータ25、26、27、28、スイッチ209、210、211、212、213、214から構成されている。
図2に示す発振部2は3種類の発振余裕度を有した発振器で、水晶振動子21、コンデンサ22、23、抵抗24、インバータ25、26、27、28、スイッチ209、210、211、212、213、214から構成されている。
水晶振動子21の両端のそれぞれにコンデンサ22とコンデンサ23が接続され、水晶振動子21と並列に抵抗24と異なる発振余裕度のインバータ25、26、27が接続されている。また、インバータ25、26、27の出力端子にはインバータ28の入力端子が接続される。ここで、本例では水晶振動子を使用したが特に限定するものではなく、セラミックなどの振動子であればよい。
インバータ25(B)、インバータ26(M)、インバータ27(S)はPチャンネルトランジスタとNチャンネルトランジスタによって構成されている。各Pチャネルトランジスタのソースは電源VDD側のスイッチ209、211、213と接続されている。また、各NチャネルトランジスタのソースはグランドGND側のスイッチ210、212、214と接続されている。PチャンネルトランジスタとNチャンネルトランジスタのドレインは接続され、そのドレインはコンデンサ23と水晶振動子21とも接続されている。また、PチャンネルトランジスタとNチャンネルトランジスタのゲートは接続され、そのゲートはコンデンサ22と水晶振動子21と接続されている。
インバータ25(B)の電源供給ライン(VDD、GND)に設けられたスイッチ209(VDD側)、スイッチ210(GND側)を、制御部6で生成された切替信号SELBによりを制御し、インバータ25(B)から出力される発振信号の切り替えを制御する。
インバータ26(M)の電源供給ライン(VDD、GND)に設けられたスイッチ211(VDD側)、スイッチ212(GND側)を、制御部6で生成された切替信号SELMによりを制御し、インバータ25(M)から出力される発振信号の切り替えを制御する。
インバータ27(S)の電源供給ライン(VDD、GND)に設けられたスイッチ213(VDD側)、スイッチ214(GND側)を、制御部6で生成された切替信号SELSによりを制御し、インバータ27(S)から出力される発振信号の切り替えを制御する。
なお、スイッチ209はインバータ215の出力により制御され、スイッチ211はインバータ217の出力により制御され、213はインバータ219の出力により制御される。また、スイッチ210はインバータ216の出力により制御され、スイッチ212はインバータ218の出力により制御され、スイッチ214はインバータ220の出力により制御される。上記のように構成することによりインバータ25、26、27の切り替え制御をする。
図3に一例として計測部5(τ)の構成を示すブロック図を示す。
計測部5は、トランジスタ31(例えば、PMOS)、コンパレータ32、抵抗33、コンデンサ34、スイッチ35、36、37から構成されている。
計測部5は、トランジスタ31(例えば、PMOS)、コンパレータ32、抵抗33、コンデンサ34、スイッチ35、36、37から構成されている。
アナログ/ディジタル変換部4から出力される3ビットのディジタル信号はそれぞれ、スイッチ35、36、37を介してトランジスタ31のゲートに入力されるように接続されている。スイッチ35にはディジタル信号AD2が入力され、スイッチ36にはディジタル信号AD1が入力され、スイッチ37にはディジタル信号AD0が入力される。
トランジスタ31のドレイン(D)には電源(VDD)が接続されている。トランジスタ31のソース(S)には抵抗33とコンデンサ34の一方が接続されている。抵抗33とコンデンサ34は並列に接続され、抵抗33とコンデンサ34の他方の端子はグランド(GND)に接続されている。また、トランジスタ31のソース(S)はコンパレータ32の+端子に接続されている。本例では所定の時間(T)を算出するためにこの抵抗33とコンデンサ34を用いているが、限定するものではなく例えばカウンタなどを用いてもかまわない。
コンパレータ32の−端子には、閾値としてリファレンス電圧(REF)が供給され、コンパレータ32の+端子に入力される入力値と比較した比較結果を制御部6に転送する。コンパレータ32は+端子から入力される信号が閾値を越えている間「High」を出力する。
スイッチ35、36、37は、制御部6から出力される選択信号(AD_SEL[2:0])により切り替えられる。
図4に制御部6の動作と各信号のタイミングをタイムチャートを用いて説明する。
図4に制御部6の動作と各信号のタイミングをタイムチャートを用いて説明する。
制御部6は論理回路により構成され、ディジタル信号(AD[2:0])と計測部5の計測結果(AD_TIME)に基づいて、切替信号(SELB、SELM、SELS)と選択信号(AD_SEL[2:0])を出力する。
図4に示すタイムチャートは、縦軸に電圧レベルが示され、横軸に時間が示されている。縦軸の各(1)〜(11)には、(1)Vout、(2)PE(電源のオン/オフ)、(3)AD0、(4)AD1、(5)AD2、(6)SELB、(7)SELM、(8)SELS、(9)AD_SEL1、(10)AD_SEL0、(11)AD_TIMEの信号レベルが示されている。
タイミングT1では、電源がオンになり(2)PEが立ち上がる、その後(1)Voutが出力される。発振開始段階では、図1に示した発振部2の(6)SELBが「High」に設定され、図1に示した発振部2のOSCBとOSCSだけが選択されている。
タイミングT2では、Voutは時間とともに発振出力が大きくなり、アナログ/ディジタル変換部4に予め設定されているレベルになると(3)AD0が「High」になる。さらに、Voutの振幅が大きくなると、タイミングT3では(4)AD1が「High」になる。
タイミングT4では、発振信号(Vout)の振幅がある上限値に達すると、(5)AD2が「High」になる。ここで、AD0は下位ビットであり、AD2は上位ビットである。(3)AD0、(4)AD1、(5)AD2が「High」になると、計測部5(τ)が所定の時間T(図3では抵抗33とコンデンサ34の定数により決まる時間)を計測する。
タイミングT5では、T時間後(11)AD_TIMEが「High」になる。(11)AD_TIMEが「High」になると、(7)SELMを「High」となり、OSCMを起動させる。
タイミングT6では、SELBを「Low」にしてOSCBをダウンさせる。また、(5)AD2が「Low」になり、新たに計測部5(τ)が所定の時間Tを計測する。
(9)AD_SEL1は「High」になり、スイッチ36をオンにする。期間T5〜T6では、(6)SELBと(7)SELMを「High」にしておくことにより発振状態を連続させる。
(9)AD_SEL1は「High」になり、スイッチ36をオンにする。期間T5〜T6では、(6)SELBと(7)SELMを「High」にしておくことにより発振状態を連続させる。
タイミングT7では、T時間後(11)AD_TIMEが「High」になる。
タイミングT8では、SELMを「Low」にしてOSCMをダウンさせる。また、(4)AD1が「Low」になる。
タイミングT8では、SELMを「Low」にしてOSCMをダウンさせる。また、(4)AD1が「Low」になる。
(10)AD_SEL0は「High」になり、スイッチ37をオンにする。期間T7〜T8では、(7)SELMと(8)SELSを「High」にしておくことにより発振状態を連続させる。
このように遷移をさせ、初期状態では、発振余裕度を最大にして、発振停止が生じないようにし、安定となるに従い、発振余裕度を小さくして、高調波も減少させていき、システムとしての受信感度の向上させる。
(実施例2)
図5に制御部6の動作と各信号のタイミングをタイムチャートを用いて説明する。
(実施例2)
図5に制御部6の動作と各信号のタイミングをタイムチャートを用いて説明する。
図5に示すように、SELはSEKLBから順次SELMまで段階的にオフしてもよい。
制御部6は論理回路により構成され、ディジタル信号(AD[2:0])と計測部5の計測結果(AD_TIME)に基づいて、切替信号(SELB、SELM、SELS)と選択信号(AD_SEL[2:0])を出力する。
制御部6は論理回路により構成され、ディジタル信号(AD[2:0])と計測部5の計測結果(AD_TIME)に基づいて、切替信号(SELB、SELM、SELS)と選択信号(AD_SEL[2:0])を出力する。
図5に示すタイムチャートは、縦軸に電圧レベルが示され、横軸に時間が示されている。縦軸の各(1)〜(11)には、(1)Vout、(2)PE(電源のオン/オフ)、(3)AD0、(4)AD1、(5)AD2、(6)SELB、(7)SELM、(8)SELS、(9)AD_SEL1、(10)AD_SEL0、(11)AD_TIMEの信号レベルが示されている。
タイミングT1では、電源がオンになり(2)PEが立ち上がる、その後(1)Voutが出力される。発振開始段階では、図1に示した発振部2の(6)SELBからSELSが「High」に設定され、図1に示した発振部2のOSCB、OSCM、OSCSが選択されている。
タイミングT2では、OSCBは時間とともに発振出力が大きくなり、アナログ/ディジタル変換部4に予め設定されているレベルになると(3)AD0が「High」になる。さらに、OSCBの振幅が大きくなると、タイミングT3で(4)AD1が「High」になる。
タイミングT4では、発振信号(Vout)の振幅がある上限値に達すると、(5)AD2が「High」になる。(3)AD0、(4)AD1、(5)AD2が「High」になると、計測部5(τ)が所定の時間T(図3では抵抗33とコンデンサ34の定数により決まる時間)を計測する。
タイミングT5では、T時間後(11)AD_TIMEが「High」になる。
タイミングT6では、SELBを「Low」にしてOSCBをダウンさせる。また、(5)AD2が「Low」になり、新たに計測部5(τ)が所定の時間Tを計測する。
タイミングT6では、SELBを「Low」にしてOSCBをダウンさせる。また、(5)AD2が「Low」になり、新たに計測部5(τ)が所定の時間Tを計測する。
(9)AD_SEL1は「High」になり、スイッチ36をオンにする。
タイミングT7では、T時間後(5)AD_TIMEが「High」になる。
タイミングT8では、SELMを「Low」にしてOSCMをダウンさせる。また、(4)AD1が「Low」になる。
タイミングT7では、T時間後(5)AD_TIMEが「High」になる。
タイミングT8では、SELMを「Low」にしてOSCMをダウンさせる。また、(4)AD1が「Low」になる。
(10)AD_SEL0は「High」になり、スイッチ37をオンにする。
このように遷移をさせ、初期状態では、発振余裕度を最大にして、発振停止が生じないようにし、安定となるに従い、発振余裕度を小さくして、高調波も減少させていき、システムとしての受信感度の向上させる。
このように遷移をさせ、初期状態では、発振余裕度を最大にして、発振停止が生じないようにし、安定となるに従い、発振余裕度を小さくして、高調波も減少させていき、システムとしての受信感度の向上させる。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
1 水晶発振器、
2 発振部(OSC)、
3 ピーク検出部(PDET)、
4 アナログ/ディジタル変換部(ADC)、
5 計測部(τ)、
6 制御部(CNTR)、
21 水晶振動子、
22、23、34 コンデンサ、
24、33 抵抗、
25、26、27、28、215、216、217、218、219、220 インバータ、
209、210、211、212、213、214 スイッチ、
32 コンパレータ、
35、36、37 スイッチ
2 発振部(OSC)、
3 ピーク検出部(PDET)、
4 アナログ/ディジタル変換部(ADC)、
5 計測部(τ)、
6 制御部(CNTR)、
21 水晶振動子、
22、23、34 コンデンサ、
24、33 抵抗、
25、26、27、28、215、216、217、218、219、220 インバータ、
209、210、211、212、213、214 スイッチ、
32 コンパレータ、
35、36、37 スイッチ
Claims (5)
- 振動子により発振信号を出力する発振器であって、
前記振動子を備え、発振余裕度の異なる複数の発振回路を備えた発振部と、
前記発振部の出力電圧のピークを検出するピーク検出部と、
前記ピーク検出部の検出したピーク電圧をアナログ信号からディジタル信号に変換するアナログ/ディジタル変換部と、
前記ディジタル信号に基づいて所定の時間を計測する計測部と、
前記ディジタル信号と前記計測部の出力に基づいて前記発振部の出力の切り替えを制御する制御部と、
を備えることを特徴とする発振器。 - 前記発振部は、
発振余裕度の異なる複数のインバータを前記振動子と並列に接続し、前記インバータごとに電源供給を前記切替信号により制御し、前記発振部の出力信号を切り替えることを特徴とする請求項1に記載の発振器。 - 前記制御部は、
前記発振部の出力切替えを制御する切替え信号と、
前記計測部を制御する制御信号と、
を出力することを特徴とする請求項1に記載の発振器。 - 前記計測部は、
前記制御部から前記ディジタル信号の各ビットの入力制御をし、入力制御された前記ディジタル信号に基づいて所定の時間を計測することを特徴とする請求項2に記載の発振器。 - 前記発振器に用いる振動子は水晶振動子であることを特徴とする請求項1〜3のいずれかに記載の発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007327384A JP2009152747A (ja) | 2007-12-19 | 2007-12-19 | 発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007327384A JP2009152747A (ja) | 2007-12-19 | 2007-12-19 | 発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009152747A true JP2009152747A (ja) | 2009-07-09 |
Family
ID=40921391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007327384A Pending JP2009152747A (ja) | 2007-12-19 | 2007-12-19 | 発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009152747A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9197227B2 (en) | 2013-07-23 | 2015-11-24 | Renesas Electronics Corporation | Semiconductor device |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55105407A (en) * | 1979-01-11 | 1980-08-13 | Nec Corp | Oscillation circuit |
JPS62109406A (ja) * | 1985-11-07 | 1987-05-20 | Nec Corp | 発振回路 |
JPH02179104A (ja) * | 1988-12-29 | 1990-07-12 | Nec Corp | Cmos水晶発振回路 |
JPH0376404A (ja) * | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置 |
JPH04117707A (ja) * | 1990-09-06 | 1992-04-17 | Seiko Epson Corp | 半導体装置 |
JPH07154144A (ja) * | 1993-11-30 | 1995-06-16 | Sanyo Electric Co Ltd | 発振回路 |
JPH08242120A (ja) * | 1995-03-01 | 1996-09-17 | Mitsubishi Electric Corp | 発振回路 |
JPH09289416A (ja) * | 1996-04-23 | 1997-11-04 | Nec Shizuoka Ltd | 水晶発振回路 |
JPH10200335A (ja) * | 1997-01-16 | 1998-07-31 | Nec Yamagata Ltd | 発振回路 |
JPH1117451A (ja) * | 1997-06-19 | 1999-01-22 | Nec Corp | 発振回路 |
JP2003283248A (ja) * | 2002-03-22 | 2003-10-03 | Toshiba Corp | 半導体集積回路 |
-
2007
- 2007-12-19 JP JP2007327384A patent/JP2009152747A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55105407A (en) * | 1979-01-11 | 1980-08-13 | Nec Corp | Oscillation circuit |
JPS62109406A (ja) * | 1985-11-07 | 1987-05-20 | Nec Corp | 発振回路 |
JPH02179104A (ja) * | 1988-12-29 | 1990-07-12 | Nec Corp | Cmos水晶発振回路 |
JPH0376404A (ja) * | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置 |
JPH04117707A (ja) * | 1990-09-06 | 1992-04-17 | Seiko Epson Corp | 半導体装置 |
JPH07154144A (ja) * | 1993-11-30 | 1995-06-16 | Sanyo Electric Co Ltd | 発振回路 |
JPH08242120A (ja) * | 1995-03-01 | 1996-09-17 | Mitsubishi Electric Corp | 発振回路 |
JPH09289416A (ja) * | 1996-04-23 | 1997-11-04 | Nec Shizuoka Ltd | 水晶発振回路 |
JPH10200335A (ja) * | 1997-01-16 | 1998-07-31 | Nec Yamagata Ltd | 発振回路 |
JPH1117451A (ja) * | 1997-06-19 | 1999-01-22 | Nec Corp | 発振回路 |
JP2003283248A (ja) * | 2002-03-22 | 2003-10-03 | Toshiba Corp | 半導体集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9197227B2 (en) | 2013-07-23 | 2015-11-24 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10594303B2 (en) | Temperature sensor circuit and semiconductor device including the same | |
US9714966B2 (en) | Circuit aging sensor | |
US8525603B2 (en) | Oscillating signal generating device and related method | |
US8967856B2 (en) | Semiconductor temperature sensors | |
US8456434B2 (en) | Touch sensor and operating method thereof | |
US7630218B2 (en) | Voltage converter capable of correctly enabling secondary converting module coupled to output port of voltage converter by utilizing slope indication signal having different pulse amplitudes representative of different slope values | |
JP2011114977A (ja) | スイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法 | |
JP2006101663A (ja) | スイッチングレギュレータ | |
EP3479471A1 (en) | Integrated circuit crystal oscillator having digital automatic gain control comprising oscillation detection and amplitude control loops | |
KR101861370B1 (ko) | 온도 검지 장치 | |
US20190068209A1 (en) | Analog-to-digital converter, electronic device, and method of controlling analog-to-digital converter | |
JP2009152747A (ja) | 発振器 | |
JP2007059625A (ja) | 半導体装置 | |
US7764119B2 (en) | Voltage control circuit | |
WO2017000571A1 (zh) | 晶体振荡器电路及其输出信号幅度的控制方法 | |
JP5140944B2 (ja) | 発振回路およびその制御方法 | |
US8896390B2 (en) | Circuit of inductance/capacitance (LC) voltage-control oscillator | |
WO2011040592A1 (ja) | 周波数判定装置、電圧比較回路および周波数測定装置 | |
JP2017017719A (ja) | 検出装置 | |
KR101128613B1 (ko) | 빠른 안정 상태를 갖는 크리스털 오실레이터 및 이의 캘리브레이션 방법 | |
CN108092625B (zh) | 一种信号幅度的校准方法及装置 | |
JP5800126B2 (ja) | パルス発生回路、集積回路装置、検出装置 | |
US10656032B2 (en) | Temperature sensor in an integrated circuit and method of calibrating the temperature sensor | |
EP3056871B1 (en) | Detection apparatus | |
US20240137197A1 (en) | Push-start crystal oscillator, associated electronic device and push-start method for performing start-up procedure of crystal oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121002 |