CN1212501A - 运算放大器 - Google Patents

Abstract

一种带有输入和输出级的运算放大器,包括:用于检测上述输入级的同相输入信号端和反相输入信号端之间电压差的检测装置;以及用于响应检测装置产生的输出信号,改变用于偏置输出级缓冲器电流的电流改变装置。检测装置由组成差动放大结构的两个晶体管构成。它们的各基极经同相输入信号端及反相输入信号端各施加相应输入信号;其中一个电流密勒电路驱动输出级的一个辅助SEPP型晶体管;另一个电流密勒电路驱动输出级的另一个辅助SEPP型晶体管。

Description

运算放大器

本发明一般涉及例如用于驱动具有高输入容量的电路，如模数转换器(简称＇A/D＇)或者用于快速驱动具有低输入阻抗的电路的高速低功耗的运算放大器，具体涉及那些有效用于常规运算放大器中要求非常低功耗的运算场合。

低功耗，高运算速度和元件小型化的发展趋势已经加速，以便适应当前对设备薄及小型化和技术进步的要求。在作为一类运算电路的运算放大器中，通过低供电电压，不平衡供电及高密集成的办法已达到了低功耗和特别高的运算速度。

示于图6和图7中的结构是迄今所知的常规运算放大器的输出级。图6和图7的框图特别详细示出运算放大器输出级的组成。图6示出一个由双极晶体管组成的电路，而图7示出由金属氧化物半导体(称为“MOS”)晶体管组成的电路。在图6和图7中，数字1表示除用于高驱动能力输出级以外的运算放大器电路。数字5表示正常输入信号端，6表示反相输入信号端。由运算放大器1产生的输出信号送到输出级的缓冲器，在那里将信号转换为阻抗，加到输出信号端7上。在任何一种情况下，发射极输出器结构或电源输出器连接都由恒电流电路100或101加偏压，以保持无功电流恒定。上述输出级的结构要求末级晶体管Q6、Q12、M6及M12分配大尺寸晶体管，以驱动连接到输出端7上的重负荷。

但是，由于上述常规例子要求用恒定电流驱动具有芯片尺寸的大型晶体管的基极或栅极，因此，必须增加恒定电流值以提高驱动速度。相应地一直存在一个问题，即增加耗散电流妨碍降低功率消耗。

本发明用于解决上述问题。本发明的一个目的是提供一种能够高速驱动重负荷的低能耗运算放大器。

根据本发明的第一技术，包括：

用于检测同相输入信号端和反相输入信号端之间电压差的检测装置，以及

用于根据由上述检测装置产生的输出信号，改变加偏压到输出级缓冲器的电流的改变电流装置。

根据本发明的第二技术是第一技术，其中：

前面所述用于检测电压差的检测装置是由一个差动放大器构成。

根据本发明的第三技术是第二技术，其中：

在差动放大器中提供一个用于降低电导gm的装置，它做为用于检测电压差的检测装置。

根据本发明的第四技术是第一技术，其中：

包括一个双极晶体管做为一个组成部分。

根据本发明的第五技术是第一技术，其中：

包括一个MOS晶体管做为一个组成部分。

此外，根据本发明的第六技术提供一个运算放大器，包括：

一个具有差动放大装置的输入级，及

一个由恒定电流供给装置产生一定的驱动功率的输出级；包括：

用于检测在前述输入级的同相输入信号端和反相输入信号端之间的电压差的检测装置。

响应从检测装置产生的输出信号，用于改变从上述恒定电流供给装置提供的恒定电流的改变电流装置。

根据本发明的第七技术是第六技术，其中：

从上述差动放大装置产生的输出信号驱动上述输出级做为单端输出信号；

上述检测装置是组成差动电路的两个晶体管构成的，其中基极上经过同相输入信号端和反相输入信号端提供有各有关输入信号；

上述两个晶体管中的每一个承受每个电流密勒(Miller)电路做为其负载；

上述电流密勒电路中的一个驱动上述输出级的一个晶体管，该输出级做为辅助单端推一挽(称为“SEPP”)电路；并且

上述电流密勒电路中的另一个，通过另外一个电流密勒电路，驱动组成辅助SEPP型电路的上述输出级的另一个晶体管。

根据本发明的第八技术是第七技术，其中：

组成差动放大结构的上述两个晶体管的发射极经短路线相互连接；并且

上述发射极还进一步通过恒定电流电路连接到一个参考电位点上。

根据本发明的第九技术是第七技术，其中：

上述组成差动放大结构的两个晶体管的每个发射极通过每个电阻连接到一个恒定的电流源，该电流源进一步连接到一个参考电位点上。

根据本发明的第十技术是第七技术，其中：

上述组成差动放大结构的两个晶体管的每个发射极经过每个恒定电流电路连接到一个参考电位点上；并且

上述发射极通过电阻进一步互相连接。

根据本发明的第十一技术是第六技术，其中：

由上述差动放大装置产生的输出信号作为一单端输出信号驱动上述输出级；

上述检测装置由组成差动电路的两个晶体管构成，差动电路的栅极通过同相输入信号端和反相输入信号端提供有各有关输入信号；

上述两个晶体管中的每一个都承受每个电流密勒电路做为其负载；

上述电流密勒电路之一驱动组成辅助SEPP电路的上述输出级的一个晶体管；并且

另一个上述电流密勒电路通过另外一个电流密勒电路驱动组成辅助SEPP型电路的上述输出级的另一个晶体管。

根据本发明的第十二技术是第十一技术，其中：

上述组成差动放大结构的两个晶体管的源极由短路线相互连接；

并且进一步通过一个恒定电流电路连接到一个参考电位点。

根据本发明的第十三技术是第十一技术，其中：

上述组成差动放大结构的两个晶体管的每个源极通过每个电阻连接到一个恒定电流源，该恒定电流源进一步连接到一个参考电位点上。

根据本发明的第十四技术是第十一技术，其中：

上述组成差动放大结构的两个晶体管的每个源极通过每个恒定电流电路连接到一个参考电位点上；并且

上述源极进一步通过电阻相互连接。

图1为根据本发明的实施例1中运算放大器组成部分的框图；

图2电路图示出电压差检测装置2和包括图1中主要由双极部件形成的偏置电流改变装置的输出级缓冲器3中主要部分的结构；

图3为示出电压差检测装置2和包括图1中主要由单极部件形成的偏置电流改变装置的输出级缓冲器3中主要部分的另一个电路图；

图4示出根据本发明的实施例2中运算放大器组成部分的图，并且也是另一个示出电压差检测装置2及包括图1中偏置电流改变装置的输出级缓冲3中主要部分的又一个电路图；

图5为另一个示出根据本发明实施例3中运算放大器组成部分的图，并且同时也是示出在电压差检测装置2及包括示于图1的偏流改变装置的输出级缓冲器3中组成部件的另外一个电路图；

图6(现有技术)是示出常规运算放大器的组成部分的框图；并且

图7(现有技术)是另外一个示出另一种常规运行放大器的组成的框图。

以下参考图1至图5叙述根据本发明的最佳实施例。也将参考最佳实施例来叙述在实现本发明时的最佳模式。

实施例1

图1为示出根据本发明的实施例中运算放大器的组成部分的框图。

在图1中，数字1表示除其输出级以外的运算放大器，数字5表示一个同相(非反相)输入信号端，而6表示反相输入信号端。从运算放大器1产生的输出信号施加到包括偏置电流改变装置的输出级缓冲器3，在其中转换成阻抗，进一步加到输出信号端7。数字符号2表示用于检测在同相输入信号端5与反相输入信号端6之间电压差检测装置。检测到的电压差加到输出级缓冲器3，用作控制信号以改变输出级缓冲器的偏置电流。

在上述结构中，当施加到同相输入信号端5上的输入信号电压高于施加到反相输入信号端6上的反相输入信号电压时，输出级缓冲器3的偏置电流被改变，以加强半导体器件的驱动能力，该半导体器件提高输出信号端7的输出电压。相反的情况，当同相输入信号端电压低于反相输入信号电压时，输出级缓冲器3的偏置电流也被改变，以增加另一个器件的吸收能力，该装置降低输出信号端7的输出电压。

图2和图3是表示电压差检测装置2和包括偏置电流改变装置的输出级缓冲器3的主要结构的电路图，这两部分示于图1中虚线封闭部分4。这里与图1相同的组成部分都标有与图1中相同部分相同的数字。图2所示电路是由双极晶体管构成的，而图3所示电路是由MOS晶体管构成的。

在图2中，数字10表示差动放大晶体管Q1和Q2的恒定电流源，从Q1到Q6为npn型晶体管，从Q7到Q12为pnp型晶体管。电压差检测装置由差动放大器组成，其中晶体管Q1的基极连接到同相输入信号端5，而晶体管Q2的另一个基极连接到反相输入信号端6，而各相应输出信号是由晶体管Q1和Q2的相应集电极产生的。如果流过恒定电流源10的电流用I0表示，晶体管Q1的集电极电流为I1，晶体管Q2的集电极电流为I2，同相输入信号电压Vp和反相输入信号电压Vn之间的电压差V由下述公式表示：

I1=I0/{1+exp[-q(Vp-Vn)/kT]}          (1)

I2=I0/{1+exp[q(Vp-Vn)/kT]}           (2)

式中，q为电子充电电荷，k为Boltzmann常数，T为绝对温度。

输出电流I1和I2分别加在由pnp型晶体管Q7和Q10及Q8和Q9组成的电流密勒电路，Q7、Q10、Q8和Q9又分别连到偏置电流改变装置的输入端。从晶体管Q10产生的输出电流直接做为组成发射极输出器结构的晶体管Q11的偏置电流。由晶体管Q9产生的另一个输出电流供到由npn型晶体管Q3和Q4组成的第三个电流密勒电路，进一步作为组成另一个发射极输出器结构的晶体管Q5的偏置电流。从分别运行在发射极输出器中的晶体管Q11和Q5产生的输出信号最后分别施加到位于放大器末级的晶体管Q6和Q12的基极。此处，晶体管Q6和Q12为组成发射极输出器结构的辅助SEPP型功率晶体管，通常选用模制尺寸的大型晶体管。

另一方面，由运算放大器1产生的输出信号施加到输出级缓冲器的输入信号端8，以直接输送到晶体管Q5和Q11的基极。

当Vp大于那里的输入信号Vn时，输出级缓冲器的输入信号端8的电位升高。然后，由发射极输出器结构的晶体管Q5和Q11产生的输出功率增加，以提高晶体管Q6和Q12的基极电位，这将反过来提高输出信号端7的电位。如果突然发生输入信号的电位变化，由于功率晶体管基极的层所伴有的寄生电容的原因，晶体管Q6和Q12的基极电位不能跟随变化。在此期间，晶体管Q5的发射极-基极接合处有足够的电位，将产生足够的发射电流去驱动晶体管Q12的基极，以使基极电位快速升高。但是，晶体管Q6的基极电位仅以寄生在基极层的电容的充电速度提高，由于晶体管Q11被关断，这个充电是通过晶体管Q10的恒定电流进行的。为了加快充电速度，通常要求一直增大恒定流过晶体管Q10的电流，这将相应要求显著提高消耗的电流。但是该电流仅当输入信号变化的暂短时刻需要，而当输入信号保持恒定状态时，该电流是不需要的。

据此，本实施例的组成是使只有Vp暂时高于输入信号中的Vn时，电流I1才会大于电流I2，以增加供到晶体管Q10的恒定电流，该晶体管Q10与晶体管Q7一起组成电流密勒电路，因此使晶体管Q11的偏置电流增加。偏置电流进一步驱动晶体管Q6的基极。相应地，与一直增大用于偏置电流的恒定电流的办法相比，根据本实施例的组成，能使高速度驱动，而不增加耗散电流。

而后，当输入信号中Vp小于Vn时，输出级缓冲器的输入信号端8的电位降低。然后，分别组成发射极输出器结构的晶体管Q5和Q11产生的输出功率减少，以降低晶体管Q6和Q12的基极电位，这就进一步降低输出信号端7的电位。但是，如果输入信号的电位突然变化，由于晶体管Q6和Q12的基极层中伴随的寄生电容的原因，那些晶体管的基极电位不能跟随着变化，在此期间，足够的正向偏压施加在晶体管Q11的基极-发射极的接合处，它可以吸收在晶体管Q6的基极层中的载流子，以将基极电位突然降低，同时，由于晶体管Q5是关断的，晶体管Q12的基极电位只能以恒定电流流过晶体管Q4放电的速度而降低。为了加快降低速度，通常要求一直加强流过晶体管Q4的恒定电流，这样就会相应明显增加耗散电流。这个电流只有当输入信号变化时才暂时需要，而当输入信号停留在恒定状态时就不需要。

因而，在本实施例中选定只有当在输入信号电位中Vp小于Vn时，I2才高于I1，以增加供给与晶体管Q8共同组成电流密勒结构的晶体管Q9的恒定电流，这样便增加流过组成另一个电流密勒电路的晶体管Q3和Q4的恒定电流，从而增加施加到晶体管Q5的偏置电流。此外，这个偏置电流吸收在晶体管Q12的基极层中的电载流子。其结果是与一直要增大用做为偏置电流的恒定流过的电流的办法相比，可以在不增加耗散电流的情况下，能达到高速吸收。

尽管在图2中叙述的作为电压差检测装置的差动放大器是由npn型晶体管组成的，但是不言而喻，用pnp型晶体管也能构成类似的结构。

下面在图3中，从M1到M6的字母和数字的符号表示nMOS晶体管，而从M7到M12表示pMOS晶体管。电压差检测装置2由差动放大器组成，差动放大器的输出信号是晶体管M1和M2的漏极电流，同时同相输入信号端是晶体管M1的栅极，而反相输入信号端是晶体管M2的栅极。由连接到nMOS晶体管MI和M2的恒定电流源供给的电流用I0表示，M1的漏极电流用I3表示，M2的漏极电流用I4表示，输出电流由下述公式定义，它们是同相输入电位Vp和反相输入电位Vn之间的压差Vp-Vn的函数：

I3={I0+[I0²-(I0-k(Vp-Vn)²)²]^1/2}^*1/2        (3)

I4={I0-[I0²-(I0-k(Vp-Vn)²)²]^1/2}^*1/2        (4)

式中k由(u^*cox/2)^*(W/L)表示，其中u是在MOS晶体管的一个沟道中的载流子迁移率，cox是栅极氧化膜容量，W是沟道宽度，L是沟道长度。

输出电流I3和I4分别施加到分别由晶体管M7和M10及M8和M9组成的电流密勒电路中。晶体管M7和M8分别连接到偏置改变装置的输入信号端。由晶体管M10产生的输出电流直接做为组成电源输出器结构的晶体管M11的偏置电流。由晶体管M9产生的另外一个输出电流通过另外一个由晶体管M3和M4组成的电流镜电路施加，做为组成电源输出器结构的晶体管M5的偏置电流。此外，分别由电源输出器结构产生的输出信号分别施加到末级的晶体管M6和M12的栅极。晶体管M6和M12是辅助SEPP型功率晶体管，通常选用集成电路尺寸大型晶体管，以提供大的驱动容量。

另一方面，由运算放大器1产生的输出信号经过输出级缓冲器的输入信号端8，施加到晶体管M5和M11的栅级。

当输入电位中Vp高于Vn时，输出级缓冲器的输入信号端8的电位升高。然后，组成电源输出器结构的晶体管M5和M11产生的输出电流增大，以提高晶体管M6和M12的栅极电位，这将进而提高输出信号端7的电位。如果输入电位变化很快，由于晶体管M6和M12的栅极伴有的寄生电容的原因，功率晶体管的栅极电位不能跟随其变化。在此期间，足够的电位被施加到晶体管M5的栅极和源极之间，它可以驱动晶体管M12的栅极快速提高栅极电位，同时晶体管M6的栅极电位仅能够以流过晶体管M10的恒定电流对M6的栅极电容充电的速率升高。为了加速晶体管M6的栅极电位的升高速度，通常要求一直提高供到M10的恒定电流，这将进而明显增大耗散电流。这个电流只有当输入信号变化时才暂时需要，而当输入信号停在恒定状态时不需要。

据此，本实施例是这样制定的，只有在输入电位的暂态状态下当Vp高于Vn时，I3才高于I4，以提高经过与晶体管M7一起组成电流密勒电路的晶体管M10的恒定电流，这样进而提高晶体管M11的偏置电流。这个偏置电流驱动晶体管M6的栅极。因而与一直提高用于偏置的恒定电流相比，可以达到高速驱动而不会增加耗散电流。

因此，当输入电位中Vp低于Vn时，输出级缓冲器的输入信号端8的电位降低。然后，组成电源输出器结构的晶体管M5和M11产生的输出电流被降低，这样就降低晶体管M6和M12的栅极电位，从而最终降低输出信号端7的电位。但是，当输入电位快速变化时，由于伴随在那些晶体管的栅极中的寄生电容的原因，功率晶体管M6和M12的栅极电位不能跟随输入电位的这一变化。在此期间，足够的电位施加到晶体管M11的栅极和源极之间，以吸收从晶体管M6的栅极来的充电，它可以快速降低栅极电位，同时，由于晶体管M5被关断，晶体管M12的栅极电位可以仅以恒定电流流过晶体管M4以将栅极电容放电的速率降低。为了加快这个栅极电位下降速度，通常要求一直增加供到晶体管M4的恒定电流，这将使耗散电流明显增大。该电流只有当输入信号变化时才暂时需要，而当输入信号停留在恒定状态时就不需要。

据此，本实施例的情况下，该电路是这样被构成的，即只有当输入电位的暂态条件下Vp小于Vn时，I3才小于I4，这样将增加供给与晶体管M8一起组成电流密勒电路的晶体管M9的恒定电流，以提高供到组成另一电流密勒电路的晶体管M3和M4的恒定电流，进而提高晶体管M5的偏置电流。此外，这个偏置电流吸收位于晶体管M12的栅极处的电子充电电荷，进而与一直增大用于偏置的恒定电流相比，能提供高速吸收充电电荷，而不会增大耗散电流。

尽管在图3中提出，采用nMOS晶体管组成用于电压差检测装置2中的差动放大器的方法，不言而喻，用pMOS晶体管也能达到类似的结构。

实施例2

图4所示为根据本发明的实施例2，并且也用于显示电压差检测装置2及包括偏置改变装置的输出级缓冲器3的电路图，这两部分都示于图1中用虚线封闭的部分4。此处与图1和图2相同的组成部分用与图1和图2中相同的数字和字母标示，省略重复的描述。

在图2中，电压差检测装置2的电导gm定义如下：

gm1=dI1/d(Vp-Vn)          (5)

gm2=dI2/d(Vp-Vn)          (6)

式中，电导gm1和gm2由下述公式定义：

gm1=1/(re1+re2)           (7)

gm2=-1/(re1+re2)          (8)

其中，re1和re2分别为用于差动放大器的晶体管Q1和Q2的发射极层的等值电阻，并且分别定义如下：

re1=kT/qI1                (9)

re2=kT/qI2                (10)

图4与图2的不同点是电阻R1和R2分别串联到晶体管Q1和Q2的各发射极。在图4中，电压差检测装置的电导gm由下式得出

gm1=1/(re1+re2+R1+R2)     (11)

gm2=-1/(re1+re2+R1+R2)    (12)

从而，与图2中的情况相比，此处的电导gm降低了，相对于晶体管的发射极电流的饱和电平而言，这样就扩宽了施加到电压差检测装置2上的允许输入电压差的范围。此外，相对于输入电压差的变化，可以抑制由于输入信号的突然变化造成的输出信号的过调和欠调。

实施例3

图5所示为根据本发明的实施例3，同时也是示出电压差检测装置2及包括偏置改变装置的输出级缓冲器3的主要组成部分的电路图，这两部分示于图1中虚线封闭的部分4。本实施例能够等效于实施例2中的相应的运行。与图2中相同的组成部分，标以与图2中相同的数字和字母，以免去重复叙述。图5中差动晶体管Q1和Q2的发射极之间连有电阻R3，用于电压差检测装置2，同时，各相应恒定电流电路I10和111连接到相应发射极。

图5中电压差检测装置的电导gm由下式表示：

gm1=1/(re1+re2+R3^*1/2)     (11)

gm2=-1/(re1+re2+R3^*1/2)    (12)

因此，与图2的情况相比，电导gm降低类似于实施例2中的情况，这就扩大了施加到电压差检测装置2的输入电压差的允许范围。此外，它使相对输入电压差的变化而言，输出级的偏置电流的变化减缓。可抑制由输入信号的突然变化造成的输出信号的过调和欠调。

如上所述，根据本发明的第一技术响应同相输入信号端和反相输入信号端之间的电压差，朝所希望的方向提高输出级缓冲器的偏置电流，这样相比于恒定电流偏置而言，可以快速运算并抑制耗散电流。

根据本发明的第二技术采用差动放大器做为检测装置，来检测同相输入信号端和反相输入信号端之间的电压差，通过很简单的组成就可以使第一技术实际应用，使达到低功率消耗及高密度集成。

根据本发明的第三技术减小用于检测电压差的差动放大器的电导gm，这样就可以在同相输入信号端和反相输入信号端之间大的电压差范围内改变输出级的偏置电流。此外，使相对于输入电压差的变化而言，输出级的偏置电流的变化缓和，使能相对于输入信号的突然变化，抑制输出信号中的过调和欠调。

根据本发明的第四技术采用双极晶体管做为组成部件，由于它们的较高的驱动能力，使得可进一步加速。

根据本发明的第五技术采用MOS晶体管，与双极晶体管相比较，使得它可具有高输入阻抗并通常能进一步减少功率消耗，例如在演习中减少电池消耗以减少军费开支。

顺便说一说，为实现根据本发明的第十三和第十四技术，在MOS集成电路生产工序中，制造电阻是困难的，但可以将电阻从外部容易地接到集成电路的穴中，以取代在集成电路片的表面，在集成电路的组件中连接。

Claims (14)

1．一种带有输入级和输出级的运算放大器，包括：

用于检测所述输入级的同相输入信号端和反相输入信号端之间的电压差的检测装置；以及

用于响应由所述检测装置产生的输出信号，改变所述输出级的缓冲器的偏置电流的电流改变装置。

2．根据权利要求1的运算放大器，其中，所述检测装置是一个差动放大器。

3．根据权利要求2的运算放大器，其中，作为所述检测装置的差动放大器提供有降低电导gm的装置。

4．根据权利要求1的运算放大器，其中，利用双极晶体管做为其组成部分。

5．根据权利要求1的运算放大器，其中，

利用MOS晶体管做为其组成部分。

6．一种带有具有差动放大装置的输入级及由恒定电流供给装置产生一定的驱动功率的输出级，包括：

用于检测在所述输入级的同相输入信号端和反相输入信号端之间电压差的检测装置；以及

用于响应从所述检测装置产生的输出信号，改变从所述恒定电流供给装置提供的恒定电流的电流改变装置。

7．根据权利要求6的运算放大器，其中：

由所述差动放大装置产生的输出信号，做为单端输出信号，驱动所述的输出级；

所述检测装置由组成差动电路的两个晶体管构成，这些晶体管的基极通过所述同相输入信号端及所述反相输入信号端提供有各输入信号；

所述两个晶体管的每一个都承受每个电流密勒电路做为其负载；

所述其中一个电流密勒电路驱动所述输出级的一个晶体管，该输出级组成为一个辅助SEPP电路，以及

另一个所述电流密勒电路驱动所述输出级的另一个晶体管，该输出级通过另外一个电流密勒电路构成为辅助SEPP电路。

8．根据权利要求7的运算放大器，其中，所述构成差动放大结构的两个晶体管的发射极相互连接短路；

所述发射极进一步通过一个恒定电流电路连接到一个参考电位点。

9．根据权利要求7的运算放大器，其中，

组成所述差动放大结构的所述两个晶体管的每个发射极通过每个电阻连接到一个恒定电流源，该恒定电流源进一步连接到一个参考电位点。

10．根据权利要求7的运算放大器，其中，组成差动放大结构的所述两个晶体管的每个发射极通过每个恒定电流电路连接到一个参考电位点；并且

所述发射极通过一个电阻进一步相互连接在一起。

11．根据权利要求6的运算放大器，其中，

由所述差动放大装置产生的输出信号做为一个单端输出信号驱动所述输出级；

所述检测装置由组成差动电路的两个晶体管构成，其栅极经同相输入信号端和反相输入信号端，被施加各输入信号；

所述两个晶体管中的每一个都承受每个电流密勒电路做为其负载；

所述电流密勒电路之一驱动构成辅助SEPP电路的所述输出级的一个晶体管；并且

上述电流密勒电路的另一个驱动经另一个电流密勒电路构成辅助SEPP型电路的上述输出级的另一个晶体管。

12．根据权利要求11的运算放大器，其中，

组成差动放大结构的所述两个晶体管的源极由短路线相互连接在一起；并且

进一步通过恒定电流电路连接到一个参考电位点。

13．根据权利要求11的运算放大器，其中，

组成差动放大结构的所述两个晶体管的每个源极通过每个电阻连接到一个恒定电流源，该恒定电流源进一步连接到一个参考电位点。

14．根据权利要求11的运算放大器，其中，

组成差动放大结构的所述两个晶体管的每个源极通过每个恒定电流电路连接到一个参考电位点；并且

所述源极通过一个电阻进一步相互连接到一起。

Images