CN1200448C - 分闸式快闪记忆胞的选择闸极的制作方法 - Google Patents
分闸式快闪记忆胞的选择闸极的制作方法 Download PDFInfo
- Publication number
- CN1200448C CN1200448C CN02119730.XA CN02119730A CN1200448C CN 1200448 C CN1200448 C CN 1200448C CN 02119730 A CN02119730 A CN 02119730A CN 1200448 C CN1200448 C CN 1200448C
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- compound crystal
- crystal silicon
- ditches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000013078 crystal Substances 0.000 claims abstract description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 73
- 150000001875 compounds Chemical class 0.000 claims abstract description 73
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 73
- 239000010703 silicon Substances 0.000 claims abstract description 72
- 239000000463 material Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 64
- 239000000725 suspension Substances 0.000 claims description 59
- 238000003973 irrigation Methods 0.000 claims description 44
- 230000002262 irrigation Effects 0.000 claims description 44
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 230000003647 oxidation Effects 0.000 claims description 26
- 238000007254 oxidation reaction Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 3
- 239000002784 hot electron Substances 0.000 abstract description 9
- 230000000694 effects Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- QLOAVXSYZAJECW-UHFFFAOYSA-N methane;molecular fluorine Chemical compound C.FF QLOAVXSYZAJECW-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种分闸式快闪记忆胞的选择闸极的制作方法，是于半导体基材的沟渠侧壁形成选择闸极，以缩小选择闸极的横向尺寸并保持信道长度；该选择闸极的制作方法至少包含形成一沟渠于悬浮闸极结构一侧的半导体基材中；形成一间复晶硅介电层于该悬浮闸极结构及该沟渠的侧壁上；及形成一复晶硅间隙壁于该间复晶硅介电层侧壁以作为选择闸极；此种分闸式快闪记忆胞是可产生弹道热电子，改善资料写入效率及降低写入电压。
Description
技术领域
本发明是有关于一种半导体组件及制程，特别是有关于一种分闸式(Split-gate)快闪记忆胞的选择闸极的制作方法。
背景技术
典型地，计算机中的资料储存媒体大致可分为挥发性(Volatile)内存及非挥发性(Nonvolatile)内存两类。挥发性内存包含有动态随机存取内存(DRAM)及静态随机存取内存(SRAM)，其所存入的资料会因电源中断而消失，故主要应用于暂时性的资料存取，而非挥发性内存在电源关闭之后，仍然可维持所储存的资料，因而可应用于各种不同场合的资料储存。非挥发性内存依资料存取方式又可区分为：罩幕只读存储器(MaskROM)、可抹除只读存储器(EPROM)、电子可抹除只读存储器(EEPROM)及闪存(Flash EEPROM)等。
自从256K的闪存在1987年展露头角以来，闪存已经逐渐成为非挥发性内存的发展主流。闪存为结合EPROM与EEPROM的优点所发展出来的高度密内存，具有非挥发性、可重复读写、高密度及耐久性等优越特色，十分适合应用于便携式计算机及电信工业，甚有学者预言闪存将成为带动下一阶段半导体革命的主角，可见闪存在半导体工业中占举足轻重的地位。
典型地，闪存依结构方式可区别为分闸式(Split-gate)闪存与叠闸式(Stack-gate)闪存两种，其中分闸式闪存的资料抹除的速度较叠闸式闪存快，故为现今半导体业界重用。一般分闸式快闪记忆胞结构包含一由闸极氧化层/复晶硅层/氧化层组成的悬浮闸极结构、一控制闸极/选择闸极及一形成于该悬浮闸极结构与控制闸极/选择闸极之间的间复晶硅介电层，由于该悬浮闸极结构的复晶硅层没有与任何电极电性相连，故称为悬浮闸极。闪存的资料抹除及写入动作可借由在控制闸极、源极、汲极及基材施加不同的电压组合，而将电子注入或移出悬浮闸极。为了使分闸式闪存操作，选择闸极必需至少覆盖汲极区(或源极区)与悬浮闸极之间的距离，即由汲极区或源极区至悬浮闸极之间必需保持适当的距离以作为电子信道。若信道长度太短时，易发生短信道效应(ShortChannel Effects)，而信道长度太长时，则会使写入效率变差。
随着半导体积集度(Integration)与日益增，组件尺寸已因应趋势缩小至次微米或是深次微米(＜.35μm)范围。由于闪存需要有适当的信道长度，致使制作微缩尺寸的分闸式闪存有其困难度，因此需要发展一种新的具微缩尺寸且可保持信道长度的分闸式闪存结构，以解决上述问题。
发明内容
鉴于上述习知闪存中的源极/汲极与悬浮闸极之间需保持适当的信道长度，致使闪存结构的尺寸缩小不易等问题，本发明是提出一种分闸式快闪记忆胞的选择闸极的制作方法，于半导体基材的沟渠侧壁形成选择闸极，以缩小选择闸极的横向尺寸及保持信道长度。
本发明的主要目的之一为提供一种分闸式快闪记忆胞的选择闸极的制作方法，是应用于一半导体基材上，该半导体基材上已形成至少一具有闸极氧化层/复晶硅层/第一氧化层的悬浮闸极结构及一源极区，该方法至少包含下列步骤：形成一沟渠于该悬浮闸极结构的一侧的该半导体基材中，该沟渠是位于该源极区的相对侧；形成一间复晶硅介电层于该悬浮闸极结构及该沟渠的侧壁上；形成一复晶硅间隙壁于该间复晶硅介电层侧壁上以作为选择闸极；及形成一汲极区于该沟渠相邻该悬浮闸极结构的半导体基材中。
本发明的另一目的为提供一种分闸式快闪记忆胞的制作方法，该方法至少包含下列步骤：形成一闸极氧化层于一半导体基材上；形成一复晶硅层于该闸极氧化层上；形成一氮化硅层于该复晶硅层上；形成一沟渠于该氮化硅层中并暴露出该复晶硅层的部分上表面，以定义一悬浮闸极区；形成一第一氧化层于该沟渠中；形成一共源极插塞于两相邻的该悬浮闸极区之间；进行蚀刻制程以移除该氮化硅层及未被该第一氧化层覆盖的该复晶硅层及该闸极氧化层，以形成一悬浮闸极结构；形成一基材沟渠于该悬浮闸极结构一侧的半导体基材中，该基材沟渠是位于该共源极插塞的相对侧；形成一间复晶硅介电层于该悬浮闸极结构及该基材沟渠的侧壁；形成一复晶硅间隙壁于该间复晶硅介电层侧壁以作为选择闸极；及形成一汲极区于该基材沟渠相邻该悬浮闸极结构的半导体基材中。
本发明的再一目的为提供一种分闸式快闪记忆胞结构，该结构至少包含有：一悬浮闸极结构，形成于一半导体基材上，该悬浮闸极结构具有由下至上依序堆栈的一闸极氧化层、一复晶硅层及一第一氧化层，该悬浮闸极结构的一侧的该半导体基材中具有一沟渠；一间复晶硅介电层，形成于该悬浮闸极结构及该沟渠的侧壁上；一复晶硅间隙壁，形成于该间复晶硅介电层的侧壁上以作为选择闸极；一汲极，形成于该沟渠的半导体基材中，该汲极区是与该选择闸极相邻；及一源极，形成于相对于该沟渠的半导体基材中。
利用本发明的方法所形成的分闸式快闪记忆胞结构，不仅可有效地缩减选择闸极的横向尺寸并保持信道长度，而且可产生弹道热电子沿着半导体基材沟渠侧壁的选择闸极信道冲注至悬浮闸极，可增进资料写入效率及降低写入电压，达到深次微米制程的分闸式快闪记忆胞的高存取速度及低功率损耗的需求。
附图说明
图1至图6为本发明的分闸式快闪记忆胞的制程剖面示意图；
图7为一根据本发明的分闸式快闪记忆胞数组布局的局部平面图。
图号说明：
10 基材
20 闸极氧化层
30 复晶硅层/悬浮闸极
40 氮化硅层
50 第一氧化层
60 光阻层
70 间隙壁
80 共源极插塞
90 第二氧化层
100 基材沟渠
110 间复晶硅介电层
120 复晶硅间隙壁/选择闸极
200 隔离区
具体实施方式
本发明是揭露一种分闸式快闪记忆胞结构及其制作方法，其中该分闸式快闪记忆胞的选择闸极是形成于半导体基材沟渠的侧壁上，利用基材沟渠侧壁作为选择闸极信道，可保持信道长度并缩小选择闸极的横向尺寸，且此种信道结构可产生弹道热电子，增进资料写入效率及降低写入电压。
首先请参照图1，其是根据本发明的方法制作一分闸式快闪记忆胞的初始结构。如图1所示，记忆胞1包含有一半导体基材10、一闸极氧化层20、一复晶硅层30及一氮化硅层40。较佳地，基材10可使用结晶方向为<100>的单晶半导体材料，而闸极氧化层20可以利用温度在800～1000℃之间的高温热氧化法于基材10上形成厚度约为50～150埃的氧化层，亦可利用传统的化学气相沉积法形成该闸极氧化层20。复晶硅层30可使用低压化学气相沉积法(LPCVD)或是其它习知的适当方式形成于闸极氧化层20上，且复晶硅层30可选择掺杂多晶硅或是同步掺杂多晶硅以形成厚度约为300～3000埃的导体。由于复晶硅层30没有与任何其它导体相连，故称为悬浮闸极，可用于储存电荷。氮化硅层40可使用低压化学气相沉积法沉积于复晶硅层30上，厚度约为500-5000埃。
接着，一第一光阻层(未示出)是形成于氮化硅层40上以定义出悬浮闸极区，随后进行干蚀刻制程，蚀刻未覆盖第一光阻层的氮化硅层40直到暴露出复晶硅层30。接着，再次使用蚀刻制程以于暴露的复晶硅层30的上表面形成两尖端向上的结构，之后去除第一光阻层。
参照图2，再以化学气相沉积法形成第一氧化层50于暴露的复晶硅层30上，并施以回蚀或是化学机械研磨(Chemical Mechanical Polishing)制程，以使氮化硅层40与第一氧化层50的上表面共平面。
参照图3，接着形成第二光阻层60于氮化硅层40上以定义共源极区，再进行蚀刻制程以去除未被第二光阻层60覆盖的氮化硅层40、第一氧化层50、复晶硅层30与闸极氧化层20直到暴露出基材10的部分表面。其中各层的蚀刻制程例如可使用热磷酸盐去除氮化硅层40，使用湿蚀刻浸沾方式(Dip)去除第一氧化层50，使用含氯的电浆蚀刻剂去除复晶硅层30，及使用含氟化碳的电浆对闸极氧化层20进行干蚀刻。随后，施以一离子布植制程以在暴露的基材10中形成共源极区。用于形成共源极区的掺杂材料是视基材10的材料种类而定。例如，若基材10为p型时，可在基材10中掺杂一n型掺质(例如磷)以形成共源极区；若基材10为n型时，则可在基材10中掺离一p型掺质(例如硼)以形成共源极区。之后再移去第二光阻层60。
接着，如图4所示，以化学气相沉积法沉积一氧化层于共源极区的表面，再对该氧化层进行蚀刻制程以形成共源极区间隙壁(Spacer)70。该共源极区间隙壁70是覆盖部分的第一氧化层50、复晶硅层30与闸极氧化层20的侧壁，以隔离两相邻记忆胞的悬浮闸极。接着，沉积另一复晶硅层于共源极区间隙壁70及共源极区上以形成复晶硅插塞80，并施以回蚀或化学机械研磨制程，以氮化硅层40作为终止层。
参照图5，以热氧化法形成第二氧化层90于共源极插塞80上，接着以干蚀刻法或湿蚀刻法移除氮化硅层40，再以第一氧化层50及第二氧化层90作为硬式罩幕对复晶硅层30与闸极氧化层20进行蚀刻制程，直到暴露出基材10的表面。此时是完成悬浮闸极结构及共源极插塞的制作。
接下来将参照图6说明选择闸极的制作方式。如图6所示，以图1～图5所完成的悬浮闸极结构的第一及第二氧化层50及90作为硬式罩幕对基材10进行蚀刻制程，以形成复数个基材沟渠100于悬浮闸极结构两侧，例如可采用例如Cl2、HBr、SF6或SiCl4为蚀刻电浆源对基材10进行干蚀刻制程。该等基材沟渠100邻接该浮闸极结构的侧壁为一倾斜侧壁，沟渠的深度及沟渠侧壁的斜度可依实际需求而定。接着，以低压化学气相沉积法沉积一间复晶硅介电层110于悬浮闸极结构及基材沟渠100的侧壁表面上，该间复晶硅介电层110是作为分闸式快闪记忆胞各悬浮闸极与控制闸极/选择闸极之间的绝缘材料，故可使用介电性质较佳的氧化硅/氮化硅或是氧化硅/氮化硅/氧化硅(ONO)的复合层结构。接着，沉积另一复晶硅层于间复晶硅介电层110上，再施以蚀刻制程以形成复晶硅间隙壁120于间复晶硅介电层110的侧壁上，该复晶硅间隙壁120是作为分闸式快闪记忆胞的选择闸极。该复晶硅间隙壁可使用传统的化学气相沉积法或是其它适当方法形成，较佳地，其厚度约为500～3000埃之间。该第二复晶硅层可由掺杂复晶硅或同步掺杂多晶硅而形成导体，且该第二复晶硅亦可由掺杂复晶硅及硅化钨形成复晶硅化金属，该材质为目前最广用的一种闸极导电层材料。接着，可利用传统的离子植入或是扩散法掺杂杂质于基材沟渠100中以形成汲极区。较佳地，用于形成汲极区的掺杂材料是与源极区的掺杂材料相同，而且是取决于半导体基材10所形成的材料类型。此时是完成分闸式快闪记忆胞的制作。
图7是显示一记忆胞数组的局部平面图，其中绘示有复数个根据本发明的分闸式快闪记忆胞及用于隔离毗邻记忆胞列的隔离区200。该隔离区200的形成方式可利用干蚀刻制程在半导体基材10中蚀刻出复复条沟渠，然后依序填入二氧化硅及多晶硅等材质而形成浅沟渠隔离区(Shallow Trench Isolation，STI)，或者可使用区域氧化法(LocalOxidation，LOCOS)。为了使图标清晰明确，仅绘示该记忆胞数组的部分结构。
典型地，分闸式快闪记忆胞的资料写入是借由在汲极、源极及复晶硅层(选择闸)之间施加适当的电压而将电子入射至由复晶硅层所形成的悬浮闸极。在强电场作用下，热电子是撞击硅原子而发生散射，进而穿过闸极氧化层入射至悬浮闸极。记忆胞的资料抹除是借由改变汲极、源极与复晶硅层(选择闸)之间的电压，以将电子从悬浮闸极经由侧壁介电层移出至由复晶硅层所形成的选择闸极。由于热电子在信道内的电场运动是借由散射作用而注入悬浮闸极，因此需施加足够大的电压及配合散射作用才能将电子注入悬浮闸达成资料写入。在根据本发明的方法形成的分闸式快闪记忆胞结构中，其选择闸极是形成于基材沟渠侧壁上，缩小了选择闸极的横向尺寸并同时保留相同的信道长度，因此在施加适当的电压于汲极、源极及选择闸以进行资料写入时，热电子是沿着基材沟渠侧壁信道直接注入至悬浮闸极中，如图6中的箭号方向所示。此种热电子直接由汲极/源极冲注至悬浮闸极的方式称为弹道(Ballistic)热电子注入，其写入效率是较传统借由散射作用注入热电子的方式佳，且可降低施加于汲极、源极及选择闸之间的电压。
综上所述，本发明是揭露一种分闸式快闪记忆胞结构及其制作方式，在半导体基材的沟渠侧壁形成选择闸极以微缩快闪记忆胞的尺寸并保持信道长度。当施加适当的电压于汲极、源极及选择闸极时，弹道热电子沿着沟渠侧壁的信道冲注至悬浮闸极，相较于传统热电子沿着水平方向移动经散射才注入悬浮闸极的方式而言，本发明的快闪记忆胞所获致的写入效率较佳及可降低写入电压。
Claims (16)
1.一种分闸式快闪记忆胞的选择闸极的制作方法，是应用于一半导体基材上，该半导体基材上已形成至少一具有闸极氧化层/复晶硅层/第一氧化层的悬浮闸极结构及一源极区，该方法至少包含下列步骤：
形成一沟渠于该悬浮闸极结构的一侧的该半导体基材中，该沟渠是位于该源极区的相对侧；
形成一间复晶硅介电层于该悬浮闸极结构及该沟渠的侧壁上；
形成一复晶硅间隙壁于该间复晶硅介电层侧壁上以作为选择闸极；及
形成一汲极区于该沟渠的该半导体基材中，该汲极区是相邻该选择闸极。
2.根据权利要求1所述的方法，其特征在于：形成该沟渠的方法包含以该悬浮闸极结构的该第一氧化层为硬式罩幕，对该半导体基材进行蚀刻制程。
3.根据权利要求1所述的方法，其特征在于：该沟渠邻接该悬浮闸极结构的侧壁为一倾斜侧壁。
4.根据权利要求1所述的方法，其特征在于：该间复晶硅介电层包含氧化硅/氮化硅/氧化硅的复层介电结构。
5.一种分闸式快闪记忆胞的制作方法，该方法至少包含下列步骤：
形成一闸极氧化层于一半导体基材上；
形成一复晶硅层于该闸极氧化层上；
形成一氮化硅层于该复晶硅层上；
形成一沟渠于该氮化硅层中并暴露出该复晶硅层的部分上表面，以定义一悬浮闸极区；
形成一第一氧化层于该沟渠中；
形成一共源极插塞于两相邻的该悬浮闸极区之间；
进行蚀刻制程以移除该氮化硅层及未被该第一氧化层覆盖的该复晶硅层及该闸极氧化层，以形成一悬浮闸极结构；
形成一基材沟渠于该悬浮闸极结构一侧的半导体基材中，该基材沟渠是位于该共源极插塞的相对侧；
形成一间复晶硅介电层于该悬浮闸极结构及该基材沟渠的侧壁；
形成一复晶硅间隙壁于该间复晶硅介电层侧壁以作为选择闸极；及
形成一汲极区于该基材沟渠的该半导体基材中，该汲极区是相邻该选择闸极。
6.根据权利要求5所述的方法，其特征在于：形成该沟渠于该氮化硅层中的方法中包含下列步骤：
形成一第一光阻层于该氮化硅层上以定义出该悬浮闸极区；
进行一蚀刻制程以去除未覆盖该第一光阻层的该氮化硅层并暴露出该复晶硅层的部分上表面；
进行一蚀刻制程以去除一预定厚度的该复晶硅层，该暴露的复晶硅层的上表面是形成两侧尖端向上的结构；及
移除该第一光阻层。
7.根据权利要求5所述的方法，其特征在于：在形成该第一氧化层之后，更包含对该第一氧化层进行一回蚀制程，并以该氮化硅层作为蚀刻终止层。
8.根据权利要求5所述的方法，其特征在于：形成该第一氧化层的方法包含化学气相沉积法。
9.根据权利要求5所述的方法，其特征在于：形成该共源极插塞的方法更包含下列步骤：
形成一第二光阻层于该氮化硅层上以定义一共源极区；
进行蚀刻制程以移除未覆盖该第二光阻层的该氮化硅层、该第一氧化层、该复晶硅层及该闸极氧化层，并暴露出该半导体基材的部分上表面；
掺杂该基材以形成共源极区于两相邻的悬浮闸极结构之间的该基材内；
移除该第二光阻层；
形成一间隙壁于该悬浮闸极区的侧壁表面，其中该间隙壁是覆盖该闸极氧化层、该复晶硅层及部分的该第一氧化层；
形成一复晶硅插塞于该共源极区上；
平坦化该复晶硅插塞的上表面；及
形成一第二氧化层于该复晶硅插塞上。
10.根据权利要求5所述的方法，其特征在于：该基材沟渠邻接该悬浮闸极结构的侧壁为一倾斜侧壁。
11.根据权利要求5所述的方法，其特征在于：该间复晶硅介电层包含氧化硅/氮化硅/氧化硅的复层介电结构。
12.一种分闸式快闪记忆胞结构，至少包含有：
一悬浮闸极结构，形成于一半导体基材上，该悬浮闸极结构具有由下至上依序堆栈的一闸极氧化层、一复晶硅层及一第一氧化层，该悬浮闸极结构的一侧的该半导体基材中具有一沟渠；
一间复晶硅介电层，形成于该悬浮闸极结构及该沟渠的侧壁上；
一复晶硅间隙壁，形成于该间复晶硅介电层的侧壁上以作为选择闸极；
一汲极，形成于该沟渠的该半导体基材中，该汲极区是与该选择闸极相邻；及
一源极，形成于相对于该沟渠的该半导体基材中。
13.根据权利要求12所述的分闸式快闪记忆胞结构，其特征在于：该沟渠邻接该悬浮闸极结构的侧壁为一倾斜侧壁。
14.根据权利要求12所述的分闸式快闪记忆胞结构，其特征在于：该间复晶硅介电层包含氧化硅/氮化硅/氧化硅的复层介电结构。
15.根据权利要求12所述的分闸式快闪记忆胞结构，其特征在于：该间复晶硅介电层是覆盖该悬浮闸极结构的侧壁、该沟渠的侧壁及部分的该沟渠的底部表面。
16.根据权利要求12所述的分闸式快闪记忆胞结构，其特征在于：更包含有：
一间隙壁，形成于该沟渠相对侧的该悬浮闸极结构的侧壁上，该间隙壁是覆盖该悬浮闸极结构的该闸极氧化层、该复晶硅层及该第一氧化层；及
一源极插塞，形成于两相邻的该悬浮闸极结构之间，该源极插塞上形成有一第二氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02119730.XA CN1200448C (zh) | 2002-05-14 | 2002-05-14 | 分闸式快闪记忆胞的选择闸极的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02119730.XA CN1200448C (zh) | 2002-05-14 | 2002-05-14 | 分闸式快闪记忆胞的选择闸极的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1459827A CN1459827A (zh) | 2003-12-03 |
| CN1200448C true CN1200448C (zh) | 2005-05-04 |
Family
ID=29426870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02119730.XA Expired - Lifetime CN1200448C (zh) | 2002-05-14 | 2002-05-14 | 分闸式快闪记忆胞的选择闸极的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1200448C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081710B (zh) * | 2019-12-24 | 2023-08-15 | 上海华虹宏力半导体制造有限公司 | 共享源线的闪存单元的制造方法及共享源线的闪存单元 |
-
2002
- 2002-05-14 CN CN02119730.XA patent/CN1200448C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1459827A (zh) | 2003-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3645275B2 (ja) | 高密度縦方向ｐｒｏｍセル構造とその製造方法 | |
| JP2921653B2 (ja) | トレンチ・メモリ構造及びこれの製造方法 | |
| CN1883047B (zh) | 用于垂直分离栅极nrom存储器的装置和方法 | |
| CN102315252B (zh) | 共享源线的闪存单元及其形成方法 | |
| TWI404172B (zh) | 包含閘極線、位元線或其組合之電子裝置 | |
| CN102088000B (zh) | Eeprom的存储单元及其制造方法 | |
| CN100353527C (zh) | 具有记忆胞的元件及具有记忆胞阵列的元件的制造方法 | |
| CN106952919A (zh) | 快闪存储器及其制作方法 | |
| TW527652B (en) | Manufacturing method of selection gate for the split gate flash memory cell and its structure | |
| CN1200448C (zh) | 分闸式快闪记忆胞的选择闸极的制作方法 | |
| CN1242481C (zh) | 一种高耦合率快闪存储器的制造方法 | |
| CN100362664C (zh) | 非挥发性存储单元及其制造方法 | |
| CN1309056C (zh) | 非易失存储器的结构与制造方法 | |
| CN100388501C (zh) | 与非门型闪存存储单元列及其制造方法 | |
| CN1423320A (zh) | 非平面结构的非挥发性存储器单元及制作方法 | |
| CN1328783C (zh) | 垂直式快闪存储器的结构及其制造方法 | |
| CN109285840B (zh) | 3d-nand闪存及其工作方法 | |
| CN1534785A (zh) | 快闪存储单元、快闪存储单元的制造方法及其操作方法 | |
| TWI811941B (zh) | 半導體記憶裝置 | |
| JPH10229138A (ja) | 不揮発性記憶素子 | |
| CN100382317C (zh) | 间隙壁捕获型存储器 | |
| CN1228852C (zh) | 平面环绕栅极快闪存储单元的结构及其制造方法 | |
| CN100378962C (zh) | 单次可程序化只读存储器的制造方法 | |
| CN1279618C (zh) | 具有位于基底内的选择栅极的闪存单元及其制造方法 | |
| CN108206190A (zh) | 一种改善闪存编程能力的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050504 |
|
| CX01 | Expiry of patent term |