CN1195174A - 半导体存储器件的自动节能电路 - Google Patents
半导体存储器件的自动节能电路 Download PDFInfo
- Publication number
- CN1195174A CN1195174A CN97122171A CN97122171A CN1195174A CN 1195174 A CN1195174 A CN 1195174A CN 97122171 A CN97122171 A CN 97122171A CN 97122171 A CN97122171 A CN 97122171A CN 1195174 A CN1195174 A CN 1195174A
- Authority
- CN
- China
- Prior art keywords
- signal
- aging
- circuit
- voltage
- nmos pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title description 3
- 230000032683 aging Effects 0.000 claims abstract description 79
- 238000001514 detection method Methods 0.000 claims abstract description 50
- 238000004134 energy conservation Methods 0.000 claims description 52
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 9
- 238000007689 inspection Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 230000003679 aging effect Effects 0.000 abstract description 5
- 238000013507 mapping Methods 0.000 abstract description 2
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 102100029010 D-aminoacyl-tRNA deacylase 1 Human genes 0.000 description 7
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 5
- 101000838688 Homo sapiens D-aminoacyl-tRNA deacylase 1 Proteins 0.000 description 5
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 5
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 5
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 5
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 5
- 201000002487 asphyxiating thoracic dystrophy 1 Diseases 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 4
- 101100166255 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CEP3 gene Proteins 0.000 description 3
- 101710109959 D-aminoacyl-tRNA deacylase 1 Proteins 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
Abstract
存储器件中包括节能定时器,用于响应多个地址变换检测信号、数据输入检测信号、片选检测信号和写模式检测信号,产生节能信号,以控制存储单元的输入/输出操作,其改进包括老化电压检测器,在老化电压达到预定电平时,产生老化电压检测信号,用以驱动节能信号,在对具有自动节能功能的存储器件进行老化时,此电路具有通过使存储单元和外围电路在高电压下较时间地工作增强老化效果的有益效果。
Description
本发明涉及一种存储器件，特别涉及一种静态随机存取存储器件的自动节能电路，在正常模式时，能实现自动节能功能，在存储器件工作于低功率的老化(burn-in)模式时，禁止此功能。
一般情况下，不管自动节能功能如何，都要对存储器件进行老化模式，用以剔除制造基片后和封装存储器件后发生过早失效的器件。
在老化模式，要加高电压使存储单元和相邻电路工作，由此可以剔除易损坏的存储器件。
一般情况下，静态随机存取存储器件(此后称之为SRAM)中，在老化模式及正常模式下，读周期和写周期期间，直流(DC)电压持续流过电源供应元件，导致SRAM的功耗较大。因此，需要一种减少SRAM功耗的对策。
US专利4947487(1990年10月9日授权)中公开了一种减少写周期期间的功耗的方法，用以满足降低功耗的需要。
这里，执行实际写操作的周期不由用外部控制信号限定的写周期确定，而是由脉冲信号发生器产生任意脉冲信号的周期确定。因此，在实际写周期完成时，模式转换成节能模式，甚至在根据脉冲信号发生器的写同期中也是一样。
根据US专利4947379(1990年8月7日授权)，字线启动脉冲信号和读取放大器启动脉冲信号完成后，与字线和位线相连的数据输出电路被禁止，由此可以减少读周期中的功耗。
图1是近来提出的一种自动节能电路的框图。
图1中，节能定时器15接收地址变换检测器5的地址变换检测信号(ATD1...ATDk)，片选/写模式检测器13的片选检测信号(CSD)和写模式检测信号(WTD)，及数据变换检测器33的多个数据输入检测信号(DTD1...DTDn)，以产生任意脉冲宽度的节能信号(PD)。
图2是图1中节能定时器15的电路图，如该图所示，节能定时器15分别通过NOR门42、44和46接收地址变换检测信号(ATD1...ATDk)、数据输入检测信号(DTD1...DTDn)、片选检测信号(CSD)及写模式检测信号(WTD)。然后，NAND门48接收NOR门42、44和46的输出信号，并且NAND门48的输出信号输入到脉冲扩展电路50，此电路响应检测信号间的任何变换，产生节能信号(PD)。
如图1所示，节能信号(PD)控制数据输入电路29，并输入到多个NOR门(NOR1...NORn)，启动多根字线(WL1...WLn)。节能信号(PD)还输入到NOR门17，启动写开关信号(SWE)用于连接数据输入电路29与一对数据线(DL，DLB)，还输入到NOR门31，产生读取放大器启动信号(SAE)。
下面参照图3的时序图详细说明图1中电路的读写操作情况。
如图3A和3C所示，写周期中，片选信号(CSB)和写启动信号(WEB)保持低电平，如图3D所示，输出启动信号(OEB)保持高电平。
首先，在写周期开始时，如图3F所示，响应片选信号(CSB)的电平变换，输出作为高脉冲信号的片选检测信号(CSB)，并响应地址比特(Ai，i＝1...k)的变换，输出如图3H所示作为高脉冲信号的地址变换检测信号(ATDi，i＝1...k)，如图3 B所示。
响应写启动信号(WEB)到低电平的变换，写模式检测信号(WTD)作为高脉冲信号输出，如图3G所示，并响应输入数据比特的变换，输出作为如图3L所示的高脉冲信号的数据检测信号(DTDi，i-1...n)。因此，根据上述检测信号(CSD、WTD、ATDi和DTDi)的逻辑态由节能定时器15产生如图3J所示的节能信号(PD)。
这里，在节能信号(PD)借助脉冲扩展电路50保持在预定脉冲宽度的低电平时，被选中的字线(WLi，i＝1...n)启动。然后，在节能信号(PD)变为高电平时，字线(WLi)的启动操作完成。
因此，数据输入电路29被禁止，写开关信号(SWE)变为低电平，结果是禁止电流从数据输入电路29流到存储单元。
在读周期中，片选信号(CSB)、写启动信号(WEB)和输出启动信号(OEB)分别保持在低电平、高电平和低电平，如图3A、3C和3D所示。
这里，在节能信号(PD)的预定脉冲宽度周期中，根据要保持在如图3J所示的低电平的节能信号(PD)，读取放大器启动信号(SAE)作为图3O所示的高脉冲信号输出。
由此，随着节能信号(PD)变到高电平，在数据输出缓冲器37的锁存操作后，选中字线(WLi)和读取放大器35被禁止。
即，在数据在写周期写入了存储单元后，图1中的该电路在老化模式下禁止字线，并在数据在读周期从存储单元读出后，禁止字线和读取放大器。由此，电流通道被切断，所以降低了功耗。
然而，根据此常规技术，在存储器件封装或晶片制造后，不管自动节能功能如何，在进行老化以剔除早期失效时，要把高电压加到具有如图4所示构成的存储单元和其工作所用的外围电路上，由此避免半导体器件的易损坏性，特别是晶体管的栅氧化层的缺陷。然而，在存储器件具有自动节能功能的情况下，只能在不进行节能的较短时间内进行老化，老化效果只对存储单元和外围电路的一部分起作用，关于整个器件，老化效果降低。
因此，本发明的目的在于提供一种改进的存储器件自动节能电路，能够通过使存储单元和外围电路在高电压下工作较长时间，在此期间对具有自动节能功能的存储器件进行老化，以增强老化效果。
为了实现上述目的，提供一种改进的存储器件自动节能电路，该电路包括节能定时器，它响应多个地址变换检测信号、数据输入检测信号、片选检测信号和写模式检测信号，产生节能信号，其中自动节能电路包括老化电压检测器，用于产生检测老化电压的老化电压检测信号，并启动节能信号。
老化电压检测器包括用于根据控制信号选择性通过老化电压的电压检测器，用于将电压检测器的输出信号反相的反相器，及用于锁存反相器的输出信号并输出锁存信号作为老化电压检测信号的锁存器。
电压检测器包括：用于相继将控制信号反相的第一和第二反相器；与老化电压源串联的PMOS晶体管，用于根据第一反相器的输出信号选择性通过老化电压；与PMOS晶体管串联的多个MOS晶体管；与多个MOS晶体管串联的第一NMOS晶体管；及第二NMOS晶体管，用于在老化模式，根据第二反相器的输出信号，使第一NMOS晶体管的漏端接地。
参阅下面的详细说明及只是说明性的各附图，可以更充分地理解本发明，但这些说明和附图并非限制性的，其中：
图1是具有常规自动节能电路的存储器件的框图；
图2是图1中节能电路的节能定时器的电路图；
图3A-3O是图1的存储器件中写和读操作的时序图；
图4A和4B是展示存储器件的存储单元的构成的电路图；
图5是具有本发明的自动节能电路的存储器件的框图；
图6是图5的自动节能电路的节能定时器的电路图；
图7展示图5中自动节能电路的老化电压检测器的构成的电路图；
图8是展示图7中老化电压检测器的老化电压检测特性的曲线图；
图9A-9P是具有本发明的自动节能电路的存储器件的正常工作模式的时序图；
图10A-10P是具有本发明的自动节能电路的存储器件的老化工作模式的时序图。
下面参照附图详细说明本发明的用于存储器件的自动节能电路。
图5是引入了本发明的自动节能电路的存储器件的框图。如该图所示，提供有老化电压检测器100，用于在老化模式根据高电平的控制信号(CTL)检测老化电压，并因此向节能定时器40输出老化电压检测信号(BIV)，与图1的常规电路相比，此节能定时器40是另外附加的。
除图5所示的节能定时器40和老化电压检测器100外，该构成在其它方面与常规技术相同。
图6是图5的电路中节能定时器40的电路图，如该图所示，节能定时器40包括：接收多个地址变换检测信号(ATD1...ATDk)的NOR门42；接收多个输入检测信号(DTD1...DTDn)的NOR门44；接收片选检测信号(CSD)和写模式检测信号(WTD)的NOR门46；对NOR门42、44和46的输出信号进行NAND操作的NAND门48；用于接收NAND门48的输出信号的脉冲扩展电路50；及NOR门54，用于接收脉冲扩展电路50的输出信号和老化电压检测器100的老化检测信号(BIV)，并只在脉冲扩展电路50的输出信号和老化电压检测信号(BIV)都不是高电平时，输出高电平的节能信号(PD)。
图7展示图5的电路中的老化电压检测器100的构成的电路图。如该图所示，老化电压检测器100中，控制信号(CTL)加于其上的反相器101的输出端与PMOS晶体管102的栅极和NMOS晶体管106的栅极共连接，PMOS晶体管102的源极上加电源电压(Vcc)，NMOS晶体管106的源极与地电压(Vss)连接。每个的漏极和栅极相连的NMOS晶体管103、104、105依次串联于PMOS晶体管102的漏极和NMOS晶体管106的漏极之间。其上还加反相器101的输出信号的反相器107的输出端与其源极接地电压(Vss)的NMOS晶体管108的栅极相连，NMOS晶体管108的漏极与NMOS晶体管105的源极和NMOS晶体管106之间的接点相连，此接点通过包括PMOS和NMOS晶体管的CMOS反相器109与锁存器110连接，锁存器110具有两个相反并联的反相器。锁存器110产生老化电压检测信号(BIV)。
下面详细说明具有上述构成的本发明的工作情况和效果。
图5中，根据接收的片选信号(CSB)、写启动信号(WEB)和输出启动信号(OEB)，读/写控制电路11把片选信号(CS)、该片选信号(CBS)的逻辑反相信号加到地址输入电路1，把写启动信号(WE)、该写启动信号(WEB)的逻辑反相信号加到数据输入电路29。
片选/写模式检测器13响应片选信号(CSB)和写启动信号(WEB)，把片选检测信号(CSD)和写模式检测信号(WTD)加到节能定时器40上。
地址输入电路1接收多个地址比特(A1...Ak)，并因此给行解码器3和列解码器7提供地址。
地址变换检测器5给节能定时器40提供多个地址变换检测信号(ATD1...ATDk)。
行解码器3通过相应的多个反相器(L1...Ln)把多个行解码信号加到相应多个NOR门(NOR1...NORn)。
每个NOR门(NOR1...NORn)还接收节能定时器40的节能信号(PD)，分别驱动与多个存储单元(MC11...MC1m，...MCn1...MCnm：此后记为“MC11...MCnm”)相连的多根字线(WL1...WLn)中的相应一根。
列解码器7产生多个列选信号(CSL1...CSLm)，这些信号加到相应多对列选择晶体管(N1/N1B...Nm/NmB)的栅极上，这些列选择晶体管接在相应的多对位线(BL1/BL1B...BLm/BLmB)与一对数据线(DL/DLB)之间。
此对数据线(DL/DLB)上的数据比特输送至根据读取放大器启动信号(SAE)控制的读取放大器。
一对读取放大器输出信号(SAO/SAOB)由数据输出缓冲器37输送到数据输入/输出总线39。
根据接收的节能信号(PD)和写启动信号(WE)，NOR门31产生读取放大器启动信号(SAE)。
写启动信号(WE)通过反相器19加到NOR门17，NOR门17接收反相的写启动信号(WE)和节能信号(PD)，产生写开关信号(SWE)，此信号加到所选择的晶体管对21/23的栅极上，此对晶体管接在数据线对(DL/DLB)和数据输入线对(DIN/DINB)之间。
数据输入电路29的输入数据比特通过该对数据输入线(DIN/DINB)上的一对反相器25/27输送。
数据变换检测器33响应数据输入电路29中的输入数据比特的变换，产生多个数据输入检测信号(DTD1...DTDn)，这些信号加到节能定时器40上。
图9A-9P是引入了本发明的自动节能电路的存储器件的正常模式工作的时序图，图10A-10P是其老化模式工作的时序图。如这些图所示，在写和读周期中，对检测信号(ATD、DTD、CSD、WTD)和节能定时器40根据老化电压检测器100输出的老化电压检测信号(BIV)产生的节能信号的电平加以控制，由此，控制关于存储单元(MC11...MCnm)的数据输入和输出。
由于进行图9所示定时操作的正常模式进行时，老化电压检测器100接收高电平控制(CTL)信号，所以，反相器101的输出信号变为低电平，使PMOS晶体管102导通，使NMOS晶体管106截止，。
因此，在加正常电源电压(Vcc)时，包括PMOS和NMOS晶体管的反相器109输出高电平信号，并且锁存器110输出图9P所示的低电平老化电压检测信号(BIV)，此信号再依次输入到节能定时器40，其中，锁存器110中的两个接收高电平信号的反相器被反向并联在一起。
在进行图10所示的定进操作的老化模式进行时，由于老化电压检测器100接收高电平控制信号(CTL)，所以反相器101的输出信号变为低电平，使PMOS晶体管102导通，并使NMOS晶体管106截止。另外，NMOS晶体管108根据反相器107的高电平输出信号导通，所说反相器107接收反相器101的输出信号。因此，通过PMOS晶体管102施加的老化电压(Vcc)通过系列NMOS晶体管103-105依次减小，减小的电压施加到包括PMOS和NMOS晶体管的反相器109。如图8所示，在老化电压(Vcc)逐渐增大，并且加到反相器109上的电压最终达到预定电平时，NMOS晶体管的导通量开始增大，然后，在加到反相器109的老化检测电压达到足以驱动逻辑门的任意阈值电平时，锁存器110产生高电平老化电压检测信号(BIV)，如图10P所示，并将之输出到节能定时器40。
NMOS晶体管108的导通量小于NMOS晶体管106的导电量。
图6所示的节能定时器40通过NOR门54的一个输入端接收高电平老化电压检测信号(BIV)，并通过NOR门54的另一输入端接收脉冲扩展电路50的输出信号，用于产生节能信号(PD)。
地址变换检测信号(ATD1...ATDk)输入到NOR门42，数据输入检测信号(DTD1...DTDn)输入到NOR门44，片选检测信号(CSD)和写模式检测信号(WTD)输入到NOR门46。NOR门42、44和46的输出端与NAND门48的输入端相连，NAND48的输出端与脉冲扩展电路50的输入端相连。
因此，只在正常模式操作时产生从NOR门54输出的节能信号(PD)，其有效值如图9J所示，在此模式中，由老化电压检测器100施加低电平老化电压检测信号(BIV)。
图9A-9P是具有本发明的自动节能电路的存储器件的正常工作模式的时序图。
读和写周期中，在老化电压检测器100接收低电平控制信号(CTL)时，它向节能定时器40输出低电平老化电压检测信号(BIV)，如图9P所示。
这里，在NOR门54响应脉冲扩展电路50的输出信号时，节能定时器40根据检测信号(ATD、DTD、CSD、WTD)的逻辑态输出图9J所示的节能信号(PD)。
因此，在节能信号(PD)借助节能定时器40中的脉冲扩展电路50保持在预定脉冲宽度的低电平时，选中的字线(WLi，i＝1...n)启动，连接数据输入电路29与数据线对(DL/DLB)的写开关信号(SWE)启动，产生读取放大器启动信号(SAE)，并控制数据输入电路29。
然后，在节能信号(PD)变为高电平时，禁止字线(WL)、数据输入电路29或读取放大器35。结果，写周期中，禁止电流从存储单元流到数据输入电路29，读周期中，禁止电流从存储单元流到读取放大器35。
引入了本发明的自动节能电路的半导存储器件的正常模式的工作与图3的时序图所示的常规技术一样。
图10A-10P是具有本发明的自动节能电路的存储器件的老化工作模式的时序图。
写和读周期中，老化电压检测器100接收高电平控制信号(CTL)，产生输出到节能定时器40的图10P所示的高电平老化电压检测信号(BIV)。
这里，节能定时器40中，NOR门54接收高电平老化电压检测信号(BIV)，保持图10J所示的低电平节能信号(PD)。
因此，写周期中，根据行解码器3产生的行解码信号，从NOR门(NOR1...NORn)产生字线信号(WLi，i＝1...n)，作为图10B所示的地址变换周期中的图10K所示的高电平信号。NOR门17根据反相器19的输出信号产生图10N所示的高电平写开关信号(SWE)，所说反相器109反相由读/写控制电路11产生的写启动信号(WE，图10C所示的信号WEB的反相信号)。由此，上述产生的信号加到晶体管对21，23的栅极上，晶体管21，23接在数据输入线对(DIN、DINB)和数据线对(DL/DLB)之间，接收写启动信号(WE)的NOR门31产生图10O所示的低电平读取放大器启动信号(SAE)，禁止读取放大器35。
列解码器7接收地址输入电路1的输出信号，产生多个列选择信号(CSL1...CSLn)，加到多对列选择晶体管(N1/N1B...Nm/NMB)的栅上，所说多对列选择晶体管接在多对位线(BL1/BL1N...BLm/BLmB)和数据线对(DL./DLB)之间。
因此，由于图10K和图10N所示的选中的字线(WLi，i＝1...n)和写开关信号(SWE)保持在高电平，所以在所需要的时间内，一些存储单元和外围电路根据高电平老化电压(BIV)进行写操作。
读周期中，根据行解码器3产生的行译码信号从NOR门(NOR1...NORn)产生字线信号(WLi，i＝1...n)，作为地址(Ai；i＝1，...，n)变换期间的高电平信号，NOR门17根据反相器19的输出信号产生图10N所示的低电平写开关信号(SWE)，反相器19对读/写控制电路11产生的写启动信号的反相信号(WE，图10C所示的反相信号WEB)。由此，上述产生信号加到晶体管对21，23的栅上，晶体管对21，23接在数据输入线对(DIN/DINB)和数据线对(DL/DLB)之间，接收写启动信号(WE)的NOR门31产生图100所示的高电平读取放大器启动信号(SAE)，启动读取放器35。
列解码器7接收地址输入电路1的输出信号，并产生多个列选择信号(CSL1...CSLn)，加到多对列选择晶体管(N1/N1B...Nm/NmB)上，多对选择晶体管接在位线对(BL1/BLB1...BLm/BLBm)和数据线对(DL/DLB)之间。
因此，由于图10K和10N所示的选中的字线信号(WLi，i＝1...n)和写开关信号保持高电平，所以一些存储单元和外围电路根据高电平老化电压(BIV)进行读操作。
即，在老化模式，在具有大于预定电平的电压加到老化电压检测器100上时，老化电压检测器100判断它是老化电压，并产生图10P所示的高电平老化电压检测信号(BIV)。由此，禁止自动节能功能，但老化效果可以通过一些存储单元和外围电路的足够长时间的写/读操作性能得以增强。
如上所述，正常模式时，写周期中数据写入存储单元后，字线被禁止，由此，在读周期中，读取存储单元中的数据，然后，字线和读取放大器被禁止。相应地，禁止了电流通道，结果降低了功耗。
另外，在引入了本发明的自动节能电路的存储器件执行老化模式时，不管自动节能功能如何，施加较长时间的高电平电压，进行写/读周期。由此，可以剔除存储器件的早期失效，并可以提高产品的可靠性。
尽管为了说明的目的公开了本发明的优选实施例，但本领域的普通技术人员应该明白，在不脱离所附权利要求书所述本发明范围和精神实质的情况下，本发明可以有各种改型、附加和替换。
Claims (12)
1.一种存储器件的自动节能电路，包括节能定时器，用于响应多个地址变换检测信号和数据输入检测信号、片选检测信号和写模式检测信号，产生节能信号，以控制存储单元的数据输入/输出操作，包括：老化电压检测器，用于产生老化电压检测信号，在施加到存储器件的老化电压达到预定电平时驱动节能信号。
2.如权利要求1的电路，其中老化电压检测器在存储器件的正常模式工作时产生低电平老化电压检测信号，在存储器件的老化模式工作时产生高电平老化电压检测信号。
3.如权利要求2的电路，其中老化电压检测器包括：
用于根据控制信号选择性通过老化电压电平的电压检测器；
用于在电压检测器的输出信号达到预定电平时使一输出信号反相的反相器；及
用于锁存反相器的输出信号，并输出老化电压检测信号的锁存器。
4.如权利要求3的电路，其中在控制信号变为高电平时，电压检测器检测老化电压电平，并设置存储器件的老化模式工作。
5.如权利要求3的电路，其中电压检测器包括
串联的第一和第二反相器，用于依次反相控制信号；
与老化电压源串联的PMOS晶体管，用于根据第一反相器的输出信号选择性地通过老化电压；
串联成电阻器的多个MOS晶体管；
串联于多个MOS晶体管和地之间的第一NMOS晶体管；及
第二NMOS晶体管，用于根据老化模式中第二反相器的输出信号把第一NMOS晶体管的漏极端接地。
6.如权利要求4的电路，其中电压检测器包括：
串联的第一和第二反相器，用于依次反相控制信号；
与老化电压源串联的PMOS晶体管，用于根据第一反相器的输出信号选择性地通过老化电压；
串联成电阻器的多个MOS晶体管；
串联于多个MOS晶体管和地之间的第一NMOS晶体管；及
第二NMOS晶体管，用于根据老化模式中第二反相器的输出信号把第一NMOS晶体管的漏极端地。
7.如权利要求5的电路，其中第一NMOS晶体管的导通量大于第二NMOS晶体管的导通量。
8.如权利要求6的电路，其中其中第一NMOS晶体管的导通量大于第二NMOS晶体管的导通量。
9.如权利要求5的电路，其中多个MOS晶体管是NMOS晶体管，每个具有共同连接的栅极和漏极。
10.如权利要求6的电路，其中多个MOS晶体管是NMOS晶体管，每个具有共同连接的栅极和漏极。
11.如权利要求4的电路，其中在电压检测器的输出电压达到预定电平时，反相器把低电平电压加到锁存器。
12.如权利要求4的电路，其中锁存器保持先前的输出电平，直到反相器的输出信号的电平变换。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR11977/1997 | 1997-04-01 | ||
| KR1019970011977A KR100253282B1 (ko) | 1997-04-01 | 1997-04-01 | 메모리소자의소모전력자동감소회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1195174A true CN1195174A (zh) | 1998-10-07 |
| CN1120497C CN1120497C (zh) | 2003-09-03 |
Family
ID=19501692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97122171A Expired - Fee Related CN1120497C (zh) | 1997-04-01 | 1997-11-25 | 半导体存储器件的自动节能电路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5905688A (zh) |
| JP (1) | JP3968733B2 (zh) |
| KR (1) | KR100253282B1 (zh) |
| CN (1) | CN1120497C (zh) |
| DE (1) | DE19753423B4 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107764279A (zh) * | 2016-08-23 | 2018-03-06 | 新唐科技股份有限公司 | 计数装置及计步装置 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552949B1 (en) * | 2002-02-05 | 2003-04-22 | Arm Limited | Reducing leakage current in a memory device |
| US20050117424A1 (en) * | 2003-12-01 | 2005-06-02 | Chih-Ta Star Sung | Low power sensing scheme for the semiconductor memory |
| US7079441B1 (en) * | 2005-02-04 | 2006-07-18 | Infineon Technologies Ag | Methods and apparatus for implementing a power down in a memory device |
| US8359187B2 (en) | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
| US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
| US20080082763A1 (en) | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
| US20080028136A1 (en) | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
| US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
| US8060774B2 (en) | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
| US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
| US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
| US8090897B2 (en) | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
| US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
| US8077535B2 (en) | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
| US7590796B2 (en) | 2006-07-31 | 2009-09-15 | Metaram, Inc. | System and method for power management in memory systems |
| US7472220B2 (en) * | 2006-07-31 | 2008-12-30 | Metaram, Inc. | Interface circuit system and method for performing power management operations utilizing power management signals |
| US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
| US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
| US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
| US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
| US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
| US9542352B2 (en) | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
| US7392338B2 (en) * | 2006-07-31 | 2008-06-24 | Metaram, Inc. | Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits |
| US8327104B2 (en) | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
| US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
| US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
| US7580312B2 (en) | 2006-07-31 | 2009-08-25 | Metaram, Inc. | Power saving system and method for use with a plurality of memory circuits |
| US7609567B2 (en) | 2005-06-24 | 2009-10-27 | Metaram, Inc. | System and method for simulating an aspect of a memory circuit |
| US8619452B2 (en) * | 2005-09-02 | 2013-12-31 | Google Inc. | Methods and apparatus of stacking DRAMs |
| US20070014168A1 (en) | 2005-06-24 | 2007-01-18 | Rajan Suresh N | Method and circuit for configuring memory core integrated circuit dies with memory interface integrated circuit dies |
| US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
| US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
| US7386656B2 (en) * | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
| US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
| US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
| US20080028135A1 (en) * | 2006-07-31 | 2008-01-31 | Metaram, Inc. | Multiple-component memory interface system and method |
| US7724589B2 (en) | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
| US20080285367A1 (en) * | 2007-05-18 | 2008-11-20 | Chang Ho Jung | Method and apparatus for reducing leakage current in memory arrays |
| US8209479B2 (en) | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
| US20090059686A1 (en) * | 2007-09-04 | 2009-03-05 | Chih-Ta Star Sung | Sensing scheme for the semiconductor memory |
| US8080874B1 (en) | 2007-09-14 | 2011-12-20 | Google Inc. | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween |
| WO2010144624A1 (en) | 2009-06-09 | 2010-12-16 | Google Inc. | Programming of dimm termination resistance values |
| KR101781371B1 (ko) | 2013-07-25 | 2017-09-25 | 삼성전자 주식회사 | 전자장치 및 그 전원제어방법 |
| JP6050804B2 (ja) * | 2014-11-28 | 2016-12-21 | 力晶科技股▲ふん▼有限公司 | 内部電源電圧補助回路、半導体記憶装置及び半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0812756B2 (ja) * | 1987-06-22 | 1996-02-07 | 松下電子工業株式会社 | スタチックｒａｍ回路 |
| JPH01251496A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | スタティック型ランダムアクセスメモリ |
| US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
| KR960009033B1 (en) * | 1991-07-17 | 1996-07-10 | Toshiba Kk | Semiconductor memory |
| KR0141933B1 (ko) * | 1994-10-20 | 1998-07-15 | 문정환 | 저전력의 스테이틱 랜덤 억세스 메모리장치 |
| KR0164802B1 (ko) * | 1995-07-14 | 1999-02-01 | 김광호 | 범 인 테스트 모드 구동회로 |
-
1997
- 1997-04-01 KR KR1019970011977A patent/KR100253282B1/ko not_active IP Right Cessation
- 1997-11-25 CN CN97122171A patent/CN1120497C/zh not_active Expired - Fee Related
- 1997-12-02 DE DE19753423A patent/DE19753423B4/de not_active Expired - Fee Related
-
1998
- 1998-02-26 US US09/030,844 patent/US5905688A/en not_active Expired - Lifetime
- 1998-04-01 JP JP08895498A patent/JP3968733B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107764279A (zh) * | 2016-08-23 | 2018-03-06 | 新唐科技股份有限公司 | 计数装置及计步装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1120497C (zh) | 2003-09-03 |
| US5905688A (en) | 1999-05-18 |
| KR19980075716A (ko) | 1998-11-16 |
| JP3968733B2 (ja) | 2007-08-29 |
| JPH10283783A (ja) | 1998-10-23 |
| DE19753423A1 (de) | 1998-10-08 |
| DE19753423B4 (de) | 2012-01-12 |
| KR100253282B1 (ko) | 2000-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1120497C (zh) | 半导体存储器件的自动节能电路 | |
| KR100471514B1 (ko) | 비휘발성 반도체 기억 장치 | |
| USRE36821E (en) | Wordline driver circuit having a directly gated pull-down device | |
| CN1086836C (zh) | 半导体存储器装置及其驱动装置 | |
| US7483301B2 (en) | Nonvolatile memory devices that support virtual page storage using odd-state memory cells and methods of programming same | |
| US9786366B2 (en) | Apparatuses, memories, and methods for address decoding and selecting an access line | |
| EP0664544B1 (en) | Stress reduction for non-volatile memory cell | |
| US6791897B2 (en) | Word line driving circuit | |
| CN102473453A (zh) | 半导体存储装置 | |
| CN1667752A (zh) | 半导体存储装置 | |
| CN1107957C (zh) | 半导体存储装置 | |
| US5293342A (en) | Wordline driver circuit having an automatic precharge circuit | |
| KR0141933B1 (ko) | 저전력의 스테이틱 랜덤 억세스 메모리장치 | |
| CN1135560C (zh) | 铁电存储器件 | |
| CN100483547C (zh) | 具有改进的单元稳定性的静态随机存取存储器阵列及方法 | |
| CN1133170C (zh) | 锁存型读出放大器电路 | |
| CN1670861A (zh) | 半导体存储器设备与定时控制方法 | |
| CN1728278A (zh) | 半导体装置的操作方法以及该半导体装置 | |
| KR100345679B1 (ko) | 메인 워드라인 대치방식의 로우 리페어를 갖는 반도체메모리 장치 | |
| CN1173402C (zh) | 半导体集成电路 | |
| US7489582B1 (en) | Low overhead switched header power savings apparatus | |
| US6269046B1 (en) | Semiconductor memory device having improved decoders for decoding row and column address signals | |
| US5461593A (en) | Word-line driver for a semiconductor memory device | |
| US6765845B2 (en) | Hierarchical word line scheme with decoded block selecting signals and layout method of the same | |
| US4360902A (en) | Semiconductor memory decoder with nonselected row line hold down |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030903 Termination date: 20141125 |
|
| EXPY | Termination of patent right or utility model |