CN1194429A - 数据解码装置 - Google Patents
数据解码装置 Download PDFInfo
- Publication number
- CN1194429A CN1194429A CN98105214.2A CN98105214A CN1194429A CN 1194429 A CN1194429 A CN 1194429A CN 98105214 A CN98105214 A CN 98105214A CN 1194429 A CN1194429 A CN 1194429A
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- circuit
- regeneration
- deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
本发明揭示一种数据解码装置。来自记录媒体(1)的再生信号,通过再生均衡器(3),以PR(1,0,-1)均衡,变换成再生均衡信号。时钟脉冲再生电路(4)输出与数据识别定时同步的再生时钟脉冲并提供给相位调整电路(5)。相位控制信号发生电路(6A)从A/D(7)变换器(7)输出的再生数字信号检测特定码型,根据采样值的振幅或偏差度检测再生时钟脉冲相位超前或滞后量,作为控制信号提供给相位调整电路(5),以便向A/D变换器(7)提供延迟时钟脉冲,用正确定时控制再生信号进行A/D变换。具有可始终稳定地得到良好的数据差错率的优点。
Description
本发明涉及从磁带之类的记录媒体再生信号,从而得到图像数据和声音数据的数据解码装置。
作为在磁记录媒体中记录某数据串,并再生该记录的信号,解码与记录前相同的数据串的手段,有部分响应方式(下文简称为PR)。这种方式均衡再生信号使保持预定代码间相干关系,由多值电平对应的信号识别记录前的数据串。下文,对采用频率特性接近于磁记录系统的一种PR(1,0,-1)的数据解码方法进行说明。
在磁记录媒体上记录通过示于图1的预编码器后的数据串。例如,输入数据串……001010……由预编码器变换成……001000加以记录。若设D为比特周期延迟演算,则来自磁记录媒体的再生信号被再生均衡,使经记录再生后的频率特性为1-D2,即,再生信号的电平为目前的信号电平减去2比特前的信号电平。这意味着,来自记录弧立脉冲……001000……的磁记录媒体的再生信号均衡为……0010-10……。
再生均衡后的信号如图2A的眼图(eye pattern)所示,数据识别定时中的基准信号电平成为与-1、0、+1的三个值对应的信号。用把与信号电平为±1相对应的信号识别为数据“1”、与电平0对应的信号识别为数据“0”,可解码成原来的数据串。上文是对采用部分响应的数据解码的简单说明,详述载于江藤三田、土居所著“数字图像记录技术”(日刊工业报社)第36~38及46~48页。
如图2A所示,部分响应方式的眼图的时间轴方向的开口宽度比示于图2B的以往的积分检测方式狭。由此,因时钟脉冲再生部的温度特性等的影响,若表示检测定时的时钟脉冲相位发生偏移,则差错率大幅度劣化。因此,在特开平7-192404公报中揭示了一种磁记录装置,它控制检测定时使稳定位于眼图开口中心(下文称为眼中心)。该装置通过再生数字信号所含的特定码型,检测时钟脉冲相位偏移,从而进行反馈控制。
但是,特定码型的时钟脉冲相位的引入时间正比于再生数字信号中所含特定码型的发生频度。由此,在上述磁记录装置中,试图用提高特定码型的产生频度,对记录信号进行编码处理,以缩短时钟脉冲相位的引入时间。这时,记录数据中所含的有效数据的比率降低。
又,若不提高特定码型的发生频度进行编码处理,虽然有效数据的比率不降低,但时钟脉冲相位的引入时间变长。由此,数字VTR的磁头切换部或记录媒体上损伤引起的漏失之类再生信号不连续部分中,恢复至良好差错率的回复时间变长。且,特定码型也可能长时间不产生,从而该期间时钟脉冲相位偏移,差错率劣化。
图6是表示眼图中检测定时与再生均衡信号偏差度的关系的说明图。如图6虚线(a)的时刻所示,初始时钟脉冲相位从眼中心偏移大时,时钟脉冲相位可能不引入至眼中心,即使引入也需要相当时间。
本发明是为改进上述已有技术的缺陷而提出的,其目的在于实现一种自动调整再生时钟脉冲的检测定时,使之始终处于眼中心,从而能稳定得到差错率低的数据且不必使记录数据有冗余长度的数据解码装置。
为了解决上述课题,本发明权利要求1记载的数据解码装置,包括:通过部分响应特性的均衡,把来自记录媒体的再生信号变换成再生均衡信号的再生均衡电路;由所述再生均衡电路的再生均衡信号,输出与数据识别定时同步的再生时钟脉冲的时钟脉冲再生电路;根据相位控制信号对所述时钟脉冲再生电路的再生时钟脉冲进行移相,并把它作为延迟时钟脉冲输出的相位调整电路;以所述相位调整电路的延迟时钟脉冲采样所述再生均衡信号,然后变换成再生数字信号的A/D变换器;根据由所述A/D变换器输出的再生数字信号的电平变化,检测时钟脉冲相位偏移,对所述相位调整电路输出减小所述时钟脉冲相位偏移的相位控制信号的相位控制信号发生电路;把所述A/D变换器的再生数字信号解码成数据的解码器。
在本申请权利要求2记载的发明中,所述相位控制信号发生电路包括:在所述A/D变换器的再生数字信号中抽取特定码型代码,并根据该特定码型代码的电平变化检测时钟脉冲相位偏移的相位偏移检测电路,所述特定码型代码是以特定定时作为翻转点,信号电平前后对称的代码串;对所述相位调整电路输出相位控制信号,使所述相位偏移检测电路检测的相位偏移减小的控制信号变换电路。
在本申请权利要求3的发明中,所述相位控制信号发生电路包括:由所述A/D变换器的输出(即数字再生信号)计算相对于基准信号电平的偏差度,判定电平的偏差度大小的偏差度大小判定电路;在所述A/D变换器的再生数字信号中,把信号电平正弦状部分变化的代码串作为特定码型代码抽取,并根据以所述相位调整电路的延迟时钟脉冲采样的所述特定码型代码的电平变化检测时钟脉冲相位偏移的相位偏移检测电路;产生相位偏移量0°~360°范围的扫描信号的扫描信号发生电路;在所述偏差度大小判定电路判定为偏差度大时,选择所述扫描信号发生电路的扫描信号输出、在偏差度判定为小时,选择所述相位偏移检测电路的时钟脉冲相位偏移信号输出的切换电路;以所述切换电路选择的输出作为相位控制信号向所述相位调整电路提供的控制信号变换电路。
在本申请的权利要求4或5记载的发明中,所述相位偏移检测电路包括:把以定时t0作为翻转点,信号电平前后对称的代码串作为特定码型代码时,输入所述A/D变换器的再生数字信号、检测所述特定码型代码的码型检测电路;把以位于所述定时t0前后的相位调整电路的延迟时钟脉冲采样所述码型检测电路检测的特定码型代码所得的信号电平分别设为F(t0-)、F(t0+)时,比较F(t0-)及F(t0+)对称度的比较器;相应于所述再生时钟脉冲相位偏移方向累计所述比较器的比较结果的累计电路。
在本申请权利要求6记载的发明中,所述解码器进行维特比译码。
在本申请权利要求7记载的发明中,所述再生均衡电路其部分响应特性是PR(1,0,-1)。
在本申请权利要求8记载的发明中,所述A/D变换器的数字再生信号是与电平(-1,0,1)的三值信号对应的信号;所述码型检测电路检测的特定码型代码是与四个连续的信号电平(0,1,1,0)和(0,-1,-1,0)中至少一个对应的代码串;所述比较电路比较四个信号电平中第2和第3信号电平。
在本申请权利要求9记载的发明中,所述A/D变换器的数字再生信号是与电平(-1,0,1)的三值信号对应的信号;所述码型检测电路检测的特定码型代码是与两个连续的信号电平(1,1)及(-1,-1)中至少一个对应的代码串;所述比较电路比较两个信号电平。
在本申请权利要求10记载的发明中,所述偏差度大小判定电路根据所述A/D变换器输出的再生数字信号电平落在预定电平范围内的比率加以判定。
在本申请权利要求11记载的发明中,将所述特定码型代码断续记录在所述记录媒体的记录区域。
在本申请权利要求12记载的发明中,所述相位控制信号发生电路,在所述记录媒体的记录区域中存在不连续部时,在含所述不连续部的预定期间,使所述相位控制信号电平不变化。
在本申请权利要求13记载的发明中,所述相位控制信号发生电路,在所述记录媒体可变速再生时,保持通常再生时的相位控制信号的电平。
根据上述构成,由再生均衡信号进行高速引入的时钟再生,根据再生数字信号的相位偏移检测结果,对该再生时钟进行移相,由此,检测定时可自动调整得始终位于眼图的眼中心,可始终稳定地得到良好的数据差错率。
根据权利要求3的构成,在相对于A/D变换后的数字再生信号多值基准电平的偏差度大时,即时钟相位不进入眼图开口部时,扫描时钟相位直至导入开口部。在偏差度小时,即时钟相位导入眼图开口部时,由数字再生信号检测时钟相位偏移,控制时钟相位使位于眼中心,由此,可使时钟相位始终位于眼中心,可得到良好的数据差错率。
图1是在PR(1,0,-1)中进行记录前预编码的预编码器的构成图。
图2是用于说明PR(1,0,-1)均衡中的3值信号眼图与积分均衡中的2值信号眼图差别的说明图。
图3是表示本发明第1及第2实施例的数据解码装置构成的框图。
图4是部分响应PR(1,0,-1)的眼图。
图5是第1实施例的相位控制信号发生电路的构成框图。
图6是眼图中检测定时与再生均衡信号偏差度的关系的说明图。
图7是在第1实施例的相位控制信号发生电路中,再生数字信号与检测定时偏移的关系的说明图。
图8是第2实施例的相位控制信号发生电路的构成框图。
图9是第2实施例的相位控制信号发生电路中所用的扫描信号的波形图。
图10是插入特定码型的重复数据部分的略图。
实施例1
参照附图,对本发明第1实施例的数据解码装置进行说明。图3是表示本实施例的数据解码装置整体构成的框图。数字数据记录在磁带1上。由该磁带1再生的再生信号经前置放大器2输入再生均衡器。再生均衡器3均衡再生信号使之成为PR(1,0,-1)特性。再生均衡器3由约5至10个抽头的横向滤波器构成。再生均衡器3输出的再生均衡信号31输入时钟脉冲再生电路4,产生表示检测定时的再生时钟脉冲41。
再生时钟脉冲41输入相位调整电路5,并由该电路输出延迟时钟脉冲51,该时钟脉冲延迟的相位与来自相位控制信号发生电路6A的相位控制信号61的电平对应。
图4A是再生均衡信号31的波形图,图4B是表示再生时钟脉冲41、延迟时钟脉冲51相位关系的波形图。图3的时钟脉冲再生电路4构成中含锁相环(PLL)电路。该PLL电路控制再生时钟脉冲,使再生信号31在图4A虚线(a)、(b)所示的阈值电平(±0.5)上交叉时的相位与来自内部振荡器的再生时钟脉冲的相位一致。再生均衡信号31平均间隔1~2比特与阈值电平(±0.5)交叉,因而可高速再生时钟脉冲。若与再生时钟脉冲41同步地观察再生均衡信号31,可得到如图4A所示的眼图。
迟滞时钟脉冲51在示于图4A的眼中心符合A/D变换定时的相位上输出。又,相位调整电路5,可由可控制延迟量的延迟线构成。
另一方面,由再生均衡器3输出的再生均衡信号31还输入A/D变换器7。该再生均衡信号31以延滞时钟脉冲51的定时进行A/D变换。由A/D变换器7输出的再生数字信号71输入相位控制信号发生电路6A和解码器8。相位控制信号发生电路6A根据由A/D变换器7输出的再生数字信号的电平变化检测时钟脉冲相位偏移,对相位调整电路5输出减小时钟脉冲相位偏移的相位控制信号61。具体地,产生用于控制延迟时钟脉冲51相位的相位控制信号61,使A/D变换的定时位于图4的眼中心。
下面,对相位控制信号发生电路6A的具体构成及其操作进行说明。
图5是相位控制信号发生电路6A的构成框图。图中,再生数字信号71输入相位偏移检测电路10。相位偏移检测电路10由码型检测电路100、延迟器10b,10c,10d、比较器10e、计数器10f构成。相位偏移检测电路10在A/D变换器7的再生数字信号中,抽取以特定定时作为翻转点,信号电平前后对称的代码串作为特定码型代码,并根据以相位调整电路5的延迟时钟脉冲采样的该特定码型代码的电平变化,检测时钟脉冲相位偏移。
例如,对于0110信号,若信号1和1的中央时刻为t0,则相对于t0前后对称。这样,把以某时刻t0作为翻转点,信号电平前后对称的代码串作为特定码型代码时,码型检测电路10a输入A/D变换器7的再生数字信号,检测特定码型代码。延迟器10b、10c、10d各自由1比特延迟元件构成。经延迟器10b延迟1比特的再生数字信号与经延迟器10c、10d延迟2比特的再生数字信号提供给比较器10e。
设以位于定时t0前后的相位调整电路5的延迟时钟脉冲采样码型检测电路10a检测的特定码型代码得到的信号电平分别为F(t0-)、F(t0+),则比较器10e比较F(t0-)与F(t0+)的对称度。
相位偏差检测电路10中,若首先在码型检测电路10a检测(0,+1,+1,0)或(0,-1,-1,0)作为3值信号码型的特定码型,则进行相位偏移量检测。图7说明眼图中检测定时和再生均衡信号偏差度的关系。若考虑码型为(0,+1,+1,0)的场合,且以图6虚线(c)的定时检测再生数字信号,则检测定时位于眼中心,输入比较器10e的再生数字信号的幅值如图7A圆圈所示。如图6虚线(b)所示,检测定时早时,输入比较器10e的再生数字信号的幅值成为图7B圆圈所示。而在如图6虚线(d)所示,检测定时迟时,输入比较器10e的再生数字信号的幅值成为图7c圆圈所示。
在示于图7A的检测定时位于眼中心时,图中的黑圆的第2、3信号电平相同。与此相反,在检测定时早时,如图7B所示,第3信号电平变大,而在检测定时迟时,如图7C所示,第2信号电平变大。因而,比较器10e比较经延迟器10d输出的第2信号电平与经延迟器10b输出的第3信号电平,由此可检测检测定时超前还是滞后。
由于再生数字信号71中含有噪声,每次比较结果有偏差。为此,计数器电路10f具有相应于再生时钟脉冲相位偏移方向累计比较器10e的比较结果的累计电路功能。具体地说,累计一定时间比较器10e输出电平的比较结果,由比较结果的多数处理检测相位超前或滞后。
对于码型为(0,-1,-1,0)的场合也用同样的方法检测相位偏移。而在PR(1,0,-1)的场合,3值电平中,+1和-1分别没有连续3个以上,因而检测码型(+1,+1)和(-1,-1),比较两个信号电平,可检测相位偏移。相位偏移的检测结果输入图5的可逆计数器13,在相位偏移减小的方向使相位控制信号61的电平变化1步。
由可逆计数器电路13输出的数字控制信号由D/A变换器14变换成模拟控制信号。由此,图3的再生数字信号71成为始终稳定地以眼中心定时进行A/D变换的信号。可逆计数器电路13和D/A变换器14具有对相位调整电路5输出相位控制信号,使相位偏移检测电路10检测的相位偏移减小的控制信号变换电路的功能。
该再生数字信号71输入译码器8,经维特比(Viterbi)译码后输出解码数据。维特比译码不识别每比特数据,而译码成以再生信号点与各基准信号点的欧几里德距离为指数,与最高似然路径(表示状态迁移)相应的比特序列。对维特比译码原理和维特比译码器构成等的详细内容在上述文献(江藤、三田、土居著“数字图像记录技术”,日刊工业报社出版)72-84页中叙述。
这样,分别进行高速时钟脉冲再生及根据再生数字信号电平(更确切地是根据特定码型中的两个电平)比较的低速时钟脉冲相位调整,由此,不必使记录数据有冗余长度,而且通过信号不连续部分的高速时钟脉冲引入及稳定驱向眼中心的时钟脉冲相位调整,可确保始终稳定的良好的信号差错率。
实施例2
下面,参照附图说明本发明第2实施例的数据解码装置。本实施例的数据解码装置整体构成与图3相同,与实施例1不同仅在于相位控制信号发生电路。图8是本实施例的相位控制信号发生电路的构成图。相位控制信号发生电路6B由偏差度大小判定电路15、相位偏移检测电路16、扫描信号发生电路17、切换开关18、可逆计数器电路19及D/A变换器20构成。
偏差度大小判定电路15计算A/D变换器7的输出数字再生信号电平相对于基准信号电平的偏差度,判定电平偏差度的大小。即,多次检测再生数字信号71的信号电平,由该电平落在预定电平范围内的比率,判定偏差度的大小。相位偏移检测电路16与示于图5的相位偏移检测电路10相同。扫描信号发生电路17产生相位偏移量为0°度~360°范围的扫描信号。
切换开关18在偏差度大小判定电路15判定偏差度大时,选择扫描信号发生电路17的扫描信号,而在判定偏差度小时,选择相位偏移检测电路16的相位偏移信号。输入切换开关18输出的可逆计数器电路19及把可逆计数器电路19输出变换成模拟信号的D/A变换器20与示于图5的电路相同。
对上述构成的相位控制信号发生电路6B的操作加以说明。再生数字信号71输入偏差度大小判定电路15,测定再生数字信号71相对于3值基准电平(+1,0,-1)有何种程度的偏差。然后判定该偏差度比预定值大还是小,并输出判定结果。
延迟时钟脉冲51的检测定时,如图6虚线(a)所示,位于眼开口部分外时,由于采样点信号电平的偏差度大,因而输出“偏差度:大”。反之,检测定时,如图6虚线(b)、(c)、(d)所示,位于眼开口部中时,偏差度小,因而输出“偏差度:小”。在“偏差度:小”时,切换开关18切换至相位偏移检测电路16。在相位偏移检测电路16检测为相位超前时,相位控制信号发生电路6B经可逆计数器电路19及D/A变换器20改变相位控制信号61的电平加以输出,使相位滞后,而在相位偏差检测电路16检测为相位滞后时,相位控制信号发生电路6B,经可逆计数器电路19及D/A变换器20改变相位控制信号61的电平加以输出,使相位超前。
在“偏差度:大”时,切换开关18切换至扫描信号发生电路17。由于上述相位偏移检测电路16不能检测相位偏移,输出示于图9的扫描相位控制整个范围的相位控制信号61,直至检测定时进入眼开口部中。若在相位扫描途中,检测定时进入眼开口部,则判定为“偏差度:小”。从延迟时钟脉冲51进入眼开口部起,相位控制信号61的电平由相位偏移检测电路16的操作控制。由此,不管延迟时钟脉冲51的初始相位如何,均能始终自动调整至眼中心的定时。
这样,从延迟时钟脉冲51观察到的再生数字信号71的偏差度大时,通过扫描时钟脉冲的相位,使时钟脉冲移相直至落入眼图开口部。且根据再生数字信号的电平在眼中心微调整相位,由此,不论从何种初始相位均能迅速把时钟脉冲相位引至眼中心。这样,可稳定地得到差错率低的信号。
在记录数据串随机的场合,3值信号码型(0,+1,+1,0)或(0,-1,-1,0)产生的概率为1/32,3值信号码型(+1,+1)或(-1,-1)产生的概率为1/8。由该码型的信号发生频度确定把时钟相位引至眼图开口中心的响应时间。因而,为了加快响应时间,断续插入包含多个上述特定码型信号的重复数据部分。而且,最好是把包含该数据部分的数据串预先记录在记录媒体上。例如,可以如图10所示在1磁道内的特定位置插入0,+1,+1,0,-1,-1……组成的重复数据部分P作为再生均衡信号。
又,记录媒体是磁带而磁带再生时,在含有例如磁头切换使再生信号不连续部分的一定期间,停止相位偏移检测电路10、16的工作。与此同时,若保持相位控制信号61的电平,则可避免记录区域不连续部分的不良影响。基于同样理由,在可变速再生时,也可保持通常再生时的相位控制信号61的电平。
虽然在第1和第2实施例中,对采用磁带作为记录媒体的场合作说明,但磁带以外的磁盘或光盘也同样适用。
根据上述发明,分别进行高速时钟脉冲再生和以基于再生数字信号电平的、低速就能胜任的时钟脉冲相位调整,由此可不必使记录数据有冗余长度且能在信号不连续部分高速引入时钟脉冲,并稳定引入眼中心。通过这种时钟相位调整,可得到始终稳定的差错率低的数据。
若根据权利要求3的发明,在再生数字信号偏差度大时,通过扫描时钟脉冲相位,可使时钟脉冲相移直至眼图开口部,然后,根据再生数字信号电平,在眼中心作相位调整。这样,不管从何种初始相位,均能迅速把相位引至眼中心,从而得到始终稳定的差错率低的数据。
Claims (13)
1.一种数据解码装置,其特征在于包括:通过部分响应特性的均衡,把来自记录媒体的再生信号变换成再生均衡信号的再生均衡电路;由所述再生均衡电路的再生均衡信号,输出与数据识别定时同步的再生时钟脉冲的时钟脉冲再生电路;根据相位控制信号对所述时钟脉冲再生电路的再生时钟脉冲进行移相,并把它作为延迟时钟脉冲输出的相位调整电路;以所述相位调整电路的延迟时钟脉冲采样所述再生均衡信号,然后变换成再生数字信号的A/D变换器;根据由所述A/D变换器输出的再生数字信号的电平变化,检测时钟脉冲相位偏移,对所述相位调整电路输出减小所述时钟脉冲相位偏移的相位控制信号的相位控制信号发生电路;把所述A/D变换器的再生数字信号解码成数据的解码器。
2.如权利要求1所述的数据解码装置,其特征在于,所述相位控制信号发生电路包括:
在所述A/D变换器的再生数字信号中抽取特定码型代码,并根据该特定码型代码的电平变化检测时钟脉冲相位偏移的相位偏移检测电路,所述特定码型代码是以特定定时作为翻转点,信号电平前后对称的代码串;对所述相位调整电路输出相位控制信号,使所述相位偏移检测电路检测的相位偏移减小的控制信号变换电路。
3.如权利要求1所述的数据解码装置,其特征在于,所述相位控制信号发生电路包括:由所述A/D变换器的输出即数字再生信号计算相对于基准信号电平的偏差度,判定电平的偏差度大小的偏差度大小判定电路;在所述A/D变换器的再生数字信号中,把信号电平正弦状部分变化的代码串作为特定码型代码抽取,并根据以所述相位调整电路的延迟时钟脉冲采样的所述特定码型代码的电平变化检测时钟脉冲相位偏移的相位偏移检测电路;产生相位偏移量0°~360°范围的扫描信号的扫描信号发生电路;在所述偏差度大小判定电路判定为偏差度大时,选择所述扫描信号发生电路的扫描信号输出、在偏差度判定为小时,选择所述相位偏移检测电路的时钟脉冲相位偏移信号输出的切换电路;以所述切换电路选择的输出作为相位控制信号向所述相位调整电路提供的控制信号变换电路。
4.如权利要求2所述的数据解码装置,其特征在于,所述相位偏移检测电路包括:把以定时t0作为翻转点,信号电平前后对称的代码串作为特定码型代码时,输入所述A/D变换器的再生数字信号、检测所述特定码型代码的码型检测电路;把以位于所述定时t0前后的相位调整电路的延迟时钟脉冲采样所述码型检测电路检测的特定码型代码的信号电平分别设为F(t0-)、F(t0+)时,比较F(t0-)及F(t0+)对称度的比较器;相应于所述再生时钟脉冲相位偏移方向累计所述比较器的比较结果的累计电路。
5.如权利要求3所述的数据解码装置,其特征在于,所述相位偏移检测电路包括:把以定时t0作为翻转点,信号电平前后对称的代码串作为特定码型代码时,输入所述A/D变换器的再生数字信号、检测所述特定码型代码的码型检测电路;把以位于所述定时t0前后的相位调整电路的延迟时钟脉冲采样所述码型检测电路检测的特定码型代码的信号电平分别设为F(t0-)、F(t0+)时,比较F(t0-)及F(t0+)对称度的比较器;相应于所述再生时钟脉冲相位偏移方向累计所述比较器的比较结果的累计电路。
6.如权利要求1至5中任一所述的数据解码装置,其特征在于,所述解码器进行维特比译码。
7.如权利要求1所述的数据解码装置,其特征在于,所述再生均衡电路其部分响应特性是PR(1,0,-1)。
8.如权利要求1至5中任一所述的数据解码装置,其特征在于,所述A/D变换器的数字再生信号是与电平(-1,0,1)的三值信号对应的信号;所述码型检测电路检测的特定码型代码是与四个连续的信号电平(0,1,1,0)和(0,-1,-1,0)中至少一个对应的代码串;所述比较电路比较四个信号电平中第2和第3信号电平。
9.如权利要求1至5中任一所述的数据解码装置,其特征在于,所述A/D变换器的数字再生信号是与电平(-1,0,1)的三值信号对应的信号;所述码型检测电路检测的特定码型代码是与两个连续的信号电平(1,1)及(-1,-1)中至少一个对应的代码串;所述比较电路比较两个信号电平。
10.如权利要求3所述的数据解码装置,其特征在于,所述偏差度大小判定电路根据所述A/D变换器输出的再生数字信号电平落在预定电平范围内的比率加以判定。
11.如权利要求2至5中任一所述的数据解码装置,其特征在于,所述特定码型代码断续记录在所述记录媒体的记录区域。
12.如权利要求2或3所述的数据解码装置,其特征在于,所述相位控制信号发生电路,在所述记录媒体的记录区域中存在不连续部时,在含所述不连续部的预定期间,使所述相位控制信号电平不变化。
13.如权利要求2或3所述的数据解码装置,其特征在于,所述相位控制信号发生电路,在所述记录媒体可变速再生时,保持通常再生时的相位控制信号的电平。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31826/97 | 1997-02-17 | ||
JP9031826A JPH10228733A (ja) | 1997-02-17 | 1997-02-17 | データ復号装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1194429A true CN1194429A (zh) | 1998-09-30 |
CN1286274C CN1286274C (zh) | 2006-11-22 |
Family
ID=12341893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98105214.2A Expired - Fee Related CN1286274C (zh) | 1997-02-17 | 1998-02-16 | 数据解码装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6005507A (zh) |
EP (1) | EP0859362A3 (zh) |
JP (1) | JPH10228733A (zh) |
CN (1) | CN1286274C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1883000B (zh) * | 2003-11-18 | 2010-05-26 | 索尼株式会社 | 再生装置与再生方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11284674A (ja) * | 1998-03-30 | 1999-10-15 | Nec Shizuoka Ltd | 無線選択呼出受信機及びその同期制御方法 |
JP2000076805A (ja) * | 1998-09-02 | 2000-03-14 | Fujitsu Ltd | 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路 |
US6563889B1 (en) * | 1998-10-01 | 2003-05-13 | Lsi Logic Corporation | Method and apparatus for adapting the boost of a read channel filter |
US6587529B1 (en) * | 1999-02-25 | 2003-07-01 | Texas Instruments Incorporated | Phase detector architecture for phase error estimating and zero phase restarting |
US6310570B1 (en) * | 1999-06-04 | 2001-10-30 | Thomson Licensing S.A. | System with adjustable ADC clock phase |
CN1181472C (zh) | 2000-11-30 | 2004-12-22 | 松下电器产业株式会社 | 信息再现装置 |
JP4109173B2 (ja) * | 2003-09-09 | 2008-07-02 | 松下電器産業株式会社 | 適応等化装置、及び適応等化方法 |
JP4684743B2 (ja) * | 2005-05-27 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | A/d変換回路、a/d変換器およびサンプリングクロックのスキュー調整方法 |
US7573937B2 (en) * | 2005-06-16 | 2009-08-11 | International Business Machines Corporation | Phase rotator control test scheme |
US7079064B1 (en) * | 2005-09-26 | 2006-07-18 | Motorola, Inc. | Method and apparatus for phase control of a digital-to-analog converter |
US7571339B2 (en) * | 2006-04-19 | 2009-08-04 | Agilent Technologies, Inc. | Clock recovery system with triggered phase error measurement |
US7612595B2 (en) * | 2006-09-19 | 2009-11-03 | Melexis Tessenderlo Nv | Sequence independent non-overlapping digital signal generator with programmable delay |
JP2009038422A (ja) * | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 同期回路、及び、データ受信方法 |
CN102264026B (zh) * | 2010-05-25 | 2016-06-22 | 晨星软件研发(深圳)有限公司 | 音讯处理装置及音讯处理方法 |
US8669891B2 (en) * | 2011-07-19 | 2014-03-11 | Lsi Corporation | Systems and methods for ADC based timing and gain control |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61191122A (ja) * | 1985-02-19 | 1986-08-25 | Toshiba Corp | 位相同期回路 |
JPH02311022A (ja) * | 1989-05-26 | 1990-12-26 | Nec Eng Ltd | 位相同期発振器の安定回路 |
US5287025A (en) * | 1991-04-23 | 1994-02-15 | Matsushita Electric Industrial Co., Ltd. | Timing control circuit |
JP2888398B2 (ja) * | 1992-12-10 | 1999-05-10 | 株式会社日立製作所 | ディジタル情報再生装置 |
JPH07192404A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 磁気記録装置 |
JPH08329620A (ja) * | 1995-05-30 | 1996-12-13 | Toshiba Corp | Pll回路 |
US5808573A (en) * | 1996-08-01 | 1998-09-15 | Nec Electronics Incorporated | Methods and structure for sampled-data timing recovery with reduced complexity and latency |
-
1997
- 1997-02-17 JP JP9031826A patent/JPH10228733A/ja active Pending
-
1998
- 1998-02-13 US US09/023,384 patent/US6005507A/en not_active Expired - Fee Related
- 1998-02-16 EP EP98301101A patent/EP0859362A3/en not_active Withdrawn
- 1998-02-16 CN CN98105214.2A patent/CN1286274C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1883000B (zh) * | 2003-11-18 | 2010-05-26 | 索尼株式会社 | 再生装置与再生方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1286274C (zh) | 2006-11-22 |
US6005507A (en) | 1999-12-21 |
EP0859362A2 (en) | 1998-08-19 |
JPH10228733A (ja) | 1998-08-25 |
EP0859362A3 (en) | 1999-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1286274C (zh) | 数据解码装置 | |
US7167328B2 (en) | Synchronizing an asynchronously detected servo signal to synchronous servo demodulation | |
CN1110048C (zh) | 数字记录/重现装置的自适应信号处理方法及其电路 | |
US5233589A (en) | Method for recording/reproducing information having a function of correcting variations in the interval in reproduced data and apparatus for realizing same | |
CA1214264A (en) | Digital data detecting apparatus | |
US5068752A (en) | Apparatus for recording/reproducing a digital audio signal with a video signal | |
CN1020517C (zh) | 相位鉴别与数据分离的方法和装置 | |
EP0479491A2 (en) | Reproducing apparatus for modifying signals read back from recorded data to avoid signal errors | |
CN1132313C (zh) | 降低功率消耗的过采样型时钟恢复电路和调整其中的时钟信号的相位的方法 | |
US4520408A (en) | Clock signal synchronization apparatus and method for decoding self-clocking encoded data | |
GB2118403A (en) | Digital signal demodulator circuit | |
US5742576A (en) | Digital signal reproducing apparatus | |
CN1213539C (zh) | 用输入信号的零交叉特性检测相差的装置及其锁相环电路 | |
US5414722A (en) | Selective data synchronizer | |
CN1273670A (zh) | 信息信号在记录载体上的轨迹中的记录和重放 | |
CN101030425A (zh) | 嵌入和检测辅助信号的方法和装置及其记录和重放装置 | |
JP3327933B2 (ja) | 情報記録再生方法及びその装置 | |
CN1144419C (zh) | 数据检测器和数据检测方法 | |
CN1650365A (zh) | 具有相差校正装置及数据头部检测装置的数据再现装置 | |
US4544961A (en) | Triplex digital magnetic recording and reproducing system | |
US5475715A (en) | Sync data introduction method and system | |
US7120102B2 (en) | Jitter detection apparatus and jitter detection method | |
Geffon | A 6K BPI disk storage system using MOD-11 interface | |
EP0828247A2 (en) | Equipment for transmitting data and method of the same | |
CN1774763A (zh) | 再现设备和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061122 Termination date: 20100216 |