CN101030425A - 嵌入和检测辅助信号的方法和装置及其记录和重放装置 - Google Patents

Abstract

本发明涉及将辅助信道的辅助信号嵌入主信道的主信号的比特流中的方法。对于可记录或可重写数据载体的复制保护和数字权利管理，需要一种密钥，可以在隐藏侧信道中，即在辅助信道中写入或重写该密钥。因此，根据本发明，提议在输出主信道的比特流之前，对主信道的比特流进行失真，从而用预定失真表示辅助信号。本发明还涉及一种用于检测嵌入在主信号的比特流中的辅助信号的方法，以及相应的装置和相应的数据载体。

Description

嵌入和检测辅助信号的方法和装置及其记录和重放装置

技术领域

本发明涉及一种将辅助信道的辅助信号嵌入主信道的主信号的比特流中的方法。本发明还涉及相应的记录装置、涉及用于检测嵌入在主信道的主信号的比特流中的辅助信道的辅助信号的方法、涉及相应的重放装置以及用于存储这种信号的数据载体。

背景技术

WO00/45381公开了具有基本平行纹迹的记录载体，这些纹迹表示纹迹的第一物理参数的第一变化以及第二物理参数的第二变化。第一变化表示记录在记录载体上的信息，其中可以借助于可控类型的数据处理恢复信息，而第二变化的调制图案表示用于控制所述数据处理类型的代码。可以把这种第二变化的调制图案看作辅助信道的辅助信号，并且一般被称为径向坑点摆动。

为了实现在传输线上传输的数据或存储在记录载体上的数据，特别是经诸如超流通(superdistribution)的互联网传输的或者存储在象CD或DVD的可记录或可重写记录载体上的音频和/或视频数据或软件的复制保护和数字权利管理，需要在隐藏侧信道中写入和重写最好至少128比特的密钥。对侧信道的诸多要求中的一些为：它能够在家庭环境中被读取和写入，并且对该信号的外部访问、即读或写访问是困难的，即该信号防止窃用。其他的要求还包括：不能根据信道比特将数据信道复制在盘图像中，以及需要在短时间内完成读写动作，因为密钥必须在数秒内可用。对提供对某些数据的访问的数字权利有更多或更少的相同需要。另外，最好尽可能地提高数据载体的存储容量。

发明内容

因此，本发明的目的是提供将辅助信号嵌入到主信号的比特流中的方法，以满足上述需要，同时减少所需硬件。本发明还有一个目的是为检测这种辅助信号提供相应的方法，提供相应装置，以及提供用于存储其中嵌有辅助信号的主信号的数据载体。

通过以下方法可达到这种目的：用于将辅助信道的辅助信号嵌入主信道的主信号的比特流中的方法，其中在输出所述主信号的比特流之前，使所述主信号的比特流失真，从而用预定失真表示所述辅助信号，其中，在所述主信号的比特流中插入局部相位误差。

本发明基于以下思路：用受控失真将辅助信道的辅助信号编码到主信道的主信号中，其中辅助信道也可被称为侧信道或隐藏信道，而主信号包括要传输或存储的原始数据，并且可以在锁定主信号的锁相环(PLL)电路中检测到该失真。根据本发明，主信号的坑点和纹间表面(pit and land)图案或标记和间隔(mark and space)图案分别在编码阶段用辅助信号以受控方式故意失真，使得检测器的PLL电路仍可适应它。之后，PLL电路的错误信号就包括辅助信道的辅助信号的信息。为了在记录或重放装置中实现本发明，只需要增加有限数量的硬件。

根据本发明的最佳实施例，在主信号的比特流中插入局部相位误差。因此，将至少部分主信号的纹间表面和标记流位移能够由检测器的PLL电路检测到的正或负的相位误差。由此，部分正常的纹间表面和标记流被切掉，并且在稍微位移的位置上放回，所述移动最多是信道时钟周期的一半，最好是信道时钟周期的20％到50％。

根据另外的最佳实施例，这样选择相位误差的绝对值：使其小于主信道的信道时钟周期，最好小于信道时钟周期的一半，最好在信道时钟周期的20％到50％之间。另外，相位误差不导致错误标记，也不对纠错容量有严重影响。对于辅助信道的检测，主信道有可能、并且最好是无误差的，但是这不是必须的。对于无误差信号，相位误差的绝对值应该最好小于信道时钟周期的一半。但是，当选择的相位误差大于信道时钟周期的一半，具体地说，小相位误差以信道时钟周期为模时，与相位误差的绝对值大于信道时钟周期的一半的情况下所检测的辅助信道质量相同，不同的是主信道将具有有可能能被校正的比特误差。更进一步，可以这样选择相位误差，使得坑点和纹间表面流不能被容易地复制。最好应该这样选择相位误差，使得利用采样频率不能够容易地复制坑点和纹间表面流，所述采样频率是主信道的信道比特频率的小整数倍。

在本发明的另一个最佳实施例中，低频变化被引进到主信道的信道时钟。最好利用在PLL电路的带宽内的频率对信道时钟进行调制。最佳调制是调相或调频正弦波。正弦波调制所具有的优点在于正弦波没有更高的谐波，因此使得有可能利用锁相环电路的整个带宽。这种信道时钟调制的失真是时钟的低频变化，使得PLL电路将平滑地跟随，而频率变化足够高，可以使其不影响重放装置的转台马达控制。最好这样选择调制频率，使得其足够高，从而可以达到所需数据速率，所需数据速率可以是每秒128个用户比特每秒，用于将密钥嵌入辅助信道中。另外，所选的调制频率使得对盘的离心率没有干扰并且不出现抖动边缘的严重减少。

在本发明的另一实施例中，主信道的主信号的比特流包括要以纹间表面和标记的形式记录在数据载波上的比特流，具体地说，记录在如CD或DVD的光学数据载波上。原则上，本发明可以用在所有可记录或可重写的光学存储媒体以及ROM盘中。本发明还可以用于经传输线，例如经互联网的数据传输。

还可以通过以下装置而达到所述目的：用于将辅助信道的辅助信号嵌入主信道的主信号的比特流中的装置，包括：失真装置，用于使所述主信号的比特流失真，从而用预定失真表示辅助信号；以及用于输出所述主信号的比特流的输出装置，其中，所述失真装置设置成用于在所述主信号的比特流中插入局部相位误差。这种装置可以用在用于在记录载体上记录主信道的主信号的装置中，具体地说，用在ROM盘的压模生产中的主基片的用于记录的格式生成器中，或者用在光学记录载体的可重写/可记录驱动器中。

还可以通过以下方法达到所述目的：用于检测嵌入在主信道的主信号的比特流中的辅助信道的辅助信号的方法，用所述主信号的比特流的预定失真表示所述辅助信号，检测所述比特流的失真，以及从所述失真对所述辅助信号进行解码，其中，所述失真由所述主信号的比特流中的局部相位误差组成。

还可以通过以下装置达到所述目的：用于检测嵌入在主信道的主信号的比特流中的辅助信道的辅助信号的装置，用所述主信号的比特流的预定失真表示所述辅助信号，所述装置包括用于检测所述比特流的失真的检测装置，以及用于从所述失真对所述辅助信号进行解码的解码装置，其中，所述失真由所述主信号的比特流中的局部相位误差组成，以及所述检测装置设置成用于检测作为失真的局部相位误差。这种装置可以用在用于重放存储在记录载体上的数据的装置中。这些装置包括根据本发明去掉失真的PLL电路。

更进一步，还可以通过以下数据载体而达到所述目的：用于存储其中嵌有辅助信道的辅助信号的主信道的主信号的比特流的数据载体，所述主信号的比特流具有表示所述辅助信号的预定失真，其中所述预定失真是用所述主信号的比特流中的局部相位误差表示的。所述主信道中嵌有辅助信道的辅助信号，并且数据载体最好是如CD或DVD的光学记录载体，例如CD-ROM。应该理解，可以进一步发展这些装置、方法和数据载体，并且这些装置、方法和数据载体可以具有与以上参考第一种所述方法解释的那些实施例相同或类似的其它实施例。

附图说明

现在参考附图更详细地解释本发明，其中：

图1示意了解释本发明的第一实施例的比特流，

图2示意了解释本发明的第二实施例的比特流，

图3示意了根据本发明的的记录装置，

图4示意了根据本发明的的重放装置，

图5示意了重放装置的锁相环电流的第一实施例，

图6示意了重放装置的锁相环电流的第二实施例。

图7示意了重放装置的锁相环电流的第三实施例。

图8示意了重放装置的锁相环电流的第四实施例。

具体实施方式

图1示意了主信道的主信号的信道时钟信号1和比特流2，即坑点图案，长度L上没有辅助信道。没有辅助信道的主信道的纹间表面和标记的正常流在图中用3表示，被分为长度为L的若干部分。根据本发明的第一实施例，局部相位误差被引进到主信道的比特流2中。这意味着长度L上的纹间表面和标记流位移了正或负的相位误差，即一部分纹间表面和标记的正常流被切掉，并且被放回到稍微位移后的的位置。其中嵌有辅助信号的主信号的例示用4表示。其中长度为L的组n+1(组41)被移到相对于组n的右边，引进了正偏移S，而组42和43被移到左边，引进了负偏移。

组n+1的偏移S的细节、时钟信道1变化的细节以及坑点图案2偏移的细节如框5所示。其中变化由虚线表示。可以看出，坑点的组21被偏移到另一位置22，并且信道时钟的正常位置11也被偏移到新位置12。还可以看出，偏移S比信道比特长度小。

作为这种调制的结果，相位误差总是成对出现，每对一个正的和一个负的相位误差。这可以在信号8中容易地看出，信号8是PLL电路的相位检测器输出端相对于时间检测到的，它与嵌有辅助信号的主信号4对应。可以限定用其后出现正相位误差的负相位误差表示比特值“1”(参见与组41对应的信号8的部分81)，以及用其后出现负相位误差的正相位误差表示比特值“0”(参见与组42和43对应的信号8的部分82和83)。信号8和这些比特值由适当的解码器检测，以下将更详细地对此进行解释。

相位误差对的出现对本发明并不是必需的，但是可以被用在本发明的最佳实现中，因为经过更长的一段时间后，总相位误差将保持零。

最好这样选择相位误差PE，使得它为-0.5T＜PE＜0.50T，最好为0.20T＜|PE|＜0.5T，其中T为信道时钟周期。另外，选择PE使得能在辅助信道中得到足够大的信噪比，从而使相位误差不会导致错误标记，并且不会对纠错容量产生严重影响。根据本发明，不论失真如何，将保持主信号的读出。

图2说明本发明的第二实施例，根据该实施例，低频变化被引进到主信道的信道时钟中。同样的，为清楚起见，首先示意了没有辅助信道的主信道的主信号的信道时钟信号1和比特流2、即坑点图案。根据本发明的这个实施例，主信道的信道时钟15用具有PLL带宽内的频率的辅助信道进行了调制。在图2所示的信道时钟信号15中，主信道的时钟频率与调制频率相比非常高。25表示根据本实施例编码的坑点图案例示。虚线9表示在坑点图案25的调制坑点位置上相对于坑点图案2的非调制坑点位置的偏移。

在以下更详细地解释的检测器中，检测到例如，当CD重放装置的马达主轴以固定线速度旋转时，相对于时间的再生时钟频率信号6。分成多个部分的纹间表面和标记流用3表示。在检测器的PLL电路的VCO(压控振荡器)的输入端上，可以测量到相对于时间的电压信号7。在这个信号7中，利用调相正弦波调制主信道。该信号7可以被分成可以理解为比特值“1”或比特值“0”的部分71、72，具体取值取决于在这些部分71、72中首先或最后出来的是正或负的正弦半波。

通过相对于时间t测量与信号时钟频率成比例的电压信号7，在重放装置中完成调制的检测，以下将更详细地进行解释。这样选择调制频率，使得达到要求的数据速率，并且不干扰盘离心率，也不出现抖动边缘的严重减少。还可以这样理解电压信号7，使得正的正弦波表示比特值“1”，而负的正弦波表示比特值“0”。

一般来说，对于两个实施例，可以用许多不同方式进行调制或失真，并且可以预先确定检测器中测量的信号应如何被解释。如果，例如，被测信号的信号质量不好，则可以这样选择，使得图2所示的实施例中的一系列、如4个正的正弦波表示比特值“1”，而四个负的正弦波表示比特值“0”。还可以将调制作为调频正弦波进行，其中比特值“1”由一个或多个频率为f1的正弦波表示，而比特值“0”由一个或多个频率为f0的正弦波表示。

在图3中，示意了根据本发明的记录装置的简单方框图。传统上，主信道的主信号，即源比特，以熟知且传统的方法由纠错码(ECC)编码器电路51以及其后由信道编码器电路52进行编码。然后，编码器电路52的信道比特输出一般被输入用于将其写入记录载体的写电路。根据本发明，加入了FIFO缓冲器(先进先出)50，在该缓冲器中，主信号与时钟电路53的信道时钟同步。与此同时，将主信号的信道时钟从时钟电路53引进到隐藏信道编码器电路54，同时还向该编码器电路提供了辅助信道的辅助信号，即隐藏信道数据。所述辅助信道被用于调制主信号的信道时钟。调制信道时钟是隐藏信道编码器电路54的输出，且被输入到缓冲器50的异步输入端、ECC编码器电路51和信道编码器电路52。然后，主信号的信道比特以隐藏信道编码器电路54规定的时钟速率进行了时钟调整。

采用一个规定，即缓冲器50的输出时钟的平均时钟速率与从时钟电路53提供到缓冲器50的输入时钟相同。另外，应该选择足够大的缓冲器50，使得输出时钟速率中的变化不会导致缓冲器欠载运行或超出业务量。最后，如参考图1和2解释的其中嵌有辅助信号的主信号从写电路输出，即被写入记录载体。或者，不将输出信号写入记录载体的写电路，而是利用传输电路在传输线上传输输出数据。

根据本发明，隐藏信道编码电路54和FIFO缓冲器50被加到传统记录装置中，作为用于建立隐藏信道的失真装置。在用于控制ROM盘的格式生成器中，时钟电路53将生成编码器电路时钟信号和控制转台的控制的时钟信号。在盘记录器中，时钟电路53将从盘的格式中得到时钟，例如从凹槽摆动得到时钟。

原则上，本发明可以应用于所有主信道的码字。如果将失真设计为使其对纠错容量没有影响，则可以将该失真用作与整个数据载体上的主信道平行的隐藏信道。另一种可能性是，将失真放在特定文件中或者数据载体的某一位置。

图4示意了根据本发明的重放装置的方框图。从数据载体，例如CD读取的输入信号I首先被输入到前置模数转换器60。该重放装置包括信道均衡器61、比特检测器62、锁相环(PLL)电路63、NRZI(不归零翻转)发生器64、FIFO缓冲器65、EFM(8到14调制)解调器66以及输出时钟数字数据信号O的CIRC解码器67。还提供连接到驱动电压D的转台马达控制68。这些单元及其功能是众所周知的，并且用于重放装置的典型设计中，且在本文中不再作另外阐述。

提供连接到根据本发明的锁相环电路63的附加解码器69。其中，对由辅助信号引起失真的主信号的比特流的失真进行检测，并且从中对辅助信号进行解码。这一点将参考图5和图6作更详细地阐述。

图5示意了根据本发明的PLL电路63连同检测器691的第一实施例。PLL电路63一般包括相位检测器631、环路滤波器632以及压控振荡器633。对PLL电路63进行设计，从而从盘上的主信号数据图案恢复时钟信号，并且它容许主信号中诸如速度变化的的失真。

如果根据本发明，如以上参考图1解释的，用至少部分主信号的比特流的预定失真将辅助信号嵌入在主信号中，利用附加检测器，可以检测这些失真，并将其解码为辅助信号。如果在主信号的比特流中插入了局部相位误差，即如果主信号的纹间表面和标记流位移了正或负的相位误差，则可以在相位检测器631的输出端检测这些误差，如检测器691所示。

在图6所示的PLL电路63的备选实施例中，PLL电路63还包括低通滤波器634。在这种实施例中，如检测器692所示，可以在PI控制电路632的比例项P中检测出局部相位误差。在图5和图6的两个实施例中，坑点和纹间表面流中的相位误差导致PLL电路中的误差信号，可以在两个位置看到，如检测器691和检测器692所示。

作为另一备选实施例，如果信道时钟调制被用于主信号的比特流的失真，如上面参考图2所解释的，即将低频变化引进到主信道的信道时钟，如图7或8所示的配置将被用于检测。然后，如检测器693所示，可以在环路滤波器632的输出端检测信道时钟调制。在图8所示的备选实施例中，如检测器694所示，还可以在PLL电路63的PI控制电路632的积分项I上检测信道时钟调制。检测到的信号表示与主信号的时钟频率成比例的电压。在备选实施例中，利用图4所示的FIFO缓冲器。该缓冲器的填充度表示可以被用于检测信道时钟调制。

应该理解，本发明不限于上述实施例内。存在其它实施例和所示实施例的多种变化，具体地说，所述装置的单元的配置和发展也可以是不同的。

Claims (6)

1.一种具有主信道的主信号的比特流的数据载体，所述比特流具有纹间表面和标记流的形式，所述主信号中嵌有辅助信道的辅助信号，所述主信号的比特流具有表示所述辅助信号的预定失真，其中所述预定失真是用所述主信号的比特流中的局部相位误差表示的，而所述主信号的比特流中的局部相位误差是用部分主信号的纹间表面和标记流位移了正或负的相位误差表示的。

2.如权利要求1所述的数据载体，其特征在于，选择所述相位误差的绝对值，使其小于所述主信道的信道时钟周期。

3.如权利要求2所述的数据载体，其特征在于，所述相位误差的绝对值小于所述信道时钟周期的一半。

4.如权利要求3所述的数据载体，其特征在于，所述相位误差的绝对值在所述信道时钟周期的20％到50％之间。

5.如权利要求1所述的数据载体，其特征在于，所述主信道的主信号的比特流由以纹间表面和标记形式记录在数据载体上的比特流组成。

6.如权利要求1所述的数据载体，其特征在于，所述辅助信号包括复制保护密钥或数字权利。

Images