CN1156086C - 锁相环电路和用它装备的再生装置 - Google Patents

锁相环电路和用它装备的再生装置 Download PDF

Info

Publication number
CN1156086C
CN1156086C CNB971253773A CN97125377A CN1156086C CN 1156086 C CN1156086 C CN 1156086C CN B971253773 A CNB971253773 A CN B971253773A CN 97125377 A CN97125377 A CN 97125377A CN 1156086 C CN1156086 C CN 1156086C
Authority
CN
China
Prior art keywords
signal
clock
phase
low
draw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971253773A
Other languages
English (en)
Other versions
CN1190290A (zh
Inventor
安藤亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1190290A publication Critical patent/CN1190290A/zh
Application granted granted Critical
Publication of CN1156086C publication Critical patent/CN1156086C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种锁相环(PLL)电路和用它装备的再生装置，其中PLL电路包括：比较装置，用于将输入信号与产生的时钟信号的相位进行比较，并产生相差信号和相位寄存器时钟；抽取装置，用于从相差信号中抽取低通信号；改变装置，根据低通信号抽取装置抽取的低通信号改变振荡频率；提供装置，用于提供改变振荡频率的改变装置的输出作为所述产生的时钟信号；以及检测装置，用于按照比较装置产生的相位寄存器时钟检测所述输入信号的损失，和在检测到所述输入信号的损失时，使抽取装置复位。本发明的装置可距原采用信号很远地控制时钟信号，因此，可在抽取到正常的时钟信号后加快PLL的同步操作。

Description

锁相环电路和用它装备的再生装置
技术领域
本发明涉及一种锁相环(PLL)电路和用PLL电路提供的时钟信号再生数据的信号再生装置。
背景技术
当再生在光盘、磁盘或磁带等记录介质上记录的数字数据时，必须产生一个再生时钟，也就是所谓信道时钟，用于从记录介质的读出信号中抽出信道位。为了产生时钟，一般采用PLL电路。这样PLL电路可采用模拟型式或数字型式。数字PLL电路基本上具有如图1所示的结构。
图1中，以从记录介质读出的信号输入给输入端101，该信号例如是称为EFM(8-14调制)的信号。EFM是被CD(小型盘)采用的一种调制系统，它根据预定的调制规则将8位数据调制成14信道的位。该调制的EFM信号包括在3T-11T范围内的反相间隔(中间-边缘间隔)，这里T是信道位周期且包含信道时钟分量。
构成数字PLL电路使其具有：相位比较器102，从输入端101输入信号；低通滤波器(LPF)103；和可变频率振荡器(VFO)104。将VFO104的输出作为105端的PLL输出时钟PLCK，并将它返送到相位比较器102。对于模拟型的PLL，VFO通常采用压控振荡器(VCO)；而对于数字型PLL，VFO则安排一振荡器使其根据输入相位误差信息来改变其分频比，比如数据振荡器(NCO)。
在上述装置中，相位比较器102将PLL输出时钟PLCK与输入信号进行比较。然后，将比较结果送到数字LPF103，通过它取出与相位差对应的直流(dc)信号。根据该相差信号来控制VFO104的振荡频率，使得出的PLL输出时钟PLCK与输入信号(比如EFM信号)的信道时钟同步。
将相位比较器102安排成例如图2中所示那样。将输入端101上的输入信号(比如，EFM信号)送到与第二级寄存器122和异门123串联的第一级寄存器。将从寄存器121的输出送给寄存器122和异门123及124。将来自寄存器122的输出输入给异门124。寄存器121和122是根据来自105端的PLL输出时钟PLCK驱动的。将由反相器125给出的反相时钟PLCK输入给寄存器122。将异门123的输出送给相差计数器126的起动端EN。同时，将123门的输出经反相器128反相后送给负载控制端LD。将相差计数器126的输出送到相位寄存器127。相差计数器126和相位寄存器127是根据106端送来的主时钟MCK驱动的。将异门124的输出送到相位寄存器127的时钟端作为相位寄存器时钟。通过107端从相位寄存器127取出相差数据，然后送到LPF103。
以下将参照图3A-3F所示的信号分量波形来描述图2所示相位比较器的工作。
当101端输入图3A中所示的EFM信号而105端输入图3B中所示的PLL输出时钟PLCK时，异门123在EFM信号的上升时刻t1与PLL输出时钟PLCK的上升时刻t2之间输出“H”(高电平“1”)信号，此期间相差计数器126继续其计数工作，然后输出如图3D中所示的计数信号。异门124输出的信号如图3E中所示，在PLL输出时钟PLCK的上升时刻t2与下降时刻t3之间保持为高电平。在图3E中所示的上升时刻t2，将相差计数器126的输出输入给相位寄存器127，使相位寄存器127的输出如图3F中所示在t2时刻进行转变。
对相差计数器126初始化时从108端装入的初始数据值要使得当相位误差为“0”时计数器输出值标记为“0”。具体说，将该值向负侧偏移一个与PLL输出时钟PLCK的半周期对应的计数值。通常将供给106端的主时钟MCK的频率设置为PLL输出时钟频率的几倍或更高。
将来自图2所示相位比较器的107端的相差数据送到图4所示的数字LPF中。
图4中所示的数字LPF具有输入一侧的寄存器131以及寄存器132及133。即，将通过107端供给的相差数据通过寄存器131送给寄存器132和加法器136。然后，将寄存器132的输出乘一个来自135端的系数，然后将结果送给加法器136。加法器136的输出送给加法器137，其输出通过寄存器133后，通过乘法器138乘上一个来自139端的系数，然后将乘得的结果馈给加法器137，通过140端取出寄存器133的输出，作为LPF的输出。这些寄存器131、132和133是由来自110端的滤波器时钟驱动的。这个时钟对应于，比如，PLL输出时钟PLCK的两个边缘。
数字LPF取出相差数据的低通分量，或称为dc分量，然后将它加到图1中所示的VFO104作为控制电压。
若在记录介质上比如盘上由于损伤或指纹造成某些缺陷时，可使从介质上读出的EFM信号的边缘下降几百微秒。
图2中所示相位比较器的相位寄存器127检测由寄存器121和122输入的EFM信号的边缘，并作为时钟信号更新相位数据，从而避免了输入信号的边缘降落，以更新相位寄存器127的相差数据。结果，在输入信号边缘降落之前的相差数据保持原状。缺陷附近降低的信号电平其边缘不能接受通常的检测，因此，很可能大大地干扰了相差计数器126的输出和相位寄存器输出的相差数据。
因此，图1所示LPF长时间输入了一个离中心值有很大偏移的值，从而在其内部保持了一个很大的直流(dc)值和提供了一dc值。结果，使图1所示VFO104的振荡频率大大偏离了中心值。
接着，使光拾取器离开介质缺陷处，故可适当地获得EFM信号的边缘。然后，PLL电路执行同步(pulling)操作。因为LPF有很大的时间常数，所以PLL电路的缺点是，如果将dc值储存在滤波器中，则相位的同步需要很长时间。
发明内容
本发明可克服上述缺点。本发明的目的是提供一种PLL电路和一种信号再生装置，当长时间不能检测到输入信号的边缘时，可避免在滤波器中储存大的dc值，在可检测到输入信号的边缘后可使PLL很快进入同步。
根据本发明的一个方面，提供了一种锁相环电路，包括：比较装置，用于将输入信号与产生的时钟信号的相位进行比较，并产生相差信号和相位寄存器时钟；抽取装置，用于从所述相差信号中抽取低通信号；改变装置，根据所述低通信号抽取装置抽取的所述低通信号改变振荡频率；提供装置，用于提供所述改变振荡频率的改变装置的输出作为所述产生的时钟信号；以及检测装置，用于按照所述比较装置产生的相位寄存器时钟检测所述输入信号的损失，和在检测到所述输入信号的损失时，使所述抽取装置复位。
根据本发明的另一方面，提供了一种再生装置，用于从记录介质再生的信号中产生二进制信号，并从所述二进制信号中抽取时钟信号，该装置包括：比较装置，用于将所述二进制信号与产生的时钟信号的相位进行比较并产生相差信号；抽取装置，用于从所述相差信号中抽取低通信号；改变装置，根据所述低通信号抽取装置抽取的所述低通信号可变地控制振荡频率；提供装置，用于提供所述可变振荡频率控制装置的输出作为所述产生的时钟信号；以及检测装置，用于按照所述比较装置产生的相位寄存器时钟检测所述二进制信号的损失；和在检测到所述输二进制信号的损失时，使所述抽取装置复位。
附图说明
图1是通常的PLL电路的方框图；
图2是通常的相位比较器内部结构的方框图；
图3A是输给PLL电路的EFM信号的时间曲线；
图3B是PLCK信号的时间曲线；
图3C是异门123输出信号的时间曲线；
图3D是相差计数器126输出信号的时间曲线；
图3E是异门124输出信号的时间曲线；
图3F是相差寄存器127输出信号的时间曲线；
图4是图1所示低通滤波器103内部结构的方框图；
图5是应用本发明的PLL电路的方框图；
图6是应用本发明的图5所示低通滤波器103内部结构的方框图；
图7是应用本发明的图5所示低通滤波器103另一内部结构的方框图；
图8是应用该PLL电路的再生装置总体结构的方框图。
具体实施方式
下面，参照附图描述本发明最佳实施例的PLL电路。
图5示出本发明最佳实施例的PLL电路。
图5中，数字101代表输入端，输入从记录介质上读出的EFM信号。
该PLL电路具有：相位比较器102，输入来自输入端101的EFM信号；LPF(低通滤波器)103；和VFO(可变频率振荡器)104。通过105端取出来自VFO104的输出作为PLL输出时钟PLCK，并通过反馈环路送给相位比较器102。由图1与图5的比较可知，本发明的特点是提供了包含在虚线框中的缺陷检测电路20。缺陷检测电路20的工作是检测输入信号的缺陷，并可控制地保持LPF103为常数。
假定本发明的PLL电路，当通过LPF103从相位比较器102送给VFO104的相差数据是“0”时，来自VFO104的振荡频率是标准频率，则缺陷检测电路20控制LPF103的内部状态使之当检测缺陷时LPF103的输出为“0”。该标准频率对应于模拟PLL的VCO的自由振荡频率或中心频率。一般将该标准频率设置在输入信号的时钟分量的频率上，即设置在输入EFM信号的信道时钟频率上。
相位比较器102的工作是比较PLL输出时钟PLCK与输入信号的相位，并将比较结果输给数字LPF103，通过LPF103给出与相位差对应的dc信号。根据该相差信号，控制VFO104的振荡频率，使PLL输出时钟PLCK与输入给该PLL电路的EFM信号的信道时钟同步。缺陷检测电路20的工作是，当一定时间内不能检测输入信号的边缘时，向LPF103输出检测信号和如下面将讨论的寄存器清除信号等控制信号。
相位比较器102的结构如图2所示。图2所示的相差计数器126的工作是，只在与EFM信号边缘和PLL输出时钟PLCK之间的相差对应的期间，对主时钟MCK计数。然后，相位寄存器127锁存该主时钟MCK，再将相差数据送到数字LPF103。另外，将来自相位比较器102的109端的信号，即来自图2所示异门124的相位寄存时钟送到缺陷检测电路20。
数字LPF103的结构如图6所示。如图所示，数字LPF103具有输入一侧的寄存器11以及寄存器12和13。即，通过寄存器11将由107端加入的相差数据送到寄存器12和加法器16。通过乘法器14将寄存器12的输出乘以一个来自15端的系数，然后送到加法器16。将加法器16的输出送给加法器17。通过寄存器13将加法器17的输出送到乘法器18，在此乘法器将该输出乘上一个来自19端的系数。将乘得的结果送回加法器17，在140端取出寄存器13的输出作为LPF输出。这些寄存器11、12和13是由110端来的滤波器时钟驱动的。比如，该滤波器时钟对应于PLL输出时钟PLCK的两个边缘。
缺陷检测电路20具有计数器21、译码器22和反相器23，该电路的工作是，当给定时间内不能检测到由109端加来的相位寄存时钟时，输出检测信号。即，计数器21以滤波器时钟作为输入时钟进行计数工作，并由相位寄存器的时钟对计数器21清零。译码器22的工作是，当计数器21的计数值达到预定值Th时，输出为“H”(高电平)的检测信号。通过反相器23将检测信号加到计数器21的起动端EN，使该检测信号用于停止计数器21的计数工作。将来自译码器22的缺陷检测信号加到数字滤波电路的输入级寄存器11的清除端CLR。如果检测信号处于高电平“H”，则由该检测信号清除寄存器11的内容。
当介质缺陷使得输入到图5所示PLL电路的信号的边缘不能检测时，则图2所示的相位比较器停止，输出相位寄存时钟。当图6所示计数器21的计数达到对应于预定时间的计数值Th时，译码器22输出“H”信号，由此检测缺陷。在检测缺陷之前，将滤波器的输入级寄存器11复位。停止计数器21的计数工作，保持该计数值，并将译码器22的输出保持在“H”电平，直到下一个相位寄存器锁存信号输入为止，从而使输入级寄存器11保持原位，这等同于LPF的输入保持为“0”。所以，LPF103的输入逐渐变为“0”，VFO104在某个标准频率，比如，输入EFM信号的信道位时钟频率上振荡。在标准频率的振荡状态，当光拾取器通过介质的缺陷部分后返回到正常的再生状态时，PLL电路很快进入同步工作。
下面描述本发明实施例的PLL电路中所用的LPF电路和缺陷检测电路的另一种结构。图7中与图6对应的各部分具有相同的标号，并不再对对应部分进行描述。
图7中，将来自缺陷检测电路的译码器22的缺陷检测信号，即寄存器清除信号，送到数字LPF的输入级寄存器11以及余下的两个寄存器12和13。通过这个信号使LPF完全复位，并当VFO104的频率固定在标准频率时，给出“0”的输出。
根据图7所示的结构，当检测缺陷时，将PLL电路的滤波器完全复位，并当振荡频率固定在标准频率时，供给为“0”的输出。通过这一操作，当光拾取器从介质缺陷处脱离之后，PLL的同步很快得以进行。
接着，图8示出采用本发明一实施例的PLL电路构成的信号再生装置的具体结构。正如参照图5-7所描述的，这种PLL电路200的输入是来自二进制电路206的EFM信号。将PLL电路200的输出时钟CKp，即图5-7中所示的PLL输出时钟PLCK，送到EFM和CIRC译码器208。CIRC为Cross Interleave Reed-Solomon码的缩写。可用ACIRC(Advance CIRC)代替这CIRC，它是CIRC的改进。
图8中，用于音频的光盘201是由用于使盘转动的比如主轴马达的马达202旋转驱动的。通过作为再生头的光拾取头203读出在光盘201上记录的信号，并通过RF放大器207加以放大。
光拾取头203的工作是，对光盘201施加激光束，并检测反射光以产生来自光盘的信号。光拾取头203设有：激光二极管，作为提供激光的装置；由偏振分束器和物镜组成的光学系统；用于检测反射光的光检测器。物镜203a被支撑着，故通过双轴致动器204可在盘的径向(跟踪方向)和光轴方向(聚集方向)移动。通过称为滑动机构205的作用，可使光拾取头203在盘的径向移动。
将光拾取头203从光盘读出的信号送到RF放大器207。为了提取再生的RF信号、跟踪误差信号和聚焦误差信号，RF放大器207对信号进行操作处理。
通过二进制电路206的作用将再生的RF信号二进制化为上述EFM信号。然后，将EFM信号加到EFM和CIRC译码器208上。将EFM信号加到具有结合图5-7所描述结构的PLL电路200。PLL电路200的工作是，供给与EFM信号的时钟分量同步的再生时钟CKp。再生时钟CKp对应于如图5-7中所示的PLL输出时钟PLCK。将再生时钟CKp加到EFM和CIRC译码器208上。将时钟CKp作为标准时钟，据此对输入的EFM信号进行译码。
如上所述，PLL电路200的工作是，当由于光盘201的缺陷而未检测到EFM信号的边缘时，将内部数字LPF的寄存器复位，以便将VFO的振荡频率设定为标准频率。这种操作使得当光拾取单元脱离光盘201的缺陷处之后能够加快PLL的同步。
当采用磁光盘作为光盘201时，RF放大器207提取与称为前纹所记录的绝对位置信息对应的纹信息。将这个纹信息送到地址译码器210。地址译码器210根据纹信息产生绝对位置信息和地址位时仲，然后将它们送给EFM和CIRC译码器208。将该绝对位置信息加到由微处理机等组成的系统控制器211。对于专用于再生的光盘，EFM和CIRC译码器208读出地址和作为数据记录的辅助子码信息，并把该地址信息和用于控制的子码数据送到系统控制器211。系统控制器211使用此地址信息和控制信息作各种控制用。
将由RF放大器207抽取的跟踪误差信号和聚焦误差信号加到伺服电路209。伺服电路209产生各种伺服信号，包括输入其中的跟踪误差信号、也输入其中的聚焦误差信号、从系统控制器211送出的轨迹跳跃指令、存取指令、和马达202的转速检测信息。用这些伺服信号，伺服电路209控制双轴致动器204和滑动机构205，以进行聚焦、跟踪控制、或拾取头馈送控制。同时，根据来自EFM和CIRC译码器208的CLV伺服信号，伺服电路209控制马达202的旋转，比如使之处于CLV(恒线性速度)方式。也可以CAV(恒定角速度)方式来控制其旋转。
EFM和CIRC译码器208执行EFM调制和对于EFM信号的纠错译码和扇形译码的译码处理。然后，在存储控制器212的控制下，向缓存器213写入和从缓存器213读出处理的EFM信号。比如，缓存器213可采用4M或16M的D-RAM。
如果必要，可通过音频压缩译码器214将在存储控制器212控制下从缓存器213读出的数据扩展为数字音频信号。将该数字音频信号送到数-模转换器215，在此将该信号转换成模拟信号。然后，在输出端216取出该模拟音频信号。
将来自键单元219的操作信号送到系统控制器211。标号220代表显示单元，它显示工作状态和从系统控制器211送出的再生时间等信息。振荡器221产生主时钟MCK，然后将主时钟MCK提供给系统控制器211和各个需要的部件。
本发明不限于上述实施例。例如，对于VFO的振荡频率变为标准频率时的dc值被设定为一个非零的预定值情况下，相位比较器的相差计数从“0”开始，以及相差为“0”时将预定值输出作为相差数据，在检测缺陷时可将该预定值装入数字LPF的每个寄存器。而且，该缺陷检测器的结构也不限于所示实施例，可以多种形式进行修改，这都不离开本发明的精神。
从上述已很清楚，根据本发明构成的PLL电路，将输入信号与PLL输出信号进行相位比较，用滤波装置取出该比较输出的低通分量，可变地控制可变频振荡装置的振荡频率，并且当检测输入信号的缺陷时控制滤波装置在一常态。因此，当检测缺陷时，PLL电路保持其振荡频率不变，当光拾取单元从光盘上的缺陷点脱离时，可加快PLL电路的同步。
通过在一定时间未获得输入信号的边缘来确定缺陷检测。将多个寄存器组成的数字滤波器作为滤波装置，以便检测缺陷时用于复位输入一侧的寄存器或所有的寄存器。这使得可以避免检测缺陷时在PLL滤波器中储存大的dc值，保持振荡频率为标准频率，并且当拾取单元从盘上的缺陷处脱离时可加快PLL的同步。
此外，具有为信号再生供给时钟的这种PLL电路的信号再生装置的装设，可将再生数据的损坏抑制到最低限度。

Claims (4)

1.一种锁相环电路，包括：
比较装置，用于将输入信号与产生的时钟信号的相位进行比较，并产生相差信号和相位寄存器时钟；
抽取装置，用于从所述相差信号中抽取低通信号；
改变装置，根据所述低通信号抽取装置抽取的所述低通信号改变振荡频率；
提供装置，用于提供所述改变振荡频率的改变装置的输出作为所述产生的时钟信号；以及
检测装置，用于按照所述比较装置产生的相位寄存器时钟检测所述输入信号的损失，和在检测到所述输入信号的损失时，使所述抽取装置复位。
2.根据权利要求1所述的锁相环电路，其中所述低通信号抽取装置包括具有多级寄存器的数字滤波器，并且其中加有所述相差信号的所述多级寄存器之一由所述检测装置复位，以便在所述检测装置检测到所述输入信号的损失时，使所述低通信号抽取装置输出的低通信号保持为零。
3.一种再生装置，用于从记录介质再生的信号中产生二进制信号，并从所述二进制信号中抽取时钟信号，该装置包括：
比较装置，用于将所述二进制信号与产生的时钟信号的相位进行比较并产生相差信号；
抽取装置，用于从所述相差信号中抽取低通信号；
改变装置，根据所述低通信号抽取装置抽取的所述低通信号可变地控制振荡频率；
提供装置，用于提供所述可变振荡频率控制装置的输出作为所述产生的时钟信号；以及
检测装置，用于按照所述比较装置产生的相位寄存器时钟检测所述二进制信号的损失，和在检测到所述输二进制信号的损失时，使所述抽取装置复位。
4.根据权利要求3所述的再生装置，其中所述低通信号抽取装置包括具有多级寄存器的数字滤波器，并且其中加有所述相差信号的所述多级寄存器之一由所述检测装置复位，以便在所述检测装置检测到所述二进制信号的损失时，使所述低通信号抽取装置输出的低通信号保持为零。
CNB971253773A 1996-11-29 1997-11-29 锁相环电路和用它装备的再生装置 Expired - Fee Related CN1156086C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP320462/96 1996-11-29
JP320462/1996 1996-11-29
JP32046296 1996-11-29
JP9140599A JPH10215175A (ja) 1996-11-29 1997-05-29 Ｐｌｌ回路及び信号再生装置
JP140599/1997 1997-05-29
JP140599/97 1997-05-29

Publications (2)

Publication Number Publication Date
CN1190290A CN1190290A (zh) 1998-08-12
CN1156086C true CN1156086C (zh) 2004-06-30

Family

ID=26473069

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971253773A Expired - Fee Related CN1156086C (zh) 1996-11-29 1997-11-29 锁相环电路和用它装备的再生装置

Country Status (5)

Country Link
US (1) US5994932A (zh)
JP (1) JPH10215175A (zh)
KR (1) KR100502461B1 (zh)
CN (1) CN1156086C (zh)
MY (1) MY118890A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094971B2 (ja) * 1997-10-08 2000-10-03 日本電気株式会社 位相比較回路並びにこれを用いた位相同期ループ回路及びシリアル―パラレル変換回路
JP4395956B2 (ja) * 1999-03-18 2010-01-13 アイシン精機株式会社 直流モータのモータ回転パルス生成回路
US6775344B1 (en) 1999-04-02 2004-08-10 Storage Technology Corporation Dropout resistant phase-locked loop
TWI224740B (en) * 2002-07-31 2004-12-01 Interdigital Tech Corp Start-up automatic frequency control (AFC) method and apparatus
US7839178B2 (en) * 2002-08-20 2010-11-23 Seagate Technology Llc High speed digital phase/frequency comparator for phase locked loops
US7397865B2 (en) * 2003-04-02 2008-07-08 Agilent Technologies, Inc. Systems and methods of using IQ modulation for calibration or measurement
US20050272068A1 (en) * 2004-03-18 2005-12-08 The Brigham And Women's Hospital, Inc. UCH-L1 expression and cancer therapy
US20060194821A1 (en) * 2005-02-18 2006-08-31 The Brigham And Women's Hospital, Inc. Compounds inhibiting the aggregation of superoxide dismutase-1
CA2634598A1 (en) 2005-12-23 2007-07-05 Link Medicine Corporation Treatment of synucleinopathies
US8232402B2 (en) 2008-03-12 2012-07-31 Link Medicine Corporation Quinolinone farnesyl transferase inhibitors for the treatment of synucleinopathies and other indications
CA2743717A1 (en) 2008-11-13 2010-05-20 Link Medicine Corporation Azaquinolinone derivatives and uses thereof
EP2367798B1 (en) 2008-11-20 2018-02-28 Northwestern University Pyrazolone derivatives useful in the treatment of amyotrophic lateral sclerosis
CA2798183C (en) 2009-05-05 2018-04-03 Cambria Pharmaceuticals, Inc. Pyrimidine-2,4,6-triones for use in the treatment of amyotrophic lateral sclerosis
EP2438059A1 (en) 2009-06-05 2012-04-11 Link Medicine Corporation Aminopyrrolidinone derivatives and uses thereof
WO2011059821A2 (en) 2009-10-29 2011-05-19 Cambria Pharmaceuticals, Inc. Cyclohexane-1,3-diones for use in the treatment of amyotrophic lateral sclerosis
CN103764166B (zh) 2011-06-22 2017-10-24 通用医疗公司 蛋白质病的治疗
CA3007641C (en) 2015-12-09 2023-10-17 Brandeis University Dbh inhibitors for treating or preventing memory loss

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1290407C (en) * 1986-12-23 1991-10-08 Shigeki Saito Frequency synthesizer
JPH0278322A (ja) * 1988-09-14 1990-03-19 Nec Corp 位相同期発振器のループ切替回路
DE69020057T2 (de) * 1989-07-21 1996-02-01 Matsushita Electric Ind Co Ltd Spurfolgungsfehlerdetektionssystem.
JPH03101311A (ja) * 1989-09-13 1991-04-26 Matsushita Electric Ind Co Ltd 位相同期発振回路
JP2746727B2 (ja) * 1990-04-26 1998-05-06 株式会社日立製作所 位相同期回路、半導体集積回路および記録再生装置
JPH0738584B2 (ja) * 1992-04-28 1995-04-26 松下電器産業株式会社 位相ロックループ回路
US5726607A (en) * 1992-06-15 1998-03-10 Adc Telecommunications, Inc. Phase locked loop using a counter and a microcontroller to produce VCXO control signals
JP3083221B2 (ja) * 1992-11-11 2000-09-04 株式会社日立製作所 ディジタル信号再生装置及びディジタル信号再生方法
JP2788855B2 (ja) * 1994-06-22 1998-08-20 日本電気株式会社 Ｐｌｌ回路装置

Also Published As

Publication number Publication date
CN1190290A (zh) 1998-08-12
JPH10215175A (ja) 1998-08-11
KR100502461B1 (ko) 2005-10-25
US5994932A (en) 1999-11-30
KR19980042676A (ko) 1998-08-17
MY118890A (en) 2005-02-28

Similar Documents

Publication Publication Date Title
CN1156086C (zh) 锁相环电路和用它装备的再生装置
CN100365732C (zh) 判断地址数据的方法
CN1327426C (zh) 信息记录的方法和装置
CN1261923C (zh) 对提供给磁头的写电流进行控制的装置
JP2920034B2 (ja) ディスク再生装置及び信号処理回路
CN100380502C (zh) 数据记录方法以及数据记录设备
KR19980046876A (ko) 속도 가변형 광디스크 기록/재생 방법 및 장치
KR100221111B1 (ko) 데이타 기록재생 방법과 그에 대한 장치
CN101030425A (zh) 嵌入和检测辅助信号的方法和装置及其记录和重放装置
CN1200602A (zh) 锁相环电路和再现装置
CN1061160C (zh) 光盘重放设备和方法
US20060239151A1 (en) Optical disc drive system for data recording that does not need to be synchronized with disc rotation and method thereof
JP3551494B2 (ja) データ記録方法及びその装置、データ再生方法及びその装置、データ記録再生方法並びに記録媒体
CN1263010C (zh) 具有根据摆动信号来产生信号的装置的记录或重放信息的设备
CN101404168B (zh) 记录调制电路和方法、光盘装置、光盘记录方法
CN1308333A (zh) 光盘和记录和/或再现的设备和方法
CN1519839A (zh) 信息记录方法及光盘装置
CN1295880C (zh) 时钟发生电路以及包含这种时钟发生电路的再生音频信号的集成电路
CN1573971A (zh) 光盘设备和光盘处理方法
CN1172323A (zh) 光盘记录方法及其装置
CN1272773C (zh) 用于光记录/再现设备的可写区域检测装置及其方法
CN1774763A (zh) 再现设备和方法
CN1266529A (zh) 再现来自记录载体的信息的装置
CN1801341A (zh) 恒定线速度误差恢复的光学记录/再现装置及其方法
US7133348B2 (en) Phase lock loop for a controller in an optical disk system and methods therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040630

Termination date: 20131129