CN1774763A

CN1774763A - 再现设备和方法

Info

Publication number: CN1774763A
Application number: CNA2004800098748A
Authority: CN
Inventors: 佐藤守彦
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-04-23
Filing date: 2004-02-19
Publication date: 2006-05-17
Anticipated expiration: 2024-02-19
Also published as: WO2004095454A1; JP2004326882A; US20060233074A1; CN100442380C; KR20060013372A; JP3823939B2; US7564744B2

Abstract

将一种信号再定位电路(9)用于对从A－通道磁头(3)和B－通道磁头(4)同时获取的再现信号进行时分多路复用和定位。根据诸如磁头切换信息等的同步调整信息来最优地切换波形均衡器电路(16)的HPF部分(12)和LPF部分(14)。根据同步调整信息来控制边缘检测电路的边缘检测脉冲宽度和VCO(23)的输出频率。在后续阶段提供的信号处理部分(27)中，将VCO(23)的输出频率用作再现信号的时钟信号。

Description

再现设备和方法

技术领域

本发明涉及再现设备和方法，更具体地说，本发明适用于改良的恒定角速度系统等的盘形记录介质的再现。

背景技术

作为盘形记录介质的记录/再现系统，存在一种改良的恒定角速度(以下称为MCAV(改进的恒定角速度)系统。这是一种同时满足恒定角速度(CAV：恒定角速度)系统和恒定线速度(CLV：恒定线速度)系统的系统，所述CAV系统重视高速存取性能，因为将盘的转速控制不变，磁道越接近线速度增加的外边缘，则记录和再现的传送率设定得越高，而所述CLV系统重视同时满足记录和再现的预定传送率和高记录密度。

在日本专利号3106750的说明书中已经公开了如在MCAV系统等中的具有不同传送率的区的盘形记录介质的再现设备和再现方法。

但是，在MCAV系统的盘形记录介质的再现中存在以下问题。为了允许磁头跟踪盘形记录介质并且读取再现信号，用于校正再现信号的特性的波形均衡电路和用于获取位同步的时钟再现电路(例如，PLL(锁相回路)等)是必不可少的。但是，MCAV系统的盘形记录介质具有不同传送率的多个区，并且存在这样一种情况：最内边缘的传送率与最外边缘的传送率之间会相差三倍或三倍以上。因此，很难通过单个时钟再现电路来再现MCAV系统的盘形记录介质。

在具有多个用于再现MCAV系统的盘形记录介质的磁头的再现设备中，必须配备对应于不同传送率的时钟提取电路，其中在各个磁头再现时使用所述不同的传送率。因此，在传统的再现设备中存在这样一个问题：如果进行大范围内的传送率的信号处理，就需要高性能和高成本的部件，从而扩大了电路规模，或成本增加。

在使用多个磁头的MCAV系统的盘形记录介质的再现中，由于要访问不同的传送率，所以为了最优化从每个磁头获取的再现信号，就存在这种情况：选择多个时钟提取电路之中最佳的一个，并且执行处理。在这种情况下，由于访问每个时钟提取电路的访问时间和切换所述处理的切换时间是必不可少的，又存在这样一个问题：再现操作到达稳定域所需要的处理时间过长。

在使用多个磁头的MCAV系统的盘形记录介质的再现中，为了进行大范围内的传送率的再现，提出了一种方法，其中将每个传送率区划分成高传送率区和低传送率区这两个区，并且一旦每个再现磁头提取再现信号，就执行信号处理，从而传送率之和始终恒定。在这种情况下，存在这样一个问题：用于通过管理将每个区的传送率之和设定成恒定的控制系统变得复杂。

这些问题会阻碍今后所预测的下一代高密度记录盘形记录介质的信号处理时间和访问时间的减少。

因此，为了解决以上问题，本发明的目的就是提供再现设备和方法，其能够实现从多个磁头同时获取的再现信号的时钟提取电路的规模的合理化，并且实现低成本和高处理速度。

发明内容

为了实现以上目的，根据权利要求1的本发明，提供一种再现设备，其中通过多个读取装置从其上已经记录有高传送率的数据和低传送率的数据的盘形记录介质同时获取第一再现信号和第二再现信号，所述再现设备包括：信号布置(layout)转换装置，用于对第一再现信号和第二再现信号进行时分多路复用和安排；同步调整信息形成装置，用于根据第一再现信号和第二再现信号形成最适合每个再现信号的同步调整信息；波形均衡装置，用于对信号布置转换装置的输出执行波形均衡处理；切换装置，用于根据同步调整信息切换波形均衡装置的特性；和PLL，用于根据同步调整信息生成时钟信号。

根据权利要求6的本发明，提供一种再现方法，其中通过多个读取装置从其上已经记录有高传送率的数据和低传送率的数据的盘形记录介质同时获取第一再现信号和第二再现信号，再现方法包括：信号布置转换步骤，用于对第一再现信号和第二再现信号进行多路复用和安排；同步调整信息形成步骤，用于根据第一再现信号和第二再现信号形成最适合每个再现信号的同步调整信息；波形均衡步骤，用于对信号布置转换装置的输出执行波形均衡处理；切换步骤，用于根据同步调整信息切换波形均衡步骤的特性，将波形均衡步骤的输出信号输入到PLL，并且根据所述同步调整信息生成时钟信号。

根据如上所构成的本发明的再现设备和方法，对第一再现信号和第二再现信号进行时分多路复用和安排，根据第一再现信号和第二再现信号形成最适合每个再现信号的同步调整信息，对信号布置转换装置的输出执行波形均衡处理，根据同步调整信息切换波形均衡的特性，并且PL L根据同步调整信息生成时钟信号，从而本发明可以快速地应付大范围的传送率，并且可以通过单个系统的时钟再现电路来构造本发明。

附图说明

图1是表示根据本发明的实施例的再现设备的构造的示例的示意图。图2A和2B是表示磁头的操作的示例的示意图。图3A至3D是表示根据本发明的实施例的信号的布置转换的示例的示意图。图4A至4E是说明根据本发明的实施例的同步控制的示意图。图5A和5B是表示磁头的操作的另一示例的示意图。

具体实施方式

以下将描述根据本发明的实施例的再现设备。图1示出了盘形记录介质的再现设备的驱动系统和时钟提取电路的构造示例。

附图标记1表示MCAV系统的盘形记录介质(此后称为盘)，其中可以从所述盘的正面和反面读取所记录的再现信号。通过主轴马达2来旋转盘1。通过MPEG(运动图像专家组)2系统等编码的视频信号和音频信号等已经被记录在盘1上。盘1具有高传送率的数据和低传送率的数据。以下将详细描述这些传送率。

Ach磁头3再现盘1的正面，同时，Bch磁头4再现盘1的反面。Ach磁头3和Bch磁头4读取高传送率的数据和低传送率的数据。将通过Ach磁头3读取的第一再现信号提供给前置放大器5。将通过Bch磁头4读取的第二再现信号提供给前置放大器6。

前置放大器5放大通过Bch磁头4读取的第二再现信号。前置放大器6放大通过Ach磁头3读取的第一再现信号。将前置放大器5的输出信号和前置放大器6的输出信号提供给信号布置转换电路9和地址解调单元7。

地址解调单元7解调前置放大器5的输出信号中的地址数据，并且检测址数据，并且检测轨道偏移和线速度。将各个解调后的地址数据以及各个检测到的轨道偏移和线速度的信息提供给再现控制单元8和微型计算机(此后称为微计算机)10。

根据由地址解调单元7解调的各个地址数据以及各个检测到的轨道偏移和线速度的信息，再现控制单元8对Ach磁头3和Bch磁头的位置进行反馈控制，并且对主轴马达2进行旋转控制。将这些控制信息提供给微计算机10。

信号布置转换电路9在时基上对来自前置放大器5和6的输出信号进行布置转换。在下文中将描述布置转换的细节。将已经由信号布置转换电路9进行过布置转换的信号存储到FIFO(先进先出)缓冲器中。将存储在FIFO缓冲器中的信号提供给在后阶段由微计算机10控制的信号处理单元27和时钟提取单元11。

微计算机10通过从信号布置转换电路9的地址数据中所获得的布置信息以及前置放大器的输出的切换信息(即表示切换两个磁头的再现输出的时刻的切换信息)来识别传送率。根据所识别的传送率和从地址解调单元7、再现控制单元8、和信号布置转换电路9提供的各种信息，微计算机10形成最优的同步调整信息。将在微计算机10中形成的同步调整信息提供给电子卷(electronic volume)26。

时钟提取单元11是一种对应于高传送率和低传送率的内部信号生成电路。以下将描述时钟提取单元11的内部构造的示例。将来自信号布置转换电路9的FIFO缓冲器的输出信号首先提供给时钟提取单元11中的波形均衡电路。波形均衡电路由高通滤波器(此后简称为HPF)单元12、加法器28、RF放大器13、低通滤波器(此后简称为LPF)单元14、和二进制限幅电路(LIM)15构成。

HPF单元12具有用于高传送率的HPF 12a和用于低传送率的HPF 12b，并且在微计算机10的控制下切换要用于处理的HPF 12a和12b。根据基于上述提供给微计算机10的信息(例如，根据前置放大器的输出的传送率信息和切换信息)的各种同步调整信息进行这样的控制。将HPF单元12的输出信号提供给加法器28。加法器28将LPF单元14的输出信号与HPF单元12的输出信号相加。通过RF放大器13放大加法器28的输出信号，并且将其提供给二进制限幅电路15。

二进制限幅电路15将从RF放大器13提供的模拟信号转换成数字二进制信号。将二进制限幅电路15的输出信号提供给LPF单元14和时钟再现电路。LPF单元14具有用于高传送率的LPF 14a和用于低传送率的LPF 14b，并且在微计算机10的控制下切换要用于处理的LPF 14a和14b。根据基于上述提供给微计算机10的信息(例如，根据前置放大器的输出的传送率信息和切换信息)的各种同步调整信息进行这样的控制。将LPF单元14的输出信号返回至加法器28。

时钟再现电路是由边缘检测电路17、相位比较器18、锁相检测电路19、充电泵电路20、充电泵滤波器电路21、电流电压转换电路(以下通常称为V/I转换器)22、内部时钟信号生成器(以下通常称为VCO(压控振荡器))23、定时匹配电路24、和RF缓冲器25构成的。PLL是由VCO 23、相位比较器18、充电泵电路20、和充电泵滤波器电路21构成的。

将从二进制限幅电路15提供给时钟再现电路的信号首先提供给边缘检测电路17。边缘检测电路17将从二进制限幅电路15提供的数字信号设定成同时具有前边缘和后边缘的高电平，并且将其转变成大约等于时宽(timewidth)T的1/4的脉冲时宽，作为VCO 23的输出脉冲的脉冲宽度。通过VCO23的预定特性和来自电子卷26的控制信号(a)来确定脉冲时宽的转换，这将在下文中进行解释。

将作为边缘检测电路17的输出信号的边缘检测脉冲提供给相位比较器18。相位比较器18将来自边缘检测电路17的边缘检测脉冲的相位与VCO 23的输出信号(d)的相位进行比较，并且根据相差生成脉冲宽度的比较输出。

将相位比较器18的比较输出提供给锁相检测电路19，这将在下文中进行解释。将相位比较器18的比较输出提供给充电泵电路20。充电泵电路20将作为相位比较器2的比较输出的相差时间信号转换成电流值。

将充电泵20的输出信号提供给充电泵滤波器21。充电泵滤波器21例如通过电阻器和电容器C确定传送给VCO 23的时间常数。也就是说，充电泵滤波器21通过V/I转换器22形成提供给VCO 23的控制电压。

将充电泵滤波器21的电流转换输出信号发送给电流-电压转换电路22。V/I转换器22将从充电泵滤波器21输入的电流信号转换成电压信号。

将V/I转换器22的输出电压作为控制电压提供给VCO 23的控制端。在电子卷26的控制信号(b)(这将在下文中进行解释)和锁相检测电路19的输出信号(c)基础上，VCO 23根据V/I转换器22的输出电压生成频率的信号。

将从VCO 23生成的信号反馈给相位比较器18，并且将这个信号输出给定时匹配电路24。可以通过分频器(未示出)对来自VCO 23的输出频率分频，然后将其提供给相位比较器18和定时匹配电路24。

定时匹配电路24改变从VCO 23提供的信号的相位。将定时匹配电路24的输出信号存储到RF缓冲器25中。RF缓冲器25将存储的信号提供给信号处理单元27。信号处理单元27对从信号布置转换电路9提供的输出信号执行各种信号处理。这时，将来自RF缓冲器25的输出信号用作时钟信号。

锁相检测电路19根据从相位比较器18输入的比较输出进行锁相的辨别。将作为锁相检测电路19的辨别结果的输出信号(c)提供给VCO 23。

电子卷26根据从微计算机10提供的同步调整信息(例如，根据磁头切换信息和线速度信息)形成对应于每个传送率的控制信号(a)和(b)，并且最优化边缘检测电路17和VCO 23。

现在将描述以上提及的信号布置转换电路9中的布置转换的细节。首先，现在将参照附图2A和2B来描述盘形记录介质、区、磁头的访问和传送率的示例的关系。

图2A示出了盘1的正面。图2B示出了盘1的反面。在盘1的正面上，如图2A中箭头所示，Ach磁头3从外边缘向内边缘方向访问轨道。在盘1的反面，Bch磁头4从内边缘向外边缘方向访问轨道。

盘1具有多个区。在图2A和2B所示的示例中，在盘1的正面上从外侧到内侧顺序地提供第一至第四区，在反面上从外侧到内侧顺序地提供第五至第八区。尽管只是通过简单地将一侧划分成四个区域来说明图2A和2B中所示的区，从而简化解释，但是区的结构并不局限于这样的一个示例。

盘1是一种MCAV系统的盘形记录介质，并且已经记录了数据，从而使得信息线密度几乎恒定。因此，如果以恒定角速度来再现数据，轨道越接近外边缘，则信号的传送率越高，而轨道越接近内边缘，则传送率越低。

在根据本实施例的再现设备中，在盘1的预定位置将传送率划分成高传送率和低传送率两个速率。例如，在图2A和2B所示的示例中，将外边缘侧上的第一、第二、第五和第六区设定为高传送率，而将内边缘侧上的第三、第四、第七和第八区设定为低传送率。也就是说，记录在第一、第二、第五和第六区上的数据为高传送率的数据，而记录在第三、第四、第七和第八区上的数据为低传送率的数据。

如图2A和2B所示，根据本实施例的再现设备可以以这种方式来进行控制：分别相向地在盘的径向上访问正面和反面的两个磁头，并且将传送率之和设定为几乎恒定。在图2A和2B中，正面的Ach磁头3从盘的外边缘向内边缘侧跟踪，而反面的Bch磁头4从盘的内边缘向外边缘侧跟踪。但是，它们也可以以与它们相反的方向跟踪。

在根据如上所述的实施例的记录设备中，当再现控制单元8根据这样的再现跟踪模式指定期望地址时，Ach磁头3和Bch磁头4中的每个访问轨道以进行跟踪，从而根据由地址解调单元7所检测的地址数据，将传送率之和始终设定成恒定2。

通过信号布置转换电路9将这些磁头所访问的第一和第二再现信号设置成一对。图3A至3D示出了两个信号布置的示例。图3A示出了磁头切换定时。图3B示出了Ach磁头所读取的信号。图3C示出了Bch磁头所读取的信号。图3D示出了布置转换之后的信号。

如图3D所示，将图3B所示的由Ach磁头3读取的信号A-ad0、A-ad1……和图3C所示的由Bch磁头4读取的信号B-ad100、B-ad101……进行时分多路复用。进行过时分多路复用的数据单元(诸如A-ad0、B-ad100等)例如可以是MPEG2的程序流的分组。

将每个设置后的信号输入到时钟提取单元11。微计算机11根据诸如传送率信息、切换信息等的同步调整信息，对时钟提取单元11中的波形均衡电路的HPF单元12和LPF单元14进行切换，从而将信号转换成最佳二进制信号。

现在将参照附图4A至4E描述以上提及的时钟再现电路中的同步控制的细节。图4A示出了由Ach磁头3和Bch磁头4读取的并且如上所述进行过多路复用的再现信号。图4B示出了切换信号。电子卷26根据上述的同步调整信息(例如，根据传送率信息和切换信息这两个信息)设定控制信号(a)。图4D示出了进行过多路复用的再现数据的波形。

如图4E所示，根据从电子卷26提供的控制信号(a)，边缘检测电路23将来自限幅器15的输出信号的脉冲宽度自动设定为大约是VCO 23的时钟周期的1/4的值。根据从电子卷26提供的控制信号(b)，VCO 23改变要输出的时钟信号的频率，从而如图4E的虚线所示，前边缘位于1/4周期的脉冲宽度之内。

根据如上所述的传送率的改变，通过自动控制二进制脉冲宽度与VCO26的时钟信号之间的关系，执行对应于宽度范围的传送率的相位同步。

图4C示出了锁相检测信号。必须相对于由于磁头等的切换而导致的传送率突然改变的部分瞬时地执行锁相。因此，除了以上的同步调整信息(例如，传送率信息和切换信息这两个信息)之外，如图4C所示，当将锁相检测电路19的输出信号改变成低电平时，通过使用控制信号(a)瞬时地执行边缘检测电路23的脉冲宽度的形变，和使用控制信号(b)瞬时地执行VCO 23的频率变化，就可以执行高速相位同步。

将进行过最优相位同步的时钟信号发送给处于时钟提取单元11的后阶段的运行系统和用于解调的信号处理系统等的信号处理单元27，并且形成盘记录和再现设备。

现在将参照图5A和5B描述盘1的再现方法，其中盘1的正反面的传送率之和并不是恒定的。根据如图5A所示的磁头的跟踪模式，Ach磁头3和Bch磁头4分别从盘的正反面的外边缘向内边缘侧跟踪，换而言之，从高传送率的区向低传送率的区跟踪。根据如图5B所示的磁头的跟踪模式，Ach磁头3和Bch磁头4分别从盘的正反面的内边缘向外边缘侧跟踪，换而言之，从低传送率的区向高传送率的区跟踪。

当根据如图5A和5B所示的再现跟踪模式在再现控制单元8中指定目标地址时，从地址解调单元7所检测的地址数据中访问每个磁头所跟踪的轨道。至于后续的信号处理的流程，以与以上描述相似的方式，提取时钟，将由此输出的同步时钟信号发送给处于后阶段(at the post stage)的信号处理单元27，并且形成盘记录和再现设备。

如上所述，根据本实施例，通过Ach磁头3和Bch磁头4这两个磁头，将再现信号同步地从MCAV系统地盘形记录介质中读出。通过信号布置转换电路9对读出的两个再现信号进行时序多路复用和布置转换。微计算机10控制电子卷26的输出，从而最优化HPF单元12与LPF单元14的切换以及边缘检测电路17和VCO 23的输出。因此，可以通过一个系统来构造时钟提取单元11，从而简化了电路系统，缩小了电路规模，并且可以实现就成本而言十分有效的盘记录和再现设备。

此外，在传送率迥然不同的再现信号的信号处理中，通过根据磁头的切换信息、从线速度获取的传送率信息、以及基于这些信息的时钟提取单元11中的调整参数进行最优控制，可以很容易地提取正确的时钟信号。

通过根据锁相检测电路19的输出信息以及诸如传送率信息和切换信息等的同步调整信息控制时钟提取单元11，即使不考虑每个磁头的跟踪区(即，不考虑传送率之和)来自由地执行访问，也可以执行相位同步。可以实现盘记录和再现设备，该设备在实现关于伺服系统的跟踪控制的高速跟踪能力以及在随机访问时的访问速度方面十分具有优势。

由于是在时钟再现电路中执行边缘检测电路17的脉冲宽度和VCO 23的输出频率的自动控制和最优化处理，所以可以根据传送率的瞬时变化来保持相位同步。关于伺服系统的跟踪控制的容易性和稳定性以及在随机访问时的高速访问性能可以得到显著的提高。

本发明并不限于如上所述的发明的实施例，可以在不背离发明的精神的范围内进行各种修改和应用。例如，尽管以上实施例具有以构造：将MCAV格式的盘形记录介质用作盘1并且为盘1的正反面提供磁头，但是本发明并不局限于这样的构造，只要其是从多个磁头读出再现信号的构造，也可以使用只为一侧提供磁头的构造。盘1也不限于MCAV格式的盘，本发明可以进一步应用于各种盘形的记录媒体，诸如光盘、磁光盘、磁盘等。

尽管已经将传送率划分成低传送率和高传送率两个速率，但是可以进一步对传送率进行细微的划分，从而可以应付三个或三个以上的传送率。

尽管在图3A至3D所示的信号布置转换电路9中的布置转换中以分组单元为基础对各个磁头的数据进行了选择性的多路复用，但是只要将来自各个磁头的再现信号多路复用成一个信号，也可以使用其它的多路复用构造和其他的数据单元。

如上所述，根据本发明的再现设备和方法，根据由多个读取装置从盘形记录介质同步读出的第一和第二再现信号，形成最适合每个再现信号的同步调整信息，对这些再现信息进行时分多路复用，通过根据每个同步调整信息切换波形均衡特性来处理进行过时分多路复用的再现信号，并且根据同步调整信息生成时钟信号。因此，可以通过单个系统来构造时钟提取电路。在不用使电路多余的情况下就可以形成对应于宽范围传送率的再现信号的时钟信号。因此，可以以较低成本快速地生成对应于宽范围内的传送率的再现信号地时钟信号。

Claims

1.一种再现设备，其中通过多个读取装置从其上已经记录有高传送率的数据和低传送率的数据的盘形记录介质同时获取第一再现信号和第二再现信号，所述再现设备包括：

信号布置转换装置，用于对所述第一再现信号和所述第二再现信号进行时分多路复用和安排；

同步调整信息形成装置，用于根据所述第一再现信号和所述第二再现信号形成最适合每个再现信号的同步调整信息；

波形均衡装置，用于对所述信号布置转换装置的输出执行波形均衡处理；

切换装置，用于根据所述同步调整信息而切换所述波形均衡装置的特性；和

PLL，用于根据所述同步调整信息而生成时钟信号。

2.如权利要求1所述的再现设备，其中再现所述信号，从而将所述第一再现信号的传送率与所述第二再现信号的传送率之和设定为几乎恒定。

3.如权利要求1所述的再现设备，其中所述PLL包括压控振荡器，用于将所述压控振荡器的输出或分频输出与所述再现信号的边缘检测脉冲进行相位比较的相位比较器，和接收所述相位比较器的输出并且形成所述压控振荡器的控制电压的充电泵；并且根据磁头的切换信息和作为所述同步调整信息的线速度信息，控制所述压控振荡器的输出频率和所述边缘检测脉冲的脉冲宽度。

4.如权利要求3所述的再现设备，进一步包括锁相检测装置，用于根据所述相位比较器的输出来检测所述设备是否处于锁相状态，并且其中根据所述锁相检测装置的检测结果来控制所述压控振荡器。

5.如权利要求1所述的再现设备，其中所述盘形记录介质具有双面记录结构，并且所述读取装置用于所述盘的两面。

6.一种再现方法，其中通过多个读取装置从其上已经记录有高传送率的数据和低传送率的数据的盘形记录介质同时获取第一再现信号和第二再现信号，所述再现方法包括：

信号布置转换步骤，用于对所述第一再现信号和所述第二再现信号进行多路复用和安排；

同步调整信息形成步骤，用于根据所述第一再现信号和所述第二再现信号形成最适合每个再现信号的同步调整信息；

波形均衡步骤，用于对所述信号布置转换装置的输出执行波形均衡处理；

切换步骤，用于根据所述同步调整信息切换所述波形均衡步骤的特性，将所述波形均衡步骤的输出信号输入到PLL，并且根据所述同步调整信息生成时钟信号。