CN1192594A - 平面介质集成电路 - Google Patents

平面介质集成电路 Download PDF

Info

Publication number
CN1192594A
CN1192594A CN98105300A CN98105300A CN1192594A CN 1192594 A CN1192594 A CN 1192594A CN 98105300 A CN98105300 A CN 98105300A CN 98105300 A CN98105300 A CN 98105300A CN 1192594 A CN1192594 A CN 1192594A
Authority
CN
China
Prior art keywords
line
slot
dielectric
planar
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98105300A
Other languages
English (en)
Other versions
CN1134843C (zh
Inventor
石川容平
坂本孝一
三下贞夫
饭尾宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1192594A publication Critical patent/CN1192594A/zh
Application granted granted Critical
Publication of CN1134843C publication Critical patent/CN1134843C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/16—Dielectric waveguides, i.e. without a longitudinal conductor
    • H01P3/165—Non-radiating dielectric waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/16—Dielectric waveguides, i.e. without a longitudinal conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/10—Dielectric resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Waveguides (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

设置一种平面介质集成电路,从而在平面介质线和电子元件之间的能量转换损耗很小,而且可以容易地获得它们之间的阻抗匹配。通过使两个隙缝互相面对并把介质板插在中间设置平面介质线、在平面介质线的端部设有隙缝线和线转换导体图案和用这种方法设置FET从而它延伸跨过隙缝线。

Description

平面介质集成电路
本发明涉及用于毫米波段和微波段的平面介质集成电路。
在毫米波段和微波段中，通常使用通过在波导、同轴线、微波带状线、共面线、隙缝线等的介质衬底上形成导体(conductor)而构成的传输线。特别是，在其上形成有传输线的介质衬底中，由于很容易与电子元件(诸如，ICs)连接，所以通过把电子元件安装在介质衬底上，可以形成集成电路。
然而，在传统的微波带状线，共面线、隙缝线等中，由于传输损耗相对较大，所以这些对于特别是要求低传输损耗的电路是不适合的。因此，在日本专利申请第07-069867号中，本发明的申请人认为本发明考虑到了可以解决这些问题的平面介质线和集成电路。
同时，由于在电子元件(诸如，半导体器件)的输入/输出部分周围的电磁场分布和在平面介质线周围的电磁场分布通常是不同的，所以仅仅把电子元件安装在平面介质线上会使得转换损耗大大增加。此外，如果只把电子元件安装在介质板的一个表面上，那么在它背面的电磁场和电子元件之间不能进行连接，这一点同样引起转换损耗的增加。把电子元件安装在介质板的两个表面上可以排除后一个问题；然而，这导致成品率减小、损耗增加及材料和安装成本增加。
本发明的一个目的在于，提供平面介质集成电路，从而在平面介质线和电子元件之间的能量转换损耗较小，而且容易地获得它们之间的阻抗匹配。
根据本发明的一个方面，为了通过减小平面介质线和电子元件之间的耦合部分的信号损耗来进行集成，同时保持低损耗特性(这是平面介质线的特性)，形成平面介质线，从而把两个导体设在介质板的第一个主表面上并隔开一定的距离以形成第一个隙缝，把两根导致设在介质板的第二个主表面上并隔开一定距离以形成与第一个隙缝相对的第二个隙缝，同时形成夹在介质板的第一个隙缝和第二个隙缝之间的区域作为平面波传播区域。在介质板的平面介质线的端部形成隙缝线、在隙缝线中设有与平面介质线相连并和隙缝线进行模式转换的线转换导体图案和用这种方法设置电子元件，从而它延伸跨过隙缝线。
把LSM模式的RF信号(它通过如上所述的平面介质线进行传播)耦连到线转换导体图案上、把它转换成TE模式并通过隙缝线进行传播。把通过这个隙缝线进行传播的信号输入到电子元件中。相反地，从电子元件输出的信号通过以TE模式的隙缝线进行传播、由线转换导体图案把它转换成LSM模式并通过平面介质线进行传播。
较佳的是，把线转换导体图案设在隙缝线的两端位置上，而且把电子元件设在隙缝线的中央位置附近。结果，当把信号从两根平面介质线中的一根平面介质线传播到另一根平面介质线时，在中点，由线转换导体图案和隙缝线把信号转换成隙缝线模式，而且由电子元件进行信号转换(例如，放大)，然后，信号通过线转换导体图案又回到平面介质线模式。因此，运用电子元件的信号转换可以具有小能量损耗的结构，同时运用平面介质线进行信号传播。
较佳的是，在隙缝线的中点设有用来获得线转换导体图案和电子元件之间的阻抗匹配的短截线。结果，在线转换导体图案和电子元件之间获得阻抗匹配，而且减小隙缝线和电子元件的连接部分的损耗。
此外，较佳的是，在线转换导体图案和隙缝线之间设有阻抗匹配电路。结果，在线转换导体图案和平面介质线与隙缝线之间可获得阻抗匹配，从而抑制了不需要的反射并减小由线转换所引起的传输损耗。
当结合附图阅读时，从下面的详细描述中，本发明的上述及其它目的、方面和新颖性都会变得显而易见。
图1A和1B是示出根据本发明的第一实施例的高频放大器结构的部分分解透视图。
图2是示出高频放大器的外部结构的透视图。
图3是平面介质线的剖面图。
图4是平面介质线的剖面图。
图5示出在电路衬底上的导体图案。
图6示出参照图5安装FET(场效应晶体管)的情况。
图7是示出根据本发明的第二实施例的VCO结构的部分分解透视图。
图8是示出根据本发明的第二实施例的VCO的电路衬底的平面图。
图9示出在电路衬底的后表面上的导体图案。
图10是示出根据本发明的第三实施例的VCO结构的部分分解透视图。
参照图1A和1B至6，描述根据本发明的第一实施例的高频放大器的结构。
图1A和1B是示出高频放大器结构的部分分解透视图。图1A是下导体板的透视图，其中在下导体板的顶面中形成凹隙缝43。图1B示出把衬底30安装在如图1A所示的下导体板的顶面上的情况。衬底30是这样的，即在导体板的顶面和底面上形成各种导体图案，同时把隙缝线输入型(slot-line-input-type)FET(毫米波段GaAs FET)50安装在电路衬底30的顶面上。标号14和24表示通过使两个导体隔开一固定距离形成的在衬底30的顶面上的隙缝，而且如下所述，它和与衬底30的底面相对的隙缝一起形成两个平面介质线。标号12和13表示在两个平面介质线的端部形成的隙缝线。标号10和11表示把平面介质线14、24与隙缝线12、13连接的线转换导体图案(line-conversion conductor pattern)。标号31和32表示向FET50提供选通偏压和漏偏压的共面线。这两个共面线31和32设有由F表示的滤波器，而共面线31和32的外围部分(作为RF-GND(接地导体))覆盖电路衬底30的顶面。分别把与隙缝14和24相对的隙缝设置在电路衬底30的底面，而且在电路衬底30的底面的其它区域中，形成RF-GND。
图2示出相对于图1B所示的情况，把上部分导体板41设置在顶面上的情况。相对于在上部分导体板41的内表面上的下导体板44的凹槽，通过在对称平面(对称镜面)上形成凹槽，提供空间部分42。
图3是通过如图1B所示的隙缝24所截得的剖面图。在图3中，标号23表示导体板，其中在其第一个主表面(图中的顶面)上形成两个导体板21a和21b，同时形成由标号24表示的那部分作为第一个隙缝。此外，在第二个主表面(图中的底面)上形成两个导体板22a和22b，同时形成由标号25表示的那部分作为第二个隙缝。两个导体板41和44设有在隙缝24和25附近的空间42和43，而且导致在导体板21a和21b之间的部分和在导体板22a和22b之间的部分导电。
如图3所示的由标号23c表示的那部分(把它设置在相对隙缝24和25之间的导体板23中)变成一个传播区，其中传播具有所需传播频率fb的高频信号。此外，在两侧由23a和23b表示的部分(在它们中间夹有传播区23c)变成截止区域。
图4是示出其中由如图3所示的平面介质线的传播区沿着传播方向通过的平面的剖面图。如图4所示，平面电磁波pw23(它是具有平面波的电磁波)以预定入射角θ进入导体板23的顶面(隙缝24部分)，并以与入射角θ相等的反射角θ进行反射。此外，在导体板23的顶面上反射的平面电磁波pw23以入射角θ进入导体板23的底面(隙缝25部分)，并以与入射角θ相等的反射角θ进行反射。随后，以导体板23的隙缝24和25部分的表面作为分界面交替地重复反射平面电磁波pw23，而且通过导体板23的传播区域23c以TE模式进行传播。换句话说，确定导体板23的特定介质常数和导体板23的厚度，从而所需传播频率fb等于或大于临界频率fda(在该频率下达到的状态是，减小入射角θ、平面电磁波pw23通过空间42和43以及通过传播区23c进行传播的平面电磁波pw23被衰减)。
相对于TE波，把导体板23插入其中的相对电极21a和22a(如图3所示)形成其截止频率大大高于所需传播频率fb的平行板波导。结果，相对于其电场分量与电极21a和22a平行的TE波，沿着插入电极21a和22a中间的导体板23的宽度方向，在一侧形成截止区23a。以类似方法，相对于TE波，其中插入导体板23的电极21b和22b形成其截止频率大大高于所需传播频率fb的平行板波导。而且相对于TE波，沿着由电极21b和22b相夹的导体板23的宽度方向，在一侧形成截止区23b。
此外，在图中，空间42的表面和电极21a形成平行板波导，而且如此设置它的厚度t42，从而相对于平行板波导的TE波，截止频率变得大大高于所需传播频率fb。结果，相对于TE波，在由42a表示的部分中，形成截止区。以类似方法，相对于TE波，在由42b、43a和43b表示的每个部分中形成截止区。
空间42的相对内表面(图中的纵向壁)形成平行波导，而且如此设置宽度W2，从而相对于平行波导的TE波，截止频率大大高于所需传播频率fb，从而形成截止区42d。类似地，对于空间43，形成截止区43d。
如上所述，作为形成平面介质线的结果，可以导致高频信号(其频率等于或高于临界频率fda)的电磁场能量集中在传播区23c内部和其附近的，还可以导致平面波沿着导体板23的长度方向(沿着轴z的方向)传播。
例如，在传播60-GHz频带信号的情况下，如果把导体板23的特定介电常数设置在20至30范围内，而且把板的厚度t设置在0.3至0.8μm范围内，那么适当的线宽度W1是0.4至1.6mm，而且可获得在30至200Ω范围内的特性阻抗。此外，如上所述，如果使用其特定介电常数为20或更大的导体板，那么在导体板内捕集了90％或更多的能量，而且由于全反射，所以可以实现低损耗的传输线。
在形成如图1所示的隙缝14的部分中，类似地构成如上所述的平面介质线。
图5示出电路衬底30的顶面的主要部分的导体图案。在图5中，标号12和13表示在两个平面介质线的每个端部形成的隙缝线。标号10和11表示以偶极天线(分别由10a、10b、11a和11b表示)的形状所形成的线转换导体图案。只要部分10a、10b、11a和11b起到偶极天线的作用，这些部分也可以是另一种形状。线转换导体图案10和11的基本部分形成阻抗匹配部分R，其中把部分R从隙缝线12和13逐渐向线转换导体板图案10和11缓慢减小，从而降低线转换导体图案10和11的线电阻以减小转换损耗。如果用λ表示在电极图案10a、10b、11a和11b和阻抗匹配部分R中的每个部分中所使用的频带中的频率波长，那么它们具有将近λ/4的长度，而且由设计好的线的特性阻抗确定隙缝线12和13的宽度。当假设Z1是线转换导体图案10和11的输入阻抗、Zin是部分100的输入阻抗、Z01是部分11的阻抗和Z02是部分12的阻抗时，较佳的是，由下列等式给出这些值的关系：
Z1＝((Z02)2/(Z01)2)×Zin例如，在宽度为0.05至0.20mm的情况下，可以实现30至100Ω的特性阻抗。如上所述，平面介质线的特性阻抗是30至200Ω，而且FET(毫米波GaAs FET)50的输入/输出阻抗一般是30至90Ω；因此，这三者(包括平面介质线、隙缝线和FET)可以容易地获得阻抗匹配。
此外，如果在隙缝线12和13的中点设有短截线S，那么通过适当地选择短截线长度，就可以容易地获得在线转换导体图案和FET之间的阻抗匹配。
在图5中，标号37和38表示用于分接隙缝线的导体、标号35表示栅极而标号36表示漏极端(把下面将要描述的FET的每个端子连到它上面)。标号3 1和32表示共面线，而其中央导体33和34分别伸出到栅极35和漏极端36。如图1B所示，起到由F表示的低通滤波器作用的滤波器位于共面线31和32的中点，从而RF信号不会漏到偏压电路侧，而且不会传播。
在两根平面介质线之间设有RF-GND，并设有一定的距离，从而在两根平面介质线之间切断高频信号；等于或大于1mm的宽度就足够了。如图5所示，由于在安装FET的区域边缘上设有RF-GND，所以在两根平面介质线之间不会泄漏高频信号。
图6示出相对于图5所示的情况，安装FET50的情况。在图6中，标号51和52表示FET50的源极、标号53表示栅极和标号54表示漏极端。由55和56所示的部分是有源区域。在每个部分中形成场效应晶体管(诸如，MES-FET(金属半导体FET)或者HEMT(高度电子迁移晶体管(high electron mobility transistor))，而且源极51和52、栅极53以及漏极端54向外扩展。在源极51和51与栅极53和漏极端54之间，以及在栅极53和漏极端54与源极52和52之间，形成隙缝线，如图中所示。交叉线部分是通路孔形成部分，而且每个端子都伸出到芯片的背面侧。如果分别通过共面线31的中央导体33和34施加栅极偏压和漏极偏压，那么FET50形成互补放大电路。图中的箭头表示通过隙缝线12和13传播的信号电场分布。通过线转换导体图案10，把LSM模式信号(它通过包括图中14所示的隙缝的平面介质线，从图中的顶端传播到底端)转换成隙缝线模式(TE模式)，而且这种模式信号通过隙缝线12传播，并作为电压信号施加在FET50的源极和栅极之间。此外，在源极和栅极之间的电压信号再通过隙缝线13，以TE模式进行传播，并通过线转换导体图案11把它转换成LSM模式信号。通过包括由24所示的隙缝(在图的下方)的平面介质线传播该信号。
虽然，在如图6所示的例子中，用在其上形成半导体器件的表面成为顶面的这种方法安装芯片，但是也可以用在其上形成半导体器件的表面朝下的方法安装芯片，而且直接块形连接电路衬底30和FET的隙缝线。在这种情况下，必须使FET的隙缝线与介质板隔开多于几十μm，从而阻止与介质板的寄生耦合，而且要求高度块形连接技术。然而，由于不需要通路孔，所以可以简化FET的结构。
如上所述，由于在这种高频放大器中，把捕集传播电磁场有较大效果的平面介质线用于输入和输出，所以阻止了在这个电路和外部电路之间的寄生耦合。此外，由于平面介质线的Q很高(在上述例子中，Q＞500)，所以可以把传输损耗减至最小。此外，由于通过运用与采用光刻法的传统电路衬底制造技术类似的技术，可以构成在电路衬底上的电极图案，所以可以十分容易地制造电极图案，而且成本很低。此外，在这个实施例中，FET有两个栅极指(gate finger)(即，从栅极延伸到有源区的电极)，而且把与源电极相位相反的RF信号输入到两个栅极；因而，抑制了偶次谐波，而且功率负载效率很高。
由于通过分接隙缝线，可以自由地实现FET的栅极指数量，所以根据所需的放大因数和输出功率，可以容易地进行设计。
接着，参照图7至9，描述根据本发明的第二个实施例的压控振荡器(下面称为“VCO”)的结构。
图7是示出把电路衬底30安装在下导体板44上的情况的透视图。这种VCO是这样的，从而把谐振器和可变电容元件设置在如图1B所示的高频放大器中，在图7中，标号61表示薄膜电阻器，同时把在电路衬底30的顶面上形成的隙缝14的端部形成为锥形，而且在其上设置薄膜电阻器61。标号74表示设置在电路衬底30的顶面的另一个隙缝，而且如下所述，还把隙缝设置在电路衬底的背面侧，从而把电路衬底30插入两个隙缝中间，以形成平面介质线。标号60表示用这种方法安装的可变电容元件(它根据外加电压而变化)，从而它跨过隙缝74。作为这种可变电容元件，在日本未经审查专利公报第5-74655号中揭示了可变电容电容器，而且可以使用传统的可变电容二极管。图中的标号64表示安装在电路衬底30的顶面上的介质谐振器的导体未成形部分和安装在电路衬底30的背面侧的介质谐振器的相对导体未成形部分，同时把这个衬底插在它们的中间，从而在这个部分中形成TE010模式的介质谐振器。剩下的结构与第一实施例的相同，而且用如图7所示的上部导体板来覆盖电路衬底30的顶部。
图8是示出如图7所示的电路衬底30的平面图。图9示出电路衬底30的背面侧结构。然而，图9是当不是从背面侧观察电路衬底30而是从它的顶面观察所得的图。如上所述，通过在电路衬底30的两个主表面上形成隙缝14、24、74、15、25和75，同时把介质板插入其中，此外还设有介质谐振器的导体未成形部分64和65，于是在这个部分中构成TE010模式的介质谐振器，它捕集电磁场有较大效果。形成上、下导体板的凹隙缝，以使它们互相相对，从而在平面介质线、隙缝线和FET30的三个安装部分与形成共面线31和32的边缘之间形成空间部分。用这种方法，构成带反射型振荡器(band-reflection-type oscillator)。这里，在介质板的特定介质常数为24而厚度为0.3mm的情况下，如果把介质谐振器的导体未成形部分64和65的直径设为1.7mm，那么可将它的谐振频率设为60GHz。由于通过仅仅将这种谐振器和平面介质线相互靠拢来使它们没有互相电磁耦合，形成图中C所示的用于耦合的非常小的截止部分。如宽度大约为0.2至0.3mm而深度大约为0.05至0.1mm那样小的截止部分，可以获得足够的耦合。用这种结构，如果可变电容元件60的电容变化，那么包括隙缝74的平面介质线的阻抗变化，这导致这个平面介质线的谐振频率变化。结果，与该线耦合的介质谐振器的谐振频率变化，从而可以改变VCO的振荡频率。
在根据第二实施例的VCO中，由于使用捕集电磁场有较大效果的TE010模式的介质谐振器，所以即使把这种谐振器设置在FET50的附近，FET50和谐振器也不能互相寄生耦合，而且可以把电路模块制成小尺寸的。此外，由于在毫米波中，TE010模式的介质谐振器也具有很高的Q(Q＞500)，所以可以增加全部谐振电路的负载Q并抑制振荡器的相位噪声。
接着，参照图10模式根据本发明的第三实施例的VCO的结构。如图7所示的VCO的差别是在包括隙缝74的平面介质线和介质谐振器之间的位置关系。即，在图7中，把介质谐振器设置在包括隙缝74的平面介质线(辅助线)侧，在图10中，把介质谐振器设置在辅助线的前面。根据这种结构，模块的尺寸可以大于如图7所示的模块尺寸，但是在辅助线的前面厚度更强劲的耦合，从而使在介质谐振器和平面介质线之间的耦合更加简单。
根据本发明，由于通过线转换导体图案和隙缝线来连接平面介质线和电子元件之间的空间，可以通过减小在平面介质线的耦合部分中的信号损耗进行集成，同时保持较低的损耗特性(这是平面介质线的一个特征)。
根据本发明，当把信号从两根平面介质线中的一根平面介质线传播到另一根平面介质线时，在中点，由线转换导体图案和隙缝线把信号转换成隙缝线模式，而且由电子元件进行信号转换，然后通过线转换导体图案使信号回到平面介质线模式。因此，可以使运用电子元件的信号转换具有小能量转换损耗的结构，同时运用平面介质线传播信号。
根据本发明，在线转换导体图案和电子元件之间可获得阻抗匹配，而且减小了隙缝线和电子元件的连接部分损耗。
根据本发明，在线转换导体图案和平面介质线与隙缝线之间可获得阻抗匹配，从而抑制了不需要的反射并减小由线转换所引起的传输损耗。
可以构成本发明的许多不同实施例，而不偏离本发明的构思和范围。应理解，本发明并不局限于在该说明书中所述的特定实施例。相反，本发明意于覆盖包括在下面权利要求书中所述的本发明构思和范围内的各种变更和等价布置。下面的权利要求书的范围符合最广义解释，从而包含所有变更、等价结构和功能。

Claims (4)

1.一种平面介质集成电路，其特征在于，包括：
平面介质线，从而通过把两根导体设置在介质板的第一个主表面上并隔开固定的距离来设置第一个隙缝，通过把两根导体设置在所述介质板的第二个主表面上并隔开固定的距离来设置与所述第一个隙缝相对的第二个隙缝，同时形成夹在所述介质板的所述第一个隙缝和所述第二个隙缝之间的区域来作为平面波传播区域；
在所述介质板的所述平面介质线的所述端部形成的隙缝线；
线转换导体图案，它与所述平面介质线相连，并和所述隙缝线来进行模式转换；和
跨所述隙缝线配置的电子元件。
2.如权利要求1所述的平面介质集成电路，其特征在于，把所述线转换导体图案设置在所述隙缝线的两端的位置上，而且把所述电子元件设置在所述隙缝线的所述中央部分附近。
3.如权利要求2所述的平面介质集成电路，其特征在于，在所述隙缝线的所述中点处设有短截线，其中用所述短截线来获得在所述线转换导体图案和所述电子元件之间的阻抗匹配。
4.如权利要求1所述的平面介质集成电路，其特征在于，把阻抗匹配电路设在所述线转换导体图案和所述隙缝线之间。
CNB981053009A 1997-02-27 1998-02-27 平面介质集成电路 Expired - Fee Related CN1134843C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP44162/1997 1997-02-27
JP44162/97 1997-02-27
JP9044162A JP3067675B2 (ja) 1997-02-27 1997-02-27 平面誘電体集積回路

Publications (2)

Publication Number Publication Date
CN1192594A true CN1192594A (zh) 1998-09-09
CN1134843C CN1134843C (zh) 2004-01-14

Family

ID=12683914

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981053009A Expired - Fee Related CN1134843C (zh) 1997-02-27 1998-02-27 平面介质集成电路

Country Status (6)

Country Link
US (2) US6445255B1 (zh)
EP (1) EP0862216A3 (zh)
JP (1) JP3067675B2 (zh)
KR (1) KR100263640B1 (zh)
CN (1) CN1134843C (zh)
CA (1) CA2230419C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010763A (zh) * 2017-12-27 2019-07-12 德州仪器公司 用于集成电路上的薄膜电阻器的等离子体处理

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067675B2 (ja) * 1997-02-27 2000-07-17 株式会社村田製作所 平面誘電体集積回路
US6166614A (en) * 1997-04-03 2000-12-26 Murata Manufacturing Co., Ltd. Nonradiative planar dielectric line and integrated circuit
JP3264214B2 (ja) * 1997-06-05 2002-03-11 株式会社村田製作所 非放射性平面誘電体線路およびその集積回路
JP3539391B2 (ja) * 2001-03-15 2004-07-07 株式会社村田製作所 高周波増幅器、高周波モジュール、および通信装置
JP2003101301A (ja) * 2001-09-19 2003-04-04 Murata Mfg Co Ltd 高周波モジュール、通信装置およびレーダ装置
SE0200749L (sv) * 2002-03-13 2003-06-24 Optillion Ab Metod och krets för impedansanpassning
US20070115066A1 (en) * 2003-12-05 2007-05-24 Hiroyasu Matsuzaki Radio-frequency amplifier and radio-frequency wireless communication apparatus
WO2006095479A1 (ja) * 2005-03-10 2006-09-14 Murata Manufacturing Co., Ltd. 高周波回路デバイス，高周波モジュール及び通信装置
US7365618B2 (en) 2005-12-06 2008-04-29 Murata Manufacturing Co., Ltd. High-frequency circuit device, high-frequency module, and communication apparatus
JPWO2007083354A1 (ja) 2006-01-17 2009-06-11 富士通株式会社 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825863A (en) * 1973-05-18 1974-07-23 Cutler Hammer Inc Microwave transmission line
JPS58215804A (ja) 1982-06-09 1983-12-15 Seki Shoji Kk 誘電体線路
JPS60153602A (ja) 1984-01-23 1985-08-13 Nippon Telegr & Teleph Corp <Ntt> コプレ−ナ線路・スロツト線路変換回路
US4789840A (en) * 1986-04-16 1988-12-06 Hewlett-Packard Company Integrated capacitance structures in microwave finline devices
GB2222489B (en) * 1988-08-31 1992-08-12 Marconi Electronic Devices Waveguide apparatus
JP2897678B2 (ja) * 1995-03-22 1999-05-31 株式会社村田製作所 誘電体共振器及び高周波帯域通過フィルタ装置
JP2991076B2 (ja) * 1995-03-28 1999-12-20 株式会社村田製作所 平面誘電体線路及び集積回路
US5736908A (en) * 1996-06-19 1998-04-07 The Regents Of The University Of California Waveguide-based spatial power combining array and method for using the same
JP3045074B2 (ja) * 1996-07-26 2000-05-22 株式会社村田製作所 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール
JP3067675B2 (ja) * 1997-02-27 2000-07-17 株式会社村田製作所 平面誘電体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010763A (zh) * 2017-12-27 2019-07-12 德州仪器公司 用于集成电路上的薄膜电阻器的等离子体处理
CN110010763B (zh) * 2017-12-27 2024-07-12 德州仪器公司 用于集成电路上的薄膜电阻器的等离子体处理

Also Published As

Publication number Publication date
JP3067675B2 (ja) 2000-07-17
JPH10242717A (ja) 1998-09-11
CA2230419A1 (en) 1998-08-27
US20020089385A1 (en) 2002-07-11
KR100263640B1 (ko) 2000-08-01
CA2230419C (en) 2001-09-25
CN1134843C (zh) 2004-01-14
EP0862216A2 (en) 1998-09-02
KR19980071789A (ko) 1998-10-26
US6717492B2 (en) 2004-04-06
US6445255B1 (en) 2002-09-03
EP0862216A3 (en) 1999-10-06

Similar Documents

Publication Publication Date Title
US5369381A (en) Slow-wave transmission line of the microstrip type and circuit including such a line
US7034633B2 (en) Coupling device using buried capacitors in multilayered substrate
CN1195908A (zh) 天线装置和雷达模块
CA1212431A (en) Variable delay line
US5093640A (en) Microstrip structure having contact pad compensation
CN1134843C (zh) 平面介质集成电路
US7463111B2 (en) Semiconductor device
US5872485A (en) Dielectric line waveguide which forms electronic circuits
US6285269B1 (en) High-frequency semiconductor device having microwave transmission line being formed by a gate electrode source electrode and a dielectric layer in between
US5075645A (en) Matching circuit for high frequency transistor
US20070056764A1 (en) Transmission line apparatus
CN1134844C (zh) 平面介质集成电路
US20060152307A1 (en) High-frequency module
KR100287477B1 (ko) 고주파 반도체 장치
JP3234835B2 (ja) マイクロ波回路
CA2200279C (en) Field effect transistor amplifier
WO2024018650A1 (ja) デジタル移相器
JP2812263B2 (ja) 高周波回路
CN118676562A (zh) 共模滤波器及信号传输电路
JP4316577B2 (ja) 容量性素子

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040114

Termination date: 20120227