CN117917195A - 电路板 - Google Patents
电路板 Download PDFInfo
- Publication number
- CN117917195A CN117917195A CN202280060924.3A CN202280060924A CN117917195A CN 117917195 A CN117917195 A CN 117917195A CN 202280060924 A CN202280060924 A CN 202280060924A CN 117917195 A CN117917195 A CN 117917195A
- Authority
- CN
- China
- Prior art keywords
- region
- pad
- layer
- protective layer
- horizontal distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims abstract description 347
- 239000011241 protective layer Substances 0.000 claims abstract description 212
- 229910000679 solder Inorganic materials 0.000 description 85
- 238000000034 method Methods 0.000 description 79
- 230000000052 comparative effect Effects 0.000 description 68
- 230000008569 process Effects 0.000 description 65
- 239000000758 substrate Substances 0.000 description 37
- 238000010586 diagram Methods 0.000 description 30
- 239000011810 insulating material Substances 0.000 description 19
- 101100519284 Cercospora nicotianae PDX1 gene Proteins 0.000 description 14
- 101100277598 Sorghum bicolor DES3 gene Proteins 0.000 description 14
- 101150073238 sor1 gene Proteins 0.000 description 14
- 239000010949 copper Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 239000012792 core layer Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 238000000926 separation method Methods 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 239000011295 pitch Substances 0.000 description 5
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 101150003374 sor2 gene Proteins 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KIZQNNOULOCVDM-UHFFFAOYSA-M 2-hydroxyethyl(trimethyl)azanium;hydroxide Chemical compound [OH-].C[N+](C)(C)CCO KIZQNNOULOCVDM-UHFFFAOYSA-M 0.000 description 2
- 239000004713 Cyclic olefin copolymer Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000007766 curtain coating Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 150000007514 bases Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 1
- 229960001231 choline Drugs 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 239000012783 reinforcing fiber Substances 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical class [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000005341 toughened glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
一个实施例的电路板包括:第一绝缘层;第一电路图案层,设置在第一绝缘层上;以及第一保护层,设置在第一绝缘层和第一电路图案层上,其中,第一电路图案层包括第一焊盘,第一保护层包括设置在第一绝缘层上的第一部分和设置在第一部分上并且具有暴露第一部分的上表面的一部分和第一焊盘的上表面的开口的第二部分,并且第二部分的侧壁处设置有沿向内方向凹陷的凹部。
Description
技术领域
实施例涉及一种电路板和包括该电路板的封装基板。
背景技术
通常,印刷电路板(PCB)是绝缘层和导体层交替层压的层压结构,并且导体层可以通过图案化而设置有电路图案。
这种印刷电路板包括阻焊剂SR,该阻焊剂SR保护在层压结构的最外侧形成的电路图案,防止导体层氧化,并且在电连接到安装在印刷电路板或另一板上的芯片时用作绝缘体。
典型的阻焊剂包括开口区域(SRO:阻焊剂开口),在该开口区域,诸如焊料或凸点的连接手段被组合以形成电连接路径。随着印刷电路板的高性能和密度的增加,I/O(输入/输出)性能的提高,需要阻焊剂的开口区域,从而需要开口区域的小凸点间距。此时,开口区域的凸点间距表示相邻的开口区域之间的中心距离。
同时,阻焊剂的开口区域SRO包括阻焊层限定(Solder Mask Defined,即SMD)型和非阻焊层限定(Non-Solder Mask Defined,即NSMD)型。
SMD型的特征在于开口区域SRO的宽度小于通过开口区域SRO暴露的焊盘的宽度,因此,在SMD型中,焊盘的上表面的至少一部分被阻焊剂覆盖。
此外,NSMD型的特征在于开口区域SRO的宽度大于通过开口区域SRO暴露的焊盘的宽度,因此,NSMD型中的阻焊剂与焊盘以一定间隔间隔开,并且具有其中焊盘的上表面和侧表面两者暴露的结构。
然而,在上述SMD型的情况下,当在半导体封装连接到主板之后测试焊球的粘合强度的焊球接合可靠性时,存在焊球与通过开口区域SRO暴露的焊盘分离的问题。此外,在NSMD型的情况下,存在其上设置有焊球的焊盘与电路板分离的问题。因此,传统上,SMD型和NSMD型的适当组合被应用于一个电路板。
然而,当在包括传统SMD型和NSMD型开口区域SRO的电路板的情况下执行暴露阻焊层的工序时,存在光没有充分透射到阻焊层的暴露区域的下部区域的问题,因此,暴露区域的下部区域未充分固化。此外,如果在暴露区域的下部区域未充分固化的状态下执行显影工序,则存在出现底切的问题,其中暴露区域的下部区域被去除。此外,底切的宽度随着阻焊层的厚度增加而变得更大,这降低了电路板的可靠性。
发明内容
技术问题
实施例提供一种能够使与阻焊剂的开口区域中的底切对应的凹部的水平距离最小化的电路板以及包括该电路板的封装基板。
此外,实施例提供一种能够减小设置在多个电路图案之间的阻焊剂的宽度的电路板和包括该电路板的封装基板。
此外,实施例提供一种能够减小设置在电路板的最上侧的电路图案之间的距离的电路板以及包括该电路板的封装基板。
由所提出的实施例要解决的技术问题不限于上述技术问题,并且从以下描述中提出的实施例所属领域的技术人员可以清楚地理解未提及的其他技术问题。
技术方案
根据实施例的电路板包括:第一绝缘层;第一电路图案层,设置在第一绝缘层上;以及第一保护层,设置在第一绝缘层和第一电路图案层上,其中,第一电路图案层包括第一焊盘,其中,第一保护层被划分成沿厚度方向设置在第一绝缘层上的第一部分和设置在第一部分上的第二部分,并且其中,第一保护层的第二部分包括具有比第一焊盘的宽度大的宽度的开口,并且其中,形成开口的第二部分的侧壁设置有沿向内方向凹陷的凹部。
此外,从第二部分的侧壁的最外端到凹部的最内端的水平距离为13μm以下。
此外,第一保护层的第一部分的厚度小于第一焊盘的厚度。
此外,第一保护层的第一部分的厚度满足第一焊盘的厚度的40%至98%的范围。
此外,凹部设置在通过开口暴露的第一部分的上表面和与第一部分的上表面连接的第二部分的开口的侧壁之间的台阶部分处。
此外,第一保护层的第一部分的上表面被设置为低于第一焊盘的上表面,并且其中,第一保护层的第二部分的上表面被设置为高于第一焊盘的上表面。
此外,第一电路图案层包括与第一焊盘相邻设置并且被第一保护层的第二部分覆盖的迹线(trace);并且其中,迹线的侧表面与第二部分的侧壁的最外端之间的最短水平距离满足1μm至30μm的范围。
同时,根据实施例的电路板包括:第一绝缘层;第一电路图案层,设置在第一绝缘层上;以及第一保护层,设置在第一绝缘层和第一电路图案层上,其中,第一电路图案层包括第一焊盘和与第一焊盘相邻的相邻图案,其中,第一保护层包括第一区域的第一部分和第一区域的第二部分,第一区域的第一部分设置在第一焊盘与相邻图案之间,第一区域的第二部分设置在第一区域的第一部分上以覆盖相邻图案并且具有暴露第一区域的第一部分的上表面的一部分和第一焊盘的上表面的第一开口,并且其中,第一区域的第二部分包括与第一开口对应的第一侧壁,并且其中,相邻图案的侧表面与第一侧壁之间的最短水平距离为30μm以下。
此外,相邻图案是与第一焊盘相邻设置的迹线。
此外,在第二部分的第一侧壁处设置有沿向内方向凹陷的凹部,其中,从第二部分的第一侧壁的最外端到凹部的最内端的水平距离为13μm以下。
此外,相邻图案是与第一焊盘相邻设置的第三焊盘。
此外,第二部分还包括暴露第三焊盘的上表面的一部分的第二开口。
此外,在第二部分的第一侧壁处设置有沿向内方向凹陷的第一凹部。
此外,第二部分包括与第二开口对应的第二侧壁,并且在第二部分的侧壁处设置有沿向内方向凹陷的第二凹部。
此外,第二部分包括暴露第三焊盘的上表面的一部分的第二开口,其中,在第二部分的第一侧壁处设置沿向内方向凹陷的第一凹部,第二部分包括与第二开口对应的第二侧壁,并且在第二部分的第二侧壁处设置沿向内方向凹陷的第二凹部,并且其中,从第一凹部的最内端到第一侧壁的最外端的水平距离大于从第二凹部的最内端到第二侧壁的最外端的水平距离。
此外,从第一凹部的最内端到第一侧壁的最外端的水平距离为13μm以下。
此外,第一电路图案层包括第二-第一焊盘和第二-第二焊盘,并且第一保护层包括第二区域的第一部分和第二区域的第二部分,第二区域的第一部分设置在第二-第一焊盘与第二-第二焊盘之间的区域之中未设置第一电路图案层的区域中,第二区域的第二部分设置在第二区域的第一部分上并暴露第二区域的第一部分的上表面的一部分,并且其中,第二区域的第二部分的宽度为40μm以下。
此外,第一区域的第一部分的厚度满足第一焊盘的厚度的40%至98%的范围。
同时,根据实施例的封装基板包括:电路板;连接部,设置在电路板的第一电路图案层上;芯片,安装在连接部上;以及模制层,用于模制芯片,其中,连接部和模制层中的至少一个设置在电路板上形成的至少一个凹部中。
此外,芯片包括在宽度方向上彼此间隔开或在垂直方向上布置的第一芯片和第二芯片。
有益效果
根据实施例的电路板包括第一保护层。第一保护层包括具有台阶的第一部分和第二部分。并且,在一个实施例中,在第一保护层中形成的开口可以通过选择性地仅去除除第一部分之外的第二部分来形成。此时,第一保护层的第一部分的厚度小于通过开口暴露的第一电路图案层的厚度。因此,在第一保护层的第二部分中形成的开口可以暴露第一电路图案层的侧表面的一部分和第一电路图案层的上表面。因此,实施例使开口具有与第二部分的厚度对应的深度,而不是与第一保护层的整个厚度对应的深度。因此,与比较例相比,实施例能够显著减小与在开口的侧壁处形成的底切对应的凹部的水平距离。因此,实施例可以减小凹部的水平距离,从而提高电路板的电气可靠性或物理可靠性。例如,当凹部的水平距离增加时,焊球的一部分可以在凹部之间穿过,并且在相邻的电路图案连接时,可能发生短路问题。例如,当凹部的水平距离增加时,第一保护层与绝缘层之间的接触面积减小,并且第一保护层与绝缘层之间的粘合力可以减小。相反,实施例可以减小凹部的水平距离,因此,可以解决诸如短路的电气可靠性问题,此外,可以解决诸如接合力降低的物理可靠性问题。
此外,实施例使第一保护层的第一部分的厚度在第一电路图案层的40%至98%的范围内。因此,实施例可以显著减小凹部的水平距离,同时使第一电路图案层的上表面通过形成在第二部分中的开口稳定地暴露。
此外,实施例可以减小凹部的水平距离,以减小第一电路图案层的焊盘之间、焊盘与迹线之间或迹线之间的间隔。具体地,通过反映凹部的水平距离来确定第一电路图案层的焊盘之间或焊盘与迹线之间或迹线之间的间隔,以解决电气可靠性问题。此时,实施例可以减小凹部的水平距离,因此,由凹部的水平距离确定的第一电路图案层的焊盘之间、焊盘与迹线之间或迹线之间的距离可以显著减小。
附图说明
图1a是示出根据比较例的电路板的图。
图1b是图1a的第一保护层的第一区域的放大图。
图1c是用于说明图1b的第一保护层的第一区域中的缺陷的图。
图1d是图1a的第一保护层的第二区域的放大图。
图1e是用于说明图1d的第一保护层的第二区域中的缺陷的图。
图2a是根据实施例的电路板的剖视图。
图2b是从顶部观察的图2a的电路板的平面图。
图3a是用于说明根据实施例的暴露并固化阻焊层的工序的图。
图3b是用于说明根据阻焊层的厚度的凹部的水平距离的图。
图3c是用于说明根据阻焊层的显影深度的凹部的水平距离的图。
图4a是示出关于由第一绝缘材料制成的阻焊层中的凹部的水平距离的实验的结果的图。
图4b是用于说明关于由与第一绝缘材料不同的第二绝缘材料制成的阻焊层中的凹部的水平距离的实验的结果的图。
图5a是示出图2a的第一保护层的第一区域的第一-第一区域的图。
图5b是示出与图5a对应的电路板的SAM照片的图。
图6a是示出图2a的第一保护层的第一区域的第一-第二区域的图。
图6b是示出与图6a对应的电路板的SAM照片的图。
图7a是示出图2a的第一保护层的第二区域的图。
图7b是示出与图7a对应的电路板的SAM照片的图。
图8a至图8j是用于说明按照工艺顺序制造图2a的电路板的方法的图。
图9是示出根据第一实施例的封装基板的图。
图10是示出根据第二实施例的封装基板的图。
具体实施方式
在下文中,将参照附图详细描述本说明书中公开的实施例,但是相同或相似的部件由相同的附图标记表示,而不考虑附图标号,并且将省略对其的重复描述。以下描述中使用的部件后缀“模块”和“部分”仅在考虑撰写说明书的简易性的情况下而给出或混合在一起,它们本身不具有彼此区分开的含义或作用。此外,在描述本说明书中公开的实施例时,当确定相关公知技术的详细描述不必要地模糊了本说明书中公开的实施例的要点时,将省略其详细描述。此外,附图仅仅是为了便于理解本说明书中公开的实施例,本说明书中公开的技术范围不受附图的限制,并且应理解为包括落入本发明的精神和范围内的所有修改、等同物和替代物。
应理解,尽管术语“第一”、“第二”等在本文中可以用于描述各种元件,但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。
应理解,当一个元件被称为“连接”或“结合”到另一个元件时,它可以直接连接或结合到另一个元件,或者可以存在中间元件。相反,当一个元件被称为“直接连接”或“直接结合”到另一个元件时,将理解为不存在中间元件。
如本文中所用,单数表述包括复数表述,除非上下文另有明确指示。
应理解,术语“包含”、“包括”或“具有”指明存在本说明书中公开的所述特征、整数、步骤、操作、元件、部件和/或它们的组,但不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、部件和/或它们的组的可能性。
在下文中,将参照附图详细描述本发明的实施例。
-比较例-
在描述实施例之前,将描述与本申请的实施例的电路板相比较的比较例。
图1a是示出根据比较例的电路板的图,图1b是图1a的第一保护层的第一区域的放大图,图1c是用于说明图1b的第一保护层的第一区域中的缺陷的图,图1d是图1a的第一保护层的第二区域的放大图,图1e是用于说明图1d的第一保护层的第二区域中的缺陷的图。
参照图1a,根据比较例的电路板包括绝缘层、电路图案、过孔和保护层。
绝缘层包括芯层1、第一绝缘层5和第二绝缘层8。在比较例的电路板中,第一绝缘层5和第二绝缘层8以对称的结构布置在芯层1的上部和下部。芯层1是含有预浸料的CCL(Clad Copper Laminate:覆铜板),或者含有用于中介层中的诸如硅、玻璃和陶瓷的材料。
第一绝缘层5和第二绝缘层8分别设置在芯层1的上表面和下表面上。第一绝缘层5和第二绝缘层8包含预浸料。例如,第一绝缘层5和第二绝缘层8包含树脂和设置在树脂中的增强纤维。
第一电路图案2设置在第一绝缘层5的下表面上。此外,第一电路图案2设置在芯层1的上表面上。第一电路图案2设置为在芯层1的上表面上突出,因此侧表面和上表面被第一绝缘层5覆盖。
第二电路图案7设置在第一绝缘层5的上表面上。第二电路图案7设置为在第一绝缘层5的上表面上突出。
第三电路图案3设置在第二绝缘层8的上表面上。此外,第三电路图案3设置在第二绝缘层8的下表面上。
第四电路图案10设置在第二绝缘层8的下表面上。第四电路图案10设置为在第二绝缘层8的下表面下方突出。
此时,在比较例的电路板的多层结构中,第一绝缘层5是设置在第一最外侧或最上侧的绝缘层,第二绝缘层8是设置在第二最外侧或最下侧的绝缘层。
第一电路图案2、第二电路图案7、第三电路图案3和第四电路图案10各自包括焊盘和迹线。焊盘是连接过孔(via)、安装芯片或设置与外部基板的主板连接的粘合部(未示出)的部分。迹线是从焊盘延伸很长的信号线。
过孔设置为穿过各个绝缘层。例如,第一过孔6设置为穿过第一绝缘层5。第一过孔6的一端连接到第一电路图案2,另一端连接到第二电路图案7。例如,第二过孔4设置为穿过芯层1。例如,第三过孔9设置为穿过第二绝缘层8。例如,第三过孔9的一端连接到第三电路图案3,另一端连接到第四电路图案10。
第一保护层11和第二保护层12分别设置在第一绝缘层5的上表面和第二绝缘层8的下表面上。第一保护层11和第二保护层12分别具有暴露第二电路图案7和第四电路图案10的表面的开口。第一保护层11和第二保护层12是阻焊剂。
此时,在比较例的电路板中,第一最外电路图案和第二最外电路图案中的一个包括其上安装芯片的安装部,另一个包括与外部基板的主板连接的端子部。
例如,在比较例中,设置在第一最外侧的第二电路图案7包括其上安装芯片的安装焊盘,并且设置在第二最外侧的第四电路图案10包括与外部基板的主板连接的端子焊盘。
例如,第二电路图案7包括多个焊盘和迹线。多个焊盘可以是其上安装芯片的安装焊盘,或者可以是连接到单独的上基板的芯焊盘。具体地,第二电路图案7包括第一焊盘7-1、第二焊盘7-2和迹线7-3。
并且,第一保护层11设置在第一绝缘层5的上表面上,以覆盖第二电路图案7的迹线7-3的上表面。并且,第一保护层11具有暴露第二电路图案7的第一焊盘7-1和第二焊盘7-2的上表面的开口。
此时,第一保护层11可以根据布置位置被划分成多个区域。
参照图1b,第一保护层11包括第一区域11-1。
例如,第一保护层11包括设置在第二-第一焊盘7-21与第二-第二焊盘7-22之间的第一区域11-1。并且,第一保护层11的第一区域11-1是包括暴露第二-第一焊盘7-21和第二-第二焊盘7-22的上表面的NSMD型开口SOR1的区域。并且,第一保护层11的第一区域11-1是指不存在设置在第二-第一焊盘7-21与第二-第二焊盘7-22之间的第二电路图案7(例如,迹线或焊盘)的区域。
此时,第一保护层11的第一区域11-1的开口SOR1的宽度大于第二焊盘7-2的宽度。因此,第一保护层11的第一区域11-1设置在与第二焊盘7-2相距一定距离处。
这里,第二电路图案7的厚度t1为10μm至35μm。此外,第一保护层11的第一区域11-1的厚度t2大于第二电路图案7的厚度t1。具体地,第一保护层11的第一区域11-1的厚度t2比第二电路图案7的厚度t1大约10μm至30μm。例如,第一保护层11的第一区域11-1的厚度t2为20μm至65μm。
此时,在比较例中,在第一保护层11的第一区域11-1处设置有凹部。
具体地,在第一保护层11的第一区域11-1的与第二-第一焊盘7-21相邻的第一侧壁11-11处设置第一凹部u1。此外,在第一保护层11的第一区域11-1的与第二-第二焊盘7-22相邻的第二侧壁11-12处设置第二凹部u2。
此时,比较例中的第一保护层11的第一区域11-1的开口SOR1的深度对应于第一保护层11的第一区域11-1的厚度t2。此外,在比较例中,第一区域11-1的下部区域的曝光和固化未完全实现,因此,第一凹部u1和第二凹部u2形成在第一区域11-1的第一侧壁11-11和第二侧壁11-12处。
这里,比较例中的第一凹部u1和第二凹部u2的水平距离w1最小为40μm。第一凹部u1的水平距离w1可以指从第一区域11-1的第一侧壁11-11的最外端到第一凹部u1的最内端的水平距离。此外,第二凹部u2的水平距离w1可以指从第一区域11-1的第二侧壁11-12的最外端到第二凹部u2的最内端的水平距离。
此外,考虑到第一凹部u1和第二凹部u2的水平距离w1,比较例允许第一区域11-1的宽度w2至少为90μm。
此外,第一保护层11的第一区域11-1的第一侧壁11-11与第二-第一焊盘7-21之间的间隔w3以及第二侧壁11-12与第二-第二焊盘7-22之间的间隔w3最小为15μm。
因此,在比较例中,在与第一保护层11的第一区域11-1对应的位置处,第二-第一焊盘7-21与第二-第二焊盘7-22之间的间隔w4至少为120μm。
此时,在比较例中,第一保护层11的第一区域11-1的宽度被减小,以减小第二-第一焊盘7-21与第二-第二焊盘7-22之间的间隔。
例如,如图1c中所示,在比较例中,第一保护层11的第一区域11-1a的宽度w2-1小于90μm,因此,第二-第一焊盘7-21与第二-第二焊盘7-22之间的间隔减小。然而,当第一区域11-1a的宽度w2-1小于90μm时,在形成开口SOR1的工序中,连通部CR1被设置在第一区域11-1a的下部(第一凹部u1和第二凹部u2通过连通部CR1彼此连通)。
因此,比较例具有这样的问题:当在将焊球13设置在第二-第一焊盘7-21和第二-第二焊盘7-22上之后回熔焊球13的工序中焊球13的一部分13-1渗透到连通部CR1中时,发生电路短路。例如,在比较例中,设置在第二-第一焊盘7-21上的焊球13的一部分13-1渗透到连通部CR1中并接触第二-第二焊盘7-22,并且存在当应该彼此电分离的第二-第一焊盘7-21和第二-第二电路图案7彼此连接时发生短路的问题。
同时,如图1d中所示,第一保护层11包括设置在第二焊盘7-2与迹线7-3之间的第二区域11-2。
第一保护层11的第二区域11-2可以是覆盖相邻的第二电路图案7(例如,迹线7-3)并且包括暴露第二焊盘7-2的上表面的NSMD型开口SOR2的区域。
此外,凹部u3设置在与第二焊盘7-2相邻的第二区域11-2的第一侧壁11-21处。并且,凹部u3的水平距离w1最小为40μm。
此外,在比较例中,考虑到凹部u3的水平距离w1,第二区域11-2的第一侧壁11-21与被第二区域11-2覆盖的迹线7-3的边缘7-31之间的宽度w5最小为45μm。
因此,在比较例中,在与第一保护层11的第二区域11-2对应的位置处,第二焊盘7-2与迹线7-3之间的间隔w6最小为60μm。
此时,在比较例中,宽度w5被减小,以减小第二焊盘7-2与迹线7-3之间的间隔。
例如,如图1e中所示,在比较例中,第二区域11-2的第一侧壁11-21与被第二区域11-2覆盖的迹线7-3的边缘7-31之间的距离的宽度w5-1小于45μm,因此,第二焊盘7-2与迹线7-3之间的间隔w6-1减小。然而,当宽度w5-1具有小于45μm的宽度时,出现迹线7-3的边缘被在形成第二区域11-2的开口SOR2的工序中产生的凹部u3暴露的问题。
此外,在比较例中,在将焊球14放置在第二焊盘7-2上之后回熔焊球14的工序中,焊球14的一部分14-1渗透到凹部u3中,因此,存在由于与通过凹部u3暴露的迹线7-3的侧表面接触而发生短路的问题。
此外,第一保护层11的第三区域11-3可以是设置在第一焊盘7-1上并且包括暴露第一焊盘7-1的上表面的SMD型开口的区域。第一保护层11的第三区域11-3用于保护第一焊盘7-1的上表面的边缘区域,同时暴露第一焊盘7-1的上表面的中央区域。
如上所述,在比较例的第一保护层11中形成的开口的深度对应于第一保护层11的厚度t2,因此,具有40μm以上的水平距离的凹部设置在第一保护层11的开口的侧壁处。水平距离是指从开口的侧壁的最外端到凹部的最内端的水平距离。在比较例中,第二电路图案7的设计考虑了凹部的水平距离,因此,存在构成第二电路图案7的焊盘或迹线之间或者焊盘与迹线之间的间隔增加的问题。因此,在比较例中,存在电路集成度劣化并且电路板在水平方向上的总体积相应增加的问题。
此外,电气/电子产品的性能近来已经得到改善,因此,正在研究将更多数量的封装附接到有限尺寸的基板上的技术。因此,需要更精细的电路图案。然而,在使用比较例的电路板的封装基板的情况下,在减小第二电路图案7之间的间隔方面存在限制。此外,由应用处理器(AP)处理的功能的数量近来已经增加,因此,利用单个芯片实现这些功能变得困难。然而,当使用比较例中提供的电路板时,很难在有限的空间内安装执行不同功能的两个应用处理器(AP)。
实施例旨在解决比较例的问题,并最小化与在阻焊剂的侧壁上形成的底切对应的凹部的水平距离。此外,实施例通过最小化凹部的水平距离来减小电路图案之间的间隔。此外,实施例能够通过减小电路图案之间的间隔在一个电路板上安装多个芯片。例如,实施例提供一种具有能够在单个电路板上安装执行不同功能的多个处理器芯片或存储器芯片的新结构的电路板以及包括该电路板的封装基板。
-电子装置-
在描述实施例之前,将简要描述包括实施例的封装基板的电子装置。电子装置包括主板(未示出)。主板可以物理地连接到和/或电连接到各种部件。例如,主板可以连接到实施例的封装基板。各种半导体器件可以安装在封装基板上。安装在封装基板上的芯片可以包括:诸如易失性存储器(例如,DRAM)、非易失性存储器(例如,ROM)或闪存的存储器芯片,诸如中央处理器(CPU)、图形处理器(GPU)、天线芯片、数字信号处理器、密码处理器、微处理器和微控制器的应用处理器(AP)芯片,或者诸如模数转换器和ASIC(专用IC)的逻辑芯片。
此外,实施例提供能够精细化焊盘的间距并根据间距的精细化在一个基板上安装至少两种不同类型的芯片的电路板和封装基板。此外,实施例提供能够在比比较例具有更小的间距的安装焊盘之间设置更多迹线的电路板和封装基板。
在这种情况下,电子装置可以包括智能电话、个人数字助理、数码摄像机、数码静态相机、网络系统、计算机、监视器、平板电脑、笔记本电脑、上网本、电视、视频游戏、智能手表、汽车等。然而,实施例不限于此,并且可以是除此之外处理数据的任何其他电子装置。
-实施例-
图2a是根据实施例的电路板的剖视图,图2b是从顶部观察的图2a的电路板的平面图。
首先,参照图2a和图2b,将描述根据实施例的电路板的总体结构。然而,在图2b中,第一电路图案层120的迹线124的整个上表面被示出为暴露,但是这是为了便于说明,并且基本上,第一电路图案层120的迹线124被第一保护层190的第二部分190b覆盖。
参照图2a和图2b,电路板包括绝缘层110、电路图案层、过孔和保护层。
绝缘层110可以具有多层结构。例如,绝缘层110可以包括第一绝缘层111、第二绝缘层112和第三绝缘层113。此时,电路板在附图中被示出为基于绝缘层的数量而具有三层结构,但不限于此。例如,电路板可以基于绝缘层的数量而具有两层以下的结构,或者可替代地,可以具有四层以上的结构。
例如,第一绝缘层111可以是在多层结构中设置在第一最外侧的第一最外绝缘层。例如,第一绝缘层111可以是设置在电路板的最上侧的绝缘层。第二绝缘层112可以是设置在多层电路板的内部的内部绝缘层。第三绝缘层113可以是在多层结构中设置在第二最外侧的第二最外绝缘层。例如,第三绝缘层113可以是设置在电路板的最下侧的绝缘层。此外,内部绝缘层被示出为由一层组成,但不同地,它可以由两层以上组成。
绝缘层110是配备有其布线能够被改变的电路的板,并且可以包括印刷品、布线板和由能够在表面上形成电路图案的绝缘材料制成的绝缘板。
例如,绝缘层110中的至少一个可以是刚性的或柔性的。例如,绝缘层110中的至少一个可以包含玻璃或塑料。具体地,绝缘层110可以包含诸如钠钙玻璃、铝硅酸盐玻璃等的化学钢化/半钢化玻璃,诸如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)、聚碳酸酯(PC)等的钢化或柔性塑料,或者蓝宝石。
此外,绝缘层110中的至少一个可以包括光学各向同性膜。例如,绝缘层110中的至少一个可以包含环烯烃共聚物(COC)、环烯烃聚合物(COP)、光学各向同性PC、光学各向同性聚甲基丙烯酸甲酯(PMMA)等。
此外,绝缘层110中的至少一个可以由包括无机填料和绝缘树脂的材料形成。例如,绝缘层110中的至少一个可以由包含诸如无机填料(例如二氧化硅和氧化铝)的增强材料的树脂以及热固性树脂(例如环氧树脂)或热塑性树脂(例如聚酰亚胺),特别是味之素堆积膜(Ajinomoto Build-up Film:ABF)、FR-4、双马来酰亚胺三嗪(BT)、光可成像电介质树脂(PID)、BT等形成。
此外,绝缘层110中的至少一个可以具有部分弯曲的表面并且是弯曲的。也就是说,绝缘层110中的至少一个是部分平坦的,并且绝缘层110中的至少一个可以具有部分弯曲的表面并且是弯折的。详细地,绝缘层110的至少一端可以具有弯曲表面并且是弯折的,或者绝缘层110的至少一端具有随机曲率的表面并且可以是弯曲的或弯折的。
电路图案层可以设置在绝缘层110的表面上。
例如,第一电路图案层120可以设置在第一绝缘层111的第一表面或上表面上。例如,第二电路图案层130可以设置在第一绝缘层111的第二表面或下表面与第二绝缘层112的第一表面或上表面之间。例如,第三电路图案层140可以设置在第二绝缘层112的第二表面或下表面与第三绝缘层113的第一表面或上表面之间。例如,第四电路图案层150可以设置在第三绝缘层113的第二表面或下表面上。第一电路图案层120可以是设置在电路板的第一最外侧或最上侧的电路图案层。此外,第二电路图案层130和第三电路图案层140可以是设置在电路板内部的内部电路图案层。此外,第四电路图案层150可以是设置在电路板的第二最外侧或最下侧的电路图案层。
第一电路图案层120、第二电路图案层130、第三电路图案层140和第四电路图案层150是传输电信号的布线,并且可以由具有高导电性的金属材料形成。第一电路图案层120、第二电路图案层130、第三电路图案层140和第四电路图案层150可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料形成。此外,第一电路图案层120、第二电路图案层130、第三电路图案层140和第四电路图案层150可以由包括选自接合力优异的金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料的膏或焊膏形成。优选地,第一电路图案层120、第二电路图案层130、第三电路图案层140和第四电路图案层150可以由具有高导电性或导热性以及相对低成本的铜(Cu)形成。
第一电路图案层120、第二电路图案层130、第三电路图案层140和第四电路图案层150可以使用作为典型的电路板制造工艺的加成工艺、减成工艺、改良型半加成工艺(MSAP)和半加成工艺(SAP)形成,这里将省略详细描述。
同时,第一电路图案层120、第二电路图案层130、第三电路图案层140和第四电路图案层150中的每一个包括迹线和焊盘。
迹线是指传输电信号的长线形布线。此外,焊盘可以指其上安装有诸如芯片的部件的安装焊盘、用于连接到外部板的芯焊盘或BGA焊盘、或者连接到过孔的过孔焊盘。
在绝缘层110中可以形成过孔。过孔形成为穿过绝缘层110,因此可以电连接布置在不同层中的电路图案层。
例如,第一过孔160可以形成在第一绝缘层111中。第一过孔160穿过第一绝缘层111,因此可以电连接第一电路图案层120和第二电路图案层130。
例如,第二过孔170可以形成在第二绝缘层112中。第二过孔V2穿过第二绝缘层112,因此可以电连接第二电路图案层130和第三电路图案层140。此时,第二绝缘层112可以是芯层。并且,当第二绝缘层112是芯层时,第二过孔170可以具有沙漏形状。
例如,第三过孔V3可以形成在第三绝缘层113中。第三过孔V3穿过第三绝缘层113,因此可以电连接第三电路图案层140和第四电路图案层150。
如上所述的过孔160、170和180可以通过用金属材料填充形成在每个绝缘层中的贯穿孔(via hole)的内部来形成。贯穿孔可以通过机械、激光和化学加工中的任意一种来形成。当通过机械加工形成贯穿孔时,可以使用诸如铣削(milling)、钻孔(drilling)和布线(routing)的方法,当通过激光加工形成贯穿孔时,可以使用UV或CO2激光的方法,当通过化学加工形成贯穿孔时,可以使用包括氨基硅烷、酮等的化学品。因此,可以使多个绝缘层中的至少一个绝缘层开口。
当形成贯穿孔时,可以通过用导电材料填充通孔的内部来形成过孔160、170和180。形成过孔160、170和180的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任何一种。此外,导电材料可以通过化学镀、电镀、丝网印刷、溅射、蒸发、喷墨和点胶中的任意一种或其组合来填充。
同时,第一保护层190可以设置在第一绝缘层111的第一表面或上表面上。第一保护层190可以包含阻焊剂。第一保护层190可以包括暴露第一电路图案层190的表面的开口SOR。例如,第一保护层190可以包括使第一电路图案层120的焊盘121、122和123暴露的开口SOR。
相应地,第二保护层195可以设置在第三绝缘层113的第二表面上。第二保护层195可以包含阻焊剂。第二保护层195可以包括使第四电路图案层150的焊盘(未示出)的表面暴露的开口(未示出)。
此时,第一保护层190可以具有台阶结构。例如,第一保护层190可以包括设置在第一绝缘层111的上表面上的第一部分190a和设置在第一部分190a上的第二部分190b。
第一保护层190的第一部分190a可以接触第一绝缘层111的上表面。此外,第一保护层190的第一部分190a可以接触第一电路图案层120的侧表面的一部分。同时,第一保护层190的第一部分190a可以暴露第一电路图案层120的侧表面的至少一部分。
具体地,第一保护层190的第一部分190a的厚度可以小于第一电路图案层120的厚度。例如,第一保护层190的第一部分190a的上表面可以被设置为低于第一电路图案层120的上表面。因此,第一保护层190的第一部分190a可以暴露第一电路图案层120的侧表面的上部区域,同时覆盖第一电路图案层120的侧表面的下部区域。
第一保护层190的第二部分190b可以设置在第一保护层190的第一部分190a的一部分的上表面和第一电路图案层120的一部分的上表面上。此外,第一保护层190的第二部分190b可以包括暴露第一电路图案层120的上表面的另一部分的开口SOR。此时,第一保护层190的第二部分190b的开口SOR的宽度可以大于通过开口SOR暴露的第一电路图案层120的第一焊盘121的宽度。因此,第一保护层190的第二部分190b的开口SOR可以暴露与第一焊盘121相邻的第一保护层190的第一部分190a的上表面和第一焊盘121的侧表面的上部区域。
此时,在实施例中的第一保护层190中形成的开口SOR的深度可以小于第一保护层190的厚度。例如,第一保护层190的开口SOR的深度对应于从第一保护层190的总厚度减去第一部分190a的厚度后的第二部分190b的厚度。因此,在实施例中,开口SOR仅形成在第一保护层190的除第一部分190a之外的第二部分190b中,从而与比较例相比,可以减小与形成在第一保护层190中的底切对应的凹部的水平距离。凹部的水平距离减小的原因将在下面说明。
同时,第一保护层190可以包括第一区域191、第二区域192和第三区域193。
第一保护层190的第一区域191可以是具有暴露第一电路图案层120的第一焊盘121的上表面的开口的区域。此外,第一保护层190的第一区域191可以是第一电路图案层120的一部分与第一焊盘121相邻设置的区域。例如,第一保护层190的第一区域191可以是存在第一焊盘121和与第一焊盘121相邻设置的相邻图案的区域。相邻图案可以是第一电路图案层120的迹线124或第三焊盘123。因此,第一保护层190的第一区域191可以形成在迹线124与第一焊盘121相邻设置的区域中。例如,第一保护层190的第一区域191可以形成在设置有第一焊盘121和与第一焊盘121相邻的第三焊盘123的区域中。此外,第一保护层190的第一区域191的第二部分190b可以包括暴露第一焊盘121同时覆盖迹线124或第三焊盘121的上表面的开口。
第一保护层190的第二区域192可以是具有暴露第一电路图案层120的第二焊盘122的上表面的开口的区域。此外,第一保护层190的第二区域192可以是在多个第二焊盘122之间未设置另一个第一电路图案层120同时暴露彼此相邻的多个第二焊盘122的上表面的区域。
第一保护层190的第三区域193可以是形成暴露第一电路图案层120的第三焊盘123的上表面的开口的区域。例如,第一保护层190的第三区域193可以是包括小于第三焊盘123的宽度的开口的区域。例如,第一保护层190的第三区域193可以是覆盖第三焊盘123的上表面的边缘区域同时暴露第三焊盘123的上表面的中央区域的区域。
下面将更详细地描述第一保护层190的第一区域191、第二区域192和第三区域193。
同时,在实施例中,第一保护层190包括具有台阶的第一部分190a和第二部分190b。并且,在实施例中的第一保护层190中,与底切对应的凹部形成在第二部分190b的侧壁。此时,在比较例中,凹部基本上形成在第一保护层的第一部分的侧壁。因此,在比较例中,形成在第一保护层中的凹部的水平距离为至少40μm以上。另一方面,在实施例中,当在第一保护层190中形成开口时,开口的深度对应于第一保护层190的总厚度中的第二部分190b的厚度。因此,实施例中的凹部的水平距离被设置为比较例中的凹部的水平距离的35%以下。例如,实施例中的凹部的水平距离被设置为小于比较例中的凹部的水平距离的25%。例如,实施例中的凹部的水平距离被设置为小于比较例中的凹部的水平距离的15%。例如,实施例中的凹部的水平距离被设置为小于比较例中的凹部的水平距离的5%。
具体地,在实施例中,凹部设置在第一保护层190的第二部分190b处。并且,在实施例中,凹部的水平距离可以超过0μm且为13μm以下。例如,在一个实施例中,凹部的水平距离可以超过0μm且为10μm以下。例如,在一个实施例中,凹部的水平距离可以超过0μm且为6μm以下。例如,在一个实施例中,凹部的水平距离可以超过0μm且为2μm以下。
这里,水平可以表示与第一电路图案层120在实施例的电路板中延伸的平面平行的平面。因此,水平距离可以表示在与第一电路图案层120延伸的平面平行的平面的方向上的距离。例如,水平距离可以表示在与第一电路图案层120的宽度方向对应的第一方向上的距离。例如,水平距离可以表示在与第一电路图案层120的纵向方向对应的第二方向上的距离。例如,水平距离可以表示在与第一电路图案层120的宽度方向与纵向方向之间的对角线方向对应的第三方向上的距离。
在下文中,将描述与比较例相比实施例中凹部的水平距离可以减小的原因,以及第一保护层190的每个区域的形状和凹部的水平距离。
图3a是用于说明根据实施例的曝光并固化阻焊层的工序的图,图3b是用于说明根据阻焊层的厚度的凹部的水平距离的图,并且图3c是用于说明根据阻焊层的显影深度的凹部的水平距离的图。
参照图3a,形成第一保护层190的工序包括在第一绝缘层111上形成阻焊层190L的工序和曝光阻焊层190L的除了将形成开口SOR的区域190L2之外的剩余区域190L1的工艺。此时,阻焊层190L可以通过丝网印刷方法、辊涂方法、幕涂方法、喷涂方法和阻焊膜层压方法形成。然而,实施例不限于此。丝网印刷是一种使用印刷板直接印刷阻焊图案的方法。在该方法中,可以省略曝光工序和显影工序,并且可以立即执行固化工序。辊涂方法是一种通过在由橡胶或其他材料制成的辊上涂敷具有比丝网印刷中使用的粘度低的粘度的光固化树脂的薄层来涂覆基板的方法。然而,这种方法可能使得难以控制根据基板涂覆的阻焊层的厚度并产生均匀的涂层。幕涂方法使用具有比辊涂中使用的粘度低的粘度的光固化树脂,并且是通过将光固化树脂送过狭缝(未示出)并在狭缝下方穿过基板来涂覆阻焊层的方法。这种方法可以实现非常均匀的涂覆质量,并且可以不受基板尺寸的限制而应用。喷涂法是一种通过喷涂光固化树脂油墨来涂覆的方法,并且可以具有易于控制阻焊层的厚度的优点。
同时,曝光工序可以包括在将形成开口SOR以防止诸如紫外线的光透射的区域190L2上形成掩模(未示出)的工序以及将诸如紫外线的光照射到剩余区域190L1的工序。
此时,即使均匀的光照射到剩余区域190L1,在剩余区域190L1的厚度方向上照射的光量也改变,因此,剩余区域190L1在厚度方向上的曝光程度改变。
例如,基于厚度方向,进行曝光的剩余区域190L1可以被划分为与阻焊层190L的上表面相邻的上部区域190L1T、与阻焊层190L的下表面相邻的下部区域190L1B以及在上部区域190L1T与下部区域190L1B之间的中间区域190L1C。
此外,当从阻焊层190L的上表面照射光时,照射到上部区域190L1T的光量、照射到中间区域190L1C的光量和照射到下部区域190L1B的光量彼此不同。具体地,照射光的量从上部区域190L1T到下部区域190L1B减少。
因此,当假定通过曝光工序阻焊层190L的上部区域190L1T的曝光度为100%时,中间区域190L1C的曝光度比上部区域190L1T的曝光度小约90%,并且下部区域190L1B的曝光度小于中间区域190L1C的曝光度的80%。
此外,可以在上述曝光工序之后执行固化曝光的剩余区域190L1的工序。此时,每个区域的曝光程度不同,并且固化程度也相应改变。例如,当阻焊层190L的上部区域190L1T的固化度为100%时,中间区域190L1C的固化度比上部区域190L1T的固化度小约90%,并且下部区域190L1B的固化度小于中间区域190L1C的固化度的80%以下。
因此,在固化工序进行之后,当在没有进行固化的情况下进行将形成开口SOR的区域190L2的显影时,尚未完全固化的下部区域190L1B也被显影和蚀刻,导致形成类似底切的凹部。
此外,近来,为了稳定地保护第一电路图案层120,阻焊层190L的厚度逐渐增加。因此,下部区域190L1B的固化程度随着阻焊层190L的厚度增加而降低,因此,形成在下部区域190L1B中的凹部的水平距离逐渐增加。
具体地,参照图3b,凹部的水平距离可以与阻焊层190L的厚度成比例地增加。图3b中的“I”表示最上绝缘层,S1、S2和S3表示在最上绝缘层上形成的阻焊层。
例如,如图3b的(A)中所示,当在具有第一厚度Ta的阻焊层S1中形成具有第一深度Ta的开口时,凹部的水平距离Wa可以为“a”。
此外,如图3b的(B)中所示,当在具有比第一厚度Ta大的第二厚度Tb的阻焊层S2中形成比第一深度Ta大的第二深度Tb的开口时,凹部的水平距离Wb为比水平距离“a”大的“b”。
此外,如图3b的(C)中所示,当在具有比第二厚度Tb大的第三厚度Tc的阻焊层S3中形成比第一深度Ta和第二深度Tb大的第三深度Tc的开口时,凹部的水平距离Wc为比水平距离“a”和“b”大的“c”。
如图3b中所示,当开口形成为具有与阻焊层的厚度对应的深度时,可以看出凹部的水平距离与阻焊层的厚度成比例地增加。
此外,参照图3c,凹部的水平距离可以与在阻焊层190L中形成的开口的深度成比例地增加。
例如,如图3c的(A)所示,当在具有第四厚度Td的阻焊层中形成开口同时留下第一剩余区域Td-1时,凹部的水平距离Wd可以为“d”。
此外,如图3c的(B)所示,当在具有第四厚度Td的阻焊层中形成开口同时留下比第一剩余区域Td-1薄的第二剩余区域Td-2时,凹部的水平距离We为“e”,其比水平距离Wd“d”大。
此外,如图3c的(C)所示,当在具有第四厚度Td的阻焊层中形成开口同时留下比第一剩余区域Td-1和第二剩余区域Td-2薄的第三剩余区域Td-3时,凹部的水平距离Wf为“f”,其比水平距离Wd“d”和水平距离We“e”大。
如图3c中所示,当去除阻焊层的一部分以形成开口时,可以看出凹部的水平距离与未从阻焊层去除的剩余区域的厚度成反比例地减小。
因此,如上所述,开口SOR不形成为对应于第一保护层的整个厚度,但是实施例能够仅针对除第一保护层190的第一部分190a之外的第二部分190b形成开口SOR,使得与比较例相比,形成在第二部分190b中的凹部的水平距离可以减小。
在下文中,将描述在形成根据实施例的第一保护层的情况下凹部的水平距离的实验结果。
图4a是示出关于由第一绝缘材料制成的阻焊层中的凹部的水平距离的实验的结果的图,并且图4b是用于说明关于由与第一绝缘材料不同的第二绝缘材料制成的阻焊层中的凹部的水平距离的实验的结果的图。
此时,第一绝缘材料和第二绝缘材料可以是构成阻焊层的材料,并且可以彼此不同。例如,第一绝缘材料和第二绝缘材料彼此不同的事实可以表示阻焊层中包含的填料的类型或含量彼此不同,但不限于此。
首先,图4a中的(A)示出在第一焊盘的宽度具有第一-第一宽度并且开口具有比第一-第一宽度大的第一-第二宽度(例如,80μm)的条件下第一绝缘材料的第一保护层中的凹部。此时,第一-第一宽度与第一-第二宽度之间的差值可以是“A”。并且,在上述条件下,当仅使第一保护层的除第一部分之外的第二部分显影以形成具有第一-第二宽度的开口时,检查形成在第二部分中的凹部的水平距离。
图4a中的(B)示出在第一焊盘的宽度具有比第一-第一宽度大的第二-第一宽度并且开口具有比第二-第一宽度大的第二-第二宽度(例如,95μm)的条件下第一绝缘材料的第一保护层中的凹部。此时,第二-第一宽度与第二-第二宽度之间的差值可以是“A”,这与图4a中的(A)相同。并且,在上述条件下,当仅使第一保护层的除第一部分之外的第二部分显影以形成具有第二-第二宽度的开口时,检查形成在第二部分中的凹部的水平距离。
图4a中的(C)示出在第一焊盘的宽度具有比第二-第一宽度大的第三-第一宽度并且开口具有比第三-第一宽度大的第三-第二宽度(例如,100μm)的条件下第一绝缘材料的第一保护层中的凹部。此时,第三-第一宽度与第三-第二宽度之间的差值可以是“A”,这与图4a中的(A)和(B)相同。并且,在上述条件下,当仅使第一保护层的除第一部分之外的第二部分显影以形成具有第一-第二宽度的开口时,检查形成在第二部分中的凹部的水平距离。
图4a中的(D)示出在第一焊盘的宽度具有比第三-第一宽度大的第四-第一宽度并且开口具有比第四-第一宽度大的第四-第二宽度(例如,110μm)的条件下第一绝缘材料的第一保护层中的凹部。此时,第四-第一宽度与第四-第二宽度之间的差值可以是“A”,这与图4a中的(A)至(C)相同。并且,在上述条件下,当仅使第一保护层的除第一部分之外的第二部分显影以形成具有第一-第二宽度的开口时,检查形成在第二部分中的凹部的水平距离。
在图4a的(A)的情况下,确认凹部的最小水平距离为0.57μm,最大水平距离为1.82μm,因此,凹部的平均水平距离为1.40μm,确认与比较例相比显著减小。
在图4a的(B)的情况下,确认凹部的最小水平距离为0.62μm,最大水平距离为2.25μm,因此,凹部的平均水平距离为1.37μm,确认与比较例相比显著减小。
在图4a的(C)的情况下,确认凹部的最小水平距离为0.10μm,最大水平距离为2.22μm,因此,凹部的平均水平距离为1.05μm,确认与比较例相比显著减小。
在图4a的(D)的情况下,确认凹部的最小水平距离为0.68μm,最大水平距离为2.44μm,因此,凹部的平均水平距离为1.44μm,确认与比较例相比显著减小。
同时,图4b中的(A)示出在第一焊盘的宽度具有第一-第一宽度并且开口具有比第一-第一宽度大的第一-第二宽度(例如,80μm)的条件下第二绝缘材料的第一保护层中的凹部。此时,第一-第一宽度与第一-第二宽度之间的差值可以是“A”。并且,在上述条件下,当仅使第一保护层的除第一部分之外的第二部分显影以形成具有第一-第二宽度的开口时,检查形成在第二部分中的凹部的水平距离。
图4b中的(B)示出在第一焊盘的宽度具有比第一-第一宽度大的第二-第一宽度并且开口具有比第二-第一宽度大的第二-第二宽度(例如,95μm)的条件下第二绝缘材料的第一保护层中的凹部。此时,第二-第一宽度与第二-第二宽度之间的差值可以是“A”,这与图4b中的(A)相同。并且,在上述条件下,当仅使第一保护层的除第一部分之外的第二部分显影以形成具有第二-第二宽度的开口时,检查形成在第二部分中的凹部的水平距离。
图4b中的(C)示出在第一焊盘的宽度具有比第二-第一宽度大的第三-第一宽度并且开口具有比第三-第一宽度大的第三-第二宽度(例如,100μm)的条件下第二绝缘材料的第一保护层中的凹部。此时,第三-第一宽度和第三-第二宽度之间的差值可以是“A”,这与图4b中的(A)和(B)相同。并且,在上述条件下,当仅使第一保护层的除第一部分之外的第二部分显影以形成具有第一-第二宽度的开口时,检查形成在第二部分中的凹部的水平距离。
图4b中的(D)示出在第一焊盘的宽度具有比第三-第一宽度大的第四-第一宽度并且开口具有比第四-第一宽度大的第四-第二宽度(例如,110μm)的条件下第二绝缘材料的第一保护层中的凹部。此时,第四-第一宽度与第四-第二宽度之间的差值可以是“A”,这与图4b中的(A)至(C)相同。并且,在上述条件下,当仅使第一保护层的除第一部分之外的第二部分显影以形成具有第一-第二宽度的开口时,检查形成在第二部分中的凹部的水平距离。
在图4b的(A)的情况下,确认凹部的最小水平距离为4.40μm,最大水平距离为5.83μm,因此,凹部的平均水平距离为4.61μm,确认与比较例相比显著减小。
在图4b的(B)的情况下,确认凹部的最小水平距离为3.35μm,最大水平距离为5.50μm,因此,凹部的平均水平距离为4.74μm,确认与比较例相比显著减小。
在图4b的(C)的情况下,确认凹部的最小水平距离为4.11μm,最大水平距离为6.07μm,因此,凹部的平均水平距离为5.07μm,确认与比较例相比显著减小。
在图4b的(D)的情况下,确认凹部的最小水平距离为4.41μm,最大水平距离为6.12μm,因此,凹部的平均水平距离为5.36μm,确认与比较例相比显著减小。
具体地,实施例通过仅使第一保护层190的除第一部分190a之外的第二部分190b开口来形成暴露第一电路图案层120的焊盘的开口,使得与比较例相比,凹部的水平距离可以显著减小。
在下文中,将描述实施例的第一保护层的每个区域的结构。
图5a是示出图2a的第一保护层的第一区域的第一-第一区域的图,图5b是示出与图5a对应的电路板的SAM照片的图。图5a是沿着图2b的线L1截取的剖视图。
在说明图5a和图5b之前,实施例的第一保护层190的第一区域191包括第一部分191-1a和191-2a以及第二部分191-1b和191-2b。
例如,基于第一焊盘121,第一保护层190的第一区域191可以包括在第一焊盘121的一侧的第一部分191-1a和在第一焊盘121的另一侧的第一部分191-2a。此外,第一保护层190的第一区域191可以包括在第一焊盘121的一侧的第一部分191-1a上的第二部分191-1b和在第一焊盘121的另一侧的第一部分191-2a上的第二部分191-2b。
在下文中,为了便于说明,在第一焊盘121的一侧的第一区域191被称为第一-第一区域191-1,并且在第一焊盘121的另一侧的第一区域191被称为第一-第二区域191-2。
参照图5a和图5b,第一保护层190的第一区域191可以是形成暴露第一电路图案层120的第一焊盘121的上表面的第一开口SOR1的区域。此外,第一保护层190的第一区域191可以是设置有第一电路图案层120的与第一焊盘121相邻的一部分(例如,相邻图案)的区域。
相邻图案可以是第一电路图案层120的迹线124或第三焊盘123。因此,第一保护层190的第一区域191可以是设置有与第一焊盘121相邻的迹线124的区域或设置有第三焊盘123的区域。
因此,第一保护层190的第一区域191可以包括第一焊盘121与迹线124之间的第一-第一区域191-1以及第一焊盘121与第三焊盘123之间的第一-第二区域191-2。并且,图5a可以示出作为第一区域191的一部分的第一-第一区域191-1。
此外,第一保护层190的第一-第一区域191-1包括设置在第一电路图案层120的第一焊盘121与迹线124之间的第一-第一部分191-1a。第一-第一部分191-1a也可以被称为第一保护层190的第一区域191的第一部分。
此外,第一保护层190的第一-第一区域191-1可以包括在第一-第一区域191-1的第一-第一部分191-1a上具有暴露第一焊盘121的上表面的开口同时覆盖迹线124的第一-第二部分191-1b。第一-第二部分191-1b也可以被称为第一保护层190的第一区域191的第二部分。
此时,第一电路图案层120的第一焊盘121的厚度T1可以是10μm至35μm。例如,第一电路图案层120的第一焊盘121的厚度T1可以是12μm至30μm。例如,第一电路图案层120的第一焊盘121的厚度T1可以是15μm至25μm。如果第一电路图案层120的第一焊盘121的厚度T1小于10μm,则第一焊盘121的电阻可能增加,并且信号损耗可能相应地增加。如果第一电路图案层120的第一焊盘121的厚度T1大于35μm,则难以使第一焊盘121小型化,结果,电路板的集成度可能降低,并且电路板的总体积可能增加。
同时,第一保护层190的第一-第一区域191-1的厚度T2可以是第一焊盘121的厚度T1的110%至200%。例如,第一保护层190的第一-第一区域191-1的厚度T2可以是第一焊盘121的厚度T1的120%至190%。第一保护层190的第一-第一区域191-1的厚度T2可以是第一焊盘121的厚度T1的130%至180%。
如果第一保护层190的第一-第一区域191-1的厚度T2小于第一焊盘121的厚度T1的110%,则可能出现迹线124没有被第一保护层190稳定保护的问题。此外,如果第一保护层190的第一-第一区域191-1的厚度T2大于第一焊盘121的厚度T1的200%,则电路板的总厚度可能增加。此外,如果第一保护层190的第一-第一区域191-1的厚度T2大于第一焊盘121的厚度T1的200%,则第一-第二部分191-1b的厚度T4增加,因此,在第一-第二部分191-1b的侧壁191-1bs处形成的凹部(UC,底切)的水平距离W1可能增加。
第一-第一区域191-1中的第一-第一部分191-1a的厚度T3可以小于第一焊盘121的厚度T1。此外,第一-第二部分191-1b的厚度T4可以对应于通过从第一保护层190的第一-第一区域191-1的厚度T2减去第一-第一部分191-1a的厚度T3而获得的厚度T4。此外,形成在第一-第二部分191-1b中的开口SOR1的深度可以对应于第一-第二部分191-1b的厚度T4。
此时,第一-第一部分191-1a的厚度T3可以在第一焊盘121的厚度T1的40%至98%的范围内。例如,第一-第一部分191-1a的厚度T3可以在第一焊盘121的厚度T1的45%至95%的范围内。例如,第一-第一部分191-1a的厚度T3可以在第一焊盘121的厚度T1的50%至90%的范围内。
此时,第一-第一部分191-1a的上表面可以具有弯曲表面或倾斜表面,而不是平坦表面。此外,当第一-第一部分191-1a的上表面具有平坦表面或倾斜表面时,第一-第一部分191-1a的厚度T3可以表示第一-第一部分191-1a的平均厚度。
如果第一-第一部分191-1a的厚度T3小于第一焊盘121的厚度T1的40%,则第一-第二部分191-1b的厚度T4和开口SOR1的深度增加,因此,形成在第一-第二部分191-1b的侧壁191-1bs的凹部UC的水平距离可能增加。此外,如果第一-第一区域191-1的第一-第一部分191-1a的厚度T3大于第一焊盘121的厚度T1的98%,则可能出现由于形成开口SOR1的工艺中的工艺偏差而导致第一-第一部分191-1a覆盖第一焊盘121的上表面的问题,结果,由于第一焊盘121的上表面没有完全暴露,可能出现电路断开问题。
第一保护层190的第一-第一部分191-1a可以接触第一绝缘层111的上表面。此外,第一保护层190的第一-第一部分191-1a可以覆盖第一焊盘121的侧表面的一部分和迹线124的侧表面的一部分。此外,第一保护层190的第一-第一部分191-1a可以暴露第一焊盘121的侧表面的剩余部分和迹线124的侧表面的剩余部分。
第一-第二部分191-1b可以在与第一焊盘121一定距离W3处设置在第一-第一部分191-1a和迹线124上。例如,第一-第二部分191-1b的侧壁191-1bs可以与第一焊盘121间隔开距离W3。因此,第一保护层190的与第一焊盘121相邻的第一-第一部分191-1a的上表面可以对应于距离W3而暴露。
同时,凹部UC可以设置在第一-第二部分191-1b的侧壁191-1bs处。例如,凹部UC可以形成在第一-第一部分191-1a的上表面与连接到第一-第一部分191-1a的上表面的第一-第二部分191-1b的侧壁191-1bs之间。例如,凹部UC可以形成在第一-第一部分191-1a和第一-第二部分191-1b的侧壁191-1bs之间的台阶部分中。
凹部UC的宽度可以具有大于0的值。此时,仅在除第一-第一部分191-1a之外的第一-第二部分191-1b中,而不是在第一保护层190的整个厚度中,执行根据显影的蚀刻,因此,实施例可以减小凹部UC的水平距离W1。凹部UC的水平距离W1可以指从凹部UC的最内端到第一-第二部分191-1b的侧壁191-1bs的最外端的水平距离。
凹部UC的水平距离W1可以是13μm以下。例如,实施例中的凹部UC的水平距离W1可以是10μm以下。例如,实施例中的凹部UC的水平距离W1可以是6μm以下。例如,实施例中的凹部UC的水平距离W1可以是2μm以下。
因此,在实施例的第一-第二部分191-1b中,与比较例相比,迹线124的最外端124-1与侧壁191-1bs之间的宽度W2可以减小。
例如,在比较例中,凹部的水平距离必须至少为40μm以上,因此,迹线的最外端与侧壁之间的宽度必须至少为45μm以上。
相反,实施例能够通过仅使第一-第二部分191-1b开口来形成第一保护层190的第一-第一区域191-1的开口SOR1,从而与比较例相比,凹部UC的水平距离W1可以显著减小。因此,在实施例中,迹线124的最外端124-1与第一-第二部分191-1b的开口的侧壁191-1bs的最外端之间的最短距离的宽度W2可以具有1μm与30μm之间的范围(例如,大于1μm且小于30μm)。例如,在实施例中,迹线124的最外端124-1与第一-第二部分191-1b的开口的侧壁191-1bs的最外端之间的最短距离的宽度W2可以具有2μm与25μm之间的范围(例如,2μm以上且25μm以下)。例如,在实施例中,迹线124的最外端124-1与第一-第二部分191-1b的开口的侧壁191-1bs的最外端之间的最短距离的宽度W2可以具有3μm与20μm之间的范围(例如,3μm以上且20μm以下)。例如,在实施例中,迹线124的最外端124-1与第一-第二部分191-1b的开口的侧壁191-1bs的最外端之间的最短距离的宽度W2可以具有5μm与18μm之间的范围(例如,5μm以上且18μm以下)。例如,在实施例中,迹线124的最外端124-1与第一-第二部分191-1b的开口的侧壁191-1bs的最外端之间的最短距离的宽度W2可以具有7μm与16μm之间的范围(例如,7μm以上且16μm以下)。
如果迹线124的最外端124-1与第一-第二部分191-1b的开口的侧壁191-1bs的最外端之间的最短距离的宽度W2为1μm以下,则迹线124的最外端的一部分可能被凹部暴露,并且可能因此发生诸如电路短路的电气可靠性问题。此外,迹线124的最外端124-1与第一-第二部分191-1b的开口的侧壁191-1bs的最外端之间的最短距离的宽度W2超过30μm,第一焊盘与迹线之间的间隔增加,因此电路板的电路集成度降低,并且电路板在水平方向上的宽度可能增加。
因此,在实施例中,与比较例相比,第一焊盘121与迹线124之间的最短距离的分隔距离W4可以显著减小。例如,即使第一-第二部分191-1b的侧壁191-1bs与第一焊盘121之间的分隔距离W3为15μm,与比较例中相同,第一焊盘121与迹线124之间的最短距离W4也可以减小到45μm以下、进一步减小到30μm以下、进一步减小到27μm以下、进一步减小到22μm以下、进一步减小到18μm以下。
因此,如果实施例的电路板的平面面积与比较例的平面面积在同一水平,则可以增加设置在电路板上的电路图案层的集成度,与比较例相比,这具有允许设置更多电路图案的效果。此外,如果实施例的电路板的电路图案的数量与比较例的电路图案数量相同,则由于如上所述的第一保护层190的结构而导致电路图案层之间的间隔可以减小,从而可以减小电路板在水平方向上的宽度。
图6a是示出图2a的第一保护层的第一区域的第一-第二区域的图,图6b是示出与图6a对应的电路板的SAM照片的图。图6a是沿着图2b中的线L2截取的剖视图。
参照图6a和图6b,第一保护层190的第一区域191可以是形成暴露第一电路图案层120的第一焊盘121的上表面的第一开口SOR1的区域。此外,第一保护层190的第一区域191可以是设置有第一电路图案层120的与第一焊盘121相邻的部分的区域。例如,第一保护层190的第一区域191可以是设置有第一焊盘121和与第一焊盘121相邻的第一电路图案层120的迹线124的区域。例如,第一保护层190的第一区域191可以是设置有第一焊盘121和与第一焊盘121相邻的第三焊盘123的区域。
因此,第一保护层190的第一区域191可以包括第一焊盘121与迹线124之间的第一-第一区域191-1,以及第一焊盘121与第三焊盘123之间的第一-第二区域191-2。并且,图6a可以示出第一区域191中的第一-第二区域191-2。
此外,第一保护层190的第一-第二区域191-2包括设置在第一电路图案层120的第一焊盘121与第三焊盘123之间的第二-第一部分191-2a。第二-第一部分191-2a也可以被称为第一保护层190的第一区域191的第一部分。
此外,第一保护层190的第一-第二区域191-2可以包括第二-第二部分191-2b,该第二-第二部分191-2b包括第一开口SOR1和第二开口SOR2。并且,第一开口SOR1在第二-第一部分191-2a上覆盖第三焊盘123的上表面的一部分并暴露第一焊盘121的上表面,并且第二开口SOR2暴露第三焊盘123的上表面。第二-第二部分191-2b也可以被称为设置在第二-第一部分191-2a上的第一保护层190的第一区域191的第二部分。
这里,已经在第一-第一区域191-1中描述了第三焊盘123的厚度T1、第一保护层190的第一-第二区域191-2的厚度T2、第二-第一部分191-2a的厚度T3和第二-第二部分191-2b,将省略其详细描述。
同时,第二-第二部分191-2b包括与第一开口SOR1对应的第一侧壁191-2bs1和与第二开口SOR2对应的第二侧壁191-2bs2。
此外,第一凹部UC1可以形成在第一侧壁191-2bs1处,第二凹部UC2可以形成在第二侧壁191-2bs2处。
此时,第一凹部UC1的水平距离W1可以是13μm以下。例如,在实施例中,第一凹部UCl的水平距离W1可以是10μm以下。例如,在实施例中,第一凹部UC1的水平距离W1可以是6μm以下。例如,在实施例中,第一凹部UC1的水平距离W1可以是2μm以下。
因此,与比较例相比,实施例中的第二-第二部分191-2b可以减小第三焊盘123的最外端123-1与第一侧壁191-2bs1之间的宽度W2。
例如,实施例能够通过仅使第二-第二部分191-2b开口来形成第一保护层190的第一-第二区域191-2的第一开口SOR1,从而与比较例相比,第一凹部UC1的水平距离W1可以显著减小。因此,在实施例中,第二-第二部分191-2b的第一侧壁191-2bs1的最外端与第三焊盘123的最外端123-1之间的最短距离的宽度W2可以在1μm与30μm之间的范围内(例如,大于1μm,小于或等于30μm)。例如,在实施例中,第二-第二部分191-2b的第一侧壁191-2bs1的最外端与第三焊盘123的最外端123-1之间的最短距离的宽度W2可以在2μm与25μm之间的范围内(例如,2μm以上且25μm以下)。例如,在实施例中,第二-第二部分191-2b的第一侧壁191-2bs1的最外端与第三焊盘123的最外端123-1之间的最短距离的宽度W2可以在3μm与20μm之间的范围内(例如,3μm以上且20μm以下)。例如,在实施例中,第二-第二部分191-2b的第一侧壁191-2bs1的最外端与第三焊盘123的最外端123-1之间的最短距离的宽度W2可以在5μm与18μm之间的范围内(例如,5μm以上且18μm以下)。例如,在实施例中,第二-第二部分191-2b的第一侧壁191-2bs1的最外端与第三焊盘123的最外端123-1之间的最短距离的宽度W2可以在7μm与16μm之间的范围内(例如,7μm以上且16μm以下)。
因此,与比较例相比,实施例可以显著减小第一焊盘121与第三焊盘123之间的最短距离W4的分隔距离。例如,即使第二-第二部分191-2b的第一侧壁191-2bs1与第一焊盘121之间的分隔距离W3与比较例中处于同一水平15μm,第一焊盘121与第三焊盘123之间的最短距离的分隔距离W4也可以减小到45μm以下、进一步减小到30μm以下、进一步减小到27μm以下、进一步减小到22μm以下、进一步减小到18μm以下。
同时,第二凹部UC2可以形成在第二-第二部分191-2b的第二侧壁191-2bs2处。
此时,形成第二凹部UC2的位置高于形成第一凹部UC1的位置。即,第一凹部UC1形成在比第三焊盘123的上表面的高度低的高度处。相反,第二凹部UC2形成在与第三焊盘123的上表面的高度相等或比第三焊盘123的上表面的高度高的高度处。因此,第二凹部UC2的水平距离W1-1可以小于第一凹部UC1的水平距离。
图7a是示出图2a的第一保护层的第二区域的图,图7b是示出与图7a对应的电路板的SAM照片的图。图7a是沿着图2b中的线L3截取的剖视图。
参照图7a和图7b,第一保护层190的第二区域192可以是形成暴露第一电路图案层120的第二焊盘122的上表面的开口的区域。例如,第一保护层190的第二区域192可以设置在多个第二焊盘122之间。例如,第一保护层190的第二区域192可以是第一电路图案层120没有设置在多个第二焊盘122之间的区域之中的区域。第一保护层190的第二区域192可以用作坝,以分隔多个第二焊盘122之间的区域。
例如,第一保护层190的第二区域192可以设置在第二-第一焊盘122-1与第二-第二焊盘122-2之间。
第一保护层190的第二区域192包括设置在第二-第一焊盘121与第二-第二焊盘122-2之间的第一绝缘层111的上表面上的第二区域192的第一部分192-1。
此外,第二区域192可以包括设置在第二区域192的第一部分192-1上的第二区域192的第二部分192-2。第二区域192的第二部分192-2的宽度可以小于第二区域192的第一部分192-1的宽度。因此,可以暴露第二区域192的第一部分192-1的上表面的一部分。
第二区域192的第一部分192-1的一端可以接触第二-第一焊盘122-1的侧表面。此外,第二区域192的第一部分192-1的另一端可以接触第二-第二焊盘122-2的侧表面。
第二区域192的第一部分192-1的厚度T3可以在第二-第一焊盘122-1和第二-第二焊盘122-2的厚度T1的40%至98%的范围内。例如,第二区域192的第一部分192-1的厚度T3可以在第二-第一焊盘122-1和第二-第二焊盘122-2的厚度T1的45%至95%的范围内。例如,第二区域192的第一部分192-1的厚度T3可以在第二-第一焊盘122-1和第二-第二焊盘122-2的厚度T1的50%至90%的范围内。
此时,第二区域192的第一部分192-1的上表面可以具有弯曲表面或倾斜表面,而不是平坦表面。并且,当第二区域192的第一部分192-1的上表面具有平坦表面或倾斜表面时,第二区域192的第一部分192-1的厚度T3可以表示第二区域192的第一部分192-1的平均厚度。
如果第二区域192的第一部分192-1的厚度T3小于第二-第一焊盘122-1和第二-第二焊盘122-2的厚度T1的40%,则形成在第二区域192的第二部分192-2的侧壁处的凹部的水平距离可以增加。如果第二区域192的第一部分192-1的厚度T3大于第二-第一焊盘122-1和第二-第二焊盘122-2的厚度T1的98%,则当由于在形成开口的工艺中的工艺偏差导致第二-第一焊盘122-1和第二-第二焊盘122-2的上表面没有完全暴露时可能发生电路断开问题。
第二区域192的第二部分192-2包括与暴露第二-第一焊盘122-1的上表面和第二-第一焊盘122-1的侧表面的一部分的开口对应的第一侧壁192-21。
第二区域192的第二部分192-2包括与暴露第二-第二焊盘122-2的上表面和第二-第二焊盘122-2的侧表面的一部分的开口对应的第二侧壁192-22。
此外,第一凹部U1形成在第二区域192的第二部分192-2的第一侧壁192-21处,并且第二凹部U2可以形成在第二侧壁192-22处。
此时,第一凹部U1和第二凹部U2的水平距离W1可以是13μm以下。例如,在实施例中,第一凹部U1和第二凹部U2的水平距离W1可以是10μm以下。例如,第一凹部U1和第二凹部U2的水平距离W1可以是6μm以下。例如,第一凹部U1和第二凹部U2的水平距离W1可以是2μm以下。
因此,与比较例相比,实施例中的第二区域192的第二部分192-2的宽度W5可以减小。
例如,实施例能够通过仅使第二部分192-2开口来形成第一保护层190的第二区域192的开口,从而与比较例相比,可以减小第一凹部U1与第二凹部U2之间的水平距离。
例如,在比较例中,第二区域中的第一保护层的宽度为90μm以上。相反,在实施例中,第一保护层190的第二区域192的第二部分192-2的宽度W5可以是40μm以下。在实施例中,第一保护层190的第二区域192的第二部分192-2的宽度W5可以是30μm以下。在实施例中,第一保护层190的第二区域192的第二部分192-2的宽度W5可以是20μm以下。在实施例中,第一保护层190的第二区域192的第二部分192-2的宽度W5可以是10μm以下。在实施例中,第一保护层190的第二区域192的第二部分192-2的宽度W5可以是5μm以下。
因此,在实施例中,与比较例相比,第二-第一焊盘122-1与第二-第二焊盘122-2之间的分隔距离W6可以显著减小。例如,即使第二区域192的第二部分192-2的第一侧壁192-21与第二-第一焊盘122-1之间的分隔距离W3以及第二侧壁192-22与第二-第二焊盘122-2之间的分隔距离W3与比较例中处于同一水平15μm,第二-第一焊盘122-1与第二-第二焊盘122-2之间的最短距离的分离距离W6也可以减小到70μm以下、进一步减小到60μm以下、进一步减小到50μm以下、进一步减小到35μm以下。
根据实施例的电路板包括第一保护层。第一保护层包括具有台阶的第一部分和第二部分。并且,在一个实施例中,形成在第一保护层中的开口可以通过选择性地仅去除除了第一部分之外的第二部分来形成。此时,第一保护层的第一部分的厚度小于通过开口暴露的第一电路图案层的厚度。因此,形成在第一保护层的第二部分中的开口可以暴露第一电路图案层的侧表面的一部分和第一电路图案层的上表面。因此,实施例使开口具有与第二部分的厚度对应的深度,而不是与第一保护层的整个厚度对应的深度。因此,与比较例相比,实施例能够显著减小与形成在开口的侧壁的底切对应的凹部的水平距离。因此,实施例可以减小凹部的水平距离,从而提高电路板的电气可靠性或物理可靠性。例如,当凹部的水平距离增加时,焊球的一部分可以渗入到凹部之间,并且当相邻电路图案连接时,可能发生短路问题。例如,当凹部的水平距离增加时,第一保护层与绝缘层之间的接触面积减小,并且第一保护层与绝缘层之间的粘合力可能减小。相反,实施例可以减小凹部的水平距离,因此,可以解决诸如短路的电气可靠性问题,此外,可以解决诸如接合力降低的物理可靠性问题。
此外,实施例使第一保护层的第一部分的厚度在第一电路图案层的40%至98%的范围内。因此,实施例可以显著减小凹部的水平距离,同时使第一电路图案层的上表面通过形成在第二部分中的开口稳定地暴露。
此外,实施例可以减小凹部的水平距离,以减小第一电路图案层的焊盘之间、焊盘与迹线之间或者迹线之间的间隔。具体地,通过反映凹部的水平距离来确定第一电路图案层的焊盘之间或焊盘与迹线之间或迹线之间的间隔,以解决电气可靠性问题。此时,实施例可以减小凹部的水平距离,因此,由凹部的水平距离确定的第一电路图案层的焊盘之间、焊盘与迹线之间或迹线之间的距离可以显著减小。
在下文中,将描述根据实施例的制造电路板的方法。
图8a至图8j是用于说明按照工艺顺序制造图2a的电路板的方法的图。
参照图8a,在实施例中,制备第二绝缘层112。第二绝缘层112可以是芯层。因此,第二绝缘层112可以是CCL(覆铜板)。此外,实施例可以进行形成穿透第二绝缘层112的第二贯穿孔VH2的工序。此时,第二绝缘层112是具有一定厚度以上的芯层,因此,形成第二贯穿孔VH2的工序包括在第二绝缘层112的上侧形成第二贯穿孔VH2的第一部分的第一工序和在第二绝缘层112的下侧形成与第二贯穿孔VH2的第一部分连接的第二部分的第二工序。因此,基于第一部分和第二部分的组合,第二贯穿孔VH2可以具有沙漏形状。同时,尽管在图8a中未示出,铜箔层(未示出)可以分别层压在第二绝缘层112的上表面和下表面上。
接下来,实施例可以进行形成第二过孔170以填充第二绝缘层112的第二贯穿孔VH2的工序、形成设置在第二绝缘层112的上表面上的第二电路图案层130的工序以及形成设置在第二绝缘层112的下表面上的第三电路图案层140的工序。
为此,如图8b中所示,实施例可以进行形成具有暴露将在第二绝缘层112的上表面和下表面上分别形成第二电路图案层130和第三电路图案层140的区域的开口的干膜DF1的工序。
此外,如图8c中所示,实施例可以进行镀覆工序以填充第二贯穿孔VH2和干膜DF1的开口,从而可以形成第二过孔170、第二电路图案层130和第三电路图案层140。此时,在对第二绝缘层112或铜箔层(未示出)进行化学镀覆以形成化学镀铜层(未示出)之后,可以使用化学镀铜层作为种子层来执行镀覆。
接下来,如图8d中所示,实施例可以进行将第一绝缘层111层压在第二绝缘层112的第一表面或上表面上的工序以及将第三绝缘层113层压在第二绝缘层112的第二表面或下表面上的工序。
此时,第一绝缘层111和第三绝缘层113可以是预浸料,或者可替代地,可以是RCC。
此外,尽管附图中未示出,但是铜箔层(未示出)可以分别形成在第一绝缘层111的第一表面和第三绝缘层113的第二表面上。
接下来,实施例可以进行在第一绝缘层111和第三绝缘层113中形成贯穿孔VH1和VH3的工序。
接下来,如图8f中所示,实施例可以进行形成第一过孔160和第三过孔180以填充贯穿孔VH1和VH3的镀覆工序,在第一绝缘层111的上表面上形成第一电路图案层120的镀覆工序,以及在第三绝缘层113的下表面上形成第四电路图案层150的镀覆工序。
接下来,如图8g中所示,实施例可以进行在第一绝缘层111的上表面上形成第一阻焊层190L的工序和在第三绝缘层113的下表面上形成第二阻焊层195L的工序。此时,第一阻焊层190L和第二阻焊层195L可以完全形成在第一绝缘层111的上部和第三绝缘层113的下部上。
接下来,如图8h中所示,实施例可以进行分别曝光第一阻焊层190L和第二阻焊层195L的工序。
例如,实施例可以进行曝光第一阻焊层190L的除了将形成开口的区域190L1之外的剩余区域190L2的工序。此外,实施例可以进行曝光第二阻焊层195L的除了将形成开口的区域195L1之外的剩余区域195L2的工序。
此后,实施例可以进行固化已经通过曝光工序曝光的剩余区域190L2和195L2的工序。然而,固化工序不能单独执行,而是可以与曝光工序一起执行。
接下来,在实施例中,如图8i中所示,实施例可以进行通过使除固化区域190L2和195L2之外的未固化区域190L1和195L1显影来形成开口的工序。
此时,在实施例中,可以通过使未固化区域190L1和195L1变薄来执行减小未固化区域190L1和195L1的厚度的工序以形成开口。此时,可以使用含有四甲基氢氧化铵(tetramethylammonium hydroxide:TMAH)或三甲基-2-羟乙基氢氧化铵(trimethyl-2-hydroxyethylammonium hydroxide)(胆碱)等的有机碱性化合物对未曝光区域执行减薄。
因此,实施例在减薄工序中控制第一阻焊层190L的未固化区域190L1的厚度,从而,可以仅允许去除未固化区域190L1的一部分而不去除整体。
因此,第一阻焊层190L可以被划分成具有比第一电路图案层120的厚度小的厚度的第一部分190a和在第一部分190a上具有开口SOR的第二部分190b。具体地,实施例可以进行减薄工序,以具有与图5a、图6a和图7a中所示的第一区域191和第二区域192对应的形状。
此后,实施例可以进行固化未固化区域190L1之中的在减薄工序中未被去除的区域190N(具体地,通过开口SOR暴露的第一部分190a)的工序。
并且,实施例可以通过上述工序形成第一保护层190和第二保护层195。
图9是示出根据第一实施例的封装基板的图。
第一实施例的封装基板可以具有其中至少一个芯片安装在图2a的电路板上的结构。
例如,封装基板可以包括连接部210,该连接部210设置在电路板的第一最外侧上设置的第一电路图案层120的焊盘121、122和123上。
连接部210可以具有球形形状。例如,连接部210的剖面可以包括圆形或半圆形。例如,连接部210的剖面可以包括部分或全部圆形。连接部210的剖面形状可以在一个侧表面是平坦的,而在另一个侧表面是弯曲的。连接部210可以是焊球,但不限于此。
可替代地,连接部210可以具有六面体形状。例如,连接部210的剖面可以具有矩形形状。连接部210的剖面可以包括矩形或正方形。
同时,连接部210可以填充形成在电路板的第一保护层190中的凹部的至少一部分。例如,在回流(reflow)工序期间,连接部210的至少一部分可以渗透到形成在第一保护层190中的凹部中。
实施例的封装基板可以包括设置在连接部210上的芯片220。芯片220可以是处理器芯片。例如,芯片220可以是中央处理器(例如,CPU)、图形处理器(例如,GPU)、数字信号处理器、密码处理器、微处理器和微控制器中的任意一个的应用处理器(AP)芯片。
此时,端子225可以设置在芯片220的下表面,并且端子225可以通过连接部210电连接到电路板的第一电路图案层120的焊盘121、122和123。
同时,实施例的封装基板可以使多个芯片以彼此相距一定距离布置在一个电路板上。例如,芯片220可以包括彼此间隔开的第一芯片和第二芯片。
此外,第一芯片和第二芯片可以是不同类型的应用处理器(AP)芯片。
同时,第一芯片和第二芯片可以在电路板上以一定距离彼此间隔开。例如,第一芯片与第二芯片之间的距离可以是150μm以下。例如,第一芯片与第二芯片之间的距离可以是120μm以下。例如,第一芯片与第二芯片之间的距离可以是100μm以下。
优选地,例如,第一芯片与第二芯片之间的距离可以在60μm至150μm的范围内。例如,第一芯片与第二芯片之间的距离可以在70μm至120μm的范围内。例如,第一芯片与第二芯片之间的距离可以在80μm至110μm的范围内。例如,如果第一芯片与第二芯片之间的距离小于60μm,则第一芯片与第二芯片之间可能会发生相互干扰,并且这可能导致第一芯片或第二芯片的操作可靠性问题。例如,如果第一芯片与第二芯片之间的距离大于150μm,信号传输损耗可能随着第一芯片与第二芯片之间的距离增加而增加。
封装基板可以包括模制层230。模制层230可以设置为覆盖芯片220。例如,模制层230可以是形成为保护安装的芯片220的EMC(Epoxy MoldCompound),但不限于此。
同时,至少一个凹部UC形成在电路板的保护层190中。并且,第一实施例中的凹部UC可以填充有连接部210或模制层230。
例如,如图9的第一放大图中所示,凹部UC可以被连接部210填充。也就是说,在将芯片220安装在连接部210上的工序期间,可以执行连接部210的回流工序。此外,连接部210可以在回流工序期间扩散,因此,凹部UC可以被连接部210填充。
例如,如图9的第二放大图中所示,在连接部210的回流工序期间,连接部210可以不扩散到凹部UC。此时,凹部UC可以填充有模制层230。
此时,模制层230可以具有低介电常数以增加散热特性。例如,模制层230的介电常数(Dk)可以是0.2至10。例如,模制层230的介电常数(Dk)可以是0.5至8。例如,模制层230的介电常数(Dk)可以是0.8至5。因此,在实施例中,模制层230具有低介电常数,以提高从芯片220产生的热量的散热特性。
同时,封装基板可以包括设置在电路板的最下侧的焊球240。焊球240可以用于封装基板与外部基板(例如,外部装置的主板)之间的接合。
图10是示出根据第二实施例的封装基板的图。
根据图10的第二实施例的封装基板基本上与图9的封装基板相同,但是可能存在的不同之处在于圆角层(fillet layer)250另外设置在模制层230内。
圆角层250可以形成在电路板上,以包围连接部210和芯片220的端子225。圆角层250可以另外形成以防止外来物质(例如,水分等)在芯片220被安装之后渗透到电路板与芯片220之间的空间中。
此外,当包括圆角层250时,电路板的保护层的凹部UC可以由连接部210填充,如图10的第一放大图和第二放大图中所示,或者可替代地,电路板的保护层的凹部UC可以填充有圆角层250。
上述实施例中描述的特征、结构、效果等包括在至少一个实施例中,但不限于仅一个实施例。此外,本领域技术人员可以针对其他实施例组合或修改每个实施例中所示的特征、结构和效果。因此,应该理解为,与这种组合和修改相关的内容包括在实施例的范围内。
Claims (10)
1.一种电路板,包括:
第一绝缘层;
第一电路图案层,设置在所述第一绝缘层上;以及
第一保护层,设置在所述第一绝缘层和所述第一电路图案层上,
其中,所述第一电路图案层包括第一焊盘,
其中,所述第一保护层被划分成沿厚度方向设置在所述第一绝缘层上的第一部分和设置在所述第一部分上的第二部分,
其中,所述第一保护层的所述第二部分包括具有比所述第一焊盘的宽度大的宽度的开口,并且
其中,形成所述开口的所述第二部分的侧壁设置有沿向内方向凹陷的凹部。
2.根据权利要求1所述的电路板,其中,从所述第二部分的所述侧壁的最外端到所述凹部的最内端的水平距离为13μm以下。
3.根据权利要求1所述的电路板,其中,所述第一保护层的所述第一部分的厚度小于所述第一焊盘的厚度。
4.根据权利要求3所述的电路板,其中,所述第一保护层的所述第一部分的厚度满足所述第一焊盘的厚度的40%至98%的范围。
5.根据权利要求1所述的电路板,其中,所述凹部设置在通过所述开口暴露的所述第一部分的上表面和与所述第一部分的所述上表面连接的所述第二部分的所述开口的侧壁之间的台阶部分处。
6.根据权利要求1所述的电路板,其中,所述第一保护层的所述第一部分的上表面被设置为低于所述第一焊盘的上表面,并且
其中,所述第一保护层的所述第二部分的上表面被设置为高于所述第一焊盘的所述上表面。
7.根据权利要求1所述的电路板,其中,所述第一电路图案层包括与所述第一焊盘相邻设置并被所述第一保护层的所述第二部分覆盖的迹线;并且
其中,所述迹线的侧表面与所述第二部分的所述侧壁的最外端之间的最短水平距离满足1μm至30μm的范围。
8.一种电路板,包括:
第一绝缘层;
第一电路图案层,设置在所述第一绝缘层上;以及
第一保护层,设置在所述第一绝缘层和所述第一电路图案层上,
其中,所述第一电路图案层包括第一焊盘和与所述第一焊盘相邻的相邻图案,
其中,所述第一保护层包括第一区域的第一部分和所述第一区域的第二部分,所述第一区域的所述第一部分设置在所述第一焊盘与所述相邻图案之间,所述第一区域的所述第二部分覆盖着所述相邻图案设置在所述第一区域的所述第一部分上并且具有使所述第一区域的所述第一部分的上表面的一部分和所述第一焊盘的上表面暴露的第一开口,并且
其中,所述第一区域的所述第二部分包括与所述第一开口对应的第一侧壁,并且
其中,所述相邻图案的侧表面与所述第一侧壁之间的最短水平距离为30μm以下。
9.根据权利要求8所述的电路板,其中,所述相邻图案是与所述第一焊盘相邻设置的迹线。
10.根据权利要求9所述的电路板,其中,在所述第二部分的所述第一侧壁处设置有沿向内方向凹陷的凹部,并且
其中,从所述第二部分的所述第一侧壁的最外端到所述凹部的最内端的水平距离为13μm以下。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210096679A KR20230015213A (ko) | 2021-07-22 | 2021-07-22 | 회로기판 및 이를 포함하는 패키지 기판 |
KR10-2021-0096679 | 2021-07-22 | ||
PCT/KR2022/010820 WO2023003435A1 (ko) | 2021-07-22 | 2022-07-22 | 회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117917195A true CN117917195A (zh) | 2024-04-19 |
Family
ID=84979467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280060924.3A Pending CN117917195A (zh) | 2021-07-22 | 2022-07-22 | 电路板 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR20230015213A (zh) |
CN (1) | CN117917195A (zh) |
WO (1) | WO2023003435A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140018016A (ko) * | 2012-08-03 | 2014-02-12 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
JP5592459B2 (ja) * | 2012-11-07 | 2014-09-17 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
KR102186151B1 (ko) * | 2014-05-27 | 2020-12-03 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
KR20160068511A (ko) * | 2014-12-05 | 2016-06-15 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR102327733B1 (ko) * | 2014-12-09 | 2021-11-17 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
-
2021
- 2021-07-22 KR KR1020210096679A patent/KR20230015213A/ko unknown
-
2022
- 2022-07-22 WO PCT/KR2022/010820 patent/WO2023003435A1/ko unknown
- 2022-07-22 CN CN202280060924.3A patent/CN117917195A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2023003435A1 (ko) | 2023-01-26 |
KR20230015213A (ko) | 2023-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8237255B2 (en) | Multi-layer printed circuit board having built-in integrated circuit package | |
KR102163039B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
US7906850B2 (en) | Structure of circuit board and method for fabricating same | |
KR102411998B1 (ko) | 회로 기판 및 그 제조방법 | |
KR20070065789A (ko) | 회로판 및 그 제조방법 | |
US9793200B2 (en) | Printed wiring board | |
KR20090130727A (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
US20140090877A1 (en) | Method for manufacturing printed wiring board and printed wiring board | |
US8927875B2 (en) | Wiring board and method for manufacturing wiring board | |
KR101109261B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR102306719B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
JP2023530107A (ja) | 回路基板 | |
KR102207272B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
US20240120265A1 (en) | Circuit board and package substrate comprising same | |
JP7283027B2 (ja) | プリント回路基板 | |
CN117917195A (zh) | 电路板 | |
KR20240012227A (ko) | 회로 기판 및 이를 포함하는 반도체 패키지 | |
JP2014123592A (ja) | プリント配線板の製造方法及びプリント配線板 | |
KR20230040817A (ko) | 회로기판 및 이를 포함하는 패키지 기판 | |
US20230008582A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
KR20230155288A (ko) | 회로 기판 및 이를 포함하는 반도체 패키지 | |
KR20230040809A (ko) | 회로기판 및 이를 포함하는 패키지 기판 | |
KR20230040814A (ko) | 회로기판 및 이를 포함하는 패키지 기판 | |
KR20230040813A (ko) | 회로기판 및 이를 포함하는 패키지 기판 | |
KR20240020913A (ko) | 회로 기판 및 이를 포함하는 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |