CN117859417A - 复合基板及复合基板的制造方法 - Google Patents

复合基板及复合基板的制造方法 Download PDF

Info

Publication number
CN117859417A
CN117859417A CN202280056274.5A CN202280056274A CN117859417A CN 117859417 A CN117859417 A CN 117859417A CN 202280056274 A CN202280056274 A CN 202280056274A CN 117859417 A CN117859417 A CN 117859417A
Authority
CN
China
Prior art keywords
composite substrate
piezoelectric
piezoelectric film
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280056274.5A
Other languages
English (en)
Inventor
鹈野雄大
多井知义
滑川政彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN117859417A publication Critical patent/CN117859417A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02015Characteristics of piezoelectric layers, e.g. cutting angles
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/125Driving means, e.g. electrodes, coils
    • H03H9/13Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/131Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials consisting of a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明提供翘曲的发生得以抑制的复合基板。本发明的实施方式的复合基板具有:支撑基板、以及配置于所述支撑基板的上方的压电膜,所述压电膜由利用Lotgering法求出的c轴取向度为80%以下的多晶体构成。

Description

复合基板及复合基板的制造方法
技术领域
本发明涉及复合基板及复合基板的制造方法。
背景技术
使电气-机械转换膜振动的压电致动器在喷墨记录装置的液滴喷出头中已实用化。近年来,关于压电致动器,期待在其他用途(例如平视显示器用的MEMS振镜器件)中的应用。对于压电致动器中使用的压电元件,例如,如专利文献1所公开那样,使用如下复合基板,该复合基板具备:形成在基板上的下部电极、形成在下部电极上的压电层、以及形成在压电层上的上部电极。作为另一例,如专利文献2所公开那样,使用设置有上部电极及下部电极的压电体和支撑基板借助粘接剂而接合得到的压电元件。
现有技术文献
专利文献
专利文献1:国际公开第2017/043383号
专利文献2:日本特许第5525351号公报
发明内容
然而,在制作上述复合基板之后,使用专利文献1中公开的方法的情况下,存在容易发生翘曲的问题。翘曲的发生会导致成品率的降低。不过,虽然使用专利文献2中公开的方法的情况下,能够抑制翘曲的发生,但是,难以将压电体薄膜化,难以应用到例如低电压驱动的压电致动器中。另外,由于使用粘接剂(代表性的为有机系粘接剂),所以,对高温可靠性有所担心。
本发明是鉴于上述问题而实施的,其主要目的在于,提供翘曲的发生得以抑制的复合基板。
1.本发明的实施方式的复合基板具有:支撑基板;以及压电膜,该压电膜配置于所述支撑基板的上方,所述压电膜由利用Lotgering法求出的c轴取向度为80%以下的多晶体构成。
2.上述1所述的复合基板可以具有配置于上述支撑基板与上述压电膜之间的接合层,所述接合层由非晶质体构成。
3.上述1或2所述的复合基板中,上述压电膜可以包含PZT系化合物。
4.上述1至3中的任一项所述的复合基板中,上述压电膜可以包含三成分系PZT。
5.上述1至4中的任一项所述的复合基板中,上述压电膜可以由烧结体构成。
6.上述1至5中的任一项所述的复合基板中,上述压电膜的厚度可以为0.3μm以上且100μm以下。
7.上述1至6中的任一项所述的复合基板可以具有配置于上述压电膜与上述支撑基板之间的电极。所述电极可以包括第一电极层、第二电极层以及第三电极层,构成所述第一电极层的材料和构成所述第三电极层的材料可以实质上相同。
8.上述1至7中的任一项所述的复合基板可以具有配置于上述压电膜与上述支撑基板之间的电极,所述电极可以由非晶质体构成。
9.上述1至8中的任一项所述的复合基板可以具有配置于上述压电膜与上述支撑基板之间且包含氩的含氩非晶质层。
10.上述1至9中的任一项所述的复合基板中,可以在上述支撑基板的上侧的端部形成有非晶质区域,所述非晶质区域的厚度可以为2nm~30nm。
11.上述10所述的复合基板中,上述非晶质区域可以包含氩,上述非晶质区域的氩浓度可以为0.5atm%~30atm%。
12.上述1至11中的任一项所述的支撑基板的总厚度变化可以为10μm以下。
13.本发明的另一实施方式的压电器件具备上述1至12中的任一项所述的复合基板。
14.本发明的再一实施方式的复合基板的制造方法包括:准备由烧结体构成的压电基板、以及、将所述压电基板和支撑基板进行接合。
15.上述14所述的制造方法可以包括:于300℃以下,在上述压电基板以膜状形成接合层。
16.上述14或15所述的制造方法可以包括:于300℃以下,在上述压电基板以膜状形成电极。
发明效果
根据本发明的实施方式,能够提供翘曲的发生得以抑制的复合基板。
附图说明
图1是示出本发明的第一实施方式的复合基板的概要构成的示意性的截面图。
图2是示出本发明的第二实施方式的复合基板的概要构成的示意性的截面图。
图3是示出本发明的第三实施方式的复合基板的概要构成的示意性的截面图。
图4A是示出1个实施方式的复合基板的制造工序例的图。
图4B是紧接着图4A的图。
图4C是紧接着图4B的图。
图5A是实施例4的复合基板的截面TEM观察照片(5万倍)。
图5B是实施例4的复合基板的截面TEM观察照片(40万倍)。
图5C是实施例4的复合基板的截面TEM观察照片(200万倍)。
具体实施方式
以下,参照附图,对本发明的实施方式进行说明,不过,本发明不限定于这些实施方式。另外,附图使说明更加明确,因此,与实施方式相比,有时将各部分的宽度、厚度、形状等示意性地示出,不过,只不过是一例,并不限定本发明的解释。
A.复合基板
图1是示出本发明的第一实施方式的复合基板的概要构成的示意性的截面图。复合基板100按以下顺序依次具有支撑基板10、接合层20、电极(下部电极)30以及压电膜40。图示例中,下部电极30自压电膜40侧开始按以下顺序依次包括第一下部电极层31、第二下部电极层32以及第三下部电极层33。
虽未图示,不过,复合基板100可以进一步具有任意层。这样的层的种类、功能、数量、组合、配置等可以根据目的适当设定。例如,复合基板100可以具有配置在压电膜40上的电极(上部电极)。代表性地,复合基板100用作致动器,例如在上部电极上设置有配线层。
图2是示出本发明的第二实施方式的复合基板的概要构成的示意性的截面图。复合基板110按以下顺序依次具有支撑基板10、接合层20以及压电膜40。上述第一实施方式中,在支撑基板10(接合层20)与压电膜40之间配置有电极30,与此相对,第二实施方式中未配置电极30,这一点与第一实施方式不同。因此,复合基板110可以具有配置在压电膜40上的电极(上部电极)。
图3是示出本发明的第三实施方式的复合基板的概要构成的示意性的截面图。复合基板120具有支撑基板10及压电膜40。上述第二实施方式中,在支撑基板10与压电膜40之间配置有接合层20,与此相对,第三实施方式中,未配置接合层20,这一点与第二实施方式不同。应予说明,虽未图示,不过,接合层20被省略的情况下,可以在压电膜40的支撑基板10侧的端部形成有后述的非晶质区域。
1个实施方式中,对于支撑基板110、120,例如可以在利用蚀刻等将支撑基板10及接合层20除去而形成的压电膜40的露出面形成电极(下部电极)。
复合基板可以按任意的适当形状制造。1个实施方式中,可以按所谓的晶片的形态制造。复合基板的尺寸可以根据目的而适当设定。例如,晶片的直径为50mm~150mm。
复合基板的总厚度变化(Total Thickness Variation,TTV)优选为10μm以下,更优选为5μm以下,进一步优选为2μm以下。
A-1.压电膜
压电膜由多晶体构成。多晶体无取向。此处,所谓无取向,是指利用Lotgering法求出的c轴取向度为80%以下,优选为60%以下,更优选为40%以下,进一步优选为20%以下,特别优选为10%以下。代表性地,压电膜由烧结体构成。例如,利用TEM观察而在压电膜确认到晶界。通过采用这样的构成,能够得到翘曲的发生得以抑制的复合基板。具体而言,由于能够单独形成压电膜,所以,例如形成压电膜时不会因与其他部件的相互作用而产生内部应力。另外,通过将压电膜以无取向的多晶体构成,使得构成压电膜的材料的选择项增加,能够应对多样化的特性。具体而言,可以根据需要微调压电常数、介电常数、机电耦合系数、居里温度等特性。此外,能够以低成本形成压电膜,还能够有助于提高得到的复合基板的可靠性。
上述利用Lotgering法求出的c轴取向度为根据使用X射线衍射装置测定得到的XRD曲线采用下式计算出的(001)面的取向度F(00l)
F(00l)=(p-p0)/(1-p0)×100
p=ΣI(00l)/ΣI(hkl)
p0=ΣI0(00l)/ΣI0(hkl)
(I、I0表示衍射强度,p、p0是根据源自于c轴衍射面(00l)的衍射强度与全衍射面(hkl)的衍射强度之比计算出来的。I、p为根据压电膜(压电基板)的XRD曲线得到的值,I0、p0为根据将压电膜(压电基板)粉末化得到的试样的XRD曲线得到的值。)
作为构成压电膜的材料,使用任意的适当强介电体。优选使用PZT(锆钛酸铅)系化合物。作为PZT系化合物,不仅可以使用具有钙钛矿型结构的钛酸铅和锆酸铅的二成分系PZT(PbZrO3-PbTiO3),还可以使用三成分系PZT。通过将压电膜以无取向的多晶体构成,压电膜能够包含三成分系PZT。通过使用三成分系PZT,能够使得到的复合基板(压电元件)应对多样化的特性。具体而言,能够根据需要微调压电常数、介电常数、机电耦合系数、居里温度等特性。
压电膜中所含的Zr与Ti的原子比(Zr/Ti)优选为0.7以上且2.0以下,更优选为0.9以上且1.5以下。
代表性地,上述三成分系PZT以ATiO3-PbZrO3-PbTiO3、或、PbBO3-PbZrO3-PbTiO3表示,A和B分别表示除Pb、Zr以及Ti以外的元素。作为三成分系PZT的第三成分中所含的元素A,例如可以举出:Li、Na、K、Bi、La、Ce、Nd。作为三成分系PZT的第三成分中所含的元素B,例如可以举出:Li、Cu、Mg、Ni、Zn、Mn、Co、Sn、Fe、Cd、Sb、Al、Yb、In、Sc、Y、Nb、Ta、Bi、W、Te、Re。这些元素可以单独使用,或者组合二种以上使用。
压电膜中所含的第三成分相对于Zr、Ti、Pb以及第三成分(元素A和/或元素B)的合计的比例、具体的为第三成分/(Zr+Ti+Pb+第三成分)的原子比优选为0.05以上且0.25以下,更优选为0.10以上且0.20以下。
上述原子比(比例)可以利用能量分散型X射线分光法(EDX)的组成分析进行求解。
作为构成压电膜的材料的其他具体例,可以举出:PMN-PT(Pb(Mg1/3Nb2/3)O3-PbTiO3)、钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、偏铌酸铅(PbNb2O6)、钛酸铋(Bi4Ti3O12)、KNN((K0.5Na0.5)NbO3)、KNN-LN(((K0.5Na0.5)NbO3)-LiNbO3)、BT-BNT-BKT((Bi0.5Na0.5)TiO3-(Bi0.5K0.5)TiO3-BaTiO3)等。
压电膜的厚度例如超过0.2μm,优选为0.3μm以上,更优选为1μm以上,进一步优选为3μm以上。1个实施方式中,压电膜的厚度可以为5μm以上,也可以为6μm以上。如果是这样的厚度,则能够以例如低电压驱动得到高位移的致动器。例如,利用喷溅等成膜形成压电膜的情况下,因得到的压电膜的膜应力、生产率等关系很难实现这样的厚度。针对于此,通过将压电膜以无取向的多晶体构成,能够设定为这样的厚度。另外,通过将压电膜以无取向的多晶体构成,即便是这样的厚度,也能够得到翘曲的发生得以抑制的复合基板。另一方面,压电膜的厚度为例如200μm以下,优选为150μm以下,更优选为100μm以下,进一步优选为50μm以下,特别优选为20μm以下。根据这样的厚度,能够抑制因与支撑基板的热膨胀差而产生的不良情况(例如因加热而发生开裂),例如能够应对压电器件制作中的加热工艺(例如100℃以上)。具体而言,能够应对MEMS器件制作中的使用了光刻等的掩膜形成。
如上所述,压电膜可以由烧结体构成。烧结体可以利用任意的适当方法形成。1个实施方式中,通过对原料粉末进行加压烧结,能够形成烧结体。作为具体例,可以对按规定的配合比混合的原料粉末、或将按规定的配合比混合的原料粉末进行预烧之后粉碎至规定的粒径(例如0.1μm~10μm)的粉末进行加压烧结来形成烧结体。作为加压烧结,可以采用任意的适当方法。具体而言,可以采用HIP法、热压法等。
压电膜可以通过对例如烧结体(压电基板)实施磨削、研磨等加工而使其成为所期望的厚度来得到。压电膜的形成中,在任意的适当时机进行极化处理。1个实施方式中,在形成为板状的烧结体(压电基板)的彼此对置的面分别设置一对电极,通过从一个电极朝向另一个电极的方向上的电场实施极化处理后,实施上述磨削、研磨等加工,由此得到压电膜。
压电膜的算术平均粗糙度Ra优选为2nm以下,更优选为1nm以下,进一步优选为0.3nm以下。
A-2.支撑基板
作为支撑基板,可以使用任意的适当基板。支撑基板可以由单晶体构成,也可以由多晶体构成。另外,可以由金属构成。作为构成支撑基板的材料,优选选自由硅、硅铝氧氮陶瓷、蓝宝石、堇青石、多铝红柱石、玻璃、石英、水晶、氧化铝、SUS、铁镍合金(Alloy 42)以及黄铜构成的组。
上述硅可以为单晶硅,也可以为多晶硅,还可以为高阻硅。支撑基板可以为SOI(Silicon on Insulator)。
代表性地,上述硅铝氧氮陶瓷为将氮化硅和氧化铝的混合物烧结得到的陶瓷,例如具有以Si6-wAlwOwN8-w表示的组成。具体而言,硅铝氧氮陶瓷具有在氮化硅中混有氧化铝的组成,式中的w表示氧化铝的混合比率。w优选为0.5以上且4.0以下。
代表性地,上述蓝宝石为具有Al2O3的组成的单晶体,上述氧化铝为具有Al2O3的组成的多晶体。氧化铝优选为透光性氧化铝。
代表性地,上述堇青石为具有2MgO·2Al2O3·5SiO2的组成的陶瓷,上述多铝红柱石为具有3Al2O3·2SiO2~2Al2O3·SiO2的范围的组成的陶瓷。
作为支撑基板的厚度,可以采用任意的适当厚度。支撑基板的厚度为例如100μm~1000μm。
A-3.接合层
作为构成复合基板中可以包括的接合层的材料,例如可以举出:硅、氧化钽、氧化铌、氧化铝、氧化钛、氧化铪。接合层的厚度为例如5nm~1μm,优选为10nm~200nm。
代表性地,接合层由非晶质体构成。具体而言,接合层可以为非晶质层。通过将接合层以非晶质体构成,例如容易进行后述的研磨,从而容易在接合面得到优选的表面粗糙度。
接合层可以利用任意的适当方法成膜。可以利用例如喷溅、真空蒸镀、离子束辅助蒸镀(IAD)等物理蒸镀、化学蒸镀、原子层堆积(ALD)法进行成膜。例如可以于室温(25℃)~300℃进行接合层的成膜。
A-4.电极
图示例中,电极(下部电极)具有包括第一下部电极层、第二下部电极层以及第三下部电极层的层叠结构。与电极相邻层接触的第一下部电极层及第三下部电极层可以分别作为密合层而发挥作用。作为构成第一下部电极层及第三下部电极层的材料,例如使用Ti、Cr、Ni、Mo、Al等金属。这些材料可以单独使用,或者组合二种以上使用。
1个实施方式中,构成第一下部电极层的材料和构成第三下部电极层的材料实质上相同。具体而言,第一下部电极层和第三下部电极层具有实质上相同的组成。例如,将第一下部电极层以金属(例如Ti)构成,且将第三下部电极层以金属(例如Ti)构成。通过将压电膜以无取向的多晶体构成,可以采用这样的构成。例如,利用成膜形成压电膜的情况下,相邻的层(电极)具有作为压电膜的晶种层的功能,由具有规定的物性(例如晶格常数)的材料构成。针对于此,通过将压电膜以无取向的多晶体构成,构成相邻的层(电极)的材料的选择项增加,例如可以从制造效率、得到的复合基板(压电元件)的特性等观点出发选择材料。
能够作为与相邻的层的密合层而发挥作用的第一下部电极层及第三下部电极层的厚度分别为例如1nm以上且100nm以下,优选为3nm以上且50nm以下,进一步优选为5nm以上且20nm以下。
作为构成第二下部电极层的材料,优选使用Pt、Au等金属。第二下部电极层的厚度为例如10nm以上且1000nm以下,优选为50nm以上且250nm以下。
代表性地,电极(第二下部电极层)由非晶质体构成。根据这样的构成,例如能够有助于抑制在得到的复合基板发生的翘曲。
电极可以利用任意的适当方法成膜。例如可以利用喷溅、真空蒸镀、离子束辅助蒸镀(IAD)等物理蒸镀进行成膜。1个实施方式中,上述第一下部电极层和上述第三下部电极层可以通过使用相同的靶(例如Ti靶)以相同条件进行喷溅来成膜。例如可以于室温(25℃)~300℃进行电极的成膜。
A-5.制造方法
上述复合基板可以通过例如将上述压电膜或者压电基板和上述支撑基板进行接合(直接键合)来得到。
图4A~图4C是示出1个实施方式的复合基板的制造工序例的图。图4A示出在压电基板42完成电极30及接合层20的成膜的状态。压电基板42具有彼此对置的第一主面42a及第二主面42b,在第一主面42a侧依次以膜状形成第一下部电极层31、第二下部电极层32以及第三下部电极层33,从而形成电极30,接下来,以膜状形成接合层20。
图4B示出将以膜状形成有电极30及接合层20的压电基板42和支撑基板10进行直接键合的工序。直接键合时,接合面优选利用任意的适当活化处理进行活化。例如,将接合层20的表面20a活化并将支撑基板10的表面10a活化后,使接合层20的活化面和支撑基板10的活化面接触,进行加压,由此直接键合。这样得到图4C所示的复合基板102。
1个实施方式中,接合层20的活化面侧的端部、和/或、支撑基板10的活化面侧的端部包含构成活化处理用的气体的元素(例如氩)。具体而言,接合层20、和/或、支撑基板10的活化面侧的端部为包含构成活化处理用的气体的元素的非晶质区域(包含非晶质体的区域)。这样的非晶质区域的厚度为例如2nm~30nm。非晶质区域的氩浓度为例如0.5atm%~30atm%。非晶质区域中的氩的分布状态没有特别限定,例如非晶质区域中随着趋向活化面侧而氩浓度升高。
代表性地,对得到的复合基板102的压电基板42的第二主面42b实施磨削、研磨等加工,以使其成为上述所期望的厚度的压电膜。1个实施方式中,以使得得到的压电膜的厚度超过0.2μm的方式实施磨削、研磨等加工。根据这样的形态,不会因加工负荷而使得到的压电膜的晶界的键合力、与支撑基板的键合力减弱,能够抑制构成压电膜的结晶脱粒及压电膜剥落。
优选为,各层(具体而言,压电膜或者压电基板、支撑基板、接合层)的表面为平坦面。具体而言,各层的表面的算术平均粗糙度Ra为例如5nm以下,优选为2nm以下,更优选为1nm以下,进一步优选为0.3nm以下。作为使各层的表面平坦化的方法,例如可以举出:利用化学机械研磨加工(CMP)、精研(lap)等的镜面研磨。
上述成膜、接合时,例如优选对各层的表面进行清洗,以便将研磨剂的残渣除去。作为清洗方法,例如可以举出:湿洗、干洗、擦洗。其中,从能够简便且高效地清洗的方面考虑,优选擦洗。作为擦洗的具体例,可以举出:使用清洗剂(例如Lion公司制的Sun wash系列)之后使用溶剂(例如丙酮与异丙醇(IPA)的混合溶液)利用擦洗机进行清洗的方法。
代表性地,上述活化处理通过照射中和束来进行。优选为使用像日本特开2014-086400号公报中记载的装置那样的装置,使其产生中和束,照射该射束,进行活化处理。具体而言,作为射束源,使用鞍域型的高速原子射束源,向腔室内导入氩、氮等非活性气体,从直流电源向电极施加高电压。由此,因在电极(正极)与壳体(负极)之间产生的鞍域型的电场,电子进行运动,生成源自非活性气体的原子和离子的射束。到达栅格的射束中的离子束在栅格被中和,因此,中性原子的射束从高速原子射束源射出。利用射束照射进行活化处理时的电压优选为0.5kV~2.0kV,利用射束照射进行活化处理时的电流优选为50mA~200mA。
上述接合面的接触及加压优选在真空气氛中进行。代表性地,此时的温度为常温。具体而言,优选为20℃以上且40℃以下,更优选为25℃以上且30℃以下。施加的压力优选为100N~20000N。
图示例中,将设置有电极及接合层的压电基板和支撑基板进行接合而得到复合基板,不过,不限定于这样的形态。例如,可以将可以配置于压电膜与支撑基板之间的层(例如电极、接合层)设置于支撑基板侧后,将支撑基板和压电基板(压电膜)进行接合。具体而言,复合基板可以具有位于压电膜与支撑基板之间且包含氩的含氩非晶质层。含氩非晶质层可以与上述的非晶质区域对应。
实施例
以下,通过实施例,对本发明具体地进行说明,不过,本发明并不受这些实施例的限定。应予说明,只要没有特别说明,下述的顺序于室温进行。
[实施例1]
使用水作为分散材料,将PbZrO3粉末、PbTiO3粉末、Nb2O5粉末以及ZnO粉末利用球磨机进行搅拌混合,使得到的混合物干燥,在大气中进行预烧(900℃、2小时)。之后,再次利用球磨机进行20小时的湿式粉碎,得到粒径约1μm的粉末。然后,对该粉末进行压制成型,得到成型体。
针对得到的成型体,在大气中,于1250℃,进行2小时的预备烧成。烧成后,在大气中进行冷却,得到预备烧成体。将得到的预备烧成体埋入于填充有PbO和ZrO2的混合粉末的容器内,在容器上部盖上盖子,置于内热式高温高压炉内,经4.5小时从室温升温至1100℃,实施热等静压压制处理(HIP法)。具体而言,升温时,于1000℃加压至280bar,自超过1000℃的时刻开始,经1小时从280bar升压至600bar,以1100℃、600bar保持1小时,进行热等静压压制处理。这样得到板状的烧结体。
在得到的烧成体的上表面及下表面形成电极,施加规定的电压,由此实施极化处理。之后,对烧成体实施坡口加工、磨削以及精研(lap)加工,得到具有彼此对置的第一面及第二面且直径为4英寸、厚度为500μm的晶片(压电基板)。利用Lotgering法求出得到的压电基板的c轴取向度,结果为2%。该c轴取向度为采用XRD装置测定对压电基板的表面(取向表面)照射X射线时的XRD曲线并使用下式计算出的(001)面的取向度F(00l)。应予说明,以衍射角2θ为10°~80°的范围进行评价。
F(00l)=(p-p0)/(1-p0)×100
p=ΣI(00l)/ΣI(hkl)
p0=ΣI0(00l)/ΣI0(hkl)
(I、I0表示衍射强度,p、p0是根据源自于c轴衍射面(00l)的衍射强度与全衍射面(hkl)的衍射强度之比计算出来的。I、p为根据对压电基板的表面(取向表面)照射X射线时的XRD曲线得到的值,I0、p0为根据对将压电基板粉末化得到的试样进行测定时的XRD曲线得到的值。)
利用化学机械研磨加工(CMP),对得到的压电基板的第一面进行精加工,以使其算术平均粗糙度Ra小于2nm的方式进行镜面化。此处,算术平均粗糙度Ra为通过原子力显微镜(AFM)在10μm×10μm的视野测定得到的值。
在已镜面化的压电基板的第一面,通过喷溅,按如下顺序依次形成厚度10nm的Ti膜、厚度100nm的Pt膜、厚度10nm的Ti膜、以及厚度150nm的硅膜。之后,对硅膜的表面实施化学机械研磨加工(CMP),使算术平均粗糙度Ra为0.2nm。
准备出具有定向平面部、直径为4英寸、厚度为500μm的硅基板。对该硅基板的表面实施了化学机械研磨加工(CMP),算术平均粗糙度Ra为0.2nm。
接下来,将压电基板和支撑基板进行直接键合。具体而言,对压电基板的表面(硅膜侧)及硅基板的表面进行清洗后,将两个基板放入真空腔室中,抽真空至10-6Pa左右,之后,对两个基板的表面照射高速原子束(加速电压1kV、Ar流量27sccm)120秒钟。照射后,将两个基板的射束照射面重合,以10000N加压2分钟,将两个基板接合,得到接合体。
接下来,对得到的接合体的压电基板的第二面进行磨削及研磨,得到具有厚度0.3μm的压电膜的复合基板。
[实施例2~6]
变更压电基板的第二面的磨削及研磨的条件,除此以外,与实施例1同样地得到复合基板。
[实施例7]
通过喷溅,形成厚度100nm的Au膜,以此代替形成厚度100nm的Pt膜,除此以外,与实施例4同样地得到复合基板。
[实施例8]
没有通过喷溅来形成Ti膜及Pt膜,除此以外,与实施例4同样地得到复合基板。
[实施例9]
使用利用Lotgering法求出的c轴取向度为9%的压电基板,除此以外,与实施例4同样地得到复合基板。
[实施例10]
使用利用Lotgering法求出的c轴取向度为58%的压电基板,除此以外,与实施例4同样地得到复合基板。
[实施例11]
使用利用Lotgering法求出的c轴取向度为79%的压电基板,除此以外,与实施例4同样地得到复合基板。
<TEM观察>
进行实施例4的复合基板的截面的透射电子显微镜(TEM)观察(5万倍、40万倍以及200万倍)。将观察照片示于图5A、图5B以及图5C。应予说明,截面TEM观察时,利用FIB法,由得到的复合基板制作观察用试样。
<EDX分析>
对实施例4的复合基板的截面进行EDX分析,结果,图5C中的箭头所示的层(利用活化处理形成的非晶质区域)中的氩浓度为3.0atm%。
[比较例1]
准备出具有定向平面部、且具有彼此对置的第一面及第二面、直径为4英寸、厚度为500μm、面方位为(100)的硅基板。
接下来,在将该硅基板加热到560℃的状态下,通过喷溅,在其第一面按如下顺序依次形成厚度10nm的Ti膜、厚度100nm的Pt膜、以及厚度10nm的钌酸锶(SRO)膜。此时,通过560℃的加热成膜,得到的SRO膜结晶化,按(100)面取向。
接着,在将硅基板加热到560℃的状态,将混合有20mol%过量的PbO的烧结体(0.8PbZr0.53Ti0.47O3+0.2PbO)用作靶,通过喷溅,在SRO膜上形成厚度3μm的PZT膜(压电膜)。具体而言,通过560℃的加热成膜,进行结晶化,得到按(001)面取向的PZT膜。
这样得到复合基板。利用Lotgering法求出得到的压电膜的c轴取向度,结果为89%。
[比较例2]
将PZT膜的厚度变更为5μm,除此以外,与比较例1同样地得到复合基板。
[比较例3]
按PZT膜的厚度为6μm的方式尝试成膜,不过,因成膜中发生的翘曲,硅基板破损,无法得到复合基板。
对实施例及比较例的复合基板进行以下的评价。将评价结果汇总于表1。
<评价1>
使用激光位移计(基恩士公司制的“LK-G5000”),测定复合基板(晶片)的翘曲。具体而言,对使硅基板为载放面侧而载放于活动工作台之上时的晶片的厚度(高度)分布进行测定。应予说明,测定针对与晶片的定向平面平行的方向及垂直的方向这2条线进行,将测定值较大者示于表1。
<评价2-1>
将实施例1~7及9~11的复合基板(晶片)切割为30mm×5mm的尺寸,在其压电膜表面的20mm×5mm的范围,通过喷溅形成厚度100nm的Pt膜,制作悬臂。
将比较例1~2的复合基板(晶片)切割为30mm×5mm的尺寸,在其压电膜表面的20mm×5mm的范围,通过喷溅形成厚度10nm的SRO膜及厚度100nm的Pt膜(在不进行加热的状态下形成非晶质的膜)。之后,施加规定的电压,由此实施极化处理,制作悬臂。
在得到的悬臂的上部电极(Pt膜)及下部电极(Pt膜或者Au膜),以施加于压电膜的电场强度为0.34kV/mm的方式施加电压(at 500Hz),使元件驱动。
利用激光多普勒测振仪,测定悬臂前端的振幅量(位移量),利用下式计算出d31。
[数学式1]
压电系数d31的计算公式
<评价2-2>
利用蚀刻将实施例8的复合基板(晶片)的硅基板及硅膜除去,之后,在压电膜的上表面及因蚀刻而露出的下表面,分别通过喷溅形成厚度100nm的Pt膜(上部电极及下部电极),得到层叠体。之后,将层叠体切割为20mm×2mm的尺寸。
利用激光位移计,测量得到的芯片的厚度(高度)。
针对上部电极及下部电极,以使得施加于压电膜的电场强度为0.34kV/mm的方式施加直流电压,之后,利用激光位移计测量芯片的厚度。
根据电压施加前后的位移量计算出d31。
[表1]
各实施例中,翘曲的发生均得以抑制。另外,各实施例中,均确认到优异的压电特性。具体而言,在低电场区域(例如<5kV/mm)也确认到优异的压电特性。
应予说明,认为:比较例1、2中,通过调整喷溅成膜时的加热温度、成膜输出、腔室内的添加气体种类、各层的厚度等,能够取得例如各层的压缩应力、拉伸应力的平衡,使翘曲变小。不过,即便翘曲变小,仍存在残留应力,例如压电常数、可靠性较低,认为不适合用作压电致动器中使用的压电元件。
<温度特性>
针对实施例4及比较例1,评价了温度特性。具体而言,上述评价2-1中,将悬臂载放于热板上,自室温(25℃)将悬臂加热到120℃,以使得施加于压电膜的电场强度在实施例4中达到1kV/mm(电场强度/矫顽电场=1.0)、在比较例1中达到5kV/mm(电场强度/矫顽电场=0.75)的方式施加电压(at 500Hz),使元件驱动,测定位移量。应予说明,在悬臂附近配置热电偶测量温度。
位移量的变化率(120℃的位移量相对于室温的位移量的比值)在实施例4中为1.11,在比较例1中为1.36。可以说:实施例4的温度稳定性优异。
<可靠性>
针对实施例4,评价了可靠性。具体而言,上述评价2-1中,将悬臂载放于热板上,自室温(25℃)将悬臂加热到120℃,以使得施加于压电膜的电场强度达到1kV/mm(电场强度/矫顽电场=1.0)的方式施加电压(at 500Hz),使元件驱动,在7天内对位移量的变化及由元件的发热带来的元件的温度上升进行测定。
与测定开始时相比较的7天后的位移量的变化率为0.98。另外,也没有元件的发热,7天后的元件的温度为120℃。关于实施例的复合基板,包括未使用有机系(例如环氧系、丙烯酸系等)的粘接剂的情形在内,可以说可靠性优异。
<TTV>
针对实施例4,测定了TTV。具体而言,将得到的复合基板(4英寸)的外周切掉约0.5mm,在φ99mm的范围,使用Tropel公司制的FlatMaster200测定TTV。结果,实施例4的复合基板的TTV为1.6μm。
<压电膜的膜厚分布>
针对实施例2及比较例1,评价了压电膜的膜厚分布。具体而言,将得到的复合基板(4英寸)的外周切掉约5mm,在φ90mm的范围,利用显微分光膜厚计(大塚电子公司制的“OPTM-A2”)测定面内17点的膜厚。
膜厚分布(偏差)在实施例2中为3±0.05μm(±1.7%),在比较例1中为3±0.15μm(±5.0%)。实施例2中,可以说膜厚的偏差较小。在压电膜的厚度不同的其他实施例中,也能够以与实施例2相同的程度(±0.05μm的精度)进行加工(磨削及研磨),压电膜的厚度越厚,偏差相对于压电膜的厚度的比率越小。
应予说明,压电膜的成膜时使用高性能的喷溅成膜装置的情况下,膜厚偏差能够抑制在±2~3%,不过,没有达到实施例2的结果(±1.7%)。另外,所形成的压电膜的研磨困难。
产业上的可利用性
本发明的实施方式的复合基板可以优选用于压电元件。压电元件用于例如喷墨头、MEMS振镜器件、陀螺传感器、超声波传感器、焦电型红外线传感器、触觉传感器(Haptic)等压电器件。
符号说明
10支撑基板
20接合层
30电极(下部电极)
40压电膜
100复合基板
110复合基板

Claims (16)

1.一种复合基板,其中,具有:
支撑基板;以及
压电膜,该压电膜配置于所述支撑基板的上方,
所述压电膜由利用Lotgering法求出的c轴取向度为80%以下的多晶体构成。
2.根据权利要求1所述的复合基板,其中,
具有配置于所述支撑基板与所述压电膜之间的接合层,所述接合层由非晶质体构成。
3.根据权利要求1所述的复合基板,其中,
所述压电膜包含PZT系化合物。
4.根据权利要求1所述的复合基板,其中,
所述压电膜包含三成分系PZT。
5.根据权利要求1所述的复合基板,其中,
所述压电膜由烧结体构成。
6.根据权利要求1所述的复合基板,其中,
所述压电膜的厚度为0.3μm以上且100μm以下。
7.根据权利要求1所述的复合基板,其中,
具有配置于所述压电膜与所述支撑基板之间的电极,
所述电极包括第一电极层、第二电极层以及第三电极层,
构成所述第一电极层的材料和构成所述第三电极层的材料实质上相同。
8.根据权利要求1所述的复合基板,其中,
具有配置于所述压电膜与所述支撑基板之间的电极,
所述电极由非晶质体构成。
9.根据权利要求1所述的复合基板,其中,
具有配置于所述压电膜与所述支撑基板之间且包含氩的含氩非晶质层。
10.根据权利要求1所述的复合基板,其中,
在所述支撑基板的上侧的端部形成有非晶质区域,所述非晶质区域的厚度为2nm~30nm。
11.根据权利要求10所述的复合基板,其中,
所述非晶质区域包含氩,所述非晶质区域的氩浓度为0.5atm%~30atm%。
12.根据权利要求1所述的复合基板,其中,
总厚度变化为10μm以下。
13.一种压电器件,其中,
具备权利要求1至12中的任一项所述的复合基板。
14.一种复合基板的制造方法,其中,包括:
准备由烧结体构成的压电基板、以及、
将所述压电基板和支撑基板进行接合。
15.根据权利要求14所述的制造方法,其中,
包括:于300℃以下,在所述压电基板以膜状形成接合层。
16.根据权利要求14或15所述的制造方法,其中,
包括:于300℃以下,在所述压电基板以膜状形成电极。
CN202280056274.5A 2021-08-27 2022-08-15 复合基板及复合基板的制造方法 Pending CN117859417A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021139135 2021-08-27
JP2021-139135 2021-08-27
PCT/JP2022/030873 WO2023026888A1 (ja) 2021-08-27 2022-08-15 複合基板および複合基板の製造方法

Publications (1)

Publication Number Publication Date
CN117859417A true CN117859417A (zh) 2024-04-09

Family

ID=85321925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280056274.5A Pending CN117859417A (zh) 2021-08-27 2022-08-15 复合基板及复合基板的制造方法

Country Status (5)

Country Link
JP (1) JPWO2023026888A1 (zh)
CN (1) CN117859417A (zh)
DE (1) DE112022003096T5 (zh)
TW (1) TW202316692A (zh)
WO (1) WO2023026888A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088442A (ja) * 2005-08-23 2007-04-05 Canon Inc 圧電体素子、それを用いた液体吐出ヘッド、および液体吐出装置
JP4755919B2 (ja) * 2006-02-23 2011-08-24 富士フイルム株式会社 ジルコンチタン酸鉛系組成物とその製造方法、圧電体、及び圧電素子
JP2011251866A (ja) * 2010-06-01 2011-12-15 Ngk Insulators Ltd 圧電/電歪セラミックス焼結体及び圧電/電歪素子
JP5525351B2 (ja) 2010-06-29 2014-06-18 太平洋セメント株式会社 圧電発音体
JP5861404B2 (ja) * 2011-11-18 2016-02-16 コニカミノルタ株式会社 圧電素子およびその製造方法
JP2013128006A (ja) * 2011-12-16 2013-06-27 Ngk Insulators Ltd 圧電/電歪体膜の製造方法
JP2014086400A (ja) 2012-10-26 2014-05-12 Mitsubishi Heavy Ind Ltd 高速原子ビーム源およびそれを用いた常温接合装置
JP2014187094A (ja) * 2013-03-22 2014-10-02 Hitachi Metals Ltd 圧電体薄膜積層基板、圧電体薄膜素子、およびそれらの製造方法
JP2015216195A (ja) * 2014-05-09 2015-12-03 セイコーエプソン株式会社 超音波プローブ
WO2017043383A1 (ja) 2015-09-11 2017-03-16 住友精密工業株式会社 圧電素子および圧電素子の製造方法
WO2019102952A1 (ja) * 2017-11-22 2019-05-31 株式会社村田製作所 圧電デバイス及び圧電デバイスの製造方法
JP7015411B2 (ja) * 2020-01-10 2022-02-02 日本碍子株式会社 圧電振動基板および圧電振動素子

Also Published As

Publication number Publication date
DE112022003096T5 (de) 2024-04-18
JPWO2023026888A1 (zh) 2023-03-02
TW202316692A (zh) 2023-04-16
WO2023026888A1 (ja) 2023-03-02

Similar Documents

Publication Publication Date Title
CN111244263B (zh) 压电薄膜元件
US8269402B2 (en) BNT-BKT-BT piezoelectric composition, element and methods of manufacturing
EP2641283A1 (en) Piezoelectric element, liquid discharge head, ultrasonic motor, and dust removing device
US11527706B2 (en) Film structure body and method for manufacturing the same
KR101971771B1 (ko) 다층막 및 다층막의 제조 방법
CN112750941A (zh) 压电薄膜元件
US10700260B2 (en) Piezoelectric ceramic sputtering target, lead-free piezoelectric thin film and piezoelectric thin film element using the same
CN106062239A (zh) 多层膜的制造方法以及多层膜
CN117859417A (zh) 复合基板及复合基板的制造方法
WO2024106543A1 (ja) 複合基板
TWI717498B (zh) 膜構造體及其製造方法
KR101006958B1 (ko) 유기물을 함유하는 센서용 압전 후막 및 이의 제조방법
JP4967343B2 (ja) 圧電薄膜素子
JP2007242788A (ja) 圧電薄膜素子
WO2022255035A1 (ja) 圧電薄膜素子、微小電気機械システム、及び超音波トランスデューサ
CN113451501B (zh) 压电薄膜、压电薄膜元件和压电转换器
KR102590568B1 (ko) 이종 접합 반도체 기판, 그의 제조방법 및 그를 이용한 전자소자
WO2023195413A1 (ja) 窒化物、圧電体、圧電素子、強誘電体、及び強誘電素子
KR100805304B1 (ko) 과량의 산화납을 첨가하여 제작된 pzt계 후막의제조방법
JP2022137784A (ja) 圧電薄膜、圧電薄膜素子及び圧電トランスデューサ
Seveyrat et al. Processing and characterization of piezoelectric thick films screen-printed on silicon and glass-ceramic substrates
JP2023120668A (ja) 圧電薄膜及び圧電薄膜素子
JP2022071607A (ja) 圧電薄膜、圧電薄膜素子及び圧電トランスデューサ
CN112687790A (zh) 压电陶瓷及其制造方法以及压电元件
JP2021158206A (ja) 圧電薄膜、圧電薄膜素子及び圧電トランデューサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination