WO2024106543A1 - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
WO2024106543A1
WO2024106543A1 PCT/JP2023/041547 JP2023041547W WO2024106543A1 WO 2024106543 A1 WO2024106543 A1 WO 2024106543A1 JP 2023041547 W JP2023041547 W JP 2023041547W WO 2024106543 A1 WO2024106543 A1 WO 2024106543A1
Authority
WO
WIPO (PCT)
Prior art keywords
piezoelectric layer
layer
composite substrate
piezoelectric
bonding
Prior art date
Application number
PCT/JP2023/041547
Other languages
English (en)
French (fr)
Inventor
雄大 鵜野
知義 多井
政彦 滑川
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Publication of WO2024106543A1 publication Critical patent/WO2024106543A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/084Shaping or machining of piezoelectric or electrostrictive bodies by moulding or extrusion
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/09Forming piezoelectric or electrostrictive materials
    • H10N30/093Forming inorganic materials
    • H10N30/097Forming inorganic materials by sintering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions

Definitions

  • the present invention relates to a composite substrate.
  • Piezoelectric actuators that vibrate electromechanical transducer films have traditionally been used in droplet ejection heads of inkjet recording devices. In recent years, they are also expected to be used for other purposes (for example, MEMS mirror devices for head-up displays).
  • a known conventional method for manufacturing a piezoelectric actuator is to prepare a composite substrate by bonding a piezoelectric element to a silicon substrate via a metal layer, and then use this composite substrate to construct a piezoelectric actuator (Patent Document 1).
  • Another known technique is to prepare a composite substrate by depositing a piezoelectric layer such as PZT on a silicon substrate by a method such as sputtering, and then use this composite substrate to construct a piezoelectric actuator (Patent Document 2).
  • the piezoelectric element In a composite substrate fabricated using the method disclosed in Patent Document 1, the piezoelectric element cannot be formed very thin so that it can be bonded to the silicon substrate. This poses the problem that it is difficult to miniaturize the piezoelectric actuator.
  • the piezoelectric layer can be formed thin by film formation, which is advantageous for miniaturizing the piezoelectric actuator.
  • film formation is performed in a high-temperature environment, the composite substrate is prone to deformation, such as warping, due to temperature changes after film formation. This poses the problem that it is difficult to thicken the piezoelectric layer.
  • the present invention was made in consideration of the above, and its main objective is to provide a composite substrate having a piezoelectric layer that can achieve both compactness and piezoelectric characteristics.
  • a composite substrate according to a first aspect of the present invention has a first piezoelectric layer and a second piezoelectric layer stacked on the first piezoelectric layer, and an amorphous layer is formed at a bonding interface between at least one of the first piezoelectric layer and the second piezoelectric layer and another layer.
  • a composite substrate according to a second aspect of the present invention has a first piezoelectric layer and a second piezoelectric layer stacked on the first piezoelectric layer, and at least one of the first piezoelectric layer and the second piezoelectric layer is directly bonded to another layer.
  • the present invention provides a composite substrate having a piezoelectric layer that is both compact and has excellent piezoelectric properties.
  • FIG. 1 is a schematic cross-sectional view showing an outline of a configuration of a composite substrate according to a first embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view showing a general configuration of a composite substrate according to a second embodiment of the present invention.
  • FIG. 4 is a schematic cross-sectional view showing a general configuration of a composite substrate according to a third embodiment of the present invention.
  • FIG. 11 is a schematic cross-sectional view showing a general configuration of a composite substrate according to a fourth embodiment of the present invention.
  • FIG. 13 is a schematic cross-sectional view showing a general configuration of a composite substrate according to a fifth embodiment of the present invention.
  • 13A and 13B are diagrams showing an example of a composite substrate according to a fifth embodiment of the present invention in which an opening is provided in a supporting substrate.
  • 13A and 13B are diagrams showing an example of a composite substrate according to a fifth embodiment of the present invention in which an opening is provided in a supporting substrate.
  • 13A and 13B are diagrams showing an example of a composite substrate according to a fifth embodiment of the present invention, in which a hollow portion is provided in a supporting substrate.
  • 13A to 13C are diagrams showing an example in which a sacrificial layer is provided on a supporting substrate in a composite substrate according to a fifth embodiment of the present invention.
  • FIG. 13 is a schematic cross-sectional view showing a general configuration of a composite substrate according to a sixth embodiment of the present invention.
  • 5A to 5C are diagrams illustrating an example of a manufacturing process for a composite substrate according to a second embodiment of the present invention.
  • 1 is a cross-sectional TEM photograph (magnification: 50,000) of a composite substrate according to an embodiment of the present invention.
  • 1 is a cross-sectional TEM photograph (magnification: 400,000) of a composite substrate according to an embodiment of the present invention.
  • 1 is a cross-sectional TEM photograph (2,000,000 times magnification) of a composite substrate according to an embodiment of the present invention.
  • FIG. 1 is a schematic cross-sectional view showing an outline of a composite substrate according to a first embodiment of the present invention.
  • the composite substrate 100 has a first piezoelectric layer 10 and a second piezoelectric layer 20 arranged by being laminated on the first piezoelectric layer 10. It is preferable that the polarization directions of the first piezoelectric layer 10 and the second piezoelectric layer 20 are opposite to each other, thereby forming a bimorph structure.
  • the first piezoelectric layer 10 and the second piezoelectric layer 20 are directly bonded to each other, and an amorphous layer is formed at the bonding interface during bonding. Specific examples of the first piezoelectric layer 10 and the second piezoelectric layer 20 and the bonding method therefor will be described later.
  • FIG. 2 is a schematic cross-sectional view showing an outline of a composite substrate according to a second embodiment of the present invention.
  • Composite substrate 110 further includes an electrode layer 30 disposed between first piezoelectric layer 10 and second piezoelectric layer 20, in comparison with composite substrate 100 described in the first embodiment.
  • Electrode layer 30 is formed using a conductive material such as a metal.
  • the first piezoelectric layer 10 or the second piezoelectric layer 20 and the electrode layer 30 are directly bonded to each other, and an amorphous layer is formed at the bonding interface during bonding.
  • an amorphous layer is formed at the bonding interface during bonding. Specific examples of the electrode layer 30 and the bonding method thereof will be described later.
  • FIG. 3 is a schematic cross-sectional view showing an outline of a composite substrate according to a third embodiment of the present invention.
  • the composite substrate 120 has a bonding layer 40 instead of the electrode layer 30 disposed between the first piezoelectric layer 10 and the second piezoelectric layer 20.
  • the bonding layer 40 is formed using, for example, an amorphous body.
  • the first piezoelectric layer 10 or the second piezoelectric layer 20 and the bonding layer 40 are directly bonded to each other, and an amorphous layer is formed at the bonding interface during bonding. Specific examples of the bonding layer 40 and the bonding method thereof will be described later.
  • FIG. 4 is a schematic cross-sectional view showing an outline of a composite substrate according to a fourth embodiment of the present invention.
  • the composite substrate 130 further includes a support substrate 50 that supports the first piezoelectric layer 10 and the second piezoelectric layer 20.
  • the support substrate 50 is made of any material.
  • the first piezoelectric layer 10 and the second piezoelectric layer 20 are directly bonded to each other, and an amorphous layer is formed at the bonding interface during bonding.
  • the first piezoelectric layer 10 and the support substrate 50 are directly bonded to each other, and an amorphous layer is formed at the bonding interface during bonding. Specific examples of the support substrate 50 and the bonding method therefor will be described later.
  • FIG. 5 is a schematic cross-sectional view showing an outline of the composite substrate according to the fifth embodiment of the present invention.
  • the composite substrate 140 further includes an electrode layer 31 disposed between the support substrate 50 and the first piezoelectric layer 10, and an electrode layer 32 disposed between the first piezoelectric layer 10 and the second piezoelectric layer 20.
  • the electrode layers 31 and 32 are formed using a conductive material such as a metal, similar to the electrode layer 30 of the composite substrate 110 described in the second embodiment.
  • the support substrate 50 may have a structure as shown in FIGS. 6, 7, 8, and 9. FIGS.
  • FIG. 6 and 7 show examples of the composite substrate 140 according to the fifth embodiment of the present invention in which an opening is provided in the support substrate 50.
  • FIG. 8 shows an example of the composite substrate 140 according to the fifth embodiment of the present invention in which a hollow portion is provided in the support substrate 50.
  • FIG. 9 shows an example of the composite substrate 140 according to the fifth embodiment of the present invention in which a sacrificial layer for removal in a later process is provided in the support substrate 50.
  • the support substrate 50 or the first piezoelectric layer 10 and the electrode layer 31, and the first piezoelectric layer 10 or the second piezoelectric layer 20 and the electrode layer 32 are directly bonded to each other, and an amorphous layer is formed at the bonding interface during bonding.
  • an amorphous layer is formed at the bonding interface during bonding. Specific examples of the electrode layers 31 and 32 and the bonding method thereof will be described later.
  • FIG. 10 is a schematic cross-sectional view showing an outline of a composite substrate according to a sixth embodiment of the present invention.
  • the composite substrate 150 has piezoelectric layers 11 and 12 having a common polarization direction instead of the first piezoelectric layer 10 and the second piezoelectric layer 20, and further has an electrode layer 33 formed on the surface of the piezoelectric layer 12.
  • the electrode layer 33 is made of a conductive material such as a metal, similar to the electrode layer 30 of the composite substrate 110 described in the second embodiment.
  • the support substrate 50 or the piezoelectric layer 11 and the electrode layer 31, and the piezoelectric layer 11 or the piezoelectric layer 12 and the electrode layer 32 are directly bonded to each other, similar to the composite substrate 140 described in the fifth embodiment, and an amorphous layer is formed at the bonding interface during bonding.
  • the composite substrates 100 to 150 of the above-described embodiments are used, for example, as a piezoelectric actuator, which is a MEMS device.
  • the composite substrates 100 to 150 may further include any layer.
  • the type, function, number, combination, arrangement, etc. of such layers may be appropriately set according to the purpose.
  • the composite substrates 100 to 140 may further include an electrode layer 33 arranged on the second piezoelectric layer 20, similar to the composite substrate 150. This electrode layer 33 is provided with, for example, a wiring layer.
  • an electrode may be formed on the exposed surface of the first piezoelectric layer 10
  • an electrode may be formed on the exposed surface of the first piezoelectric layer 10 formed by removing the support substrate 50 by etching or the like.
  • the composite substrates 100-150 can be manufactured in any suitable shape.
  • the composite substrates 100-150 can be manufactured in the form of a so-called wafer.
  • the size of the composite substrates 100-150 can be appropriately set according to the purpose, for example, the diameter of the wafer (substrate) can be 50 mm to 150 mm.
  • the first piezoelectric layer 10 and the second piezoelectric layer 20 are composed of, for example, a non-oriented polycrystalline body.
  • the piezoelectric layer is composed of a sintered body.
  • grain boundaries are confirmed in the piezoelectric layer by TEM observation.
  • the piezoelectric layer by forming the piezoelectric layer from a non-oriented polycrystalline body, the options for materials constituting the piezoelectric layer are increased, and it is possible to respond to diversifying characteristics. Specifically, characteristics such as piezoelectric constant, dielectric constant, electromechanical coupling coefficient, and Curie temperature can be finely adjusted according to needs. Furthermore, the piezoelectric layer can be formed at low cost, which can contribute to improving the reliability of the composite substrates 100 to 150 obtained.
  • non-oriented means that the degree of c-axis orientation determined by the Lotgering method is 80% or less, preferably 60% or less, more preferably 40% or less, even more preferably 20% or less, and particularly preferably 10% or less.
  • the degree of c-axis orientation is the degree of orientation F (001) of the (001) plane calculated from the XRD profile obtained by measurement using an X-ray diffraction device using the following formula.
  • I and p are values obtained from the XRD profile of the piezoelectric film (piezoelectric substrate), and I 0 and p 0 are values obtained from the XRD profile of a sample obtained by powdering the piezoelectric film (piezoelectric substrate).
  • any suitable ferroelectric material may be used as the material for the piezoelectric layer.
  • a PZT (lead zirconate titanate) compound is used.
  • the PZT compound not only a binary PZT (PbZrO3-PbTiO3) of lead titanate and lead zirconate having a perovskite structure, but also a ternary PZT may be used.
  • the piezoelectric layer may contain a ternary PZT.
  • the composite substrates 100-150 obtained can be adapted to a variety of characteristics. Specifically, the characteristics such as the piezoelectric constant, dielectric constant, electromechanical coupling coefficient, and Curie temperature can be finely adjusted to meet the needs.
  • the atomic ratio of Zr to Ti (Zr/Ti) contained in the piezoelectric layer is preferably 0.7 or more and 2.0 or less, and more preferably 0.9 or more and 1.5 or less.
  • the above-mentioned ternary PZT is typically represented by ATiO3-PbZrO3-PbTiO3 or PbBO3-PbZrO3-PbTiO3, where A and B respectively represent elements other than Pb, Zr, and Ti.
  • element A contained in the third component of the ternary PZT include Li, Na, K, Bi, La, Ce, and Nd.
  • element B contained in the third component of the ternary PZT include Li, Cu, Mg, Ni, Zn, Mn, Co, Sn, Fe, Cd, Sb, Al, Yb, In, Sc, Y, Nb, Ta, Bi, W, Te, and Re. These may be used alone or in combination of two or more.
  • the ratio of the third component to the total of Zr, Ti, Pb and the third component (element A and/or element B) contained in the piezoelectric layer is preferably 0.05 or more and 0.25 or less, and more preferably 0.10 or more and 0.20 or less.
  • EDX energy dispersive X-ray spectroscopy
  • materials that make up the piezoelectric layer include PMN-PT (Pb(Mg1/3Nb2/3)O3-PbTiO3), barium titanate (BaTiO3), lead titanate (PbTiO3), lead metaniobate (PbNb2O6), bismuth titanate (Bi4Ti3O12), KNN ((K0.5Na0.5)NbO3), KNN-LN (((K0.5Na0.5)NbO3)-LiNbO3), BT-BNT-BKT ((Bi0.5Na0.5)TiO3-(Bi0.5K0.5)TiO3-BaTiO3), etc.
  • the piezoelectric layer may be a single crystal as long as it can be formed alone. In the case of a single crystal, it is produced by slicing a single crystal ingot. Specific examples of single crystals include LiTaO3, LiNbO3, and quartz.
  • the thickness of the piezoelectric layer is, for example, more than 0.2 ⁇ m, preferably 0.3 ⁇ m or more, more preferably 1 ⁇ m or more, and even more preferably 3 ⁇ m or more. In one embodiment, the thickness of the piezoelectric layer may be 5 ⁇ m or more, or may be 6 ⁇ m or more. With such a thickness, for example, an actuator with high displacement can be obtained with low voltage drive. For example, when forming a piezoelectric layer by film formation such as sputtering as in the conventional method, it is difficult to achieve such a thickness due to the film stress of the obtained piezoelectric layer, productivity, etc.
  • the piezoelectric layer is, for example, 200 ⁇ m or less, preferably 150 ⁇ m or less, more preferably 100 ⁇ m or less, even more preferably 50 ⁇ m or less, and particularly preferably 20 ⁇ m or less.
  • Such a thickness can suppress defects caused by differences in thermal expansion with the support substrate (e.g., cracks caused by heating), and can be used for heating processes (e.g., 100°C or higher) in the manufacture of piezoelectric devices. Specifically, it can be used for mask formation using photolithography or the like in the manufacture of MEMS devices.
  • the piezoelectric layer may be composed of a sintered body.
  • the sintered body may be formed by any suitable method. In one embodiment, it may be formed by pressure sintering raw material powders. As a specific example, it may be formed by pressure sintering raw material powders mixed in a predetermined compounding ratio, or raw material powders mixed in a predetermined compounding ratio that have been calcined and then pulverized to a predetermined particle size (e.g., 0.1 ⁇ m to 10 ⁇ m). Any suitable method may be used for pressure sintering. Specifically, the HIP method, hot pressing method, etc. may be used.
  • the piezoelectric layer can be obtained, for example, by grinding, polishing, and other processing of a sintered body (piezoelectric substrate) to the desired thickness.
  • a polarization process is performed at any appropriate time.
  • a pair of electrodes is provided on each of the opposing faces of a sintered body (piezoelectric substrate) formed into a plate shape, and a polarization process is performed using an electric field in a direction from one electrode to the other electrode, and then the piezoelectric layer is obtained by performing the above-mentioned grinding, polishing, and other processing.
  • the arithmetic mean roughness Ra of the piezoelectric layer after polishing is preferably 2 nm or less, more preferably 1 nm or less, and even more preferably 0.3 nm or less.
  • the support substrate 50 may be made of a single crystal or a polycrystalline material. It may also be made of a metal.
  • the material constituting the support substrate 50 is preferably selected from the group consisting of silicon, sialon, sapphire, cordierite, mullite, glass, quartz, crystal, alumina, SUS, iron-nickel alloy (42 alloy), and brass.
  • the silicon may be single crystal silicon, polycrystalline silicon, or high resistance silicon.
  • the support substrate 50 may be SOI (Silicon on Insulator).
  • the above-mentioned sialon is a ceramic obtained by sintering a mixture of silicon nitride and alumina, and has a composition represented by, for example, Si6-wAlwOwN8-w.
  • sialon has a composition in which alumina is mixed into silicon nitride, and w in the formula indicates the mixing ratio of alumina.
  • w is preferably 0.5 or more and 4.0 or less.
  • the sapphire is a single crystal having the composition Al2O3
  • the alumina is a polycrystalline body having the composition Al2O3.
  • the alumina is preferably translucent alumina.
  • the cordierite is a ceramic with a composition of 2MgO.2Al2O3.5SiO2
  • the mullite is a ceramic with a composition in the range of 3Al2O3.2SiO2 to 2Al2O3.SiO2.
  • a support substrate When used as a piezoelectric actuator, it is possible to use a support substrate with an opening or hollow portion for efficient vibration. Examples are shown in Figures 6, 7, and 8. It is also possible to use a support substrate with a sacrificial layer. An example is shown in Figure 9. By removing the sacrificial layer by etching after the composite substrate is formed, it is possible to reduce cracking defects during the fabrication of the composite substrate. Any appropriate configuration can be adopted for the sacrificial layer depending on the purpose. Examples of materials that constitute the sacrificial layer include amorphous silicon, silicon, molybdenum, silicon oxide, aluminum oxide, compounds of these materials, and mixtures of these materials. Examples of methods for forming the sacrificial layer include sputtering, plating, and vapor deposition. Examples of methods for etching the sacrificial layer include wet etching and dry etching.
  • the thickness of the support substrate 50 is, for example, 100 ⁇ m to 1000 ⁇ m.
  • bonding layer 40 examples include silicon, tantalum oxide, niobium oxide, aluminum oxide, titanium oxide, and hafnium oxide.
  • the thickness of the bonding layer 40 is, for example, 5 nm to 1 ⁇ m, and preferably 10 nm to 200 nm.
  • the bonding layer 40 is typically made of an amorphous material. Specifically, the bonding layer 40 can be an amorphous layer. By making the bonding layer 40 of an amorphous material, for example, polishing, which will be described later, becomes easier, and it becomes easier to obtain a suitable surface roughness for the bonding surface.
  • the bonding layer 40 can be formed by any suitable method. For example, it can be formed by physical vapor deposition such as sputtering, vacuum deposition, ion beam assisted deposition (IAD), chemical vapor deposition, or atomic layer deposition (ALD).
  • the bonding layer 40 can be formed at, for example, room temperature (25°C) to 300°C.
  • Electrode Layers examples of materials that can be used to form the electrode layers 30 to 33 include metals such as Pt, Au, Ti, Cr, Ni, Mo, Al, Ru, and SRO, as well as compounds and oxides of these materials. These can be used alone or in combination of two or more kinds.
  • the materials constituting the electrode layers 30 to 33 are substantially the same.
  • the electrode layers 30 to 33 have substantially the same composition.
  • the electrode layer 31 is made of a metal (e.g., Ti)
  • the electrode layer 32 is made of a metal (e.g., Ti).
  • Such a configuration can be adopted by forming the piezoelectric layer from a non-oriented polycrystalline material.
  • the adjacent layer (electrode) functions as a seed crystal layer for the piezoelectric layer and is made of a material having a predetermined physical property (e.g., lattice constant).
  • the piezoelectric layer from a non-oriented polycrystalline material
  • the options for the material constituting the adjacent layer (electrode) increase, and the material can be selected from the viewpoints of, for example, manufacturing efficiency and the characteristics of the resulting composite substrate (piezoelectric element).
  • each of the electrode layers 30 to 33 which can function as an adhesive layer with adjacent layers, is, for example, 1 nm or more and 100 nm or less, preferably 3 nm or more and 50 nm or less, and more preferably 5 nm or more and 20 nm or less.
  • the electrode layers 30 to 33 may be formed by any suitable method. For example, they may be formed by physical vapor deposition such as sputtering, vacuum deposition, or ion beam assisted deposition (IAD). In one embodiment, the electrode layers 30 to 33 may be formed by sputtering using the same target (e.g., a Ti target) under the same conditions. The electrode layers 30 to 33 may be formed at, for example, room temperature (25°C) to 300°C.
  • the composite substrates 100 to 150 can be obtained by, for example, bonding (directly bonding) piezoelectric layers made of sintered bodies to each other, or a piezoelectric layer and a support substrate 50 .
  • FIG. 11 is a diagram showing an example of a manufacturing process for a composite substrate 110 according to a second embodiment, as an example of a manufacturing process for the composite substrates 100 to 150.
  • FIG. 11(a) shows a film-forming process in the manufacturing process for the composite substrate 110.
  • an electrode layer 30 is formed by film formation on the surface of a piezoelectric substrate 70, which is a bulk sintered body, that has been subjected to polarization processing.
  • FIG. 11(b) shows the bonding process in the manufacturing process of the composite substrate 110.
  • the electrode layer 30 formed on the piezoelectric substrate 70 in the film formation process of FIG. 11(a) and the first piezoelectric layer 10, which has been polarized and also acts as a support substrate, are brought into contact with each other after their respective bonding surfaces have been activated by any appropriate activation process, and are then directly bonded by applying pressure at room temperature.
  • the positions of the piezoelectric substrate 70 and the first piezoelectric layer 10 are determined so that the polarization directions of the piezoelectric substrate 70 and the first piezoelectric layer 10 are opposite to each other.
  • an element e.g., argon constituting the gas used in the activation process is contained near the bonding interface between the electrode layer 30 and the first piezoelectric layer 10.
  • an amorphous region region containing a non-crystalline body, amorphous layer
  • the thickness of such an amorphous region is, for example, 2 nm to 30 nm.
  • the argon concentration in the amorphous region is, for example, 0.5 atm% to 30 atm%.
  • the distribution state of argon in the amorphous region is not particularly limited, but for example, in the amorphous region, the argon concentration increases toward the bonding interface side.
  • Figure 11(c) shows the polishing step in the manufacturing process of the composite substrate 110.
  • the piezoelectric substrate 70 that was bonded to the first piezoelectric layer 10 via the electrode layer 30 in the bonding step of Figure 11(b) is subjected to processing such as grinding and polishing until it has a desired thickness, thereby forming the second piezoelectric layer 20. In this way, the composite substrate 110 is manufactured.
  • the piezoelectric substrate 70 is subjected to processing such as grinding and polishing so that the thickness of the resulting second piezoelectric layer 20 exceeds 0.2 ⁇ m.
  • This configuration can suppress shedding of the crystals constituting the second piezoelectric layer 20 and peeling of the second piezoelectric layer 20, without weakening the bonding strength of the grain boundaries of the resulting second piezoelectric layer 20 or the bonding strength with the support substrate due to processing load.
  • FIG. 11 shows an example of the manufacturing process for the composite substrate 110 according to the second embodiment
  • the composite substrates described in the other embodiments can also be manufactured by the same manufacturing process.
  • the composite substrate 100 according to the first embodiment the first piezoelectric layer 10 and the second piezoelectric layer 20 are directly bonded to each other, so the film-forming process of FIG. 11(a) is omitted.
  • a bonding layer 40 is formed by film formation instead of the electrode layer 30, the bonding layer 40 and the first piezoelectric layer 10 are directly bonded to each other, and an amorphous layer is formed at the bonding interface.
  • the bonding process of FIG. 11(b) and the polishing process of FIG. 11(c) are performed using the support substrate 50 and the piezoelectric substrate 70, so that the first piezoelectric layer 10 is formed on the support substrate 50 with a desired thickness, and an amorphous layer is formed at the bonding interface between the support substrate 50 and the first piezoelectric layer 10. Then, the bonding process of FIG. 11(b) and the polishing process of FIG.
  • the second piezoelectric layer 20 is formed on the first piezoelectric layer 10 with a desired thickness, and an amorphous layer is formed at the bonding interface between the first piezoelectric layer 10 and the second piezoelectric layer 20.
  • the arrangements of the piezoelectric substrate 70 for forming the second piezoelectric layer 20 and the first piezoelectric layer 10 are determined so that their polarization directions are opposite to each other.
  • the support substrate 50 and the first piezoelectric layer 10, and the first piezoelectric layer and the second piezoelectric layer 20 are directly bonded together, so the film formation process in FIG. 11(a) is omitted.
  • a support substrate 50 and a piezoelectric substrate 70 are used, and the film formation process of FIG. 11(a), the bonding process of FIG. 11(b), and the polishing process of FIG. 11(c) are performed to form a first piezoelectric layer 10 or piezoelectric layer 11 of the desired thickness on the support substrate 50 with an electrode layer 31 sandwiched therebetween, and an amorphous layer is formed at the bonding interface between the electrode layer 31 and the first piezoelectric layer 10, or at the bonding interface between the electrode layer 31 and the first piezoelectric layer 11. Thereafter, the film-forming step of FIG. 11(a), the bonding step of FIG.
  • the polishing step of FIG. 11(c) are performed again to form the second piezoelectric layer 20 or piezoelectric layer 12 with a desired thickness on the first piezoelectric layer 10 or piezoelectric layer 11 with the electrode layer 32 sandwiched therebetween, and an amorphous layer is formed at the bonding interface between the electrode layer 32 and the second piezoelectric layer 20, or at the bonding interface between the electrode layer 32 and the second piezoelectric layer 12.
  • the arrangement of the piezoelectric substrate 70 for forming the second piezoelectric layer 20 and the polarization direction of the first piezoelectric layer 10 are determined so that they are opposite to each other.
  • the film-forming step of FIG. 11(a) is further performed to form the electrode layer 33.
  • the surface of each layer (specifically, the support substrate 50, the first piezoelectric layer 10, the second piezoelectric layer 20, the electrode layers 30-32, or the bonding layer 40) is preferably flat.
  • the arithmetic mean roughness Ra of the surface of each layer is, for example, 5 nm or less, preferably 2 nm or less, more preferably 1 nm or less, and even more preferably 0.3 nm or less.
  • Methods for flattening the surface of each layer include, for example, mirror polishing by chemical mechanical polishing (CMP), lap polishing, etc.
  • scrubbing is preferable because it is simple and efficient.
  • a specific example of scrubbing is a method in which a cleaning agent (e.g., Lion Corporation's Sun Wash series) is used, followed by cleaning with a scrubbing machine using a solvent (e.g., a mixed solution of acetone and isopropyl alcohol (IPA)).
  • a cleaning agent e.g., Lion Corporation's Sun Wash series
  • IPA isopropyl alcohol
  • the activation process is typically performed by irradiating a neutralizing beam.
  • a neutralizing beam is generated using an apparatus such as that described in JP 2014-086400 A, and the activation process is performed by irradiating this beam.
  • a saddle-field type fast atom beam source is used as the beam source, an inert gas such as argon or nitrogen is introduced into the chamber, and a high voltage is applied from a DC power source to the electrode. This causes a saddle-field type electric field to be generated between the electrode (positive electrode) and the housing (negative electrode), which causes electrons to move and generates a beam of atoms and ions from the inert gas.
  • the ion beam is neutralized by the grid, and a beam of neutral atoms is emitted from the fast atom beam source.
  • the voltage during activation process by beam irradiation is preferably 0.5 kV to 2.0 kV, and the current during activation process by beam irradiation is preferably 50 mA to 200 mA.
  • the contact and pressure application of the bonding surfaces is preferably carried out in a vacuum atmosphere.
  • the temperature at this time is typically room temperature. Specifically, a temperature between 20°C and 40°C is preferred, and a temperature between 25°C and 30°C is more preferred.
  • the pressure applied is preferably between 100N and 20,000N.
  • a composite substrate 110 is obtained by bonding a piezoelectric substrate 70 on which an electrode layer 30 is provided by film formation to a first piezoelectric layer 10, but the present invention is not limited to this form.
  • the electrode layer 30 may be provided on the first piezoelectric layer 10 side, and then the electrode layer 30 formed on the first piezoelectric layer 10 may be bonded to the piezoelectric substrate 70.
  • At least one of the first piezoelectric layer 10 and the second piezoelectric layer 20 is bonded to another layer, so that an amorphous layer may be formed at the bonding interface between the piezoelectric layer and the other layer.
  • an amorphous layer may be formed at the bonding interface between the first piezoelectric layer 10 and the second piezoelectric layer 20.
  • the electrode layers 30, 32 are disposed between the first piezoelectric layer 10 and the second piezoelectric layer 20, and an amorphous layer may be formed at the bonding interface between the first piezoelectric layer 10 or the second piezoelectric layer 20 and the electrode layers 30, 32.
  • a bonding layer 40 is disposed between the first piezoelectric layer 10 and the second piezoelectric layer 20, and an amorphous layer can be formed at the bonding interface between the first piezoelectric layer 10 or the second piezoelectric layer 20 and the bonding layer 40.
  • PbZrO3 powder, PbTiO3 powder, Nb2O5 powder and ZnO powder were mixed and stirred in a ball mill using water as a dispersant, and the resulting mixture was dried and calcined in air (at 900°C for 2 hours). After that, wet grinding was performed again in a ball mill for 20 hours, and a powder with a particle size of approximately 1 ⁇ m was obtained. This powder was then press molded to obtain a compact.
  • the obtained molded body was pre-fired in air at 1250°C for 2 hours. After firing, it was cooled in air to obtain a pre-fired body.
  • the obtained pre-fired body was embedded in a container filled with a mixed powder of PbO and ZrO2, the top of the container was covered, and the container was placed in an internally heated high-temperature high-pressure furnace and heated from room temperature to 1100°C over 4.5 hours, and subjected to hot isostatic pressing (HIP method). Specifically, when heating, the pressure was increased to 280 bar at 1000°C, and once the temperature exceeded 1000°C, the pressure was increased from 280 bar to 600 bar over 1 hour, and the pressure was held at 1100°C and 600 bar for 1 hour to perform hot isostatic pressing. In this way, a plate-shaped sintered body was obtained.
  • Electrodes were formed on the top and bottom surfaces of the obtained sintered body, and a specified voltage was applied to perform a polarization process.
  • the sintered body was then subjected to beveling, grinding, and lap polishing to obtain a wafer (piezoelectric substrate) with a first surface and a second surface facing each other, a diameter of 4 inches, and a thickness of 500 ⁇ m.
  • the first surface of the obtained piezoelectric substrate was finished by chemical mechanical polishing (CMP) to give a mirror finish so that the arithmetic mean roughness Ra was less than 2 nm.
  • CMP chemical mechanical polishing
  • the arithmetic mean roughness Ra was measured with an atomic force microscope (AFM) in a field of view of 10 ⁇ m ⁇ 10 ⁇ m.
  • a 10 nm thick Ti film, a 100 nm thick Pt film, a 10 nm thick Ti film, and a 150 nm thick silicon film were deposited in that order by sputtering.
  • the surface of the silicon film was then subjected to chemical mechanical polishing (CMP) to obtain an arithmetic average roughness Ra of 0.2 nm.
  • a silicon substrate (support substrate) with an orientation flat portion, a diameter of 4 inches, and a thickness of 500 ⁇ m was prepared.
  • the surface of this silicon substrate was subjected to chemical mechanical polishing (CMP), and the arithmetic mean roughness Ra was 0.2 nm.
  • both substrates were placed in a vacuum chamber and evacuated to the 10 ⁇ 6 Pa range, and then the surfaces of both substrates were irradiated with a fast atomic beam (accelerating voltage 1 kV, Ar flow rate 27 sccm) for 120 seconds. After irradiation, the beam-irradiated surfaces of both substrates were overlapped and pressed with 10,000 N for 2 minutes to bond both substrates, and a bonded body was obtained.
  • a fast atomic beam accelerating voltage 1 kV, Ar flow rate 27 sccm
  • the second surface of the piezoelectric substrate of the resulting bonded body was ground and polished to obtain a composite substrate having a piezoelectric layer with a thickness of 10 ⁇ m.
  • the above example confirmed the structure of a composite substrate in which a 10 ⁇ m-thick piezoelectric layer and a silicon substrate, which is a supporting substrate, are directly bonded with a metal film (Ti film, Pt film) acting as an electrode layer and a silicon film acting as a bonding layer sandwiched between them.
  • a metal film Ti film, Pt film
  • a silicon film acting as a bonding layer sandwiched between them.
  • an amorphous layer is formed by activation processing at the bonding interface between the supporting substrate and the bonding layer (part indicated by the arrow in Figure 12C). Therefore, it was confirmed that the composite substrates 100 to 150 described above can be produced by a similar process.
  • the composite substrates 100-150 have a first piezoelectric layer 10 and a second piezoelectric layer 20 that is laminated on the first piezoelectric layer 10, and an amorphous layer is formed at the bonding interface between at least one of the first piezoelectric layer 10 and the second piezoelectric layer 20 and another layer.
  • at least one of the first piezoelectric layer 10 and the second piezoelectric layer 20 is directly bonded to the other layer. In this way, it is possible to provide a composite substrate having a piezoelectric layer that can achieve both miniaturization and piezoelectric characteristics.
  • an amorphous layer is formed at the bonding interface between the first piezoelectric layer 10 and the second piezoelectric layer 20. That is, the first piezoelectric layer 10 and the second piezoelectric layer 20 are directly bonded to each other.
  • the composite substrates 110, 120, 140, and 150 have an electrode layer 30, 32 or a bonding layer 40 arranged between the first piezoelectric layer 10 (piezoelectric layer 11) and the second piezoelectric layer 20 (piezoelectric layer 12), and an amorphous layer is formed at the bonding interface between the first piezoelectric layer 10 (piezoelectric layer 11) or the second piezoelectric layer 20 (piezoelectric layer 12) and the electrode layer 30, 32 or the bonding layer 40. That is, the first piezoelectric layer 10 (piezoelectric layer 11) or the second piezoelectric layer 20 (piezoelectric layer 12) and the electrode layer 30, 32 or the bonding layer 40 are directly bonded to each other.
  • the composite substrates 130, 140, and 150 have a support substrate 50 that supports the first piezoelectric layer 10 (piezoelectric layer 11) and the second piezoelectric layer 20 (piezoelectric layer 12). In this way, the composite substrates 100 to 150 can be fabricated with any layer structure.
  • the support substrate 50 can be made of any of silicon, SOI, sialon, sapphire, cordierite, mullite, glass, quartz, crystal, alumina, SUS, iron-nickel alloy (42 alloy), and brass. In this way, the support substrate 50 can be made of any material depending on the application.
  • At least one of the first piezoelectric layer 10 and the second piezoelectric layer 20 preferably has a thickness of 50 ⁇ m or less. In this way, it is possible to achieve miniaturization when constructing a piezoelectric actuator using the composite substrates 100 to 150.
  • the first piezoelectric layer 10 and the second piezoelectric layer 20 are polarized in opposite directions. This allows a composite substrate with a bimorph structure to be formed.
  • the first piezoelectric layer 10 and the second piezoelectric layer 20 can each be made of any of PZT, PMN-PT, barium titanate, lead titanate, lead metaniobate, bismuth titanate, KNN, KNN-LN, BT-BNT-BKT, LiTaO3, LiNbO3, and quartz.
  • the first piezoelectric layer 10 and the second piezoelectric layer 20 can each be made of a polycrystalline material. In this way, the first piezoelectric layer 10 and the second piezoelectric layer 20 can be made of any material depending on the application.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

第1の圧電層と、前記第1の圧電層に対して積層して配置される第2の圧電層と、前記第1の圧電層および前記第2の圧電層を支持する支持基板と、を有し、前記第1の圧電層および前記第2の圧電層の少なくとも一方と他の層との接合界面にアモルファス層が形成されており、前記第2の圧電層、前記第1の圧電層および前記支持基板が、この順番で積層されている、複合基板。

Description

複合基板
 本発明は、複合基板に関する。
 従来、電気-機械変換膜を振動させる圧電アクチュエータは、インクジェット記録装置の液滴吐出ヘッドなどに実用化されている。さらに近年では、他の用途(例えば、ヘッドアップディスプレイ用のMEMSミラーデバイス)への応用も期待されている。
 従来の圧電アクチュエータの製造方法としては、シリコン基板に金属層を介して圧電素子を接着した複合基板を作製し、この複合基板を用いて圧電アクチュエータを構成する技術が知られている(特許文献1)。また、シリコン基板上にPZTなどの圧電層をスパッタリング法などによって成膜した複合基板を作製し、この複合基板を用いて圧電アクチュエータを構成する技術も知られている(特許文献2)。
日本国特開2007-271788号公報 日本国特開2014-225596号公報
 特許文献1に開示される方法を用いて作製される複合基板では、シリコン基板に圧電素子を接着可能とするために、圧電素子をあまり薄く形成できない。そのため、圧電アクチュエータの小型化が困難であるという課題がある。一方、特許文献2に開示される方法を用いて作製される複合基板では、成膜によって圧電層を薄く形成できるため、圧電アクチュエータの小型化には有利である。しかしながら、成膜は高温環境下で行われるため、成膜後の温度変化によって複合基板に反り等の変形が生じやすい。そのため、圧電層を厚膜化するのが困難であるという課題がある。
 例えばMEMSミラーデバイスの圧電アクチュエータのように、圧電層に対して要求される動作量が比較的大きい場合には、小型化と圧電特性を両立させる必要がある。しかしながら、特許文献1、2の方法では、これを実現するのが難しい。
 本発明は、上記に鑑みてなされたものであり、その主な目的は、小型化と圧電特性を両立可能な圧電層を有する複合基板を提供することにある。
 本発明の第1の態様による複合基板は、第1の圧電層と、前記第1の圧電層に対して積層して配置される第2の圧電層と、を有し、前記第1の圧電層および前記第2の圧電層の少なくとも一方と他の層との接合界面にアモルファス層が形成されている。
 本発明の第2の態様による複合基板は、第1の圧電層と、前記第1の圧電層に対して積層して配置される第2の圧電層と、を有し、前記第1の圧電層および前記第2の圧電層の少なくとも一方は他の層と直接接合されている。
 本発明によれば、小型化と圧電特性を両立可能な圧電層を有する複合基板を提供することができる。
本発明の第一実施形態に係る複合基板の概略の構成を示す模式的な断面図である。 本発明の第二実施形態に係る複合基板の概略の構成を示す模式的な断面図である。 本発明の第三実施形態に係る複合基板の概略の構成を示す模式的な断面図である。 本発明の第四実施形態に係る複合基板の概略の構成を示す模式的な断面図である。 本発明の第五実施形態に係る複合基板の概略の構成を示す模式的な断面図である。 本発明の第五実施形態に係る複合基板において支持基板に開口部が設けられている場合の例を示す図である。 本発明の第五実施形態に係る複合基板において支持基板に開口部が設けられている場合の例を示す図である。 本発明の第五実施形態に係る複合基板において支持基板に中空部が設けられている場合の例を示す図である。 本発明の第五実施形態に係る複合基板において支持基板に犠牲層が設けられている場合の例を示す図である。 本発明の第六実施形態に係る複合基板の概略の構成を示す模式的な断面図である。 本発明の第二実施形態に係る複合基板の製造工程例を示す図である。 実施例の複合基板の断面TEM観察写真(5万倍)である。 実施例の複合基板の断面TEM観察写真(40万倍)である。 実施例の複合基板の断面TEM観察写真(200万倍)である。
 以下、本発明の実施形態について図面を参照しつつ説明するが、本発明はこれらの実施形態には限定されない。また、図面は説明をより明確にするため、実施の形態に比べ、各部の幅、厚み、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
A.複合基板
(A-1)第一実施形態
 図1は、本発明の第一実施形態に係る複合基板の概略の構成を示す模式的な断面図である。複合基板100は、第1の圧電層10と、第1の圧電層10に対して積層して配置される第2の圧電層20と、を有する。第1の圧電層10と第2の圧電層20とは分極の向きが互いに反対方向であることが好ましく、これによってバイモルフ構造が形成されている。
 複合基板100において、第1の圧電層10と第2の圧電層20とは互いに直接接合されており、その接合界面には接合時に生じたアモルファス層が形成されている。なお、第1の圧電層10および第2の圧電層20の具体例とこれらの接合方法については、後述する。
(A-2)第二実施形態
 図2は、本発明の第二実施形態に係る複合基板の概略の構成を示す模式的な断面図である。複合基板110は、第一実施形態で説明した複合基板100と比べて、第1の圧電層10と第2の圧電層20の間に配置される電極層30をさらに有する。電極層30は、例えば金属等の導電性を有する材料を用いて構成される。
 複合基板110において、第1の圧電層10または第2の圧電層20と電極層30とは互いに直接接合されており、その接合界面には接合時に生じたアモルファス層が形成されている。なお、電極層30の具体例とその接合方法については後述する。
(A-3)第三実施形態
 図3は、本発明の第三実施形態に係る複合基板の概略の構成を示す模式的な断面図である。複合基板120は、第二実施形態で説明した複合基板110と比べて、第1の圧電層10と第2の圧電層20の間に配置される電極層30の代わりに、接合層40を有する。接合層40は、例えば非晶質体を用いて構成される。
 複合基板120において、第1の圧電層10または第2の圧電層20と接合層40とは互いに直接接合されており、その接合界面には接合時に生じたアモルファス層が形成されている。なお、接合層40の具体例とその接合方法については後述する。
(A-4)第四実施形態
 図4は、本発明の第四実施形態に係る複合基板の概略の構成を示す模式的な断面図である。複合基板130は、第一実施形態で説明した複合基板100と比べて、第1の圧電層10および第2の圧電層20を支持する支持基板50をさらに有する。支持基板50は、任意の材料を用いて構成される。
 複合基板130において、第1の圧電層10と第2の圧電層20とは互いに直接接合されており、その接合界面には接合時に生じたアモルファス層が形成されている。同様に、第1の圧電層10と支持基板50とは互いに直接接合されており、その接合界面には接合時に生じたアモルファス層が形成されている。なお、支持基板50の具体例とその接合方法については後述する。
(A-5)第五実施形態
 図5は、本発明の第五実施形態に係る複合基板の概略の構成を示す模式的な断面図である。複合基板140は、第四実施形態で説明した複合基板130と比べて、支持基板50と第1の圧電層10の間に配置される電極層31、および、第1の圧電層10と第2の圧電層20の間に配置される電極層32をさらに有する。電極層31,32は、第二実施形態で説明した複合基板110の電極層30と同様に、例えば金属等の導電性を有する材料を用いて構成される。なお、複合基板140において、支持基板50は図6、7、8、9のような構造であっても良い。図6、7は、本発明の第五実施形態に係る複合基板140において、支持基板50に開口部が設けられている場合の例をそれぞれ示している。図8は、本発明の第五実施形態に係る複合基板140において、支持基板50に中空部が設けられてる場合の例を示している。図9は、本発明の第五実施形態に係る複合基板140において、支持基板50に後工程で除去するための犠牲層が設けられている場合の例を示している。
 複合基板140において、支持基板50または第1の圧電層10と電極層31、および、第1の圧電層10または第2の圧電層20と電極層32とは、それぞれが互いに直接接合されており、その接合界面には接合時に生じたアモルファス層が形成されている。なお、電極層31,32の具体例とその接合方法については後述する。
(A-6)第六実施形態
 図10は、本発明の第六実施形態に係る複合基板の概略の構成を示す模式的な断面図である。複合基板150は、第五実施形態で説明した複合基板140と比べて、第1の圧電層10と第2の圧電層20の代わりに共通の分極方向を有する圧電層11,12を有しており、また、圧電層12の表面上に形成される電極層33をさらに有する。電極層33は、第二実施形態で説明した複合基板110の電極層30と同様に、例えば金属等の導電性を有する材料を用いて構成される。
 複合基板150において、支持基板50または圧電層11と電極層31、および、圧電層11または圧電層12と電極層32とは、第五実施形態で説明した複合基板140と同様に、それぞれが互いに直接接合されており、その接合界面には接合時に生じたアモルファス層が形成されている。
 以上説明した各実施形態の複合基板100~150は、例えばMEMSデバイスである圧電アクチュエータとして利用される。なお図示しないが、複合基板100~150は、任意の層をさらに有していてもよい。このような層の種類・機能、数、組み合わせ、配置等は、目的に応じて適切に設定され得る。例えば、複合基板100~140において、複合基板150と同様に、第2の圧電層20上に配置される電極層33をさらに有していてもよい。この電極層33には、例えば配線層が設けられる。また、例えば複合基板100~120において、第1の圧電層10の露出面に電極を形成したり、複合基板130において、支持基板50をエッチング等により除去して形成される第1の圧電層10の露出面に電極を形成したりしてもよい。
 複合基板100~150は、任意の適切な形状で製造され得る。1つの実施形態においては、いわゆるウェハの形態で複合基板100~150が製造され得る。また、複合基板100~150のサイズは、例えばウェハ(基板)の直径が50mm~150mmなど、目的に応じて適切に設定され得る。
A-1.圧電層
 第1の圧電層10や第2の圧電層20(以下、単に「圧電層」と称する)は、例えば無配向の多結晶体で構成される。また代表的には、圧電層は焼結体で構成される。例えば、TEM観察により圧電層において粒界が確認される。このような構成を採用することにより、小型化と圧電特性を両立可能な圧電層を有する複合基板100~150を得ることができる。具体的には、圧電層を単独で形成し得るので、例えば、圧電層の形成時に他の部材との相互作用により内部応力が生じることがないため、反り等の変形を抑制することができる。また、圧電層を無配向の多結晶体で構成することにより、圧電層を構成する材料の選択肢が増えて、多様化する特性に対応することができる。具体的には、圧電定数、誘電率、電気機械結合係数、キュリー温度等の特性をニーズに合わせて細かく調整することができる。さらには、低コストで圧電層を形成することができ、得られる複合基板100~150の信頼性の向上に寄与し得る。
 ここで、無配向とは、Lotgering法により求められるc軸配向度が80%以下であることをいい、好ましくは60%以下、より好ましくは40%以下、さらに好ましくは20%以下、特に好ましくは10%以下である。c軸配向度は、X線回折装置を用いた測定により得られるXRDプロファイルから、下記式を用いて算出される(001)面の配向度F(00l)である。
 F(00l)=(p-p)/(1-p)×100
 p=ΣI(00l)/ΣI(hkl)
 p=ΣI(00l)/ΣI(hkl)
(I、Iは回折強度を示し、p、pはc軸回折面(00l)に由来する回折強度と全回折面(hkl)の回折強度の比から算出される。I、pは圧電膜(圧電基板)のXRDプロファイルから得られる値であり、I、pは圧電膜(圧電基板)を粉末化して得られる試料のXRDプロファイルから得られる値である。)
 圧電層を構成する材料としては、任意の適切な強誘電体が用いられる。好ましくは、PZT(チタン酸ジルコン酸鉛)系化合物が用いられる。PZT系化合物としては、ペロブスカイト型構造を有するチタン酸鉛とジルコン酸鉛との二成分系PZT(PbZrO3-PbTiO3)だけでなく、三成分系PZTを用いることができる。圧電層を無配向の多結晶体で構成することにより、圧電層は三成分系PZTを含むことができる。三成分系PZTを用いることにより、得られる複合基板100~150を多様化する特性に対応させることができる。具体的には、圧電定数、誘電率、電気機械結合係数、キュリー温度等の特性をニーズに合わせて細かく調整することができる。
 圧電層に含まれるZrとTiの原子比(Zr/Ti)は、好ましくは0.7以上2.0以下であり、より好ましくは0.9以上1.5以下である。
 上記三成分系PZTは、代表的には、ATiO3-PbZrO3-PbTiO3、または、PbBO3-PbZrO3-PbTiO3で表され、AおよびBはそれぞれ、Pb、ZrおよびTi以外の元素を示す。三成分系PZTの第三成分に含まれる元素Aとしては、例えば、Li、Na、K、Bi、La、Ce、Ndが挙げられる。三成分系PZTの第三成分に含まれる元素Bとしては、例えば、Li、Cu、Mg、Ni、Zn、Mn、Co、Sn、Fe、Cd、Sb、Al、Yb、In、Sc、Y、Nb、Ta、Bi、W、Te、Reが挙げられる。これらは、単独で、または、二種以上組み合わせて用いられ得る。
 圧電層に含まれるZr、Ti、Pbおよび第三成分(元素Aおよび/または元素B)の合計に対する第三成分の割合、具体的には、第三成分/(Zr+Ti+Pb+第三成分)の原子比は、好ましくは0.05以上0.25以下であり、より好ましくは0.10以上0.20以下である。
 上記原子比(割合)は、エネルギー分散型X線分光法(EDX)による組成分析により求めることができる。
 圧電層を構成する材料の他の具体例としては、PMN-PT(Pb(Mg1/3Nb2/3)O3-PbTiO3)、チタン酸バリウム(BaTiO3)、チタン酸鉛(PbTiO3)、メタニオブ酸鉛(PbNb2O6)、チタン酸ビスマス(Bi4Ti3O12)、KNN((K0.5Na0.5)NbO3)、KNN-LN(((K0.5Na0.5)NbO3)-LiNbO3)、BT-BNT-BKT((Bi0.5Na0.5)TiO3-(Bi0.5K0.5)TiO3-BaTiO3)等が挙げられる。
 圧電層は単独で形成できるものであれば良く、単結晶体でもよい。単結晶体の場合、単結晶のインゴットをスライスして作製される。単結晶体の具体例としては、LiTaO3、LiNbO3、水晶等が挙げられる。
 圧電層の厚みは、例えば0.2μmを超え、好ましくは0.3μm以上であり、より好ましくは1μm以上であり、さらに好ましくは3μm以上である。1つの実施形態においては、圧電層の厚みは5μm以上であってもよく、6μm以上であってもよい。このような厚みによれば、例えば、低電圧駆動で高変位のアクチュエータを得ることができる。例えば、従来のようにスパッタリング等の成膜により圧電層を形成する場合には、得られる圧電層の膜応力、生産性等の関係で、このような厚みを達成するのは困難である。これに対し、上記のように圧電層を無配向の多結晶体で構成することにより、このような厚みに設定することができる。また、圧電層を無配向の多結晶体で構成することにより、このような厚みにおいても、反り等の発生が抑制された複合基板100~150を得ることができる。一方、圧電層の厚みは、例えば200μm以下であり、好ましくは150μm以下であり、より好ましくは100μm以下であり、さらに好ましくは50μm以下であり、特に好ましくは20μm以下である。このような厚みによれば、支持基板との熱膨張差により生じる不具合(例えば、加熱による割れの発生)を抑制し得、例えば、圧電デバイス作製における加熱プロセス(例えば100℃以上)に対応し得る。具体的には、MEMSデバイス作製におけるフォトリソグラフィー等を用いたマスク形成に対応し得る。
 上述のとおり、圧電層は焼結体で構成され得る。焼結体は、任意の適切な方法により形成され得る。1つの実施形態においては、原料粉末を加圧焼結することにより形成することができる。具体例としては、所定の配合比に混合された原料粉末を、または、所定の配合比に混合された原料粉末を仮焼した後に所定の粒径(例えば、0.1μm~10μm)まで粉砕した粉末を、加圧焼結して形成することができる。加圧焼結としては、任意の適切な方法が採用され得る。具体的には、HIP法、ホットプレス法等が採用され得る。
 圧電層は、例えば、焼結体(圧電基板)を所望の厚みに研削、研磨等の加工を施すことにより得ることができる。圧電層の形成において、任意の適切なタイミングで分極処理が行われる。1つの実施形態においては、板状に形成された焼結体(圧電基板)の互いに対向する面それぞれに一対の電極を設け、一方の電極から他方の電極に向かう方向の電界によって分極処理を施した後、上記研削、研磨等の加工を施すことにより圧電層を得る。
 研磨後の圧電層の算術平均粗さRaは、好ましくは2nm以下であり、より好ましくは1nm以下であり、さらに好ましくは0.3nm以下である。
A-2.支持基板
 支持基板50としては、任意の適切な基板が用いられ得る。支持基板50は、単結晶体で構成されてもよく、多結晶体で構成されてもよい。また、金属で構成されてもよい。支持基板50を構成する材料としては、好ましくは、シリコン、サイアロン、サファイア、コージェライト、ムライト、ガラス、石英、水晶、アルミナ、SUS、鉄ニッケル合金(42アロイ)および黄銅からなる群から選択される。
 上記シリコンは、単結晶シリコンであってもよく、多結晶シリコンであってもよく、高抵抗シリコンであってもよい。また、支持基板50は、SOI(Silicon on Insulator)であってもよい。
 代表的には、上記サイアロンは、窒化ケイ素とアルミナとの混合物を焼結して得られるセラミックスであり、例えば、Si6-wAlwOwN8-wで示される組成を有する。具体的には、サイアロンは、窒化ケイ素中にアルミナが混合された組成を有しており、式中のwはアルミナの混合比率を示している。wは、好ましくは0.5以上4.0以下である。
 代表的には、上記サファイアはAl2O3の組成を有する単結晶体であり、上記アルミナはAl2O3の組成を有する多結晶体である。アルミナは、好ましくは透光性アルミナである。
 代表的には、上記コージェライトは、2MgO・2Al2O3・5SiO2の組成を有するセラミックスであり、上記ムライトは、3Al2O3・2SiO2~2Al2O3・SiO2の範囲の組成を有するセラミックスである。
 圧電アクチュエータとして使用する場合、効率よく振動させるために開口部や中空部を設けた支持基板を使用することも可能である。一例を図6、7、8に示す。また、犠牲層を設けた支持基板を使用することも可能である。一例を図9に示す。犠牲層を複合基板の形成後にエッチングにより除去することによって、複合基板の作製時のワレ不良を低減させることが可能である。犠牲層としては、目的に応じて任意の適切な構成が採用され得る。犠牲層を構成する材料としては、例えば、アモルファスシリコン、シリコン、モリブデン、酸化シリコン、酸化アルミニウム、これらの材料の化合物、これらの材料の混合物が挙げられる。また、犠牲層の成膜方法として、例えば、スパッタリング、めっき、蒸着が挙げられる。犠牲層のエッチング方法としては、ウエットエッチングやドライエッチングが挙げられる。
 支持基板50の厚みとしては、任意の適切な厚みが採用され得る。支持基板50の厚みは、例えば100μm~1000μmである。
A-3.接合層
 接合層40を構成する材料としては、例えば、シリコン、酸化タンタル、酸化ニオブ、酸化アルミニウム、酸化チタン、酸化ハフニウムが挙げられる。接合層40の厚みは、例えば5nm~1μmであり、好ましくは10nm~200nmである。
 接合層40は、代表的には、非晶質体で構成される。具体的には、接合層40は、アモルファス層であり得る。接合層40を非晶質体で構成することで、例えば、後述の研磨がし易くなり、接合面に好適な表面粗さが得られ易くなる。
 接合層40は、任意の適切な方法により成膜され得る。例えば、スパッタリング、真空蒸着、イオンビームアシスト蒸着(IAD)等の物理蒸着、化学蒸着、原子層堆積(ALD)法により成膜され得る。接合層40の成膜は、例えば、室温(25℃)~300℃で行うことができる。
A-4.電極層
 電極層30~33を構成する材料としては、例えば、Pt、Au、Ti、Cr、Ni、Mo、Al、Ru、SRO等の金属、またはこれらの材料の化合物、酸化物が用いられる。これらは、単独で、または、二種以上組み合わせて用いられ得る。
 1つの実施形態においては、電極層30~33を構成する材料は実質的に同じである。具体的には、電極層30~33は実質的に同じ組成を有する。例えば、複合基板140において、電極層31を金属(例えば、Ti)で構成し、電極層32を金属(例えば、Ti)で構成する。圧電層を無配向の多結晶体で構成することにより、このような構成を採用することができる。例えば、圧電層を成膜により形成する場合には、隣接する層(電極)は圧電層の種結晶層としての機能を有し、所定の物性(例えば、格子定数)を有する材料で構成される。これに対し、圧電層を無配向の多結晶体で構成することにより、隣接する層(電極)を構成する材料の選択肢は増えて、例えば、製造効率、得られる複合基板(圧電素子)の特性等の観点から、材料を選択することができる。
 隣接する層との密着層として機能し得る電極層30~33の厚みは、それぞれ、例えば1nm以上100nm以下であり、好ましくは3nm以上50nm以下であり、さらに好ましくは5nm以上20nm以下である。
 電極層30~33は、任意の適切な方法により成膜され得る。例えば、スパッタリング、真空蒸着、イオンビームアシスト蒸着(IAD)等の物理蒸着により成膜され得る。1つの実施形態においては、電極層30~33は、同じターゲット(例えば、Tiターゲット)を用いて、同じ条件にてスパッタリングすることにより成膜してもよい。電極層30~33の成膜は、例えば、室温(25℃)~300℃で行うことができる。
A-5.製造方法
 上記複合基板100~150は、例えば、焼結体で構成される圧電層同士を、または圧電層と支持基板50とを接合(直接接合)することにより、得ることができる。
 図11は、複合基板100~150の製造工程の一例として、第二実施形態に係る複合基板110の製造工程例を示す図である。図11(a)は、複合基板110の製造工程のうち成膜工程を示している。この成膜工程では、バルク焼結体である分極処理済みの圧電基板70の表面上に、成膜によって電極層30が形成される。
 図11(b)は、複合基板110の製造工程のうち接合工程を示している。この接合工程では、図11(a)の成膜工程で圧電基板70の上に形成された電極層30と、支持基板としても作用する分極処理済みの第1の圧電層10とを、それぞれの接合面を任意の適切な活性化処理により活性化した後に接触させ、常温下で加圧することにより直接接合する。このとき、圧電基板70の分極の向きと、第1の圧電層10の分極の向きとが互いに反対方向となるように、圧電基板70と第1の圧電層10の配置がそれぞれ決定される。
 1つの実施形態においては、電極層30と第1の圧電層10との接合界面の付近には、活性化処理に用いられるガスを構成する元素(例えば、アルゴン)が含まれる。具体的には、接合界面を介して互いに対向する電極層30と第1の圧電層10の少なくとも一方の端部は、活性化処理に用いられるガスを構成する元素を含むアモルファス領域(非晶質体を含む領域、アモルファス層)とされる。このようなアモルファス領域の厚みは、例えば2nm~30nmである。アモルファス領域のアルゴン濃度は、例えば0.5atm%~30atm%である。アモルファス領域におけるアルゴンの分布状態は特に限定されないが、例えば、アモルファス領域において、接合界面側に向かうにつれてアルゴン濃度は高くなる。
 図11(c)は、複合基板110の製造工程のうち研磨工程を示している。この研磨工程では、図11(b)の接合工程で電極層30を介して第1の圧電層10と接合された圧電基板70に対して、所望の厚みとなるまで研削、研磨等の加工を施すことにより、第2の圧電層20を形成する。これにより、複合基板110が製造される。
 1つの実施形態においては、得られる第2の圧電層20の厚みが0.2μmを超えるように、圧電基板70に対して研削、研磨等の加工が施される。このような形態によれば、加工負荷により、得られる第2の圧電層20の粒界の結合力や支持基板との結合力を弱めることなく、第2の圧電層20を構成する結晶の脱粒や、第2の圧電層20の剥がれの発生を抑制し得る。
 なお、図11では第二実施形態に係る複合基板110の製造工程例を示したが、他の実施形態で説明した複合基板についても、同様の製造工程により作製できる。ただし、第一実施形態に係る複合基板100では、第1の圧電層10と第2の圧電層20を直接接合するため、図11(a)の成膜工程が省略される。また、第三実施形態に係る複合基板120では、図11(a)の成膜工程において、電極層30の代わりに接合層40が成膜によって形成され、接合層40と第1の圧電層10とが直接接合され、その接合界面にアモルファス層が形成される。
 さらに、第四実施形態に係る複合基板130では、支持基板50と圧電基板70を用いて、図11(b)の接合工程および図11(c)の研磨工程を行うことにより、支持基板50の上に所望の厚みで第1の圧電層10が形成され、支持基板50と第1の圧電層10との接合界面にアモルファス層が形成される。その後、再度図11(b)の接合工程および図11(c)の研磨工程を行うことにより、第1の圧電層10の上に所望の厚みで第2の圧電層20が形成され、第1の圧電層10と第2の圧電層20との接合界面にアモルファス層が形成される。このとき前述のように、第2の圧電層20を形成するための圧電基板70の分極の向きと、第1の圧電層10の分極の向きとが互いに反対方向となるように、これらの配置がそれぞれ決定される。ただし、第四実施形態に係る複合基板130では、支持基板50と第1の圧電層10、および第1の圧電層と第2の圧電層20を直接接合するため、図11(a)の成膜工程が省略される。
 また、第五実施形態に係る複合基板140や、第六実施形態に係る複合基板150では、支持基板50と圧電基板70を用いて、図11(a)の成膜工程、図11(b)の接合工程および図11(c)の研磨工程を行うことにより、電極層31を間に挟んで、支持基板50の上に所望の厚みで第1の圧電層10または圧電層11が形成され、電極層31と第1の圧電層10との接合界面、又は、電極層31と第1の圧電層11との接合界面にアモルファス層が形成される。その後、再度図11(a)の成膜工程、図11(b)の接合工程および図11(c)の研磨工程を行うことにより、電極層32を間に挟んで、第1の圧電層10または圧電層11の上に所望の厚みで第2の圧電層20または圧電層12が形成され、電極層32と第2の圧電層20との接合界面、又は、電極層32と第2の圧電層12との接合界面にアモルファス層が形成される。このとき前述のように、複合基板140では、第2の圧電層20を形成するための圧電基板70の分極の向きと、第1の圧電層10の分極の向きとが互いに反対方向となるように、これらの配置がそれぞれ決定される。一方、複合基板150では、圧電層12が形成された後、さらに図11(a)の成膜工程を行うことにより、電極層33が形成される。
 複合基板100~150において、好ましくは、各層(具体的には、支持基板50、第1の圧電層10、第2の圧電層20、電極層30~32または接合層40)の表面は、平坦面とされている。具体的には、各層の表面の算術平均粗さRaは、例えば5nm以下であり、好ましくは2nm以下であり、より好ましくは1nm以下であり、さらに好ましくは0.3nm以下である。各層の表面を平坦化する方法としては、例えば、化学機械研磨加工(CMP)、ラップ(lap)研磨等による鏡面研磨が挙げられる。
 上記の成膜工程や接合工程に際し、例えば、研磨剤の残渣の除去のため、各層の表面を洗浄することが好ましい。洗浄方法としては、例えば、ウエット洗浄、ドライ洗浄、スクラブ洗浄が挙げられる。これらの中でも、簡便かつ効率的に洗浄し得ることから、スクラブ洗浄が好ましい。スクラブ洗浄の具体例としては、洗浄剤(例えば、ライオン社製、サンウオッシュシリーズ)を用いた後に、溶剤(例えば、アセトンとイソプロピルアルコール(IPA)との混合溶液)を用いてスクラブ洗浄機にて洗浄する方法が挙げられる。
 上記活性化処理は、代表的には、中性化ビームを照射することにより行う。好ましくは、特開2014-086400号公報に記載の装置のような装置を使用して中性化ビームを発生させ、このビームを照射することにより活性化処理を行う。具体的には、ビーム源として、サドルフィールド型の高速原子ビーム源を使用し、チャンバーにアルゴン、窒素等の不活性ガスを導入し、直流電源から電極へ高電圧を印加する。これにより、電極(正極)と筺体(負極)との間に生じるサドルフィールド型の電界により、電子が運動して、不活性ガスによる原子とイオンのビームが生成される。グリッドに達したビームのうち、イオンビームはグリッドで中和されるので、中性原子のビームが高速原子ビーム源から出射される。ビーム照射による活性化処理時の電圧は0.5kV~2.0kVとすることが好ましく、ビーム照射による活性化処理時の電流は50mA~200mAとすることが好ましい。
 上記接合面の接触および加圧は、真空雰囲気で行うことが好ましい。このときの温度は、代表的には、常温である。具体的には、20℃以上40℃以下が好ましく、より好ましくは25℃以上30℃以下である。加える圧力は、好ましくは100N~20000Nである。
 図11の例では、成膜によって電極層30が設けられた圧電基板70と第1の圧電層10とを接合して複合基板110を得ているが、このような形態に限定されない。例えば、電極層30を第1の圧電層10側に設けた後、第1の圧電層10上に形成された電極層30を圧電基板70と接合してもよい。他の実施形態についても同様である。
 上記接合工程では、第1の圧電層10および第2の圧電層20の少なくとも一方が他の層と接合されることにより、当該圧電層と他の層との接合界面にアモルファス層が形成され得る。具体的には、第一実施形態の複合基板100や、第4実施形態の複合基板130では、第1の圧電層10と第2の圧電層20との接合界面にアモルファス層が形成され得る。また、第二実施形態の複合基板110や、第5実施形態の複合基板140では、第1の圧電層10と第2の圧電層20の間に電極層30,32が配置されており、第1の圧電層10または第2の圧電層20と電極層30,32との接合界面にアモルファス層が形成され得る。同様に、第三実施形態の複合基板120では、第1の圧電層10と第2の圧電層20の間に接合層40が配置されており、第1の圧電層10または第2の圧電層20と接合層40との接合界面にアモルファス層が形成され得る。
 以下、本発明による複合基板の構造を検証するための実施例として、支持基板上に圧電層を直接接合した複合基板の例を具体的に説明する。なお、特に明記しない限り、下記の手順は室温にて行った。
 PbZrO3粉末、PbTiO3粉末、Nb2O5粉末およびZnO粉末を、分散材として水を用いてボール・ミルで撹拌混合し、得られた混合物を乾燥させて大気中で仮焼(900℃で2時間)した。その後、再びボール・ミルで20時間の湿式粉砕を行い、粒径約1μmの粉末を得た。そして、この粉末をプレス成形して成形体を得た。
 得られた成形体に対し、大気中で1250℃、2時間の予備焼成を行った。焼成後、大気中にて冷却し、予備焼成体を得た。得られた予備焼成体をPbOとZrO2との混合粉末を充填した容器内に埋入して容器上部に蓋をしたものを、内熱式高温高圧炉内に置き、室温から1100℃まで4.5時間かけて昇温し、熱間静水圧プレス処理(HIP法)を施した。具体的には、昇温時、1000℃では280barまで加圧、1000℃を越えた時点から280barから600barまで1時間で昇圧し、1100℃、600barで1時間保持して熱間静水圧プレス処理を行った。こうして、板状の焼結体を得た。
 得られた焼結体の上面および下面に電極を形成し、所定の電圧を印加することで分極処理を施した。その後、焼結体にベベリング、研削およびラップ(lap)研磨加工を施し、互いに対向する第一面および第二面を有し、直径が4インチで厚みが500μmのウェハ(圧電基板)を得た。
 得られた圧電基板の第一面を、化学機械研磨加工(CMP)によって仕上げ加工し、算術平均粗さRaが2nm未満となるように鏡面化した。ここで、算術平均粗さRaは、原子間力顕微鏡(AFM)によって10μm×10μmの視野で測定した値である。
 鏡面化した圧電基板の第一面に、スパッタリングによって、厚み10nmのTi膜、厚み100nmのPt膜、厚み10nmのTi膜、および、厚み150nmのシリコン膜を、この順に成膜した。その後、シリコン膜の表面に化学機械研磨加工(CMP)を施し、算術平均粗さRa0.2nmとした。
 オリエンテーションフラット部を有し、直径が4インチで厚みが500μmのシリコン基板(支持基板)を用意した。このシリコン基板の表面は、化学機械研磨加工(CMP)が施されており、算術平均粗さRaは0.2nmである。
 次いで、圧電基板と支持基板とを直接接合した。具体的には、圧電基板の表面(シリコン膜側)および支持基板の表面を洗浄した後、両基板を真空チャンバーに投入して10-6Pa台まで真空引きした後、両基板の表面に高速原子ビーム(加速電圧1kV、Ar流量27sccm)を120秒間照射した。照射後、両基板のビーム照射面を重ね合わせ、10000Nで2分間加圧して両基板を接合し、接合体を得た。
 次いで、得られた接合体の圧電基板の第二面を研削および研磨して、厚み10μmの圧電層を有する複合基板を得た。
<TEM観察>
 上記で作製した複合基板の断面の透過電子顕微鏡(TEM)観察(5万倍、40万倍および200万倍)を行った。観察写真を図12A、図12Bおよび図12Cに示す。なお、断面TEM観察に際し、得られた複合基板から、FIB法にて観察用試料を作製した。
<EDX分析>
 上記複合基板の断面をEDX分析したところ、図12C中の矢印で示す層(活性化処理により形成されたアモルファス層)におけるアルゴン濃度は、3.0atm%であった。
 上記実施例により、厚み10μmの圧電層と支持基板であるシリコン基板とを、電極層として作用する金属膜(Ti膜、Pt膜)および接合層として作用するシリコン膜を間に挟んで直接接合した複合基板の構造を確認できた。この複合基板では、支持基板と接合層との接合界面(図12C中の矢印で示す部分)に、活性化処理によるアモルファス層が形成されている。したがって、同様の工程により前述の複合基板100~150を作製可能なことが確認できた。
 以上説明した本発明の実施形態によれば、以下のような作用効果を奏する。
(1)複合基板100~150は、第1の圧電層10と、第1の圧電層10に対して積層して配置される第2の圧電層20と、を有し、第1の圧電層10および第2の圧電層20の少なくとも一方と他の層との接合界面にアモルファス層が形成されている。すなわち、第1の圧電層10および第2の圧電層20の少なくとも一方は他の層と直接接合されている。このようにしたので、小型化と圧電特性を両立可能な圧電層を有する複合基板を提供することができる。
(2)複合基板100,130は、第1の圧電層10と第2の圧電層20との接合界面にアモルファス層が形成されている。すなわち、第1の圧電層10と第2の圧電層20は互いに直接接合されている。また、複合基板110,120,140,150は、第1の圧電層10(圧電層11)と第2の圧電層20(圧電層12)の間に配置される電極層30,32または接合層40を有し、第1の圧電層10(圧電層11)または第2の圧電層20(圧電層12)と電極層30,32または接合層40との接合界面にアモルファス層が形成されている。すなわち、第1の圧電層10(圧電層11)または第2の圧電層20(圧電層12)と電極層30,32または接合層40とは互いに直接接合されている。さらに、複合基板130,140,150は、第1の圧電層10(圧電層11)および第2の圧電層20(圧電層12)を支持する支持基板50を有する。このようにしたので、任意の層構造で複合基板100~150を作製することができる。
(3)支持基板50は、シリコン、SOI、サイアロン、サファイア、コージェライト、ムライト、ガラス、石英、水晶、アルミナ、SUS、鉄ニッケル合金(42アロイ)、黄銅のいずれかで構成され得る。このようにすれば、用途に応じて任意の材料で支持基板50を構成できる。
(4)第1の圧電層10および第2の圧電層20の少なくとも一方は、好ましくは厚みが50μm以下である。このようにすれば、複合基板100~150を用いて圧電アクチュエータを構成する際に、小型化を図ることができる。
(5)第1の圧電層10と第2の圧電層20とは、分極の向きが互いに反対方向である。このようにしたので、バイモルフ構造の複合基板を形成できる。
(6)第1の圧電層10および第2の圧電層20は、PZT、PMN-PT、チタン酸バリウム、チタン酸鉛、メタニオブ酸鉛、チタン酸ビスマス、KNN、KNN-LN、BT-BNT-BKT、LiTaO3、LiNbO3、水晶のいずれかでそれぞれ構成され得る。また、第1の圧電層10および第2の圧電層20は、多結晶体でそれぞれ構成され得る。このようにすれば、用途に応じて任意の材料で第1の圧電層10および第2の圧電層20を構成できる。
 なお、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、任意の構成要素を用いて実施可能である。
 上記の実施形態や変形例はあくまで一例であり、発明の特徴が損なわれない限り、本発明はこれらの内容に限定されるものではない。また、上記では種々の実施形態や変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
  10:第1の圧電層
  11,12:圧電層
  20:第2の圧電層
  30,31,32,33:電極層
  40:接合層
  50:支持基板
  70:圧電基板
 100,110,120,130,140,150:複合基板

Claims (12)

  1.  第1の圧電層と、
     前記第1の圧電層に対して積層して配置される第2の圧電層と、
     前記第1の圧電層および前記第2の圧電層を支持する支持基板と、を有し、
     前記第1の圧電層および前記第2の圧電層の少なくとも一方と他の層との接合界面にアモルファス層が形成されており、
     前記第2の圧電層、前記第1の圧電層および前記支持基板が、この順番で積層されている、複合基板。
  2.  第1の圧電層と、
     前記第1の圧電層に対して積層して配置される第2の圧電層と、を有し、
     前記第1の圧電層および前記第2の圧電層の少なくとも一方と他の層との接合界面にアモルファス層が形成されており、
     前記第1の圧電層と前記第2の圧電層とは、分極の向きが互いに反対方向である、複合基板。
  3.  請求項1または2に記載の複合基板において、
     前記第1の圧電層と前記第2の圧電層との接合界面に前記アモルファス層が形成されている、複合基板。
  4.  請求項1または2に記載の複合基板において、
     前記第1の圧電層と前記第2の圧電層の間に配置される電極層または接合層を有し、
     前記第1の圧電層または前記第2の圧電層と前記電極層または前記接合層との接合界面に前記アモルファス層が形成されている、複合基板。
  5.  請求項1に記載の複合基板において、
     前記支持基板は、シリコン、SOI、サイアロン、サファイア、コージェライト、ムライト、ガラス、石英、水晶、アルミナ、SUS、鉄ニッケル合金(42アロイ)、黄銅のいずれかで構成される、複合基板。
  6.  請求項1または2に記載の複合基板において、
     前記第1の圧電層および前記第2の圧電層の少なくとも一方は、厚みが50μm以下である、複合基板。
  7.  請求項1に記載の複合基板において、
     前記第1の圧電層と前記第2の圧電層とは、分極の向きが互いに反対方向である、複合基板。
  8.  請求項1または2に記載の複合基板において、
     前記第1の圧電層および前記第2の圧電層は、PZT、PMN-PT、チタン酸バリウム、チタン酸鉛、メタニオブ酸鉛、チタン酸ビスマス、KNN、KNN-LN、BT-BNT-BKT、LiTaO3、LiNbO3、水晶のいずれかでそれぞれ構成される、複合基板。
  9.  請求項1または2に記載の複合基板において、
     前記第1の圧電層および前記第2の圧電層は、多結晶体でそれぞれ構成される、複合基板。
  10.  第1の圧電層と、
     前記第1の圧電層に対して積層して配置される第2の圧電層と、を有し、
     前記第1の圧電層および前記第2の圧電層の少なくとも一方は他の層と直接接合されている、複合基板。
  11.  請求項10に記載の複合基板において、
     前記第1の圧電層と前記第2の圧電層は互いに直接接合されている、複合基板。
  12.  請求項10に記載の複合基板において、
     前記第1の圧電層と前記第2の圧電層の間に配置される電極層または接合層を有し、
     前記第1の圧電層または前記第2の圧電層と前記電極層または前記接合層とは互いに直接接合されている、複合基板。
PCT/JP2023/041547 2022-11-18 2023-11-17 複合基板 WO2024106543A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022185043 2022-11-18
JP2022-185043 2022-11-18

Publications (1)

Publication Number Publication Date
WO2024106543A1 true WO2024106543A1 (ja) 2024-05-23

Family

ID=91084683

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/041547 WO2024106543A1 (ja) 2022-11-18 2023-11-17 複合基板

Country Status (1)

Country Link
WO (1) WO2024106543A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738360A (ja) * 1993-07-19 1995-02-07 Matsushita Electric Ind Co Ltd 圧電複合基板の製造方法
JP2013080887A (ja) * 2011-10-04 2013-05-02 Fujifilm Corp 圧電体素子及びその製造方法、並びに液体吐出ヘッド
JP2020092322A (ja) * 2018-12-05 2020-06-11 太陽誘電株式会社 圧電膜およびその製造方法、圧電デバイス、共振器、フィルタ並びにマルチプレクサ
WO2022210182A1 (ja) * 2021-03-30 2022-10-06 日東電工株式会社 圧電体膜の製造方法、圧電素子の製造方法及び圧電デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738360A (ja) * 1993-07-19 1995-02-07 Matsushita Electric Ind Co Ltd 圧電複合基板の製造方法
JP2013080887A (ja) * 2011-10-04 2013-05-02 Fujifilm Corp 圧電体素子及びその製造方法、並びに液体吐出ヘッド
JP2020092322A (ja) * 2018-12-05 2020-06-11 太陽誘電株式会社 圧電膜およびその製造方法、圧電デバイス、共振器、フィルタ並びにマルチプレクサ
WO2022210182A1 (ja) * 2021-03-30 2022-10-06 日東電工株式会社 圧電体膜の製造方法、圧電素子の製造方法及び圧電デバイスの製造方法

Similar Documents

Publication Publication Date Title
CN111244263B (zh) 压电薄膜元件
US9825213B2 (en) Piezoelectric element, liquid discharge head, ultrasonic motor, and dust removing device
US8955947B2 (en) Piezoelectric material, piezoelectric element, liquid discharge head, ultrasonic motor, and dust removing device
US8269402B2 (en) BNT-BKT-BT piezoelectric composition, element and methods of manufacturing
JP6627647B2 (ja) 積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法
US20240251682A1 (en) Composite substrate and method for producing composite substrate
JP7425960B2 (ja) 圧電薄膜素子
CN112243568B (zh) 接合体及弹性波元件
US10700260B2 (en) Piezoelectric ceramic sputtering target, lead-free piezoelectric thin film and piezoelectric thin film element using the same
JP5572703B2 (ja) 圧電素子の製造方法
WO2024106543A1 (ja) 複合基板
JP2021086982A (ja) 圧電薄膜素子
US7622854B2 (en) Piezoelectric element and film formation method for crystalline ceramic
JP2011251866A (ja) 圧電/電歪セラミックス焼結体及び圧電/電歪素子
KR101006958B1 (ko) 유기물을 함유하는 센서용 압전 후막 및 이의 제조방법
TW202141820A (zh) 壓電振動基板及壓電振動元件
JP2007242788A (ja) 圧電薄膜素子
JP6798901B2 (ja) 板状基体および電子部品
KR102590568B1 (ko) 이종 접합 반도체 기판, 그의 제조방법 및 그를 이용한 전자소자
CN113451501B (zh) 压电薄膜、压电薄膜元件和压电转换器
JP2022137784A (ja) 圧電薄膜、圧電薄膜素子及び圧電トランスデューサ
US20240180041A1 (en) Heterojunction semiconductor substrate with excellent dielectric properties, method of manufacturing the same and electronic device using the same
US20240180043A1 (en) Heterojunction semiconductor flexible substrate, manufactring method thereof, and electronic device using the same
JP2007036206A (ja) 強誘電体膜構造体の製造方法
JP2023120668A (ja) 圧電薄膜及び圧電薄膜素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23891688

Country of ref document: EP

Kind code of ref document: A1