CN1176491A - 为实现静电放电保护而使用非电阻特性物质的半导体元件 - Google Patents

为实现静电放电保护而使用非电阻特性物质的半导体元件 Download PDF

Info

Publication number
CN1176491A
CN1176491A CN97116164A CN97116164A CN1176491A CN 1176491 A CN1176491 A CN 1176491A CN 97116164 A CN97116164 A CN 97116164A CN 97116164 A CN97116164 A CN 97116164A CN 1176491 A CN1176491 A CN 1176491A
Authority
CN
China
Prior art keywords
resistance characteristic
characteristic material
lead frame
semiconductor element
test piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97116164A
Other languages
English (en)
Other versions
CN1143385C (zh
Inventor
洪起元
金南镐
赵大卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1176491A publication Critical patent/CN1176491A/zh
Application granted granted Critical
Publication of CN1143385C publication Critical patent/CN1143385C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种保护芯片内部以防止ESD(静电放电)及浪涌脉冲损伤的与另外保护电路无关而在完成封装或制造芯片的过程中实现的半导体元件,其构成如下:引线框架各自的输出入插脚利用在特定电压具有导电体性质的非电阻特性物质连接,或者将供应电源线、接地电源线及连接输出入焊接点和芯片的内部电路的信号线之间各自连接于非电阻特性物质。

Description

为实现静电放电保护而 使用非电阻特性物质 的半导体元件
本发明涉及一种保护半导体芯片以防止ESD静电放电(Electro-StaticDischarge)、浪涌脉冲(Surge Pulse)及杂波造成的冲击、损伤及错误动作的半导体元件，特别涉及一种与另外保护电路(protecion circuit)无关而可保护半导体晶片以防止外部不正常电压的半导体元件。
图1为通常的公知ESD保护电路。
参照图1，通过输入焊接点10所输入的外部信号通过ESD保护电路20经过前置缓冲器(Prebuffer)30后，输入芯片的内部电路40。ESD保护电路20、前置缓冲器30及芯片的内部电路40由供应电源线50供应供应电压(Vdd)，由接地电源线60分别供应接地电压(GND)。
ESD保护电路20是以起二极管作用的PMOS(P通道金属氧化物半导体)晶体管21及NMOS(N通道金属氧化物半导体)晶体管22所构成。PMOS晶体管21的栅极、漏极及井连接于供应于供应电源线50，源极连接于连接输入焊接点10和前置缓冲器30之间的导线70的任一节点N1，在上述节点N1和供应电源线50之间起二极管作用。NMOS晶体管22的栅极、漏极及井连接在接地电源线60，源极连接于上述节点N1，在上述节点N1和接地电源线60之间起二极管作用。
ESD保护电路20在输入焊接点10所传输的输入信号中只使一0.7V-5.7V(动作电压为5V时)间的输入信号通过前置缓冲器30端，至于另外的电压电平，则利用PMOS及NMOS晶体管21、22的二极管作用，使其绕到供应电源线50或接地电源线60而通过，以完成ESD保护电路的功能。
结果，以往为保护ESD而在制造芯片的过程中使用ESD保护用晶体管，所以有以下问题：因半导体芯片细微化及高集成化加速而ESD电路占有面积比芯片的内部电路相对地增加。此外，因提高ESD内压特性的制造过程开发困难等而限制了ESD保护。
再者，为了解决将半导体芯片装在衬底上时经常成为问题的信号杂音问题，以往将齐纳二极管(zener diode)、二极管阵列滤波器(diode array filter)或继电器电路等追加地装在衬底上而解决信号杂音问题，但此产生追加的费用，高频杂音造成的半导体芯片错误动作仍然是问题。
本发明的目的在于提供一种在封装芯片的制造过程中实现ESD保护芯片的内部电路而带来半导体元件高集成化、高可靠度、高安定性及节省费用的半导体元件。
本发明的另外目的在于提供一种在制造芯片的过程中实现ESD保护，但与另外使用ESD保护用电路无关而解决制造过程上的困难的半导体元件。
为了解决上述目的，本发明在于封装为预定制造过程所完成的半导体芯片的引线框架，利用在特定电压具有导电性的非电阻特性物质连接上述引线框架各自的输出入插脚等。
本发明半导体元件的其他特征，是使用封装为预定制造过程所完成的半导体芯片的模制化合物(moulding compound)作为在特定电压具有导电性的非电阻特性物质，用上述非电阻特性物质连接所具有的输出入插脚等一端。
本发明半导体元件的另外特征，是在于具备电源线与连接输出入焊接点和芯片的内部电路的信号线的半导体元件，利用在特定电压具有导电性的非电阻特性物质连接上述电源线和上述信号线。
此外，本发明半导体元件的其他特征，是在于具备封装时要引线键合(wire bonding)的多数焊接点的半导体元件，利用在特定电压具有导电性的非电阻特性物质互相连接上述各个焊接点等。
图1为根据公知技术使用ESD保护电路的电路框图，
图2A及2B为显示完成封装的使用非电阻特性物质的本发明实施例的引线框架的平面图及截面图。
图3为如图2A及2B，在引线框架上半导体芯片封装完成状态的截面图。
图4为显示本发明其他实施例的截面图。
图5A及5B为显示为本发明而新制造的变阻器具体构造的平面图及截面图。
图6A为显示在制造芯片的过程中使用非电阻特性物质的本发明一例的电路框图。
图6B为显示在半导体衬底上实现如图6A的电路的实施例的平面图。
图7A及7B为显示在制造芯片的过程中使用非电阻特性物质的本发明其他实施例的平面图及截面图。
以下，参照附图，对本发明的实施形态加以说明。在各实施形态间共同的部分、部位用同一标号，对重复的说明省略。
通常碳化硅变阻器和氧化锌变阻器等之类的非电阻特性物质和二极管类似，是具有电流对电压曲线的非线性的物质，若是特定电压电平(变阻器时是隧道电压)以下：则变为可忽视程度的极微少泄漏电流流动的绝缘体而动作，若是其超过的电压电平，则当作具有极低电阻值的导电体而动作。具有这种非电阻特性的物质等，目前正广泛地用于各种系统、模组的保护元件及避雷器等。
本发明的一实施例因利用例如碳化硅及氧化锌变阻器之类的非电阻特性物质互相连接多个引线框架，而完全不受占有面积问题及制造过程问题限制，实现封装完成，ESD保护及防止杂音的目的。
图2A及2B为根据本发明一实施例的完成封装而使用非电阻特性物质以实现ESD保护及防止杂音的目的的引线框架的平面图及截面图，图3为封装后的芯片截面图，图面符号(a)显示模制区域(molding compound area)，(b)显示封装后露出外部的插脚区域，(c)显示封装后模制内部的插脚区域，(d)及(h)显示非电阻特性物质区域，(e)显示引线区域的小芯片上有芯片(chip on die)，(f)显示公知的引线框架截面区域，(g)显示使用电阻接触物质的电极区域，101显示输出入插脚，102显示封装前的半导体芯片(Die)，103显示键合线(wire)，105显示电极，106显示非电阻特性物质。
如图2A、2B及图3，根据本发明一实施例的引线框架在模制内部区域(a)，各自的输出入插脚101等一端全部为非电阻特性物质106所连接，并且使例如铂、金、银等之类的电阻接触物质的电阻介于使非电阻特性物质106和输出入插脚101接触的界面。
在图2A、2B和图3中，非电阻特性物质106呈四角形的嵌板图形，但此物质呈什么形状都可以。即，无论是磁芯形成圆形，呈什么样的形状，都可全部连接输出入插脚101的一端即可。
此外，由于不需要以往使用的连杆(tie-bar)，所以最好切断除去。
如上述结构的引线框架制造方法有各种方法，但例示其中的一种。
首先，制造具有下述特性的非电阻特性物质的试片(specimen)、隧道(Tunneling)电压具有为半导体元件的驱动电压的5V，最大箝位(Max，Clamping)电压3000V，反应时间(Response Time)1ns以下，此时，试片大小是在模制内部区域(a)可全部覆盖各自的输出入插脚101等一端的一部分程度的宽度(图2A的(d)和考虑以后的封装制作过程而使其具有最大1mm以下的厚度。
其次，在引线框架底面形成电极后，使试片粘在图2A的(d)区域上，以约200℃温度实施热处理过程。
使用如上说明所制造的本发明的引线框架进行以后的一般封装过程，就可制造前述如图3的新形态半导体芯片，并且该芯片如在以后的作用说明也显示，可实现ESD保护，所以也可以在制造芯片的过程中不制造另外的ESD保护用晶体管。
以下，研究具有如图3的本发明引线框架的半导体芯片。
通过输出入插脚101而超过动作电压的ESD或浪涌电压流入所封装的芯片内部时，非电阻特性物质106会起导体作用。因此，借助应力脉冲(StressPulse)在通过键合线103而流入芯片内部以前，通过电阻更低的非电阻特性物质106而绕到接地端的输出入插脚，可保护半导体芯片以防止ESD、浪涌或杂音。
另一方面，流入0-5V之间的正常输入信号时，非电阻特性物质106会起绝缘体作用，将全部的正常输入信号传到芯片内部。
由于这种动作，引起框架的各个插脚会起非电阻特性物质的电极作用，因此电极存在于非电阻特性物质的同一表面上。
图4为显示本发明其他实施例的截面图，如图所示，不是将各引线框架的一端直接连接(附着)于非电阻特性物质106，而是使用双引线键合方法连接引线框架和非电阻特性物质106的状态。
也就是，封装过程时，在为放置芯片102而使用的连杆107上形成非电阻特性物质106和电极105，将电极105和各引线框架101先利用第一引线103a键合后，再将上述电极105和芯片102的焊接区利用第二引线103b键合。这种本发明的其他实施例和前述一实施例不同，具有以下优点：不需要为使引线框架和非电阻特性物质互相粘接而进行的热处理过程、两个排列及为此排列的装置等。
图5A和5B为显示本发明新制造的变阻器详细构造的平面图及截面图，如图5A及5B，在和模制内部的引线框架引着或键合部位的非电阻特性物质106上形成表面电极105，为在此表面电极105之间形成互相的电流路径，而在非电阻特性物质106内部形成平板图形的内部电极105a。
如此制造具有另外内部电极105a的变阻器的理由如下。公知变阻器只在一方调制接通电压(隧道电压)，所以不适合不正常脉冲流入任意插脚的本发明。因此，为了在任何方向都可维持一定的接通电压，具备独立内部电极的本变阻器是必需的。
本变阻器的构成如下：根据表面电极和内部电极间的垂直方向空隙(gap)间的粒子数决定接通电压(因为垂直方向比水平方向的距离近)，进入附着于任一引线框架的表面电极的信号传到内部电极后，再离开和接地线连接的另外表面电极，即使选择任一输出入插脚作为信号线或接地线使用，也可维持一定的接通电压，所以可进行有效的ESD保护。
在本实施例说明了只形成一个内部电极，但内部电极如同具有一定的上下垂直间隔般地形成多数个，可使内压特性提高。
取代如以上将非电阻特性物质(变阻器)粘接于引线框架的方法，本发明的其他实施例是封装时将模制化合物(Molding Compound)本身代替非电阻特性物质。此外，也可以使用下述方法，用各种薄膜技术，在各引线框架间的空出空间填满非电阻特性物质等。
而且，在于各种系统及模组的制造，也可以制造成运作为ESD、浪涌保护的目的所必须使用的低电压变阻器的作用都可完成。
以上的说明为在完成封装上的实施例，以下要说明在制造芯片的过程中使用非电阻特性物质而实现本发明的实施例。
图6A及6B、图7A及7B显示在制造芯片的过程中使用非电阻特性物质而保护芯片的内部电路以防止ESD及浪涌脉冲的本发明的各种实施例等。
首先，图6A为显示在制造芯片的过程中使用非电阻特性物质的本发明一例的方框图，如图示，是使供应电源线50及接地电源线60分别使用非电阻特性物质400而连接于节点N1，该节点N1是连接输入焊接点10和前置缓冲器30之间的传导线70的任一节点。
如图6A的形态，形成非电阻特性物质400，即使不正常脉冲通过焊接点10而流入芯片内部，非电阻特性物质400变成导体，通过供应电源线50或接地电源线60而使脉冲绕到任意的低电压电平。因此，可保护芯片的内部电路以防止不正常脉冲。
如图6A，将非电阻特性物质400线形成于芯片上的过程，可使用溅镀或化学汽相沉积(CVD)之类的薄膜形成过程，并且这种过程技术在半导体领域是所属技术人员可容易实施的，所以其说明可省略。
图6B为显示半导体衬底上的构造的平面图和截面图，该半导体衬底显示实现如图6A的电路的一例，此构造如下所述：传导线(信号线)以第一金属配线构成，电源线以第二金属配线构成的情况，在图面上，41显示半导体衬底，42及44显示绝缘膜，43显示第一金属配线，45a显示为供应电源线用的第二金属配线，45b显示为接地电源线用的第二金属配线，46显示钝化膜层(passivation layer)，400显示非电阻特性物质膜。
如图示，若以非电阻特性物质为媒介而连接第一金属配线43和第二金属配线45a、45b，则可连接连结输入焊接点10和前置缓冲器30之间的传导线70，供应电源线50及接地电源线60。
其次，图7A为显示在制造芯片的过程中使用非电阻特性物质的本发明其他实施例的平面图，如图示，是使各个焊接点10以非电阻特性物质400为媒介而连接的方法。
图7B为显示实现如图7A的实施例的半导体衬底上的构造的截面图，在图面上，51显示金属配线，53显示钝化层，400显示非电阻特性物质。实现如图7B的构造的制造技术各式各样，其方法对半导体领域的技术人员是不言而喻的，所以此说明省略。
如以上，本发明不限于前述实施例和图面，在不脱离本发明技术思想的范围内当然可做各种调换和变更。
本发明在完成封装或制造芯片的过程中使用非电阻特性物质，彻底地切断ESD、浪涌之类的不正常脉冲流入半导体芯片内部，得到半导体芯片的ESD内压特性及可靠度的提高。同时也有除去杂音的效果。
而且，不需要目前使用的ESD保护用晶体管及提高这些晶体管特性的制造过程开发等，所以有半导体芯片高集成化、缩短开发期限的效果及因此而提高经济性的优点。
此外，在半导体芯片的设计阶段可以不考虑各种ESD相关事项，所以可设计自由的芯片，并且取得以下效果，可以不使用追加零件，该追加零件是为得到除去在衬底上流入半导体芯片的杂音的效果而且前所用的齐纳二极管、二极管阵列滤波器及延迟元件等。

Claims (28)

1.一种引线框架，用于封装为预定制作过程所完成的半导体芯片，其特征在于：利用在特定电压具有导电性质的非电阻特性物质连接所述引线框架各自的输出入插脚。
2.根据权利要求1的引线框架，其中，上述非电阻特性物质的封装的模制区域内连接所述输出入插脚一端。
3.根据权利要求2的引线框架，其中为了全部连接所述输出入插脚一端，粘接构成所述输出入插脚和以所述非电阻特性物质制造的试片。
4.根据权利要求3的引线框架，其中在所述输出入插脚和所述非电阻特性物质的试片的粘接界面具备电阻接触物质的表面电极。
5.根据权利要求4的引线框架，其中为了根据用所述表面电极的空隙决定所述非电阻特性物质的试片的接通电压，在所述非电阻特性物质试片内部还包含传导性的内部电极。
6.根据权利要求3至5中任一项的引线框架，其中所述非电阻特性物质的试片为硅变阻器。
7.根据权利要求3至5中任一项的引线框架，其中所述非电阻特性物质的试片为锌变阻器。
8.根据权利要求3至5中任一项的引线框架，其中所述非电阻特性物质的试片以欲封装的半导体芯片的驱动电压为隧道电压。
9.根据权利要求3至5中任一项的引线框架，其中所述非电阻特性物质的试片考虑封装过程而具有最大为1mm以下的厚度。
10.根据权利要求5的引线框架，其中所述表面电极及内部电极包含铂、金、银的任何一种。
11.根据权利要求2的引线框架，其中为了全部连接所述输出入插脚一端，在所述输出入插脚之间的空间填满所述非电阻特性物质。
12.根据权利要求3或11的引线框架，其中所述非电阻特性物质由输出入插脚输入不正常信号时，具有导电性质。
13.一种半导体元件，其中包含引线框架，封装为预定制作过程所完成的半导体芯片；及
非电阻特性物质试片，和所述引线框架各自的输出入插脚第一引线键合，和所述半导体芯片的焊接区第二引线键合。
14.根据如权利要求13的半导体元件，其中在和所述输出入插脚引线键合的部位，在所述非电阻特性物质试片表面还包含电阻接触物质的表面电极。
15.根据如权利要求13的半导体元件，其中为了根据和所述装面电极的空隙决定所述非电阻特性物质的试片的接通电压，在所述非电阻特性物质试片内部还包含传导性的内部电极。
16.根据如权利要求13至15中任一项的半导体元件，其中所述非电阻特性物质的试片为碳化硅变阻器。
17.根据如权利要求13至15中任一项的半导体元件，其中所述非电阻特性物质的试片为氧化锌变阻器。
18.根据如权利要求13至15中任一项的半导体元件，其中所述非电阻特性物质的试片以欲封装的半导体芯片的驱动电压为隧道电压。
19.根据如权利要求13至15中任一项的半导体元件，其中所述非电阻特性物质的试片考虑封装过程而具有最大为1mm以下的厚度。
20.根据如权利要求15的半导体元件，其中所述表面电极及内部电极包含铂、金、银的任何一种。
21.一种半导体元件，其特征在于，使用封装为预定制作过程所完成的半导体芯片的模制化合物作为在特定电压具有导电性质的非电阻特性物质，用所述非电阻特性物质连接所具备的输出入插脚一端。
22.根据如权利要求21的半导体元件，其中所述非电阻特性物质由输出入插脚输入不正常信号时，具有导电性质。
23.一种半导体元件，具备电源线与连接输出入焊接点和芯片的内部电路的信号线，其特征在于：
利用在特定电压具有导电性质的非电阻特性物质连接所述电源线和所述信号线。
24.根据权利要求23的半导体元件，其中所述信号线为第一金属配线，所述电源线为第二金属配线，通过所述非电阻特性物质使所述第一金属配线和所述第二金属配线接触，该所述非电阻特性物质是贯通形成于所述第一金属配线和所述第二金属配线之间的层间绝缘膜的预定部位。
25.根据权利要求23的半导体元件，其中所述非电阻特性物质由输出入焊接点输入不正常信号时，具有导电性质。
26.根据权利要求23的半导体元件，其中所述电源线为供应电源线或接地电源线。
27.一种半导体元件，具备封装时引线键合完成的多个焊接点，其特征在于：
利用在特定电压具有导电性质的非电阻特性物质互相连接所述各个焊接点。
28.根据权利要求27的半导体元件，其中所述非电阻特性物质由所述焊接点输入不正常信号时，具有导电性质。
CNB97116164XA 1996-08-09 1997-08-08 为实现静电放电保护而使用非电阻特性物质的半导体元件 Expired - Fee Related CN1143385C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR19960033247 1996-08-09
KR33247/1996 1996-08-09
KR33247/96 1996-08-09
KR1019970000499A KR100219080B1 (ko) 1996-08-09 1997-01-10 반도체 장치의 패키지용 리드프레임 및 반도체 장치
KR499/97 1997-01-10
KR499/1997 1997-01-10

Publications (2)

Publication Number Publication Date
CN1176491A true CN1176491A (zh) 1998-03-18
CN1143385C CN1143385C (zh) 2004-03-24

Family

ID=26632083

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB97116164XA Expired - Fee Related CN1143385C (zh) 1996-08-09 1997-08-08 为实现静电放电保护而使用非电阻特性物质的半导体元件

Country Status (4)

Country Link
US (1) US5889308A (zh)
JP (1) JP3149017B2 (zh)
KR (1) KR100219080B1 (zh)
CN (1) CN1143385C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715161A (zh) * 2012-10-05 2014-04-09 英飞凌科技股份有限公司 芯片装置，芯片封装和用于制作芯片装置的方法
CN110416203A (zh) * 2019-06-20 2019-11-05 北京聚睿众邦科技有限公司 一种集成电路芯片电阻及其制造工艺

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549114B2 (en) * 1998-08-20 2003-04-15 Littelfuse, Inc. Protection of electrical devices with voltage variable materials
US6211565B1 (en) * 1999-04-29 2001-04-03 Winbond Electronics Corporation Apparatus for preventing electrostatic discharge in an integrated circuit
US6388857B1 (en) * 1999-07-23 2002-05-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor circuit device with improved surge resistance
US6421221B1 (en) 2000-02-28 2002-07-16 Dell Products, L.P. Apparatus and method for redirecting electrostatic discharge currents via an alternate path to a reference voltage node
US7199477B1 (en) * 2000-09-29 2007-04-03 Altera Corporation Multi-tiered lead package for an integrated circuit
US6538304B1 (en) * 2000-11-16 2003-03-25 Texas Instruments Incorporated Corner bonding to lead frame
DE10102201C2 (de) * 2001-01-18 2003-05-08 Epcos Ag Elektrisches Schaltmodul, Schaltmodulanordnung und verwendung des Schaltmoduls und der Schaltmodulanordnung
US7034652B2 (en) 2001-07-10 2006-04-25 Littlefuse, Inc. Electrostatic discharge multifunction resistor
DE10297040T5 (de) 2001-07-10 2004-08-05 Littelfuse, Inc., Des Plaines Elektrostatische Entladungsgerät für Netzwerksysteme
US20050059371A1 (en) * 2001-09-28 2005-03-17 Christian Block Circuit arrangement, switching module comprising said circuit arrangement and use of switching module
US7492565B2 (en) * 2001-09-28 2009-02-17 Epcos Ag Bandpass filter electrostatic discharge protection device
US7132922B2 (en) * 2002-04-08 2006-11-07 Littelfuse, Inc. Direct application voltage variable material, components thereof and devices employing same
CN100350606C (zh) * 2002-04-08 2007-11-21 力特保险丝有限公司 使用压变材料的装置
US7183891B2 (en) * 2002-04-08 2007-02-27 Littelfuse, Inc. Direct application voltage variable material, devices employing same and methods of manufacturing such devices
DE10246098A1 (de) 2002-10-02 2004-04-22 Epcos Ag Schaltungsanordnung
ATE332022T1 (de) * 2003-09-23 2006-07-15 Asulab Sa Tragbares elektronisches gerät mit zumindest einer angepassten eingangs/ausgangsanschlussklemme zur kommunikation mit einer elektronischen einheit in diesem gerät
US7898821B2 (en) * 2003-12-10 2011-03-01 Nokia Corporation Apparatus and arrangement for shielding a light emitting diode against electrostatic discharge
FI117257B (fi) * 2003-12-15 2006-08-15 Nokia Corp Menetelmä ja järjestely komponentin suojaamiseksi sähköstaattisilta häiriöiltä
KR100582497B1 (ko) * 2004-02-24 2006-05-23 삼성전자주식회사 정전기 방전 보호 패턴을 포함하는 인쇄회로기판을 갖는 메모리 카드
US7279724B2 (en) 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
KR100719077B1 (ko) * 2005-12-13 2007-05-16 (주) 아모센스 반도체 패키지
US8030575B2 (en) * 2005-12-29 2011-10-04 Sensor Electronic Technology, Inc. Mounting structure providing electrical surge protection
TWI421996B (zh) * 2008-01-10 2014-01-01 Ind Tech Res Inst 靜電放電防護架構
KR100964370B1 (ko) * 2008-04-10 2010-06-25 조인셋 주식회사 순간 고전압 보호장치를 갖는 엘이디 칩 패키지
KR101852989B1 (ko) 2011-04-28 2018-04-30 삼성전자주식회사 반도체 패키지 장치
KR101323145B1 (ko) * 2011-10-27 2013-10-30 (주)아트로닉스 정전기 보호용 반도체 소자의 제조방법
TWI481008B (zh) * 2012-11-22 2015-04-11 Lextar Electronics Corp 發光裝置
US9331642B2 (en) * 2014-06-27 2016-05-03 Freescale Semiconductor, Inc. Monolithic transistor circuits with tapered feedback resistors, RF amplifier devices, and methods of manufacture thereof
KR101580281B1 (ko) 2015-01-24 2015-12-24 (주)태화기업이엔지 연속 주입이 가능한 블레이드형 그라우팅 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745505A (en) * 1971-10-21 1973-07-10 J Harnden Semiconductor device-metal oxide varistorheat sink assembly
JPS525995B2 (zh) * 1972-06-22 1977-02-18
FR2527039A1 (fr) * 1982-05-14 1983-11-18 Inf Milit Spatiale Aeronaut Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique
DE3231118C1 (de) * 1982-08-20 1983-11-03 Siemens AG, 1000 Berlin und 8000 München Kombinierte Schaltungsanordnung mit Varistor und Verfahren zu ihrer Herstellung
FR2651773B1 (fr) * 1989-09-08 1991-10-25 Europ Composants Electron Composition a base d'oxyde de zinc pour varistances de basse et moyenne tension.
US5089929A (en) * 1990-03-08 1992-02-18 The United States Of America As Represented By The Secretary Of The Air Force Retrofit integrated circuit terminal protection device
US5686697A (en) * 1995-01-06 1997-11-11 Metatech Corporation Electrical circuit suspension system
US5796570A (en) * 1996-09-19 1998-08-18 National Semiconductor Corporation Electrostatic discharge protection package
US5773876A (en) * 1996-11-06 1998-06-30 National Semiconductor Corporation Lead frame with electrostatic discharge protection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715161A (zh) * 2012-10-05 2014-04-09 英飞凌科技股份有限公司 芯片装置，芯片封装和用于制作芯片装置的方法
CN103715161B (zh) * 2012-10-05 2018-02-06 英飞凌科技股份有限公司 芯片装置，芯片封装和用于制作芯片装置的方法
CN110416203A (zh) * 2019-06-20 2019-11-05 北京聚睿众邦科技有限公司 一种集成电路芯片电阻及其制造工艺

Also Published As

Publication number Publication date
US5889308A (en) 1999-03-30
JP3149017B2 (ja) 2001-03-26
KR19980018000A (ko) 1998-06-05
CN1143385C (zh) 2004-03-24
KR100219080B1 (ko) 1999-09-01
JPH1079468A (ja) 1998-03-24

Similar Documents

Publication Publication Date Title
CN1143385C (zh) 为实现静电放电保护而使用非电阻特性物质的半导体元件
JP2690264B2 (ja) リードフレームキャパシタ及びそれを用いた容量結合型アイソレータ回路
US8310064B2 (en) Semiconductor devices including voltage switchable materials for over-voltage protection
US10504772B2 (en) Field emission devices and methods of making thereof
CN103843122B (zh) 半导体器件
CN100521161C (zh) 半导体器件的制造方法以及半导体器件
JPS6134967A (ja) Ｖｌｓｉ集積回路装置用の入力保護構成体
DE102016119485A1 (de) Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
TW201419649A (zh) 具改良的共模暫態抗擾性之數位隔離器
US20100148381A1 (en) Semiconductor device
US20190318996A1 (en) Molding Compound and Semiconductor Package with a Molding Compound
CN107546191B (zh) 具有单列直插引线模块的半导体功率器件及其制备方法
CN103426837A (zh) 半导体封装及形成半导体封装的方法
US9780061B2 (en) Molded chip package and method of manufacturing the same
JP3369391B2 (ja) 誘電体分離型半導体装置
CN104425413A (zh) 半导体装置及其制造和运行方法和制造半导体组件的方法
US20230298979A1 (en) Isolated temperature sensor device package
TW202322341A (zh) 具有增強底板的整合隔離電容器
US9666499B2 (en) Semiconductor device with encapsulant
CN108122898A (zh) 包括双向开关的半导体器件
JPH0461495B2 (zh)
DE10349477A1 (de) Halbleiterbauteile mit einem Gehäuse und mit einem Halbleiterchip, sowie Verfahren zur Herstellung desselben
CN103632989A (zh) 用于制造电子模块的方法和电子模块
JPH0629471A (ja) 半導体装置
CN1822363A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HYNIX SEMICONDUCTOR INC.

Free format text: FORMER NAME OR ADDRESS: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Hairyoksa Semiconductor Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Hyundai Electronics Industries Co., Ltd.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee