CN103632989A - 用于制造电子模块的方法和电子模块 - Google Patents

用于制造电子模块的方法和电子模块 Download PDF

Info

Publication number
CN103632989A
CN103632989A CN201310366084.6A CN201310366084A CN103632989A CN 103632989 A CN103632989 A CN 103632989A CN 201310366084 A CN201310366084 A CN 201310366084A CN 103632989 A CN103632989 A CN 103632989A
Authority
CN
China
Prior art keywords
interarea
semiconductor chip
layer
chip
electric contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310366084.6A
Other languages
English (en)
Other versions
CN103632989B (zh
Inventor
G.贝尔
I.埃舍尔-佩佩尔
E.菲尔古特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103632989A publication Critical patent/CN103632989A/zh
Application granted granted Critical
Publication of CN103632989B publication Critical patent/CN103632989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82104—Forming a build-up interconnect by additive methods, e.g. direct writing using screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及用于制造电子模块的方法和电子模块。多个半导体芯片中的每一个都包括第一主面和与所述第一主面相对的第二主面。所述第二主面包括至少一个电接触元件。该半导体芯片被放置在载体上。材料层被施加到相邻半导体芯片之间的中间空间中。该载体被移除，并且第一电气接触层被施加至半导体芯片的第一主面以使得所述电气接触层与所述电接触元件中的每一个电连接。

Description

用于制造电子模块的方法和电子模块
技术领域
本发明涉及用于制造电子模块的方法和电子模块。
背景技术
当制造电子模块（特别地，半导体芯片模块）时，半导体芯片的一个或两个主表面上的接触元件或接触焊盘必须被电连接到金属片或层。当半导体晶体管芯片（特别地，半导体功率晶体管芯片）必须被安装在电子模块中时，存在基本挑战，由于在许多情况下，多个芯片（比如例如晶体管开关）与彼此并联连接，这意味着并联开关必须包括关于输入电阻和击穿电压的非常相似且同质的特性。另一挑战由下述事实产生：比如硅之类的半导体材料例如具有比金属的热膨胀系数小得多的热膨胀系数，以使得在许多情况下，中间层必须被插入到半导体芯片和金属层之间，以避免半导体材料中的热感应张力，该热感应张力可能导致半导体芯片中的破裂并且可能最终导致半导体芯片的最后损坏。对于其他种类的半导体芯片，也可能发生上面的问题。
发明内容
根据本发明的一方面，提供了一种用于制造电子模块的方法，该方法包括：提供载体；提供多个半导体芯片，每一个半导体芯片都包括第一主面和与所述第一主面相对的第二主面，所述第一主面包括至少一个电接触元件；将所述多个半导体芯片放置在所述载体上；将材料层施加到相邻半导体芯片之间的中间空间中；移除所述载体；以及将第一电气接触层施加至所述半导体芯片的第一主面，以使得所述第一电气接触层与所述电接触元件中的每一个电连接。
根据本发明的另一方面，提供了一种用于制造电子模块的方法，该方法包括：提供载体；提供多个半导体芯片，每一个半导体芯片都包括第一主面和与所述第一主面相对的第二主面；将所述多个半导体芯片放置在所述载体上；将材料层施加到相邻半导体芯片之间的中间空间中；移除所述载体；以及将电气接触层施加至所述半导体芯片的第一主面或第二主面中的一个。
根据本发明的另一方面，提供了一种电子模块，包括：多个半导体芯片，每个半导体芯片都包括第一主面和与所述第一主面相对的第二主面，所述第一主面包括至少一个电接触元件；材料层，被设置在相邻半导体芯片之间的中间空间中；以及第一电气接触层，被设置在所述半导体芯片的第一主面上，以使得所述第一电气接触层与所述电接触元件中的每一个电连接。
根据本发明的另一方面，提供了一种电子模块，包括：多个半导体芯片，每一个半导体芯片都包括第一主面和与所述第一主面相对的第二主面；材料层，被设置在相邻半导体芯片之间的中间空间中；以及电气接触层，被设置在所述半导体芯片的第一主面或第二主面中的一个上。
根据本发明的另一方面，提供了一种用于制造电子模块的方法，该方法包括：提供多个半导体芯片，每个半导体芯片包括第一主面和与所述第一主面相对的第二主面，所述第一主面包括至少一个电接触元件；在相邻半导体芯片之间的中间空间中形成材料层；以及在所述半导体芯片的第一主面上形成第一电气接触层，以使得所述第一电气接触层与所述电接触元件中的每一个电接触。
根据本发明的另一方面，提供了一种用于制造电子模块的方法，该方法包括：提供多个半导体芯片，每一个半导体芯片都包括第一主面和与所述第一主面相对的第二主面；在相邻半导体芯片之间的中间空间中形成材料层；以及在所述半导体芯片的第一主面或第二主面中的一个上形成电气接触层。
附图说明
附图被包括以便提供对实施例的进一步理解并且被合并到本说明书中并构成其一部分。附图示意了实施例并且连同描述一起用于解释实施例的原理。其他实施例以及实施例的许多预期优点将会被容易地认识到，因为通过参考下面的详细描述，它们变得更容易理解。附图的元件不必相对于彼此按比例绘制。相似的附图标记指定对应的类似部分。
图1示出用于示意根据本公开的用于制造电子模块的方法的流程图；
图2A-D示出用于示意根据本公开的用于制造电子模块的方法的示意性横截面侧视图表示；
图3A-C示出如图2D中所示的电子模块的不同平面的示意性横截面下视图表示；
图4A-D示出用于示意根据本公开的用于制造电子模块的方法的示意性横截面侧视图表示；以及
图5A、B示出根据本公开的电子模块的顶视图表示（A）和横截面侧视图表示（B）。
具体实施方式
现在参考附图来描述方面和实施例，其中，遍及全文，相似附图标记通常用来指代相似元件。在下面的描述中，为了解释的目的，阐述了许多特定细节以便提供对实施例的一个或多个方面的透彻理解。然而，对本领域技术人员来说可以显而易见的是，可以在较少程度的特定细节下实行实施例的一个或多个方面。在其他实例中，以示意性形式来示出已知结构和元件，以便于描述实施例的一个或多个方面。应当理解的是，在不偏离本发明的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑上的改变。应当进一步注意的是，附图未按照比例绘制或者不必要按照比例绘制。
另外，尽管可以关于若干实施方式中的仅一个来公开实施例的特定特征或方面，但是这样的特征或方面可以与如可期望的其他实施方式的一个或多个其他特征或方面以及针对任何给定或特定应用的优点组合。此外，就在详细描述或权利要求中使用术语“包含”、“具有”、“带有”或这些术语的其他变形的范围来说，这样的术语意图以类似于术语“包括”的方式被包括。可以使用术语“耦合”和“连接”连同派生词。应当理解的是，这些术语可以被用来指示两个元件与彼此协作或交互，而不管它们是直接物理或电接触，还是不与彼此直接接触。此外，术语“示例性”仅仅意味着作为示例，而不是最佳或最优。因此，不应在限制的意义上采用下面的详细描述，并且本发明的范围由所附权利要求限定。
电子模块和用于制造电子模块的方法的实施例可以使用各种类型的半导体芯片。实施例可以使用包括比如垂直或平面MOS晶体管结构之类的MOS晶体管结构的半导体晶体管芯片。垂直晶体管结构可以包括例如IGBT（绝缘栅双极型晶体管）结构，或者一般包括下述晶体管结构：其中，至少一个电接触端子被布置在半导体芯片的第一主面上，并且至少一个其他电接触端子被布置在与半导体芯片的第一主面相对的该半导体芯片的第二主面上。实施例还可以使用包括比如例如J-FET晶体管结构之类的平面MOS晶体管结构的半导体晶体管芯片。实施例还可以使用包括门极可关断（GTO）晶闸管的半导体芯片。实施例还可以使用功率晶体管或高电压晶体管芯片，其中，术语高电压可以具有高于例如100V的电压的含义。
在若干实施例中，层或层堆叠被施加至彼此，或者材料被施加或沉积到层上。应当认识到，如“施加”或“沉积”之类的任何这样的术语意味着覆盖将层施加到彼此上的差不多所有种类和技术。特别地，这些术语意味着覆盖在其中作为整体一次施加层的技术（比如例如层压技术）以及在其中以顺序的方式沉积层的技术（比如例如溅射、电镀、模塑、CVD等等）。
参考图1，示出了用于示意根据本公开的用于制造电子模块的方法的流程图。图1的方法100包括：提供载体（10）；提供多个半导体芯片，每一个都包括第一主面和与该第一主面相对的第二主面，该第二主面包括至少一个电接触元件（20）；将该多个半导体芯片放置在该载体上（30）；将材料层施加到相邻半导体芯片之间的中间空间中（40）；移除该载体（50）；以及将第一电气接触层施加至半导体芯片的第一主面，以使得该第一电气接触层与电接触元件中的每一个电连接（60）。
上述方法的一个实质方面是：可以借助于芯片嵌入技术（特别地，扩展的晶片级技术）来执行对半导体芯片进行布置和电接触。可以在半导体晶片上预先制造半导体芯片，并且然后从半导体晶片切掉半导体芯片，以使得这些半导体芯片可以被提供作为分离的且可自由操控的芯片。然后可以将这些芯片放置在载体上。该芯片可以相对较小，即，包括具有处于1mm和5mm之间的范围内的长度的侧边缘。因此，该方法的一个基本构思是不使用一个大半导体芯片和将该大芯片的部分并联电连接，而是代之以使用多个小半导体芯片并且借助于芯片嵌入技术（特别地，扩展的晶片级封装技术）将它们并联电连接。因此，该方法的一个优点是可以以下面这样的方式来选择半导体芯片：在该多个半导体芯片内，将存在关于比如例如输入电阻RON和击穿电压之类的特性参数的高程度的同质性。因此，通过上述方法，可以获得生产收益的总体增加。此外，通过使用许多小半导体芯片而不是一个大芯片，可以减小芯片和金属接触部之间的总体热机械应力。
在电子模块内，半导体芯片可以是相同的。它们可以是功率晶体管芯片、场效应晶体管芯片、垂直晶体管芯片和绝缘栅双极型晶体管（IGBT）芯片、门极可关断晶闸管（GTO）芯片和平面晶体管芯片中的一个或多个。特别地，芯片可以包括第一和第二主面中的每一个上的接触元件。更具体地，芯片可以包括第一主面处的一个电接触元件和第二主面处的两个电接触元件。
芯片可以以矩阵的形式被放置在载体上，其中相同数目的芯片可以沿着该矩阵的行和列而被布置。
材料层可以是通常在半导体芯片封装技术中使用的任何种类的包装层。特别地，该材料层可以包括环氧材料（特别地，b级环氧材料）、丙烯酸盐材料、聚合物材料、聚酰亚胺材料和PBO材料中的一个或多个。
第一和第二电气接触层可以通过流电或电化学沉积或等离子体尘埃沉积而被沉积。可以使用铜或铜合金，作为第一和第二电气接触层的材料。
参考图2A-D，示出了用于示意根据本公开的用于制造电子模块的方法的示意性横截面侧视图表示。根据图2A，可以提供载体1，并且在该载体1的上表面上，可以以矩阵的形式将多个半导体芯片2布置为例如3×3矩阵。该半导体芯片2可以例如是比如IGBT芯片之类的垂直晶体管芯片。该半导体芯片中的每一个可以包括第二主面上的两个接触焊盘2A和2B以及与该第二主面相对的第一主面上的一个接触焊盘2C。分别地，接触焊盘2A和2B可以是IGBT的源极和栅极接触部，并且接触焊盘2C可以是IGBT的漏极接触部。可以借助于常用的拾取和放置技术将半导体芯片放置和粘附在载体1上。在将半导体芯片2放置在载体1上之后，可以按照下面这样的方式将材料层3施加到半导体芯片2上：该材料层3被填充到相邻半导体芯片2之间的中间空间中并且还覆盖半导体芯片2的上部第一主面。材料层3可以例如由环氧材料组成。
在下面的图2B-2D中，将示出第一电气接触层6和第二电气接触层5的施加。图2B示出在移除载体1以及施加包括部分层5A和5B的第二电气接触层5和重分布层4之后的中间产品。归因于材料层3的施加和后续硬化，产生半导体芯片面板，该半导体芯片面板单独从材料层3得到其硬度，以使得载体1可以被移除。此后，将重分布层4施加至半导体芯片面板的下表面并且因此还施加至半导体芯片2的第二下表面。重分布层4服务于将各个半导体芯片2的接触焊盘2A和2B与第二电气接触层5（即，与其部分层5A和5B中的一个）电连接的目的。重分布层4可以包括金属化层4A和绝缘层4B。金属化层4A可以包括布置在第一接触焊盘2A下面且与其连接的第一区域4A.1和布置在第二接触焊盘2B下面且与其连接的第二区域4A.2。绝缘层4B可以例如由聚酰亚胺层或者由环氧层或环氧箔制成并且被沉积在金属化层4A上。如将在图3A-C中以一些更多细节示出的那样，绝缘层4B可以包含将第二区域4A.2中的每一个与第二电气接触层5的部分层5B相连接的电迹线。第二电气接触层5可以通过流电沉积、或者可替换地通过等离子体尘埃沉积、或者可替换地通过印刷的烧结浆料（比如例如印刷的烧结银浆料）而被沉积到绝缘层4B上。
图2C示出在将材料层3的上部分向下移除到半导体芯片2的第一表面直到接触焊盘2C被暴露之后的半导体芯片面板。可以通过例如研磨来执行对材料层3的该上部分的移除。
图2D示出在将第一电气接触层6沉积到半导体芯片面板的上表面上之后的半导体芯片面板。第一电气接触层6也可以借助于流电沉积、或者可替换地通过等离子体尘埃沉积、或者可替换地通过印刷的烧结浆料（比如例如印刷的烧结银浆料）而被沉积。
参考图3A-C，示出了用于示意将接触焊盘2A和2B与第二电气接触层5的部分层5A和5B电连接的方式的如图2D中所指定的平面A-C的横截面表示。图3A示出接触焊盘2A和2B。图3B示出由第一区域4A.1和 4A.2构成的金属化层4A，其中，分别地，第一区域4A.1与半导体芯片2的第一接触焊盘2A连接，并且第二区域4A.2与半导体芯片2的第二接触焊盘2B连接。图3B还示出将金属化层4A的第二区域4A.2中的每一个与电直通连接4B.2相连接的多个电迹线4B.1，所述电直通连接4B.2与第二电气接触层5的部分层5B连接。图3C最终示出沿着由第一部分层5A和第二部分层5B构成的第二电气接触层5的平面的横截面。绝缘层4B进一步包含用于将金属化层4A的第一区域4A.1中的每一个与第二电气接触层5的第一部分层5A相连接的电直通连接。
还有可能的是，半导体芯片使得它们仅在它们的主表面之一上具有接触焊盘，并且电气接触层仅被施加至该特定主表面。该电气接触层可以像图2A-D的第一和第二接触层6和5中的一个那样被制造和结构化。如果在该半导体芯片的主表面上存在多于两个接触焊盘要被连接到电气接触层的部分层，则电气接触层还可以具有多于两个部分层。
参考图4A-D，示出了用于示意根据本公开的用于制造电子模块的方法的示意性横截面侧视图表示。在下文中，仅示意相对于图2A-D中所示的实施例的区别。关于其他部分，对图2A-D的上面的描述进行参考。图4A-D的实施例的一个实质方面是：使用可由垂直晶体管芯片组成的半导体芯片42，其中，然而，未在芯片42的第一上表面上制造接触焊盘。该半导体芯片42可以例如由IGBT芯片（诸如在图2A-D中使用的那些）组成。然而，该半导体芯片42仅在第二下表面（特别地，源极和栅极接触部）上具有接触焊盘42A和42B。在移除载体41并且研磨材料层43的上部分直到半导体芯片42的上表面之后，在半导体芯片42的第一上表面上制造接触焊盘42C（特别地，漏极接触部），并且此后将第一电气接触层46沉积到半导体芯片面板的上表面上并因此也沉积在半导体芯片42的接触焊盘42C上。还有可能的是，在制造接触焊盘42C之前，可以在半导体芯片42中的每一个上执行离子植入步骤，作为在半导体芯片42内制造垂直晶体管结构的最后步骤。重分布层44和第二电气接触层45分别对应于图2A-D的重分布层4和第二电气接触层5。
参考图5A、B，示出了根据本公开的电子模块的顶视图表示（A）和横截面侧视图表示（B）。图5的电子模块500包括：多个半导体芯片502，每一个都包括第一主面和与该第一主面相对的第二主面；被设置在相邻半导体芯片502之间的中间空间中的材料层503；被设置在半导体芯片502的第二主面上的第二电气接触层505；以及被设置在半导体芯片502的第一主面上的第一电气接触层506。
半导体芯片502可以是功率晶体管或高电压晶体管芯片中的一个或多个，其中，术语高电压可以具有高于例如100V的电压的含义。半导体芯片可以由场效应晶体管芯片、垂直晶体管芯片、绝缘栅双极型晶体管（IGBT）芯片、门极可关断（GTO）晶闸管芯片和平面晶体管芯片中的一个或多个组成。特别地，该半导体芯片502可以在功能和结构上相同并且特别地可以以相同的方式来制造。还有可能的是，如图5A中示出的矩阵的芯片中的至少一个与其他芯片不同并且可以实现不同的功能。这一个半导体芯片可以例如由可被采用以控制半导体芯片502的操作的逻辑芯片组成。
图5的电子模块500还可以包括重分布层504，重分布层504可以包含金属化层504A和绝缘层504B。金属化层504A可以包含第一区域504A.1和第二区域504A.2，其中，分别地，第一区域504A.1与接触焊盘502A连接，并且第二区域504A.2与接触焊盘502B连接。绝缘层504B可以包含将第二区域502B与第二电气接触层505的第二部分层505B相连接的电迹线。随同本文结合图2A-D对上面的解释进行参考。
分别地，半导体芯片502可以由IGBT芯片组成，并且芯片502的第一主面上的接触焊盘502C可以由漏极接触部组成，并且电接触焊盘52A可以由源极接触部组成，并且电接触焊盘52B可以由IGBT芯片的栅极接触部组成。图5A、B的电子模块500的一个重要方面是：所有漏极接触部502C可以被电连接到一个电气层506，所有源极接触部52A可以被电连接到一个电气层505A，并且所有栅极接触部52B可以被电连接到一个电气层505B。
图5A、B的电子模块500的另一个重要方面是：所有半导体芯片502可以从所有四个侧分别被嵌入在材料层503中，以使得半导体芯片502的所有四个侧面被材料层503覆盖。
随同本文应当注意的是，可以将电子模块500的另外的特定实施例与如上面结合图1-4中的一个所描述的特定特征和实施例一起形成。
尽管已经关于一个或多个实施方式示意和描述了本发明，但是在不偏离所附权利要求的精神和范围的情况下，可以对所示意的示例做出变更和/或修改。特别地，关于通过上述部件或结构（组件、器件、电路、系统等等）而执行的各种功能，除非以其他方式指示，用来描述这样的部件的术语（包括对“装置”的参考）意图对应于执行所描述的部件的指定功能的任何部件或结构（例如，其在功能上等效），即使与执行本发明的在本文中示意的示例性实施方式中的功能的所公开的结构在结构上不等效。

Claims (39)

1. 一种用于制造电子模块的方法，该方法包括：
提供载体；
提供多个半导体芯片，每一个半导体芯片都包括第一主面和与所述第一主面相对的第二主面，所述第一主面包括至少一个电接触元件；
将所述多个半导体芯片放置在所述载体上；
将材料层施加到相邻半导体芯片之间的中间空间中；
移除所述载体；以及
将第一电气接触层施加至所述半导体芯片的第一主面，以使得所述第一电气接触层与所述电接触元件中的每一个电连接。
2. 根据权利要求1所述的方法，其中提供多个半导体芯片包括提供多个下述各项中的一项或多项：功率晶体管芯片、场效应晶体管芯片、垂直晶体管芯片、绝缘栅双极型晶体管IGBT芯片、和门极可关断晶闸管芯片。
3. 根据权利要求1所述的方法，其中提供多个半导体芯片包括提供包括所述第二主面处的两个电接触元件和所述第一主面处的一个电接触元件的芯片。
4. 根据权利要求1所述的方法，其中：
放置所述多个半导体芯片包括将所述多个芯片以矩阵的形式放置在所述载体上。
5. 根据权利要求1所述的方法，其中所述材料层包括从由下述各项构成的组中选择的一个或多个材料：环氧材料、丙烯酸盐材料、聚合物材料、聚酰亚胺材料和PBO材料。
6. 根据权利要求1所述的方法，其中施加材料包括：
将所述材料层施加到相邻半导体芯片之间的中间空间中并且施加到所述半导体芯片的第一主面上；以及
从所述半导体芯片的第一主面上移除所述材料层。
7. 根据权利要求6所述的方法，其中从所述半导体芯片的第一主面上移除所述材料层包括碾磨、铣削、蚀刻和化学机械抛光CMP中的一个或多个。
8. 根据权利要求1所述的方法，其中所述半导体芯片中的每一个都包括所述第二主面处的第一电接触元件和第二电接触元件，所述方法还包括：
通过施加与第一电接触元件相连接的第一部分层和与第二电接触元件相连接的第二部分层来将第二电气接触层施加至所述第二主面。
9. 根据权利要求8所述的方法，还包括：
在所述半导体芯片的第二主面上施加重分布层，其中所述重分布层包括金属化层和绝缘层，所述金属化层包括第一金属化区域和第二金属化区域，所述第一金属化区域中的每一个与所述第一电接触元件中的一个连接，并且所述第二金属化区域中的每一个与所述第二电接触元件中的一个连接，并且所述第一金属化区域中的每一个与所述第一部分层连接，并且所述第二金属化区域中的每一个与所述第二部分层连接。
10. 根据权利要求8所述的方法，其中施加第一部分层和第二部分层包括流电沉积、等离子体尘埃沉积和印刷的烧结浆料的沉积中的一个或多个。
11. 根据权利要求8所述的方法，其中所述第一部分层和所述第二部分层包括铜或铜合金。
12. 根据权利要求1所述的方法，其中施加第一电气接触层包括在所述半导体芯片的第一主面上施加邻接的金属层或金属包含层。
13. 根据权利要求1所述的方法，其中施加第一电气接触层包括流电沉积、等离子体尘埃沉积和印刷的烧结浆料的沉积中的一个或多个。
14. 根据权利要求1所述的方法，其中所述第一电气接触层包括铜或铜合金。
15. 一种用于制造电子模块的方法，该方法包括：
提供载体；
提供多个半导体芯片，每一个半导体芯片都包括第一主面和与所述第一主面相对的第二主面；
将所述多个半导体芯片放置在所述载体上；
将材料层施加到相邻半导体芯片之间的中间空间中；
移除所述载体；以及
将电气接触层施加至所述半导体芯片的第一主面或第二主面中的一个。
16. 一种电子模块，包括：
多个半导体芯片，每个半导体芯片都包括第一主面和与所述第一主面相对的第二主面，所述第一主面包括至少一个电接触元件；
材料层，被设置在相邻半导体芯片之间的中间空间中；以及
第一电气接触层，被设置在所述半导体芯片的第一主面上，以使得所述第一电气接触层与所述电接触元件中的每一个电连接。
17. 根据权利要求16所述的电子模块，其中所述多个半导体芯片包括多个下述各项中的一项或多项：功率晶体管芯片、场效应晶体管芯片、垂直晶体管芯片、绝缘栅双极型晶体管IGBT芯片、和门极可关断晶闸管芯片。
18. 根据权利要求16所述的电子模块，其中所述多个半导体芯片包括下述芯片：该芯片包括所述第二主面处的两个电接触元件和所述第一主面处的一个电接触元件。
19. 根据权利要求16所述的电子模块，其中所述多个半导体芯片以矩阵的形式被布置。
20. 根据权利要求16所述的电子模块，其中所述材料层包括从由下述各项构成的组中选择的一个或多个材料：环氧材料、丙烯酸盐材料、聚合物材料、聚酰亚胺材料和PBO材料。
21. 根据权利要求16所述的电子模块，其中所述半导体芯片中的每一个都包括所述第二主面处的第一电接触元件和第二电接触元件，所述电子模块还包括：
第二电气接触层，其被设置在所述半导体芯片的第二主面上，并且包括与所述第一电接触元件连接的第一部分层和与所述第二电接触元件连接的第二部分层。
22. 根据权利要求21所述的电子模块，其中所述第一部分层和所述第二部分层是通过流电沉积、等离子体尘埃沉积和印刷的烧结浆料的沉积中的一个或多个来沉积的。
23. 根据权利要求21所述的电子模块，其中所述第一部分层和所述第二部分层包括铜或铜合金。
24. 根据权利要求16所述的电子模块，其中所述半导体芯片中的每一个包括所述第一主面处的一个电接触元件，以及
所述第一电气接触层包括处于所述半导体芯片的第一主面上的邻接的金属层或金属包含层。
25. 根据权利要求24所述的电子模块，其中所述第一电气接触层是通过流电沉积、等离子体尘埃沉积和印刷的烧结浆料的沉积中的一个或多个来沉积的。
26. 根据权利要求24所述的电子模块，其中所述第一电气接触层包括铜或铜合金。
27. 一种电子模块，包括：
多个半导体芯片，每一个半导体芯片都包括第一主面和与所述第一主面相对的第二主面；
材料层，被设置在相邻半导体芯片之间的中间空间中；以及
电气接触层，被设置在所述半导体芯片的第一主面或第二主面中的一个上。
28. 一种用于制造电子模块的方法，该方法包括：
提供多个半导体芯片，每个半导体芯片包括第一主面和与所述第一主面相对的第二主面，所述第一主面包括至少一个电接触元件；
在相邻半导体芯片之间的中间空间中形成材料层；以及
在所述半导体芯片的第一主面上形成第一电气接触层，以使得所述第一电气接触层与所述电接触元件中的每一个电接触。
29. 根据权利要求28所述的方法，其中所述多个半导体芯片包括多个下述各项中的一项或多项：功率晶体管芯片、场效应晶体管芯片、垂直晶体管芯片、绝缘栅双极型晶体管IGBT芯片、和门极可关断晶闸管芯片。
30. 根据权利要求28所述的方法，其中所述多个半导体芯片包括下述芯片：该芯片包括所述第二主面处的两个电接触元件和所述第一主面处的一个电接触元件。
31. 根据权利要求28所述的方法，其中所述多个半导体芯片以矩阵的形式被布置。
32. 根据权利要求28所述的方法，其中所述材料层包括从由下述各项构成的组中选择的一个或多个材料：环氧材料、丙烯酸盐材料、聚合物材料、聚酰亚胺材料和PBO材料。
33. 根据权利要求28所述的方法，其中所述半导体芯片中的每一个都包括所述第二主面处的第一电接触元件和第二电接触元件，该方法还包括：
在所述半导体芯片的第二主面上形成第二电气接触层，所述第二电气层包括与所述第一电接触元件连接的第一部分层和与所述第二电接触元件连接的第二部分层。
34. 根据权利要求33所述的方法，其中所述第一部分层和所述第二部分层是通过流电沉积、等离子体尘埃沉积和印刷的烧结浆料的沉积中的一个或多个来沉积的。
35. 根据权利要求33所述的方法，其中所述第一部分层和所述第二部分层包括铜或铜合金。
36. 根据权利要求28所述的方法，其中所述半导体芯片中的每一个都包括所述第一主面处的一个电接触元件，以及
所述第一电气接触层包括处于所述半导体芯片的第一主面上的邻接的金属层或金属包含层。
37. 根据权利要求36所述的方法，其中所述第一电气接触层是通过流电沉积、等离子体尘埃沉积和印刷的烧结浆料的沉积中的一个或多个来沉积的。
38. 根据权利要求36所述的方法，其中所述第一电气接触层包括铜或铜合金。
39. 一种用于制造电子模块的方法，该方法包括：
提供多个半导体芯片，每一个半导体芯片都包括第一主面和与所述第一主面相对的第二主面；
在相邻半导体芯片之间的中间空间中形成材料层；以及
在所述半导体芯片的第一主面或第二主面中的一个上形成电气接触层。
CN201310366084.6A 2012-08-21 2013-08-21 用于制造电子模块的方法和电子模块 Active CN103632989B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/591,055 2012-08-21
US13/591055 2012-08-21
US13/591,055 US9129959B2 (en) 2012-08-21 2012-08-21 Method for manufacturing an electronic module and an electronic module

Publications (2)

Publication Number Publication Date
CN103632989A true CN103632989A (zh) 2014-03-12
CN103632989B CN103632989B (zh) 2017-01-18

Family

ID=50069715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310366084.6A Active CN103632989B (zh) 2012-08-21 2013-08-21 用于制造电子模块的方法和电子模块

Country Status (3)

Country Link
US (1) US9129959B2 (zh)
CN (1) CN103632989B (zh)
DE (1) DE102013108967B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6592948B2 (ja) * 2015-04-21 2019-10-23 富士通株式会社 半導体装置の製造方法
DE102018104144B4 (de) * 2018-02-23 2022-12-15 Technische Universität Chemnitz Verfahren zum Kontaktieren und Paketieren eines Halbleiterchips

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030112578A1 (en) * 1999-11-01 2003-06-19 International Business Machines Corporation Tuneable ferroelectric decoupling capacitor
US20070085204A1 (en) * 2005-10-19 2007-04-19 Cicion Semiconductor Device Corp. Chip scale power LDMOS device
US20090014876A1 (en) * 2007-07-13 2009-01-15 Samsung Electronics Co., Ltd. Wafer level stacked package having via contact in encapsulation portion and manufacturing method thereof
CN101465299A (zh) * 2007-12-20 2009-06-24 南茂科技股份有限公司 芯片重新配置的封装结构中使用研磨的制造方法
CN102347299A (zh) * 2010-07-29 2012-02-08 万国半导体股份有限公司 晶圆级芯片尺寸封装

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6714336A (zh) 1967-10-21 1969-04-23
US4904610A (en) 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
US7326592B2 (en) 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
JP5165214B2 (ja) 2006-06-26 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7767495B2 (en) 2008-08-25 2010-08-03 Infineon Technologies Ag Method for the fabrication of semiconductor devices including attaching chips to each other with a dielectric material
US8183696B2 (en) 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030112578A1 (en) * 1999-11-01 2003-06-19 International Business Machines Corporation Tuneable ferroelectric decoupling capacitor
US20070085204A1 (en) * 2005-10-19 2007-04-19 Cicion Semiconductor Device Corp. Chip scale power LDMOS device
US20090014876A1 (en) * 2007-07-13 2009-01-15 Samsung Electronics Co., Ltd. Wafer level stacked package having via contact in encapsulation portion and manufacturing method thereof
CN101465299A (zh) * 2007-12-20 2009-06-24 南茂科技股份有限公司 芯片重新配置的封装结构中使用研磨的制造方法
CN102347299A (zh) * 2010-07-29 2012-02-08 万国半导体股份有限公司 晶圆级芯片尺寸封装

Also Published As

Publication number Publication date
US20140054780A1 (en) 2014-02-27
DE102013108967B4 (de) 2020-06-18
DE102013108967A1 (de) 2014-02-27
CN103632989B (zh) 2017-01-18
US9129959B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
CN103258744B (zh) 制造半导体器件的方法及半导体器件
US9984928B2 (en) Method for producing a number of chip assemblies and method for producing a semiconductor arrangement
CN105390484A (zh) 具有负载电流汇流导轨的低电感的电路装置
US9196554B2 (en) Electronic component, arrangement and method
CN102956509A (zh) 功率器件和封装该功率器件的方法
US9780061B2 (en) Molded chip package and method of manufacturing the same
TWI596728B (zh) 具有單列直插引線模塊的半導體功率器件及其製備方法
US9818730B2 (en) Semiconductor arrangement, method for producing a number of chip assemblies, method for producing a semiconductor arrangement and method for operating a semiconductor arrangement
CN103632989A (zh) 用于制造电子模块的方法和电子模块
CN103367350A (zh) 电子模块
TWI808292B (zh) 半導體元件封裝結構
US9035470B2 (en) Substrate and semiconductor device
RU2008139706A (ru) Устройство семейства корпусов по размерам кристалла интегральных микросхем и способ его изготовления на полупроводниковой пластине
CN103871914B (zh) 制作层堆叠的方法
JP6021383B2 (ja) 基板および半導体装置
JP6095698B2 (ja) パワー半導体における電流センサのための半導体装置
US11784104B2 (en) Method of forming electronic chip package having a conductive layer between a chip and a support
KR101776425B1 (ko) 파워 모듈
US11581369B2 (en) Semiconductor switch element and method of manufacturing the same
CN112530919B (zh) 公共源极平面网格阵列封装
CN110310923B (zh) 功率元件的制造方法及其结构
US9899343B2 (en) High voltage tolerant bonding pad structure for trench-based semiconductor devices
CN105575827A (zh) 用于把半导体管芯附接到载体的方法
US20230178592A1 (en) Lateral power semiconductor device
PH12014501907A1 (en) Substrate with enlarged chip island

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant