KR100964370B1 - 순간 고전압 보호장치를 갖는 엘이디 칩 패키지 - Google Patents

순간 고전압 보호장치를 갖는 엘이디 칩 패키지 Download PDF

Info

Publication number
KR100964370B1
KR100964370B1 KR1020080033243A KR20080033243A KR100964370B1 KR 100964370 B1 KR100964370 B1 KR 100964370B1 KR 1020080033243 A KR1020080033243 A KR 1020080033243A KR 20080033243 A KR20080033243 A KR 20080033243A KR 100964370 B1 KR100964370 B1 KR 100964370B1
Authority
KR
South Korea
Prior art keywords
led chip
conductive
filler
semiconductive
high voltage
Prior art date
Application number
KR1020080033243A
Other languages
English (en)
Other versions
KR20090107790A (ko
Inventor
김선기
최광휘
Original Assignee
조인셋 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조인셋 주식회사 filed Critical 조인셋 주식회사
Priority to KR1020080033243A priority Critical patent/KR100964370B1/ko
Publication of KR20090107790A publication Critical patent/KR20090107790A/ko
Application granted granted Critical
Publication of KR100964370B1 publication Critical patent/KR100964370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

정전기 및 써지 등의 순간 고전압으로부터 LED 칩을 보호하는 순간 고전압 보호장치를 갖는 LED 칩 패키지가 개시된다. 상기의 보호장치에 따르면, LED 칩이 실장되거나 되지 않은 제 1 및 제 2 도전 베이스가 일정 간격으로 이격되고, 이 간극에 반도전성 충진재가 충진되고 경화되어 제 1 및 제 2 도전 베이스를 전기적 및 기구적으로 연결하며, 상기 LED 칩은 본딩 와이어를 이용하여 상기 제 1 및 제 2 도전 베이스와 전기적으로 연결하고, 투명 절연 보호막으로 상기 LED 칩과 반도전성 충진재는 완전히 밀봉하며 제 1 및 제 2 도전 베이스의 일단은 노출되게 밀봉한다. 상기 반도전성 충진재는 상기 LED 칩에 대해 전기적으로 병렬 연결되어 외부로부터 상기 제 1 또는 제 2 도전 베이스를 통하여 유입되는 순간 고전압에 대해 도전로를 형성하여 상기 LED 칩을 보호한다.
정전기, 발광 다이오드, 휘도, 방열효과, 본딩 와이어, 제너 다이오드, 바리스타, 경화, 페이스트, 인쇄, 몰딩, 실리콘 고무, 리플로우 솔더링

Description

순간 고전압 보호장치를 갖는 엘이디 칩 패키지{LED CHIP PACKAGE HAVING PROTECTION DEVICE FOR INSTANT HIGH-VOLTAGE}
본 발명은 순간 고전압 보호장치를 갖는 LED 칩 패키지에 관한 것으로, 특히 두 개의 도전 베이스의 이격 간극에 반도전성 충진재를 개재하여 병렬 회로를 형성함으로써 외부에서 유입되는 정전기나 써지 등의 순간 고전압을 반도전성 충진재를 통해 짧은 시간에 급격히 감쇄시켜 LED 칩을 보호하는 순간 고전압 보호장치를 갖는 LED 칩 패키지에 관한 것이다.
또한, 본 발명은 이러한 순간 고전압 보호장치를 갖는 LED 칩 패키지를 제조하는 방법에 관련한다.
최근 전자 및 통신기술의 발달로 인하여 많은 전자 및 통신 제품들은 소형화되면서 처리속도는 빠르고 처리용량은 커졌다. 이러한 소형화, 고속화 및 대용량화는 반도체 칩의 고 집적화, 고 밀도화 및 고 순도화에 의해 가능해졌다.
이러한 고 집적화, 고 밀도화 및 고 순도화 된 반도체 칩, 가령, 고주파용 칩 및 LED 칩은 외부에서 유입되는 정전기(Eelectric static discharge) 또는 써지(Surge) 등 순간 고전압에 매우 취약하다는 단점이 있다. 특히 금속 산화 피 막(MOS) 타입의 반도체 칩과 GaPiN, GaN 및 InGaN 등을 적용한 녹색 및 청색의 LED 칩은 정전기 및 써지에 더욱 취약하다. 또한 이들 반도체 칩은 적은 동작 전압과 적은 소비전력이 요구되므로 정전기등의 순간 고전압에 취약하다. 더욱이 나노(Nano) 기술의 발전에 따라 더욱 고밀도화 및 고 집적화된 반도체 칩은 여기에 적용된 아주 얇은 절연 박막의 두께 등에 의해 정전기에 더욱 취약할 것이다.
이와 같은 이유에 의해 정전기에 약한 고주파용 칩 또는 LED 칩을 보호하기 위해 종래에는 제너 다이오드(Diode), TVS 다이오드 또는 세라믹 바리스터(Varistor) 등의 정전기 보호 소자를 사용해 왔다. 여기서 제너 다이오드는 역방향 전압을 걸어 사용하는 것으로 안정적인 전압을 제공하며, 바리스터는 순간 고 전압에 들어왔을 때 순간적으로 저항이 낮아져 해당 고전압을 접지로 방전하는 역할을 수행하여 순간 고전압으로부터 반도체 칩을 보호해 준다.
가장 널리 사용되는 종래의 기술로는 정전기의 유입이 예상되는 회로에 제너 다이오드, TVS 다이오드 또는 바리스터 등의 정전기 보호 부품을 장착하였다.
하지만 이러한 기술은 제너 다이오드, TVS 다이오드 또는 바리스터 등의 정전기 보호용 부품을 별도로 회로에 장착해야 하기 때문에 회로의 부피가 커지고, 별도의 장착 비용이 든다는 단점이 있다. 더욱이 통상의 제너 다이오드는 단 방향성이라 반대 방향에서 들어오는 정전기를 보호하기 어렵고 반복되는 높은 정전기 전압에서 성능 저하가 발생하여 누설전류(leakage current)가 발생하기 쉽다. 또한 통상의 바리스터는 정전용량 Cp이 높아 고주파 대역에서 삽입 손실(Insertion loss)이 크고, 클램핑(Clamping) 전압이 높아 정전기 제거 능력이 제한된다. 또한 이들 다이오드나 바리스터는 크기와 모양이 한정되어 여러 형상을 갖는 반도체 칩 패키지의 어레이 (Array) 제품에 적용하기 어렵고 또한 유연성이 없다는 단점이 있다.
통상 LED는 광 휘도 및 광 방향성이 좋아야 하며, 방열 특성이 우수해야 하고 또한 유입되는 순간 고전압에 견디어야 한다.
종래의 정전기 보호기능을 갖는 LED 칩 패키지는 도 7과 같이 LED 칩(12)과 순간 고전압 보호용 제너 다이오드(22) 또는 바리스터(22)가 동일 평면을 이루는 두 개의 도전 리드 프레임(10, 20)의 위에 각각 장착된 구조를 갖는다. 그러나 이와 같은 제품은 제너 다이오드(22) 또는 바리스터를 도전 리드 프레임(20)에 별도로 장착해야 하므로 불량률이 높고 생산성이 떨어지며, 제너 다이오드(22)나 바리스터(22)의 크기에 의해 광 휘도 및 광 방향성이 나쁘다는 단점이 있다. 즉, 내부의 제너 다이오드(22), 바리스터(22) 및 본딩 와이어에 의한 그림자 효과에 의해 LED 칩(12)의 광 휘도가 모든 방향에서 일정하지 않으며 또한 광 휘도가 떨어진다는 단점이 있다. 특히 광 휘도 및 광 방향성은 제너 다이오드나 바리스터의 치수에 의한 영향을 많이 받으므로 작은 치수가 바람직하나 작은 치수의 제품은 가격이 비싸고 작업성이 나쁘다는 단점이 있다. 더욱이 본딩 와이어(13, 14, 24, 24a)를 4개 사용하므로 이에 따른 그림자 효과에 의한 광 휘도의 저하가 있으며 더욱이 이후 보호 수지를 사용하여 밀봉 작업을 할 때 가해지는 압력에 의해 이들 본딩 와이어(13, 14, 24, 24a)가 단선(Open)되기 쉽다는 단점이 있다. 더욱이 도전 리드 프레임(10, 20)이 분리되어 있어 이 분리된 간극에 의해 방열 특성이 떨어진다는 단 점이 있다.
종래의 다른 기술로는 도 8과 같이 LED 칩(12)과 정전기 보호용 제너 다이오드(22) 또는 TVS 다이오드가 동일 평면을 이루는 두 개의 도전 리드 프레임(10, 20)의 상면과 이면에 각각 장착된 정전기 보호용 LED 패키지가 있다. 그러나 이와 같은 제품은 제너 다이오드(22)를 도전 리드 프레임(20)의 이면에 장착해야 하므로 비용이 많이 들고 생산성이 떨어진다는 단점이 있다. 또한 도전 리드 프레임(10, 20)이 분리되어 있어 이 분리된 간극에 의해 방열 특성이 떨어진다는 단점이 있다.
종래의 또 다른 기술로는 도 9와 같이 정전기 보호용 바리스터(26)가 동일 평면을 이루는 두 개의 도전 리드 프레임(10, 20)이 연결되는 부위에 장착된 정전기 보호용 LED 패키지가 있다. 그러나 이와 같은 제품은 정전기 보호용 바리스터(26)를 도전 리드 프레임(10, 20) 간의 연결 부위에서 그 이면에 솔더링에 의해장착해야 하므로 비용이 많이 들고 생산성이 떨어진다는 단점이 있다. 더욱이 이와 같은 바리스터의 크기는 현재의 기술로 최소 0.4㎜(가로) × 0.2㎜(세로) × 0.2㎜(높이)의 치수를 갖는 제품 밖에 생산할 수 없어 도전 리드 프레임의 간극을 더 이상 좁히기 어렵다는 단점이 있다. 더욱이, 통상의 바리스터는 클램핑 전압(clamping voltage)이 높고 정전용량이 크다는 단점이 있다.
또 다른 종래의 기술로는 본 발명자가 고안한 한국 실용신안등록번호 제345144호가 있다. 그러나 이러한 발명은 반도체 칩에 연결된 금속 리드 프레임 각각에 전자파 흡수체를 형성하는 기술로서 에너지가 적은 고주파 노이즈를 제거하는데 효과가 크나, 고 전압의 정전기 등을 제거하는데에는 효과가 작다는 단점이 있 다.
또 다른 종래의 기술로는 청색, 녹색 및 적색을 내는 3개의 LED 칩을 하나의 패키지로 어레이(Array)하여 백색을 발광하는 백색 LED에 있어, 정전기에 약한 청색 및 녹색 LED 칩을 보호하기 위해 각각에 제너 다이오드를 병렬로 연결하여 청색 및 녹색의 LED 칩을 순간 고전압으로부터 보호하는 기술이 있다. 이 경우에도 앞에서 언급한 것 같이 2개의 정전기 보호용 다이오드 및 4개의 본딩 와이어를 사용하므로 불량률이 많고, 작업 비용이 높고, 광 휘도 및 광 방향성이 떨어지며, 또한 LED 형상을 다양하게 어렵다는 단점이 있다.
따라서 본 발명은 상기의 문제점들을 해결하기 위하여 제안되는 것으로, 본 발명의 목적은 소형화 및 자동화에 적합한 순간 고전압 보호장치를 갖는 LED 칩 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 양 방향의 정전기에 강한 순간 고전압 보호장치를 갖는 LED 칩 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 와이어 본딩 횟수를 최소화하여 가격이 저렴하면서 불량률이 적은 순간 고전압 보호장치를 갖는 LED 칩 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 낮은 클램핑 전압과 낮은 정전 용량을 갖는 순간 고전압 보호장치를 갖는 LED 칩 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 사용 목적에 적합한 클램핑 전압과 정전용량을 손쉽게 조정할 수 있는 순간 고전압 보호장치를 갖는 LED 칩 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 다양한 형상을 갖는 어레이 제품에 효과적인 순간 고전압 보호장치를 갖는 LED 칩 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 광 휘도, 광 방향성 및 방열효과가 향상된 순간 고전압 보호장치를 갖는 LED 칩 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 유연성을 갖는 순간 고전압 보호 장치를 갖는 LED 칩 패키지를 제공하는 것이다.
상기한 목적과 다른 목적, 특징 및 이점은 이하에 기술되는 실시 예를 통하여 명확하게 이해될 것이다.
상기의 목적은, LED 칩이 실장된 제 1 도전 베이스; 상기 제 1 도전 베이스와 이격된 제 2 도전 베이스; 상기 제 1 및 제 2 도전 베이스 사이의 이격 간극에 충진되고 경화되어 이들을 전기적 및 기구적으로 연결하는 반도전성 충진재; 상기 LED 칩을 상기 제 1 및 제 2 도전 베이스와 전기적으로 연결하는 본딩 와이어; 상기 LED 칩 및 반도전성 충진재는 완전히 밀봉하며 제 1 및 제 2 도전 베이스의 일단은 노출되게 밀봉하는 투명 절연 보호막을 포함하며, 상기 반도전성 충진재는 상기 LED 칩에 대해 전기적으로 병렬 연결되어 외부로부터 상기 제 1 또는 제 2 도전 베이스를 통하여 유입되는 순간 고전압에 대해 도전로를 형성하여 상기 LED 칩을 보호하는 순간 고전압 보호장치를 갖는 LED 칩 패키지에 의해 달성된다.
바람직하게, 상기 제 1 및 제 2 도전 베이스는 금속 리드 프레임(metal lead frame)이거나 폴리머 또는 세라믹 몸체에 형성된 도전 리드 중 어느 하나 일 수 있다.
바람직하게, 상기 반도전성 충진재는 액상의 반도전성 페이스트가 건조 및 경화에 의해 고상으로 이루어진 것으로 경화에 의하여 도전 베이스와 접착력을 갖으며 경화 후 전기저항은 103 내지 1011Ω일 수 있다.
바람직하게, 상기 LED 칩의 색상은 청색, 녹색 또는 백색 중 어느 하나일 수 있다.
바람직하게, 상기 반도전성 폴리머가 충진되는 부위의 상기 이격 간극은 5㎛ ~ 500㎛일 수 있다. 또한 상기 이격 간극의 일정 부위에만 반도전성 폴리머가 충진될 수 있으며 바람직하게 그 반도전성 폴리머의 길이는 2㎜ 이내이다.
바람직하게, 상기 반도성 충진재는 전기전도성 물질, 반도성 물질, 절연성 폴리머 및 기타 첨가제로 이루어지며, 바람직하게, 상기 전기전도성 물질은 금속 파우더 또는 카본 파우더 중 어느 하나 이상을 포함할 수 있다. 또한, 상기 반도성 물질은 금속 산화물 파우더 또는 탄화물 파우더 중 어느 하나 이상을 포함할 수 있다. 바람직하게, 상기 절연성 폴리머는 리플로우 솔더링의 내열 온도를 견디는 내열 폴리머 수지 또는 내열 탄성 중합체 중 어느 하나인 것을 포함할 수 있다.
또한, 상기 반도성 충진재는 절연성 폴리머의 사용량과 사용 목적에 따라 전기전도성 물질과 절연성 폴리머로만 구성될 수도 있다.
상기 투명 절연 보호막은 내열 에폭시 수지 또는 내열 실리콘 고무 중 어느 하나 일 수 있고, 상기 제 1 및 제 2 도전 베이스의 일단만 노출하고 LED 칩 등 나머지 구성물들을 밀봉한다.
바람직하게, 상기 전기적인 병렬 연결은 상기 제 1 및 제 2 도전 베이스의 일단을 절단함으로써 형성될 수 있다.
상기의 목적은, LED 칩이 실장된 제 1 도전 베이스; 상기 제 1 도전 베이스와 이격된 제 2 도전 베이스; 상기 제 1 및 제 2 도전 베이스 사이의 이격 간극과 이 간극에 인접하는 상기 제 1 및 제 2 도전 베이스 측면 일부에 중첩되어 충진되 고 경화되어 이들을 전기적 및 기구적으로 연결하는 반도전성 충진재; 상기 LED 칩을 상기 제 1 및 제 2 도전 베이스와 전기적으로 연결하는 본딩 와이어; 상기 LED 칩 및 반도전성 충진재는 완전히 밀봉하며 상기 제 1 및 제 2 도전 베이스의 일단은 노출되게 밀봉하는 투명 절연 보호막을 포함하며, 상기 반도전성 충진재는 상기 LED 칩에 대해 전기적으로 병렬 연결되어 외부로부터 상기 제 1 또는 제 2 도전 베이스를 통하여 유입되는 순간 고전압에 대해 도전로를 형성하여 상기 LED 칩을 보호하는 순간 고전압 보호장치를 갖는 LED 칩 패키지에 의해 달성된다.
바람직하게, 상기 제 1 및 제 2 도전 베이스에 중첩된 반도전성 충진재의 두께는 상기 LED 칩 두께의 1/2 미만일 수 있다.
바람직하게, 상기 제 1 및 제 2 도전 베이스에 장착된 LED 칩은 다른 색상을 내는 LED 칩일 수 있다.
상기의 목적은, 제 1 및 제 2 도전 베이스를 일정 간극으로 배치하는 단계; 반도전성 충진재용 페이스트를 상기 간극의 일정 부위에 충진, 건조 및 경화하여 반도전성 충진재로 형성하여 상기 제 1 및 제 2 도전 베이스를 전기적 및 기구적으로 연결하는 단계; 상기 제 1 도전 베이스 위에 LED 칩을 장착하는 단계; 상기 LED 칩을 본딩 와이어를 이용하여 상기 제 1 및 제 2 도전 베이스와 전기적으로 연결하는 단계; 상기 LED 칩 및 반도전성 충진재는 완전히 밀봉하며 상기 제 1 및 제 2 도전 베이스의 일단은 노출되도록 투명 절연 보호막으로 밀봉하는 단계를 포함하는 순간 고전압 보호장치를 갖는 LED 칩 패키지의 제조방법에 의해 달성된다.
바람직하게, 상기 제 1 및 제 2 도전 베이스는 상기 경화시의 경화 온도에서 점착성을 잃는 고온 발포 테이프 또는 테프론 테이프등 내열 점착 테이프 위에 배치될 수 있다.
바람직하게, 상기 반도전성 충진재용 페이스트를 건조한 후, 균일한 두께를 제어하고 충진 밀도를 향상하기 위해 등수압 압착을 실시하는 단계를 추가로 포함할 수 있다.
바람직하게, 상기 반도전성 충진재용 페이스트는 인쇄(printing), 디스펜싱(dispensing), 디핑(deeping) 또는 몰딩(moulding) 중 어느 하나에 의해 충진될 수 있다.
바람직하게 상기 절단은 프레스 또는 레이저에 의해 이루어질 수 있다.
상기의 구성에 의하면, 다음과 같은 효과를 얻을 수 있다.
1) 중첩되는 반도전성 충진재의 두께를 얇게 할 수 있어 그림자 효과를 적게하여 광 휘도 및 광 방향성을 향상시킬 수 있다.
2) 반도전성 충진재의 열전도율에 의해 방열 효과를 향상시킬 수 있다.
3) 반도전성 충진재는 양방향성 이므로 정전기나 써지가 어떤 방향에서 유입되더라도 효과적으로 제거할 수 있다.
4) 반도전성 충진재의 위치와 치수를 자유롭게 형성함으로 다양한 구조의 제품에 적용이 가능하다.
5) 반도전성 충진재는 낮은 정전용량과 낮은 클램핑 전압을 가져 고주파에서 삽입 손실이 적고 낮은 전압의 정전기도 잘 제거할 수 있으며, 반도성 충진재의 크 기를 조절함으로써 정전용량과 클램핑 전압을 자유롭게 조정하여 사용할 수 있다.
6) LED 칩과 도전 베이스를 연결하는 고가의 본딩 와이어를 적게 사용함으로써 고가의 재료의 절감, 불량률 감소 및 보다 뛰어난 광 휘도 및 광 방향성을 제공할 수 있다.
7) 반도전성 충진재를 한 면의 일부에만 적용하므로 생산성이 높고, 인쇄, 디스펜싱, 디핑 또는 몰딩 등 통상의 저가의 제조설비를 사용하여 구현할 수 있기 때문에 경제성 있게 대량 생산할 수 있다.
8) 반도전성 충진재 재료의 혼합 비율은 경제성 있게 조정이 가능해 필요한 성능을 갖는 반도성 폴리머 충진재를 쉽고 값싸게 얻을 수 있다는 이점이 있다.
9) 탄성 중합체를 사용한 경우 반도전성 충진재가 유연하다는 이점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1은 본 발명의 일 실시예에 따른 LED 칩 패키지의 내부 구조를 도시한 것이다.
제 1 도전 베이스(110)와 제 2 도전 베이스프레임(120)은 간극이 형성되도록 동일 평면 레벨로 배치되고, 이 간극의 일정 부위에는 반도전성 충진재(130)가 충진, 건조 후 경화되어 제 1 도전 베이스(110)와 제 2 도전 베이스(120)를 전기적 및 기구적으로 연결한다.
제 1 및 제 2 도전 베이스(110, 120)는 하나의 단일 도전 베이스를 가령, 프레스, 에칭, 또는 레이저로 가공하여 간극을 형성함으로써 만들어질 수 있다.
이때, 도전 베이스(110, 120) 사이의 이격된 간극은 5㎛ ~ 500㎛ 범위가 적절하다. 도전 베이스(110, 120) 간의 간극을 너무 멀리하는 경우, 반도전성 충진재(130)의 전기저항이 커서 유입된 고전압이 반도전성 충진재(130)를 통하지 않으므로 LED 칩을 보호하지 못할 수도 있다. 반면, 간극이 너무 가까운 경우에는 반도전성 충진재(130)의 전기저항이 너무 적어 통상 구동 전압에서 쇼트(Short)가 발생할 위험이 있다. 그러나 이격 거리에 따라서 반도전성 충진재의 전기 전도도를 조정할 수도 있다.
여기서, 반도성 충진재(130)는 통상의 가동 전압에서는 전기저항이 커서 전기적으로 단선(Open) 회로로 작동되며, 순간 고전압에서는 전기저항이 낮아 쇼트(Short) 회로로 작동된다. 물론 반도성 충진재(130)는 인가되는 전압 및 전류에 대해 양 방향성이다.
상기, 반도전성 충진재(130)는 인쇄, 디스펜싱, 디핑 또는 몰딩 중 어느 하나에 의해 이루어질 수 있다.
바람직하게 상기 반도전성 충진재(130)는 상기 이격 간극의 일정 부위에 충진될 때 제 1 및 제 2 도전 베이스(110, 120) 표면이나 이면 가장자리 일부와 중첩되도록 형성될 수 있다.
반도전성 충진재(130)는 전기전도성 물질, 절연성 폴리머, 반도성 물질 및 기타 첨가제로 이루어질 수 있으며, 절연 폴리머의 사용량에 따라 반도성 물질을 생략하고 전기전도성 물질, 절연성 폴리머 및 기타 첨가제로 이루어질 수도 있다.
전기전도성 물질은 Au, Ag, Ni 및 Cu 등의 금속 파우더나 도전성 카본 파우 더 또는 전기전도성 폴리아닐린과 같은 전기전도성 폴리머 중 적어도 어느 하나가 선택되어 적용될 수 있다. 또한, 반도전성 물질로서는 실리콘 카바이드(SiC) 같은 탄화물 파우더나 산화 아연(ZnO) 등의 금속 산화물 파우더 중 적어도 어느 하나가 선택되어 적용될 수 있다. 또한, 절연성 폴리머는 리플로우 솔더링의 내열 온도를 견디는 에폭시 등의 폴리머 수지 또는 실리콘 고무 같은 탄성 중합체 중 어느 하나가 선택되어 적용될 수 있으며, 실제 실리콘 고무, 에폭시 수지 또는 폴리이미드 수지 등이 이용될 수 있다.
기타 첨가제로는 침강 방지제 또는 접착력 강화제 등일 수 있다.
제 1 도전 베이스(110) 위에는 통상의 표면실장 기술에 의해 LED 칩(112)이 실장되고, 본딩 와이어(113)에 의해 전기적으로 연결되고 또 다른 본딩 와이어(114)에 의해 제 2 도전 베이스(120)에 전기적으로 연결된다.
바람직하게, 도 1과 다르게 상기 반도전성 충진재(130)는 상기 도전 베이스 (110, 120)의 이면 쪽이 볼록 나오게 형성될 수도 있다. 이 경우 표면으로 노출되는 반도전성 충진재(130)의 면적이 작아져 광 휘도 및 광 방향성이 좋아진다.
이후 LED 칩(112), 본딩 와이어(113, 114) 및 반도전성 충진재(130)를 완전히 덮으면서, 제 1 도전 베이스(110)와 제 2 도전 베이스(120)의 단부가 노출되도록 통상의 밀봉 기술로 투명 절연 보호막(200)을 형성한다. 여기서 투명 절연 보호막(200)은 에폭시 수지 또는 실리콘 고무 중 어느 하나가 선택되어 적용될 수 있다.
한편, 다수의 도전 베이스가 있고, 각 도전 베이스에 서로 다른 LED 칩이 장 착된 경우, 각 도전 베이스를 분리할 필요가 있기 때문에, 후속 공정에서 도전 베이스의 노출 단부를 프레스 등에 의해 절단한다.
도 2는 도 1의 등가 회로를 나타낸다.
도 2를 보면, 입출력단자와 전기적으로 연결된 제 1 도전 베이스(110)와 제 2 도전 베이스(120) 사이에서 반도전성 충진재(130)는 보호하고자 하는 LED 칩(112)에 대해 병렬로 연결되어 있다. 이 경우, LED 칩(112)의 동작 전압에서 반도전성 충진재(130)는 전기 저항이 높은 절연재의 역할을 하여 LED 칩이 정상 가동되나, 정전기나 써지 등의 순간 고전압이 어느 하나의 도전 베이스(110, 120)를 통하여 유입되면 반도전성 충진재(130)는 전기저항이 낮은 도체의 역할을 하여 순간 고전압은 반도전성 충진재(130)를 통과하게 되므로 순간 고전압으로부터 LED 칩이 보호된다.
도 3은 본 발명의 다른 실시예에 따른 LED 칩 패키지의 내부 구조를 도시한 것이다.
도 1의 일 실시예와 같이, 제 1 도전 베이스(110)와 제 2 도전 베이스(120)는 간극이 형성되도록 동일 평면 레벨로 배치되고, 이 간극의 일정 부위에 반도전성 충진재(130)가 충진 경화되어 제 1 도전 베이스(110)와 제 2 도전 베이스(120)를 전기적 및 기구적으로 연결한다.
제 1 및 제 2 도전 베이스(110,122) 위에는 LED 칩(112, 122)이 실장되고, 본딩 와이어(113)에 의해 제 1 도전 베이스(110)에 전기적으로 연결되고 본딩 와이어(114)에 의해 제 2 도전 베이스 위(120)에 전기적으로 연결된다. 또한, 제 2 도 전 베이스(120) 위에는 다른 LED 칩(122)이 실장되고, 본딩 와이어(123)에 의해 제 2 도전 베이스(120)에 전기적으로 연결되고 본딩 와이어(124)에 의해 제 1 도전 베이스(110)에 전기적으로 연결된다.
이후 제 1 도전 베이스와 (110)와 제 2 도전 베이스(120)의 단부가 외부로 노출되도록 투명 절연 보호막(200)에 의해 밀봉한다.
도 4는 도 3의 등가 회로를 나타낸다.
도 4를 보면, 입출력단자와 전기적으로 연결된 제 1 도전 베이스(110)와 제 2 도전 베이스(120) 사이에서 반도전성 충진재(130)는 보호하고자 하는 LED 칩(112, 122)에 대해 병렬로 연결되어 있다. 이 경우, LED 칩(112, 122)의 동작 전압에서 반도전성 충진재(130)는 전기 저항이 높은 절연재의 역할을 하여 LED 칩을 정상 가동시키나, 정전기나 써지 등의 순간 고전압이 어느 하나의 도전 베이스(110, 120)를 통하여 유입되면 반도전성 충진재(130)는 전기저항이 낮은 도체의 역할을 하여 순간 고전압은 반도전성 충진재(130)를 통과하게 되므로 순간 고전압으로부터 LED 칩(112, 122)이 보호된다.
이상의 실시 예로부터 도전 베이스 및 LED 칩은 두 개 이상으로 확장될 수 있으며, 도전 베이스의 이격 간극에 반도전성 폴리머 충진재가 충진, 건조 및 경화되어 이들을 전기적으로 그리고 기구적으로 결합하도록 하여 전체적으로 각 도전 베이스에 실장된 LED 칩과 병렬로 연결되도록 하고 LED 칩은 별도의 다른 경로를 통하여 각 도전 베이스에 전기적으로 연결됨으로써 본 발명의 목적을 구현할 수 있다.
구체적인 예로는 적색(Red), 녹색(Green) 및 청색(Blue)의 3개의 발광 LED 칩을 사용하여 백색을 내는 백색 발광 LED 칩 패키지에 있어, 순간 고전압에 약한 녹색 및 청색의 LED 칩 중 적어도 어느 하나의 LED 칩을 보호하기 위해 이들 LED 칩이 장착된 도전 베이스와 이 도전 베이스에 인접한 또 다른 도전 베이스와의 간극에 반도전성 충진재를 충진 및 경화시키고 투명 에폭시 수지로 몰딩 후 각 도전 베이스가 해당 LED 칩과 병렬로 연결되게 절단하여 분리한다.
도 5는 본 발명의 일 실시 예에 따른 LED 칩 패키지를 제조하는 방법을 설명하는 플로차트이다.
먼저, 반도전성 폴리머 충진재용 페이스트를 준비한다(단계 S51).
전기 전도성 물질 : 반도성 물질 : 절연성 폴리머 : 기타 첨가제를 가령 60 : 5 : 32 : 3의 배합비(중량비)로 칭량하여 믹서(Ishikawa사)에서 1차적으로 혼합한 후 3 롤-밀(roll-mill)에서 1시간 동안 균일하게 분산하여, 대략 25kcps의 점도를 갖는 페이스트로 제조한다.
여기서, 전기 전도성 물질은 전기 전도도를 고려하여 은(Ag) 분말을 사용하였고, 반도성 물질로서는 최종 제품의 정전용량을 고려하여 SiC 분말을 사용하였다. 또한, 절연성 폴리머는 리플로우 솔더링 조건을 만족하는 액상의 열 경화성 내열 실리콘 고무를 사용하였으며, 절연 폴리머의 수축률을 제어하기 위한 첨가제는 SiO2계 분말을 사용하였다. 여기서 절연성 폴리머는 리플로우 솔더링 조건을 만족시키는 내열 절연성 폴리머를 선택하여야 하며 유연성이 필요한 경우에는 내열 실리 콘 고무나 폴리이미드 수지가, 유연성이 필요 없는 경우는 내열 에폭시 수지가 적합하다.
이어, 가령 0.04㎜의 이격 간극과 100㎛ 정도의 두께를 갖는 도전 베이스(110, 120) 메탈 리드 프레임(Metal Lead Frame)을 준비하여, 도전 베이스(110, 120)의 이면에 내열 절연 지지대를 부착한다(단계 S52). 절연 지지대로는 가령, 상온에서는 점착력을 유지하다가 120℃ ~ 250℃ 사이의 고온에서는 점착성이 사라져 도전 베이스(110, 120) 및 반도전성 충진재(130)로부터 쉽게 분리될 수 있는 고온 발포 테이프 또는 테프론 테이프가 적용될 수 있다.
바람직하게, 절연성 지지대로 사용되는 고온 발포 테이프의 내열온도는 반도전성 충진재(130)의 경화 온도 범위인 120℃ ~ 250℃ 사이인 것이 바람직하다. 또한, 절연성 지지대는 제조 공정상 편의를 위하여 변형되어 사용되거나 그 사용이 생략될 수 있다.
이후, 도전 베이스(110, 120) 간의 이격 간극에 반도전성 충진재용 페이스트를 도포하여 충진한다(단계 S53). 반도전성 충진재용 페이스트의 도포는 200㎛ 내경의 노즐을 이용하여, 간극을 포함하여 도전 베이스(110, 120)의 측면 일부와 중첩되도록 디스펜싱(dispensing) 방법을 적용하였다. 상기 디스펜싱 대신에 필요에 따라 인쇄법, 디핑 또는 몰딩 방법을 적용할 수 있다.
여기서, 도전 베이스(110, 120) 표면 가장자리에 중첩하여 존재하는 반도전성 충진재용 페이스트의 두께는 LED 칩의 두께보다 1/2 미만으로 낮게 형성하는 것이 바람직하다. 이는, 발광이 LED 칩의 두께 기준으로 중앙의 접합부인 공핍층에서 전자와 정공의 결합에 의해 방출되는 포톤(photon)의 에너지에 대응되는 색의 빛을 발생하기 때문에 만일 반도전성 폴리머 충진재용 페이스트가 이 두께보다 높게 형성된다면, 그림자 효과로서 광 휘도 및 광 방향성의 저하를 나타낼 수 있기 때문이다.
또한, 상기한 바와 같이, 도전 베이스(110, 120)의 표면에는 반도전성 폴리머 충진재용 페이스트가 중첩하여 도포되지 않도록 하고, 도전 베이스(110, 120)의 이면 가장자리에 중첩하도록 도포할 수도 있다. 이 경우에는 중첩된 부분의 반도전성 폴리머 충진재용 페이스트의 두께는 크게 문제가 되지 않는다.
간극에 도포된 반도전성 충진재용 페이스트를 80℃ ~ 120℃의 온도 범위에서 건조한다(단계 S54). 이 상태에서, 반도전성 폴리머 충진재용 페이스트는 아직 완전 경화되지 않고, 단순히 건조된 상태를 유지한다.
여기서, 바람직하게, 상기 건조 후 반도전성 충진재용 페이스트의 밀도를 향상하거나 도전 베이스(110, 120)와 중첩되는 부분의 두께를 제어하기 위하여, 등수압 압착을 실시할 수 있다.
이어, 반도전성 충진재용 페이스트를 150℃ 내지 300℃ 범위에서 열 경화시킨다. 그러나 사용되는 절연성 폴리머의 선택에 따라 경화제, 자외선 또는 습기 등에 의한 경화도 가능하다. 경화가 진행됨에 따라, 반도전성 충진재용 페이스트는 경화하여 반도전성 충진재(130)를 형성하고, 절연성 지지대로 사용된 고온 발포 테이프는 접착성을 상실하고 도전 베이스(110, 120)와 반도전성 충진재(130)로부터 분리된다.
상기한 바와 같이, 반도전성 충진재용 페이스트는 도전 베이스(110, 120) 사이의 간극과 도전 베이스(110, 120)의 측면 일부와 중첩되어 도포되기 때문에 상기의 경화 과정을 수행하면 도전 베이스(110, 120)는 반도전성 충진재(130)에 의해 전기적 및 기구적(물리적)으로 결합하게 된다.
이어, 제 1 도전 베이스(110) 위에 LED 칩을 통상의 표면 실장 기술 및 설비로 장착한다. 이들 기술은 널리 알려진 제조 기술 및 설비이다.이후, LED 칩(112)과 도전 베이스(110, 120)를 와이어(113, 114) 본딩하여 전기적으로 연결하는데(단계 S56), 반도전성 충진재(130)와 병렬 회로를 구성하도록 연결한다.
이후, 도전 베이스(110, 120)의 단부가 외부로 노출되도록 투명 절연 보호막(200), 가령 내열 보호 수지로 몰딩하여 밀봉한다(단계 S57). 투명 절연 보호막(200)의 재료로는 내열성 및 접착성이 좋은 투명 에폭시 수지(EMC: Epoxy Moulding Compound)나 실리콘 고무가 선택되어 사용될 수 있다.
이후, 노출된 도전 베이스의 단부를 프레스 절단하여 반도전성 충진재(130)가 도전 베이스(110)와 전기적으로 병렬 회로를 이루도록 한다.
상기의 본 발명에 의한 순간 고전압 보호장치를 갖는 LED 칩 패키지는 제 1 및 제 2 도전 베이스(110, 120) 이격 간격의 일정 부위에 형성된 반도전성 충진재(130) 및 반도전성 충진재(130)와 LED 칩이 병렬로 연결된 구조에 의해, 제 1 및 제 2 도전 베이스(110, 120)는 정전용량(Cp)이 대략 0.2㎊, 클램핑 전압(Vc)이 150V를 나타내어, 외부에서 순간 고전압이 인가되는 경우 즉, 도 6b의 그래프에 나타낸 것과 같이 순간 고전압, 즉, 정전기 감쇄 효과를 나타낸다. 즉, 고전압이 인 가될 때 반도전성 충진재는 도전로 역할을 하여 순간 과전압을 통과시켜 LED 칩을 보호해준다. 도 6a는 본 발명의 반도전성 충진재(130)를 개재하지 않은 LED 칩 패키지의 순간 고전압 감쇄 효과를 나타낸 그래프로 감쇄 효과가 거의 없다.
상기의 본 발명에 의하면 상기의 반도전성 충진재(130)는 양방향성이며, 실리콘 고무를 절연성 폴리머로 사용한 경우 유연성을 갖고, 도전 베이스(110, 120) 위에 중첩되어 형성되므로 신뢰성 있는 접착력 및 도전로가 형성되며, 절연성 폴리머와 전기전도성 파우더의 사용량을 조정함으로써 이격 간극에 적합한 반도전성 충진재(130)를 제공할 수 있다. 또한 절연성 폴리머와 전기전도성 파우더의 색상을 조절함으로써 광 휘도를 향상시킬 수 있다. 더욱이 사용되는 본딩 와이어의 수가 적게 되어 광 휘도 및 광 방향성이 향상된다.
이상에서는 본 발명의 실시 예를 중심으로 설명하였지만 당업자의 수준에서 다양한 변경을 가할 수 있다.
1) 상기의 실시 예에서는 최대 두 개의 LED 칩을 예로 들었으나, 셋 이상의 LED 칩에도 적용할 수 있다.
2) 또한, 반도전성 충진재의 조성 및 치수는 여러 가지 변수, 가령 도전 베이스 간의 간극, 폭, 두께 및 위치 등에 의해서 적절하게 조정될 수 있다. 또한, 상기의 실시 예와 같이, 반도전성 충진재는 기본적으로 전기 전도성 물질과 반도성 물질 및 절연 폴리머로 구성될 수 있으나 사용 목적 및 절연 폴리머의 함유량에 따라 절연 폴리머와 전기 전도성 물질 또는 절연 폴리머와 반도전성 물질로만 구성되 어 질 수도 있다. 또한 절연 폴리머의 경화 과정 중 또는 이후 공정에서 발생하는 열적, 기계적 수축 등을 완화할 목적으로 금속 산화물 또는 에어 졸 같은 폴리머가 수축 억제제로 포함될 수 있다. 또한, 도전 베이스와 접착력을 향상시키기 위하여 실란 등의 접착력 향상제가 포함될 수 있다.
3) 또한, 상기의 실시 예에서는 도 1과 같이 LED 칩이 장착된 도전 베이스의 표면 쪽으로 반도전성 충진재가 볼록 튀어나오고 표면 가장자리와 중첩되었으나, 광 휘도, 광 방향성 및 작업성의 향상을 고려하여 도전 베이스의 이면 쪽으로 볼록 튀어나오고 이면 가장자리와 중첩되도록 할 수 있다.
4) 또한, 상기 실시 예에서 도전 베이스는 메탈 리드 프레임을 예로 들었으나, 세라믹 패키지, 폴리머 패키지 또는 PCB 기판 위에 형성된 도전 베이스에도 적용될 수 있다.
따라서, 본 발명의 권리범위는 상기의 실시 예에 한정되어서는 안 되며, 이하에 기재되는 특허청구범위에 의해 판단되어야 한다.
도 1은 본 발명의 일 실시예에 따른 순간 고전압 보호장치를 갖는 LED 칩 패키지의 내부 구조를 도시한 것이다.
도 2는 도 1의 등가 회로를 나타낸다.
도 3은 본 발명의 다른 실시예에 따른 순간 고전압 보호장치를 갖는 LED 칩 패키지의 내부 구조를 도시한 것이다.
도 4는 도 3의 등가 회로를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 순간 고전압 보호장치를 갖는 LED 칩 패키지를 제조하는 방법을 설명하는 플로차트이다.
도 6a는 순간 고전압 보호기능을 갖지 않는 경우의 순간 고전압 감쇄 효과를 나타낸다.
도 6b는 본 발명을 적용한 경우의 순간 고전압 감쇄 효과를 나타낸다.
도 7은 종래 기술의 한 예에 따른 순간 고전압 보호장치를 갖는 LED 칩 패키지를 나타낸다.
도 8은 종래 기술의 다른 예에 따른 순간 고전압 보호장치를 갖는 LED 칩 패키지를 나타낸다.
도 9는 종래 기술의 또 다른 예에 따른 순간 고전압 보호장치를 갖는 LED 칩 패키지를 나타낸다.

Claims (13)

  1. LED 칩이 실장된 제 1 도전 베이스;
    상기 제 1 도전 베이스와 이격된 제 2 도전 베이스;
    상기 제 1 및 제 2 도전 베이스 사이의 이격 간극에 충진되고 경화되어 이들을 전기적 및 기구적으로 연결하는 반도전성 충진재;
    상기 LED 칩을 상기 제 1 및 제 2 도전 베이스와 전기적으로 연결하는 본딩 와이어; 및
    상기 LED 칩과 반도전성 충진재는 완전히 밀봉하며 제 1 및 제 2 도전 베이스의 일단은 노출되게 밀봉하는 투명 절연 보호막을 포함하며,
    상기 반도전성 충진재는 전기전도성 물질, 절연성 폴리머 및 첨가제로 이루어지고, 선택적으로 반도성 물질을 포함하며,
    상기 반도전성 충진재는 상기 LED 칩에 대해 전기적으로 병렬 연결되어 외부로부터 상기 제 1 또는 제 2 도전 베이스를 통하여 유입되는 순간 고전압에 대해 도전로를 형성하여 상기 LED 칩을 보호하는 것을 특징으로 하는 순간 고전압 보호장치를 갖는 LED 칩 패키지.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 전기전도성 물질은 금속 파우더, 카본 파우더, 또는 전기전도성 폴리머 중 어느 하나 이상을 포함하는 것을 특징으로 하는 순간 고전압 보호장치를 갖는 LED 칩 패키지
  4. 청구항 1에 있어서,
    상기 반도성 물질은 금속 산화물 파우더 또는 탄화물 파우더 중 어느 하나 이상을 포함하는 것을 특징으로 하는 순간 고전압 보호장치를 갖는 LED 칩 패키지.
  5. 청구항 1에 있어서,
    상기 절연성 폴리머는 리플로우 솔더링의 내열 온도를 견디는 폴리머 수지 또는 탄성 중합체 고무 중 어느 하나인 것을 특징으로 하는 순간 고전압 보호장치를 갖는 LED 칩 패키지.
  6. 청구항 1에 있어서,
    상기 반도전성 충진재는 상기 이격 간극에 인접한 제 1 및 제 2 도전 베이스의 표면 가장자리 부분과 중첩되도록 도포되고 충진되는 것을 특징으로 하는 순간 고전압 보호장치를 갖는 LED 칩 패키지.
  7. 청구항 6에 있어서,
    상기 제 1 및 제 2 도전 베이스에 중첩된 반도전성 충진재의 두께는 상기 LED 칩 두께의 1/2 미만인 것을 특징으로 하는 순간 고전압 보호장치를 갖는 LED 칩 패키지.
  8. 청구항 1에 있어서,
    상기 제 2 도전 베이스 위에 다른 LED 칩이 실장되고, 상기 다른 LED 칩은 본딩 와이어를 이용하여 상기 제 1 및 제 2 도전 베이스와 전기적으로 연결된 것을 특징으로 하는 순간 고전압 보호장치를 갖는 LED 칩 패키지.
  9. 청구항 1에 있어서,
    상기 LED 칩의 광 휘도 및 광 방향성이 향상되도록 상기 반도전성 충진재는 상기 이격 간극에 인접한 제 1 및 제 2 도전 베이스의 이면 가장자리 부분과 중첩되도록 도포되고 충진되는 것을 특징으로 하는 순간 고전압 보호장치를 갖는 LED 칩 패키지.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020080033243A 2008-04-10 2008-04-10 순간 고전압 보호장치를 갖는 엘이디 칩 패키지 KR100964370B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080033243A KR100964370B1 (ko) 2008-04-10 2008-04-10 순간 고전압 보호장치를 갖는 엘이디 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080033243A KR100964370B1 (ko) 2008-04-10 2008-04-10 순간 고전압 보호장치를 갖는 엘이디 칩 패키지

Publications (2)

Publication Number Publication Date
KR20090107790A KR20090107790A (ko) 2009-10-14
KR100964370B1 true KR100964370B1 (ko) 2010-06-25

Family

ID=41551241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080033243A KR100964370B1 (ko) 2008-04-10 2008-04-10 순간 고전압 보호장치를 갖는 엘이디 칩 패키지

Country Status (1)

Country Link
KR (1) KR100964370B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494260B (zh) * 2018-12-28 2024-04-05 山东省半导体研究所 一种oj芯片大功率瞬态抑制保护二极管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018000A (ko) * 1996-08-09 1998-06-05 김영환 반도체 장치의 패키지용 리드프레임 및 반도체 장치
JPH1167966A (ja) 1997-08-20 1999-03-09 Sanken Electric Co Ltd 半導体装置
JP2002094121A (ja) 2000-09-19 2002-03-29 Toshiba Electronic Engineering Corp 半導体発光装置
JP2005294779A (ja) 2004-04-06 2005-10-20 Matsushita Electric Ind Co Ltd Ｌｅｄ光源

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018000A (ko) * 1996-08-09 1998-06-05 김영환 반도체 장치의 패키지용 리드프레임 및 반도체 장치
JPH1167966A (ja) 1997-08-20 1999-03-09 Sanken Electric Co Ltd 半導体装置
JP2002094121A (ja) 2000-09-19 2002-03-29 Toshiba Electronic Engineering Corp 半導体発光装置
JP2005294779A (ja) 2004-04-06 2005-10-20 Matsushita Electric Ind Co Ltd Ｌｅｄ光源

Also Published As

Publication number Publication date
KR20090107790A (ko) 2009-10-14

Similar Documents

Publication Publication Date Title
US6351011B1 (en) Protection of an integrated circuit with voltage variable materials
JP5698424B2 (ja) 基体にｅｓｄ保護を組み入れた発光ダイオード用基体
US7323769B2 (en) High performance chip scale leadframe package with thermal dissipating structure and annular element and method of manufacturing package
US8486724B2 (en) Wafer level reflector for LED packaging
CN103390612B (zh) 半导体器件、半导体器件模块以及半导体器件的制造方法
CN101958389A (zh) 一种硅基板集成有功能电路的led表面贴装结构及其封装方法
WO2011080093A1 (en) Power electronic module with non-linear resistive field grading and method for its manufacturing
US20080093748A1 (en) Semiconductor package and fabrication process thereof
KR100986336B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR20150039689A (ko) 복합 수지 및 전자 디바이스
US7355251B2 (en) Light emitting device
CN110310930B (zh) 半导体封装件
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
KR100964370B1 (ko) 순간 고전압 보호장치를 갖는 엘이디 칩 패키지
JP5921723B2 (ja) 半導体装置
KR101114794B1 (ko) 발광소자 패키지 및 그 제조방법
KR102219689B1 (ko) 반도체 장치 및 그 제조 방법
CN105895620A (zh) Rf封装
TWI281738B (en) Structure and assembly method of IC packaging
KR20160128516A (ko) 반도체 발광소자 패키지
KR102228938B1 (ko) 커플드 반도체 패키지
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
TWI641168B (zh) 有機光電元件及有機光電模組
TWI455261B (zh) 包覆基板側邊之模封陣列處理方法
TWI241003B (en) Method and device for cavity-down package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190605

Year of fee payment: 10