CN1175569C - 时钟信号发生变换设备 - Google Patents
时钟信号发生变换设备 Download PDFInfo
- Publication number
- CN1175569C CN1175569C CNB001352636A CN00135263A CN1175569C CN 1175569 C CN1175569 C CN 1175569C CN B001352636 A CNB001352636 A CN B001352636A CN 00135263 A CN00135263 A CN 00135263A CN 1175569 C CN1175569 C CN 1175569C
- Authority
- CN
- China
- Prior art keywords
- clock signal
- clock
- regulating circuit
- phase regulating
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 230000001105 regulatory effect Effects 0.000 claims description 56
- 230000005540 biological transmission Effects 0.000 claims description 22
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 20
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 claims description 13
- 230000008929 regeneration Effects 0.000 claims description 6
- 238000011069 regeneration method Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 239000013307 optical fiber Substances 0.000 description 4
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
该设备用于把一个时钟信号(TS1)变换为一个具有不同时钟速率的第二时钟信号(TS2)，以便可以把第一数据信号(DS1)变换为一个具有改变了数据传输率的第二数据信号(DS2)。通过控制特别是在相位调节电路的反馈支路中的分频器，能够匹配于不同的数据传输率，并且能够在二个数据信号DS1到DS2或者DS2到DS1之间的变换。
Description
技术领域
本发明涉及一个时钟信号发生变换设备，借助于该设备把一个第一数据信号变换为一个具有一个不一致数据传输率的第二数据信号。
背景技术
为了借助于误差修正而确保数据传输，可以提高数据传输率；接收方可以从传输的信号中重新获得原始的数据信号。
如此，例如按照ITU-G.975，对于经过海底电缆的SDH信号的传输推荐采用误差修正，对此传输速率提高到原始数据传输率的15/14。根据图1阐明相应设备的使用。由一个用户在一个第一接入网络AN1中传输一个第一数据信号。在这里必须已经使用一个第一再生器R1。该再生器转送一个再生的数据信号，在一个光网络ON中借助于校正位安全地传输该数据信号。在变换器终端TT中首先从数据信号DS中获得一个附加的时钟信号，并且该时钟信号被变换为一个具有较高数据传输率的时钟信号，其与表明第二个校正位的数据信号DS2的传输速率一致。为了幅度再生、脉冲形状再生和时钟再生，在光网络中一个另外的再生器R2是必需的。在反变换器终端TR中首先从数据信号DS2中获得一个附加的第二时钟信号，并且变换为一个第一时钟信号TS1，其再次被附加于恢复的第一数据信号DS1。
发明内容
本发明的任务是，特别为发射终端和接收终端给出一个适合的时钟信号发生变换设备。该设备应当也可以应用于再生器中。
通过以下技术方案的时钟信号发生变换设备解决这个任务。
根据本发明的一种时钟信号发生变换设备，具有一个第一相位调节电路，所述第一相位调节电路具有一个第一可控振荡器，所述第一相位调节电路用于从具有不同数据传输率的多个数据信号中的各一个数据信号中获得具有一个第一时钟频率的一个数据信号，其中各数据信号作为第一基准信号被提供给所述第一相位调节电路，在该第一相位调节电路的反馈支路中连接一个可以调节的第一分频器，用于对不同数据传输率的粗匹配，并且具有一个第二相位调节电路，所述第二相位调节电路具有一个第二可控振荡器，所述第二相位调节电路用于获得具有一个第二时钟频率的一个时钟信号，其中第一时钟信号通过一个可调节的前置分频器变换为一个第二基准信号，所述基准信号被输送给所述第二相位调节电路，在该第二相位调节电路的反馈支路中连接一个可以调节的第二分频器，并且一个第三分频器和所述第二分频器串联连接，以变换为第二时钟信号。
根据本发明的一种时钟信号发生变换设备，具有一个第一相位调节电路，所述第一调节相位电路具有一个第一可控振荡器，所述第一相位调节电路用于从具有不同数据传输率的多个数据信号中的各一个数据信号中获得具有一个第一时钟频率的一个第一时钟信号，其中各一个数据信号作为第一基准信号被提供给第一相位调节电路，在该第一相位调节电路的反馈支路中连接一个可以调节的第一分频器用于对不同数据传输率的粗匹配，并且具有一个第二相位调节电路，所述第二相位调节电路具有一个第二可控振荡器，其中，第一时钟信号通过一个前置分频器变换为一个第二基准信号，所述基准信号输送给第二相位调节电路，在该第二相位调节电路的反馈支路中连接一个第五分频器，并且一个第六分频器和所述第五分频器串联连接，并且一个第二可调节的分频器和所述第二可控的振荡器的输出端连接，以获得具有一个第二时钟频率的第二时钟信号。
由于转换能力这个设备能够普遍得到使用。这是该设备的主要的优点。
本发明还包括基于上述技术方案的有益的改进。
附图说明
根据图详细阐述本发明的实施例。
图是：
图1 本发明的一个应用情况，
图2 本发明的一个第一实施例，和
图3 一个第二实施例。
具体实施方式
正如在根据图1的说明导言中已经阐述的，根据本发明的设备应当特别应用于在不安全的光网络AN1、AN2和一个由于误差修正而安全的(并且在同步数字体系SDH的网络中借助于OH字节可以监控)光网络ON之间的接口上。
在图2中描述了根据本发明的时钟信号发生器-变换器设备。其基本上包含二个相位调节电路PLL1和PLL2以及一个控制器ST1。这个第一相位调节电路PLL1包含一个鉴相器-鉴频器PD/FD1、一个滤波器FI1、一个第一可控制的振荡器VCO1，并且在反馈电路中包含一个可调节的第一分频器FT1。第一数据信号DS1经过一个输入端被供给鉴相器/鉴频器PD/FD1作为基准信号fR1。此外可以通过一个频率调节信号FE调整该鉴相器/鉴频器。由从网络管理中获得控制信息STI的控制器ST1通过一个数据传输率控制信号DRS根据数据信号DS1的数据传输率调节第一分频器FT1。这个分频器使该电路在区别最大的数据传输率的情况下的使用成为可能。通过鉴相器/鉴频器PD/FD1实现第一相位调节电路PLL1的可靠锁定，并且产生第一时钟信号TS1。随着这个时钟信号，数据信号DS1缓存在一个扫描触发器FF1中。
第二相位调节电路PLL2接到第一时钟信号TS1或从中通过分频推导出的信号作为第二基准信号FR2。这个相位调节电路首先应当提供一个有点提高的数据传输率。此外在反馈电路中布置一个第二分频器FT2和一个第三分频器FT3。第二分频器FT2具有同第一分频器FT1一样相同的分频比，并且与这个第一分频器一起共同根据附在的数据信号DS1的数据传输率调节。第三分频器FT3具有一个m∶1的分频比，而前置于第二鉴相器/鉴频器PD/FD2的分频器FT4具有n∶1的分频比。根据分频比m∶n，在此为15/14，因此产生一个具有提高的时钟速率的第二时钟信号TS2。随着这个时钟信号，第一数据信号DS1的缓存的数据和附加的校正位FEC经过一个乘法器被综合，并且经过一个发送触发器FF2作为第二数据信号DS2输出。
如果可以恰当地调节第三分频器FT3和前置分频器FT4，则与第一时钟频率TS1相比，第二时钟信号的时钟频率可以同样地保持不变、提高或降低。在所给出的应用情况中可以使用同一个设备，以便第二数据信号DS2在一个接收终端中(图1)变换为第一数据信号DS1(必需的缓存器没有描述)。对此仅需交换分频器FT3和FT4的分频比。如果二个分频比是相同的，则设备可以作为再生器使用。
在图3中描述了第二相位调节电路的一个变体。在此借助于一个具有分解合理的分频比m∶n或n∶m的第五分频器FT5实现恢复。该分频器于第六分频器FT6共同连接在相位调节电路的反馈支路中。第六分频器具有(N×K)∶1的分频比，并且可以由模式控制信号MS调节。经过一个具有分频比k∶1的前置分频器FT7获得第二基准信号FR2。为了平衡通过分解合理的分频器FT5引起的相移，分频器FT6是实用的。依赖于分频比m∶n和N∶1也许可以放弃通过系数k的分频，并且因此也放弃前置分频器FT7。借助于分频器FT2重新获得第二时钟信号。
在此预先规定控制器的一个变体ST2，其没有关于接收的数据信号的数据传输率的信息。借助于一个外部基准信号VS由鉴相器/鉴频器确定该信息。正如已经说明的，根据情况是否应当提高或降低数据传输率实现另外的调节。
Claims (12)
1.一种时钟信号发生变换设备，具有一个第一相位调节电路(PLL1)，所述第一相位调节电路具有一个第一可控振荡器(VCO1)，所述第一相位调节电路用于从具有不同数据传输率的多个数据信号(DS1)中的各一个数据信号中获得具有一个第一时钟频率的一个数据信号，其中各数据信号(DS1)作为第一基准信号(fR1)被提供给所述第一相位调节电路(PLL1)，在该第一相位调节电路的反馈支路中连接一个可以调节的第一分频器(FT1)，用于对不同数据传输率的粗匹配，并且具有一个第二相位调节电路(PLL2)，所述第二相位调节电路具有一个第二可控振荡器(VCO2)，所述第二相位调节电路用于获得具有一个第二时钟频率的一个时钟信号(TS2)，其中第一时钟信号(TS1)通过一个可调节的前置分频器(FT4)变换为一个第二基准信号(fR2)，所述基准信号被输送给所述第二相位调节电路(PLL2)，在该第二相位调节电路的反馈支路中连接一个可以调节的第二分频器(FT2)，并且一个第三分频器(FT3)和所述第二分频器串联连接，以变换为第二时钟信号(TS2)。
2.按照权利要求1所述的时钟信号发生变换设备，其特征在于，所述第二相位调节电路(PLL2)的反馈支路中设置的第三分频器(FT3)和提供第二基准信号(fR2)的前置分频器(FT4)可调节为与所述第一时钟信号(TS1)的第一时钟频率相比不仅可以提高，而且可以降低所述第二时钟信号(TS2)的第二时钟频率的一个分数的系数m/n或n/m，其中m和n为整数。
3.按照权利要求2所述的时钟信号发生变换一设备，其特征在于，在所述第二相位调节电路(PLL2)的反馈支路中的第三分频器(FT3)和前置分频器(FT4)还可以调节为使得所述第一时钟信号(TS1)和所述第二时钟信号(TS2)的时钟频率相同，这样，所述时钟信号发生变换设备可用于变换器终端(TT)，所述变换器终端相对于第一时钟信号(TS1)的时钟频率要求提高第二时钟信号(TS2)的时钟频率，可用于再生器(R1，R2)，所述再生器在时钟频率保持相同时要求时钟再生，并且可用于反向变换器终端(TR)，所述反向变换器终端要求重新获得具有更低时钟频率的第一时钟信号(TS1)。
4.按照权利要求1、2或3所述的时钟信号发生变换设备，其特征在于，设置一个用于调节所述可调节的第一、第二、第三和前置分频器(FT1，FT2，FT3，FT4)的控制器(ST1)，所述第一数据信号(DS1)的数据传输率/所述第一时钟信号(TS1)的时钟速率和所述第二数据信号(DS2)的数据传输率/所述第二时钟信号(TS2)的时钟速率由所述控制器获知。
5.按照权利要求1所述的时钟信号发生变换设备，其特征在于，通过所述第一相位调节电路(PLL1)的鉴频器和控制器(ST2)确定第一数据信号(DS1)的数据传输率(DR)，并且相应地调节所述第一相位调节电路(PLL1)的第一分频器(FT1)，并且在于根据存储的或传输的附加信息调节所述第二相位调节电路(PLL2)。
6.按照权利要求1所述的时钟信号发生变换设备，其特征在于，在两个相位调节电路(PLL1、PLL2)中设置同样的可控振荡器(VCO1、VCO2)。
7.一种时钟信号发生变换设备，具有一个第一相位调节电路(PLL1)，所述第一调节相位电路具有一个第一可控振荡器(VCO1)，所述第一相位调节电路用于从具有不同数据传输率的多个数据信号(DS1)中的各一个数据信号中获得具有一个第一时钟频率的一个第一时钟信号(TS1)，其中各一个数据信号(DS1)作为第一基准信号(fR1)被提供给第一相位调节电路(PLL1)，在该第一相位调节电路的反馈支路中连接一个可以调节的第一分频器(FT1)用于对不同数据传输率的粗匹配，并且具有一个第二相位调节电路(PLL2)，所述第二相位调节电路具有一个第二可控振荡器(VCO2)，其中，第一时钟信号(TS1)通过一个前置分频器(FT4)变换为一个第二基准信号(fR2)，所述基准信号输送给第二相位调节电路(PLL2)，在该第二相位调节电路的反馈支路中连接一个第五分频器(FT5)，并且一个第六分频器(FT6)和所述第五分频器串联连接，并且一个第二可调节的分频器(FT2)和所述第二可控的振荡器(VCO2)的输出端连接，以获得具有一个第二时钟频率的第二时钟信号(TS2)。
8.按照权利要求7所述的时钟信号发生变换设备，其特征在于，在所述第二相位调节电路(PLL2)的反馈支路中的第五分频器(FT5)具有一个分数的分频比m/n或n/m，其中m和n为整数。
9.按照权利要求7或8所述的时钟信号发生变换设备，其特征在于，在所述第二相位调节电路(PLL2)的反馈支路中的第五分频器(FT5)还可以调节为使得所述第一时钟信号(TS1)和所述第二时钟信号(TS2)的时钟频率相同，这样，所述时钟信号发生变换设备可用于变换器终端(TT)，所述变换器终端相对于所述第一时钟信号(TS1)的时钟频率要求提高第二时钟信号(TS2)的时钟频率，可用于再生器(R1，R2)，所述再生器在时钟频率保持相同时要求时钟再生，并且可用于反向变换器终端(TR)，所述反向变换器终端要求重新获得具有更低时钟频率的第一时钟信号(TS1)。
10.按照权利要求9所述的时钟信号发生变换设备，其特征在于，设置一个用于调节所述可调节的第一、第二、第五和第六分频器(FT1，FT2，FT5，FT6)的控制器(ST1)，所述第一数据信号(DS1)的数据传输率/所述第一时钟信号(TS1)的时钟速率和所述第二数据信号(DS2)的数据传输率/所述第二时钟信号(TS2)的时钟速率由所述控制器获知。
11.按照权利要求7所述的时钟信号发生变换设备，其特征在于，通过所述第一相位调节电路(PLL1)的鉴频器和控制器(ST2)确定第一数据信号(DS1)的数据传输率(DR)，并且相应地调节所述第一相位调节电路(PLL1)的第一分频器(FT1)，并且在于根据存储的或传输的附加信息调节所述第二相位调节电路(PLL2)。
12.按照权利要求7所述的时钟信号发生变换设备，其特征在于，在两个相位调节电路(PLL1、PLL2)中设置同样的可控振荡器(VCO1、VCO2)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19959714A DE19959714C2 (de) | 1999-12-10 | 1999-12-10 | Taktsignal-Erzeuger-Umsetzer-Einrichtung |
| DE19959714.6 | 1999-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1313676A CN1313676A (zh) | 2001-09-19 |
| CN1175569C true CN1175569C (zh) | 2004-11-10 |
Family
ID=7932231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001352636A Expired - Fee Related CN1175569C (zh) | 1999-12-10 | 2000-12-11 | 时钟信号发生变换设备 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6509769B2 (zh) |
| EP (1) | EP1109319A3 (zh) |
| CN (1) | CN1175569C (zh) |
| CA (1) | CA2328024A1 (zh) |
| DE (1) | DE19959714C2 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6779125B1 (en) * | 2000-06-09 | 2004-08-17 | Cirrus Logic, Inc. | Clock generator circuitry |
| WO2004010621A2 (en) * | 2002-07-19 | 2004-01-29 | Thomson Licensing S.A. | Staged locking of two phase locked loops |
| JP3974618B2 (ja) * | 2002-11-01 | 2007-09-12 | 富士通株式会社 | データ処理回路 |
| US7443213B2 (en) * | 2005-01-21 | 2008-10-28 | Thomson Licensing | Staged locking of two phase locked loops |
| US7301404B2 (en) * | 2005-07-21 | 2007-11-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for transceiver frequency synthesis |
| CN101446845B (zh) * | 2008-12-19 | 2010-06-02 | 锐迪科微电子（上海）有限公司 | 频率调节装置 |
| CN103493376B (zh) * | 2011-04-20 | 2016-11-16 | 飞思卡尔半导体公司 | 用于时钟信号生成的系统及方法 |
| US10116313B2 (en) * | 2015-08-25 | 2018-10-30 | Intel Corporation | Apparatus and method to mitigate phase and frequency modulation due to inductive coupling |
| JP6614041B2 (ja) * | 2016-06-14 | 2019-12-04 | 住友電気工業株式会社 | 光信号中継装置、光信号中継方法および光通信システム |
| CN113364738B (zh) * | 2021-05-08 | 2022-09-02 | 武汉中元华电科技股份有限公司 | 基于低速时钟的高速ft3报文动态自适应接收方法及系统 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2300704A1 (de) | 1973-01-08 | 1974-07-11 | Eberspaecher J | Anordnung zur katalytischen reinigung der abgase von brennkraftmaschinen |
| DE2906886C2 (de) * | 1979-02-22 | 1982-03-25 | TE KA DE Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg | Schaltungsanordnung zur Schrittakt-Gewinnung |
| GB2084415A (en) * | 1980-09-12 | 1982-04-07 | Sony Corp | Apparatus for regenerating a clock pulse signal from a stream of data |
| US4608699A (en) * | 1982-12-27 | 1986-08-26 | Motorola, Inc. | Simulcast transmission system |
| US4651102A (en) * | 1984-09-26 | 1987-03-17 | Applied Magnetics Corp. | Method of converting a pulse train of electrical signals into digital signals |
| JP2520697B2 (ja) * | 1987-10-23 | 1996-07-31 | アンリツ株式会社 | 位相信号濾波装置 |
| JPH0752556B2 (ja) * | 1988-02-19 | 1995-06-05 | パイオニア株式会社 | ディスク演奏装置におけるスピンドルサーボ装置 |
| DE8817016U1 (de) | 1988-11-04 | 1991-12-19 | Heinrich Gillet GmbH & Co KG, 6732 Edenkoben | Abgas-Katalysator für Kraftfahrzeuge |
| US5346675A (en) | 1988-12-16 | 1994-09-13 | Usui Kokusai Sangyo Kabushiki Kaisha | Exhaust gas cleaning apparatus |
| DE3926072C2 (de) | 1989-08-07 | 1994-01-13 | Emitec Emissionstechnologie | Katalysator zur Abgasreinigung mit elastischen Elementen zum Ausgleich von Längsdehnungen |
| DE4329353A1 (de) * | 1993-08-27 | 1995-03-02 | H U C Elektronik Gmbh | PLL-System |
| US6334219B1 (en) * | 1994-09-26 | 2001-12-25 | Adc Telecommunications Inc. | Channel selection for a hybrid fiber coax network |
| US5790601A (en) * | 1995-02-21 | 1998-08-04 | Hughes Electronics | Low cost very small aperture satellite terminal |
| US5963608A (en) * | 1995-06-05 | 1999-10-05 | Broadband Communications Products, Inc. | Clock extractor for high speed, variable data rate communication system |
| JP3291198B2 (ja) * | 1996-05-08 | 2002-06-10 | 富士通株式会社 | 半導体集積回路 |
| US5933058A (en) * | 1996-11-22 | 1999-08-03 | Zoran Corporation | Self-tuning clock recovery phase-locked loop circuit |
| US6218876B1 (en) * | 1999-01-08 | 2001-04-17 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
-
1999
- 1999-12-10 DE DE19959714A patent/DE19959714C2/de not_active Expired - Fee Related
-
2000
- 2000-11-20 EP EP00125426A patent/EP1109319A3/de not_active Withdrawn
- 2000-12-08 CA CA002328024A patent/CA2328024A1/en not_active Abandoned
- 2000-12-11 CN CNB001352636A patent/CN1175569C/zh not_active Expired - Fee Related
- 2000-12-11 US US09/734,463 patent/US6509769B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2328024A1 (en) | 2001-06-10 |
| CN1313676A (zh) | 2001-09-19 |
| US20020030518A1 (en) | 2002-03-14 |
| DE19959714C2 (de) | 2001-11-29 |
| DE19959714A1 (de) | 2001-08-16 |
| EP1109319A2 (de) | 2001-06-20 |
| EP1109319A3 (de) | 2004-12-08 |
| US6509769B2 (en) | 2003-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1909441B (zh) | 宽范围和可动态重新配置的时钟数据恢复结构 | |
| CN1175569C (zh) | 时钟信号发生变换设备 | |
| CA1288839C (en) | Digital phase locked loop clock recovery scheme | |
| US4511859A (en) | Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals | |
| US20060029160A1 (en) | Quarter-rate clock recovery circuit and clock recovering method using the same | |
| EP0511798A2 (en) | Clock generation circuit for multistandard serial digital video with automatic format identification | |
| GB2369940A (en) | A clock recovery circuit using PLL | |
| CN1203708A (zh) | 带前馈的高稳定频率合成器环路 | |
| US5187722A (en) | Frequency synthesis using fractional frequency multiplication | |
| US7242740B2 (en) | Digital phase-locked loop with master-slave modes | |
| CN1794618B (zh) | 数字时钟滤波器 | |
| US6493408B1 (en) | Low-jitter data transmission apparatus | |
| CN1007112B (zh) | 产生频率可数字分级调整的模拟信号的频率合成器电路 | |
| US5598448A (en) | Method and apparatus for controlling a digital phase lock loop and within a cordless telephone | |
| US6819725B1 (en) | Jitter frequency shifting Δ-Σ modulated signal synchronization mapper | |
| US7308062B2 (en) | Apparatus for providing system clock synchronized to a network universally | |
| EP1104113A2 (en) | Clock and data recovery circuit for optical receiver | |
| CA2293173A1 (en) | Agile phase noise filter using vcxo and frequency synthesis | |
| US4418322A (en) | Automatic digital circuit for synchronizing with a variable baud rate generator | |
| EP1493233B1 (en) | Selectable clocking architecture | |
| JPS6059822A (ja) | 周波数変換回路 | |
| EP0651923B1 (en) | A method and a device for generating a clock signal in a multiplexing system | |
| KR100656138B1 (ko) | 두 개의 위상 동기 루프를 이용한 직교 변조 송신기 | |
| KR19990061629A (ko) | 록킹 시간 단축을 위한 위상동기루프장치 | |
| SU734889A1 (ru) | Устройство фазировани |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |