CN113364738B - 基于低速时钟的高速ft3报文动态自适应接收方法及系统 - Google Patents

基于低速时钟的高速ft3报文动态自适应接收方法及系统 Download PDF

Info

Publication number
CN113364738B
CN113364738B CN202110497812.1A CN202110497812A CN113364738B CN 113364738 B CN113364738 B CN 113364738B CN 202110497812 A CN202110497812 A CN 202110497812A CN 113364738 B CN113364738 B CN 113364738B
Authority
CN
China
Prior art keywords
sampling
sample
data
message
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110497812.1A
Other languages
English (en)
Other versions
CN113364738A (zh
Inventor
刘望
危必波
何齐
郑蓉
詹万鹏
陈伯芳
刘畅
江帆
马睿
金良虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Zhongyuan Huadian Science & Technology Co ltd
Original Assignee
Wuhan Zhongyuan Huadian Science & Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Zhongyuan Huadian Science & Technology Co ltd filed Critical Wuhan Zhongyuan Huadian Science & Technology Co ltd
Priority to CN202110497812.1A priority Critical patent/CN113364738B/zh
Publication of CN113364738A publication Critical patent/CN113364738A/zh
Application granted granted Critical
Publication of CN113364738B publication Critical patent/CN113364738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22Parsing or analysis of headers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08Protocols for interworking; Protocol conversion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种基于低速时钟的高速FT3报文动态自适应接收方法,该方法包括以下步骤:S1、设置同频不同相位的N个采样时钟,相邻采样时钟的相位差相同,其中N为偶数;S2、将N个采样时钟分为至少两组,每组在各自的采样使能信号指示下采集高速FT3报文;S3、将采集的报文数据进行拼接;S4、对拼接后的报文数据进行解析。本发明在不提升采样时钟频率的前提下,通过增加采样次数的方式间接提升采样率,使得支持的FT3报文波特率上限扩大数倍。

Description

基于低速时钟的高速FT3报文动态自适应接收方法及系统
技术领域
本发明涉及电力系统领域,尤其涉及一种基于低速时钟的高速FT3报文动态自适应接收方法及系统。
背景技术
传统的FT3报文解码,为了不失真的恢复链路上的bit数据,依据香农采样定理,采样时钟的频率至少是报文传输波特率的两倍,而在实际应用中,考虑链路上传输波特率的波动影响,能够支持的FT3报文传输波特率范围又有缩减,上限不及采样频率值的一半。在解码范围上,传统的自适应解码仅能支持有限类型的固定帧长的FT3报文,在面对链路上帧长未知的报文时束手无策。
发明内容
本发明主要目的在于提供一种在不提升采样时钟频率的前提下,提高采样率的基于低速时钟的高速FT3报文动态自适应接收方法及系统。
本发明所采用的技术方案是:
提供一种基于低速时钟的高速FT3报文动态自适应接收方法,该方法包括以下步骤:
S1、设置同频不同相位的N个采样时钟,相邻采样时钟的相位差相同,其中N为偶数;
S2、将N个采样时钟分为至少两组,每组在各自的采样使能信号指示下采集高速FT3报文;
S3、将采集的报文数据进行拼接;
S4、对拼接后的报文数据进行解析。
接上述技术方案,步骤S2具体为:
S21、将N个采样时钟分成两组,第一组:clk_sample_0~clk_sample_(N/2-1),第二组:clk_sample_N/2~clk_sample_N-1;
S22、每组识别到各自的采样使能信号后,顺次进行采样。
接上述技术方案,步骤S22具体为:
1)采样时钟clk_sample_(N/2-1)识别到锁相环PLL锁定后,第一采样使能信号sample_en_0拉高,在第一组采样时钟的控制下进行报文采样;
2)采样时钟clk_sample_N-1识别到sample_en_0拉高后,第二采样使能信号sample_en_1拉高,在第二组采样时钟的控制下进行报文采样。
接上述技术方案,若采样时钟周期记为T_SAMPLE,则每组的采样使能信号对于不同采样时钟的建立时间不同,其中建立时间最小值为T_SAMPLE/2+T_SAMPLE/N。
接上述技术方案,步骤S3中,在进行报文拼接前,还包括步骤:
若采样持续电平的时间分辨率为T0,则根据滤波时长K×T0滤除所采集报文的毛刺,其中K为整数。
接上述技术方案,步骤S3中,在进行报文拼接前,还包括步骤:
统计一定时间内采样数据流中的持续电平最小值以确定波特率,在确定波特率之后,输出串行数据流变化沿间0或1的个数;
根据相邻变化沿间的0或1的个数和波特率,确定相邻变化沿间的抽点个数,抽点后再进行报文数据的拼接。
接上述技术方案,步骤S4中解析包括帧头解析和帧尾解析,其中帧头解析具体包括以下步骤:
对第一数据输出口port1进行移位操作查找到帧头,并逐字节输出数据;
在收到数据回弹指示后,开始重新寻找帧头。
接上述技术方案,若收到数据回弹指示,则根据回弹地址确定缓存RAM的读取起始地址,选择第二数据输出口port2的数据流直到缓存RAM读取到地址最大值后,切换到第一数据输出口port1。
本发明还提供了一种基于低速时钟的高速FT3报文动态自适应接收系统,其特征在于,包括:
采样时钟设置模块,用于设置同频不同相位的N个采样时钟,相邻采样时钟的相位差相同,其中N为偶数;
采集模块,用于将N个采样时钟分为至少两组,每组在各自的采样使能信号指示下采集高速FT3报文;
拼接模块,用于将采集的报文数据进行拼接;
解析模块,用于对拼接后的报文数据进行解析。
本发明还提供了一种计算机存储介质,其内存储有可被处理器执行的计算机程序,该计算机程序执行上述技术方案所述的基于低速时钟的高速FT3报文动态自适应接收方法。
本发明产生的有益效果是:本发明通过设置不同相位的多个同频时,并将其分为多组,每组分别设置相应的采样使能信号,分别控制各组的FT3报文的采集,即在不提升采样时钟频率的前提下,通过增加采样次数的方式间接提升采样率,使得支持的FT3报文波特率上限扩大数倍。
进一步地,通过波特率对应周期进行采样数据的抽点,化繁为简,削减数据量。
进一步地,在报文解码时,能够依据FT3报文收尾的格式特点解析出帧尾,摆脱对FT3报文类型或配置帧长的依赖。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1是本发明实施例基于低速时钟的高速FT3报文动态自适应接收方法的流程图;
图2是本发明实施例基于低速时钟的高速FT3报文动态自适应接收流程框图;
图3是本发明实施例报文采样拼接架构示意图;
图4是本发明实施例报文解码示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
如图1所示,本发明实施例基于低速时钟的高速FT3报文动态自适应接收方法,该方法包括以下步骤:
S1、设置同频不同相位的N个采样时钟,相邻采样时钟的相位差相同,其中N为偶数;
S2、将N个采样时钟分为至少两组,每组在各自的采样使能信号指示下采集高速FT3报文;
S3、将采集的报文数据进行拼接;
S4、对拼接后的报文数据进行解析。
本发明采用“同频时钟,不同相位,多次采样”的方式提升采样分辨率,在采样分辨率成倍提升的同时,采样到的数据量也成倍增加。
如图2所示,FT3接收流程主要分为“采样”和“报文解析”两大部分,“采样”部分完成对FT3报文链路串行数据的高分辨率采集及bit流转化工作,“报文解析”部分完成对FT3报文帧头和帧尾的判定及报文输出工作。
“同频多时钟采样”的架构如图3所示,设置时钟clk_sample_0到clk_sample_N-1为同频不同相位的N(N为偶数)个采样时钟,相邻采样时钟的相位差相同。clk_sys为系统的工作时钟并且clk_sys的频率不小于clk_sample_0。
这N个异步时钟域下的串行采样数据经过异步fifo隔离后在clk_sys时钟域下进行拼接,得到sample_data[N-1:0]。一般为提升数据处理带宽,多个sample_data[N-1:0]拼接在一起得到sample_data[M×N-1:0]后,再送往下级处理。
在拼接得到采样数据sample_data[N-1:0]的过程中,为防错位,需确保sample_data[N-1:0]中bit的高低顺序与异步时钟采样的先后顺序一致。本发明采用“双发令枪”的设计,将N个采样时钟分成两组:clk_sample_0~clk_sample_(N/2-1)和clk_sample_N/2~clk_sample_N-1。
每组识别到各自的“发令枪”响起(即采样使能信号拉高)后,顺次进行采样,确保了采样数据的顺序性。“双发令枪”设计说明如下:
1)采样时钟clk_sample_(N/2-1)识别到PLL锁定后,采样使能信号
sample_en_0拉高;
2)采样时钟clk_sample_N-1识别到sample_en_0拉高后,采样使能信号sample_en_1拉高。
3)clk_sample_0~clk_sample_(N/2-1)识别到sample_en_0拉高后,进行采样;
4)clk_sample_N/2~clk_sample_N-1识别到sample_en_1拉高后,进行采样;
5)采样先后顺序依次为clk_sample_0、clk_sample_1、…、clk_sample_N-1若采样时钟周期记为T_SAMPLE,“发令枪”(采样使能信号)对于不同采样时钟的建立时间不同,其中建立时间最小值为T_SAMPLE/2+T_SAMPLE/N,故容易满足时序。本模块采样持续电平的时间分辨率达到了单时钟clk_sample_0的1/N。
该方法还包括滤波步骤,假设采样持续电平的时间分辨率为T0,根据滤波时长(K×T0,K为整数)滤除毛刺。
该方法还包括以下步骤:
统计一定时间内采样数据流中的持续电平最小值以确定波特率,在确定波特率之后,输出串行数据流变化沿间0或1的个数。
1)对数据流sample_data[M×N-1:0]相邻bit进行异或可以得到trig_data[M×N-1:0],
trig_data[M×N-1:0]中的bit为1的位置即为变化沿的位置
2)确定trig_data[M×N-1:0]中”1”的位置:以滤波时长中的K为单位将trig_data[M×N-1:0]截取成多段,分为trig_data[M×N-1:M×N-K],trig_data[M×N-K-1:M×N-2×K],……,trig_data[K-1:0](或MOD不为0时,取trig_data[MOD-1:0]),其中MOD为M×N除以K的余数。这里每段最多只有一个bit为1,确定bit为1的位置就容易许多。
3)获得变化沿的位置后,变化沿的差值即为持续电平时长。多次统计一定时间窗口内的持续电平的最小时长,连续多次在波动范围内,可将统计的最小时长值作为波特率对应周期。码型是曼彻斯特码还是串码,可以根据曼彻斯特码的电平持续时长最多2个波特率周期的特点来区分。
4)输出电平变化沿间0或1的个数时,数据接口格式如下:
Figure BDA0003055127750000071
接口个数:与步骤2)中划分的段数一致,M×N/K(或MOD不为0时,取M×N/K+1)个。
根据相邻变化沿间的0或1的个数和波特率,确定抽点个数后,进行相邻变化沿的抽点后,再进行bit的拼接向下级输出bit流。假设波特率对应周期记为T1,采样分辨率记T2,且T1>T2,则可以采用抽点的方式将数据量削减到原来的T2/T1,进而方便后续解码,其中T1的获得可以通过统计链路上电平持续时长的最小值得到。持续电平时长最小值的统计与抽点都是采用“先找变化沿”的方式进行,将大数据量通过变化沿隔开成小数据量,化繁为简,方便处理。
抽点完成后,获得的bit数据流,通过bit移位确认帧头。然后依据FT3报文格式特点,在多个CRC16校验正确标志中,选取最后一个CRC16的位置作为帧尾,完成了一次报文帧长的确定。多次确定帧长并且帧长相等时,才真正确定帧长。随后即可根据帧头加帧长的方式进行报文的解码。在根据CRC16校验标志确定帧尾的过程中,不能确定后面还有没有CRC16校验标志,本发明采用“后级多取,前级回弹”的数据流处理方式,来处理多取的数据。
“帧头解析”模块,如图4所示,包括两个数据输出口,其中一个数据输出口port1输出采样数据的bit流,另一个数据输出口port2需要缓存至少一个数据块(288bit,曼彻斯特码的情况)的bit流。数据输出口port2可设为一个缓存RAM。默认根据来自第一数据输出口port1的bit流进行移位操作查找到帧头,向下级“帧尾解析”模块逐字节输出数据。在收到“数据回弹指示”后,开始重新寻找帧头;“数据回弹指示”作为选择port1还是port2数据流的依据,一旦“数据回弹指示”到来,则选择根据回弹地址确定缓存ram的读取起始地址,选择port2的数据流直到缓存ram读取到地址最大值后,切换到port1。
“帧尾解析”模块,根据FT3报文以CRC16校验字段作为帧尾的特点进行解析。
FT3报文可能包含多个数据块,并具有以下特点:
1)每个数据块都是数据加CRC16的形式
2)每个数据块长度为偶数字节且最多18字节
帧尾的确定思路:
每2个字节计算一次CRC16,每找到CRC16校验正确位置,将CRC16的位置进行更新。在已经判断完了18个字节后:
1)如果position_crc16位置恰好为第17,18个字节并且本数据块确定了CRC16的位置,则本数据块解析完成;
2)如果position_crc16位置不在17,18字节位置,则认为帧尾找到了位置并且多取了一部分数据,此时向“帧头解析”模块输出数据回弹指示和回弹地址。
采样率的确定:在解析出报文内容后,根据报文之间的空闲间隔,即可确定链路上传输报文的采样率。
本发明还提供了一种基于低速时钟的高速FT3报文动态自适应接收系统,包括:
采样时钟设置模块,用于设置同频不同相位的N个采样时钟,相邻采样时钟的相位差相同,其中N为偶数;
采集模块,用于将N个采样时钟分为至少两组,每组在各自的采样使能信号指示下采集高速FT3报文;
拼接模块,用于将采集的报文数据进行拼接;
解析模块,用于对拼接后的报文数据进行解析。
上述系统各模块可进一步实现上述实施例方法中的功能,在此不一一赘述。此外该系统可以使用硬件方式实现,具有精度高、自适应程度高的特点。
本发明还提供了一种计算机存储介质,其内存储有可被处理器执行的计算机程序,该计算机程序执行上述实施例所述的基于低速时钟的高速FT3报文动态自适应接收方法。
综上,本发明为提升采样率,使用不同相位的多个同频时钟进行采样。通过控制异步时钟采样的采样次序的“发令枪”方法;通过波特率对应周期进行抽点,化繁为简,削减数据量;通过前级缓存,后级多取数据后,指示前级数据回弹的数据处理方式进行报文解调,并且整个报文接收方法采用“流水线”处理思想。
应当理解的是,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (9)

1.一种基于低速时钟的高速FT3报文动态自适应接收方法,其特征在于,该方法包括以下步骤:
S1、设置同频不同相位的N个采样时钟,相邻采样时钟的相位差相同,其中N大于2,且为偶数;
S2、将N个采样时钟分为至少两组,每组在各自的采样使能信号指示下采集高速FT3报文;
步骤S2具体为:
S21、将N个采样时钟分成两组,第一组:clk_sample_0~clk_sample_(N/2-1),第二组:clk_sample_N/2~clk_sample_N-1;
S22、每组识别到各自的采样使能信号后,顺次进行采样;
S3、将采集的报文数据进行拼接;在拼接得到采样数据sample_data[N-1:0]的过程中,为防错位,需确保sample_data[N-1:0]中bit的高低顺序与异步时钟采样的先后顺序一致;
S4、对拼接后的报文数据进行解析。
2.根据权利要求1所述的基于低速时钟的高速FT3报文动态自适应接收方法,其特征在于,步骤S22具体为:
1)采样时钟clk_sample_(N/2-1)识别到锁相环PLL锁定后,第一采样使能信号sample_en_0拉高,在第一组采样时钟的控制下进行报文采样;
2)采样时钟clk_sample_N-1识别到sample_en_0拉高后,第二采样使能信号sample_en_1拉高,在第二组采样时钟的控制下进行报文采样。
3.根据权利要求1所述的基于低速时钟的高速FT3报文动态自适应接收方法,其特征在于,若采样时钟周期记为T_SAMPLE,则每组的采样使能信号对于不同采样时钟的建立时间不同,其中建立时间最小值为T_SAMPLE/2+T_SAMPLE/N。
4.根据权利要求1所述的基于低速时钟的高速FT3报文动态自适应接收方法,其特征在于,步骤S3中,在进行报文拼接前,还包括步骤:
若采样持续电平的时间分辨率为T0,则根据滤波时长K×T0滤除所采集报文的毛刺,其中K为整数。
5.根据权利要求1所述的基于低速时钟的高速FT3报文动态自适应接收方法,其特征在于,步骤S3中,在进行报文拼接前,还包括步骤:
统计一定时间内采样数据流中的持续电平最小值以确定波特率,在确定波特率之后,输出串行数据流变化沿间0或1的个数;
根据相邻变化沿间的0或1的个数和波特率,确定相邻变化沿间采样数据的抽点个数,抽点后再进行报文数据的拼接。
6.根据权利要求1所述的基于低速时钟的高速FT3报文动态自适应接收方法,其特征在于,步骤S4中解析包括帧头解析和帧尾解析,其中帧头解析具体包括以下步骤:
对第一数据输出口port1进行移位操作查找到帧头,并逐字节输出数据;
在收到数据回弹指示后,开始重新寻找帧头。
7.根据权利要求6所述的基于低速时钟的高速FT3报文动态自适应接收方法,其特征在于,若收到数据回弹指示,则根据回弹地址确定缓存RAM的读取起始地址,选择第二数据输出口port2的数据流直到缓存RAM读取到地址最大值后,切换到第一数据输出口port1。
8.一种基于低速时钟的高速FT3报文动态自适应接收系统,其特征在于,包括:
采样时钟设置模块,用于设置同频不同相位的N个采样时钟,相邻采样时钟的相位差相同,其中N大于2,且为偶数;
采集模块,用于将N个采样时钟分为至少两组,每组在各自的采样使能信号指示下采集高速FT3报文;具体将N个采样时钟分成两组,第一组:clk_sample_0~clk_sample_(N/2-1),第二组:clk_sample_N/2~clk_sample_N-1;每组识别到各自的采样使能信号后,顺次进行采样;
拼接模块,用于将采集的报文数据进行拼接;在拼接得到采样数据sample_data[N-1:0]的过程中,为防错位,需确保sample_data[N-1:0]中bit的高低顺序与异步时钟采样的先后顺序一致;
解析模块,用于对拼接后的报文数据进行解析。
9.一种计算机存储介质,其特征在于,其内存储有可被处理器执行的计算机程序,该计算机程序执行权利要求1-7中任一项所述的基于低速时钟的高速FT3报文动态自适应接收方法。
CN202110497812.1A 2021-05-08 2021-05-08 基于低速时钟的高速ft3报文动态自适应接收方法及系统 Active CN113364738B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110497812.1A CN113364738B (zh) 2021-05-08 2021-05-08 基于低速时钟的高速ft3报文动态自适应接收方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110497812.1A CN113364738B (zh) 2021-05-08 2021-05-08 基于低速时钟的高速ft3报文动态自适应接收方法及系统

Publications (2)

Publication Number Publication Date
CN113364738A CN113364738A (zh) 2021-09-07
CN113364738B true CN113364738B (zh) 2022-09-02

Family

ID=77525873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110497812.1A Active CN113364738B (zh) 2021-05-08 2021-05-08 基于低速时钟的高速ft3报文动态自适应接收方法及系统

Country Status (1)

Country Link
CN (1) CN113364738B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19911464A1 (de) * 1999-03-15 2000-09-28 Siemens Ag Verfahren und Anordnung zur automatischen Gewinnung von Taktsignalen zur Abtastung von Datensignalen unterschiedlicher Datenraten mit Hilfe eines Phasenregelkreises
DE19959714C2 (de) * 1999-12-10 2001-11-29 Siemens Ag Taktsignal-Erzeuger-Umsetzer-Einrichtung
US7020227B1 (en) * 2002-05-31 2006-03-28 Acard Technology Corporation Method and apparatus for high-speed clock data recovery using low-speed circuits
WO2011153107A1 (en) * 2010-06-04 2011-12-08 Xilinx, Inc. Input/output bank architecture for an integrated circuit
WO2015161431A1 (zh) * 2014-04-22 2015-10-29 京微雅格(北京)科技有限公司 Lvds数据恢复方法及电路
CN105468561A (zh) * 2014-08-14 2016-04-06 山东维航电子科技有限公司 一种高速异步串行通信方法
US9966994B2 (en) * 2015-04-13 2018-05-08 Fmax Technologies, Inc. Apparatus and methods for burst mode clock and data recovery for high speed serial communication links
CN105610545B (zh) * 2015-12-21 2019-01-01 中国西电电气股份有限公司 一种基于fpga的ft3自适应解码系统及方法

Also Published As

Publication number Publication date
CN113364738A (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
KR100483462B1 (ko) 고속 푸리에 변환 장치와, 이를 이용한 고속 푸리에 변환 방법 및 이를 갖는 직교 주파수 분할 다중 변조 방식의 수신장치
CN108063616B (zh) 一种基于过采样的非同源时钟数据恢复系统
CN112506841A (zh) 一种串行数据恢复方法、接口及电子设备
CN113364738B (zh) 基于低速时钟的高速ft3报文动态自适应接收方法及系统
US8054927B2 (en) Synchronous circuit and method for receiving data
US7194021B2 (en) Digital matched filter
JP2003333020A (ja) ベースバンド信号受信回路、サンプルクロック抽出回路及びワード検出回路
CN108777670B (zh) 一种帧同步方法及装置
CN113806277A (zh) 基于srio协议的fpga与dsp的数据传输系统
US20020176449A1 (en) HDLC (high-level data link control) frames
KR100507693B1 (ko) 맨체스터 신호의 천이 오류 보정 방법
CN111585935B (zh) 一种连续非均匀多载波信号的整体解调方法
CN100505765C (zh) 多通道数据处理的方法
US8234524B1 (en) Protocol analysis with event present flags
CN112148655A (zh) 多位数据跨时钟域的处理方法及装置
TWI690162B (zh) 時脈資料回復裝置及方法
US6574059B1 (en) General purpose digital read channel architecture
CN1235429A (zh) 相加-比较选择电路
JP2658927B2 (ja) 多重伝送方法およびその装置
JP3089739B2 (ja) データ伝送方法、同期語検出方法及び装置
KR100228475B1 (ko) 프레임 데이터 수신장치
JPH06259268A (ja) チェックサム計算回路
JP2944549B2 (ja) セル処理回路
JP2655624B2 (ja) フレ−ム同期検出回路
CN114710480A (zh) 一种读出电子学数据处理方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant