CN117542849A - 电子装置及其制造方法 - Google Patents

电子装置及其制造方法 Download PDF

Info

Publication number
CN117542849A
CN117542849A CN202311733417.4A CN202311733417A CN117542849A CN 117542849 A CN117542849 A CN 117542849A CN 202311733417 A CN202311733417 A CN 202311733417A CN 117542849 A CN117542849 A CN 117542849A
Authority
CN
China
Prior art keywords
temperature
electronic device
manufacturing
semiconductor structure
micro semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311733417.4A
Other languages
English (en)
Inventor
陈显德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117542849A publication Critical patent/CN117542849A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本申请公开电子装置及其制造方法。一种电子装置包括：目标衬底、阵列式微半导体结构、阵列式接合件、以及接合层。阵列式微半导体结构设在目标衬底。阵列式接合件对应阵列式微半导体结构、且电连接阵列式微半导体结构至目标衬底的图样电路；两两接合件彼此独立；各该接合件为由设在该目标衬底的导电垫片、与设在各该微半导体结构的导电电极通过共晶键合的一体性构件。接合层连接各微半导体结构至目标衬底；其中，该接合层不具有导电材料；各该接合件恰由该接合层接触包覆，该接合层与这些阵列式接合件形成同层关系。

Description

电子装置及其制造方法
本申请是原案申请号为202011515877.6的发明专利申请(申请日：2020年12月21日，发明名称：电子装置及其制造方法)的分案申请。
技术领域
本发明涉及一种电子装置，以及一种微半导体结构共晶接合的电子装置及其制造方法。
背景技术
传统发光二极管(边长大于150微米以上)在制造光电装置的过程中，是以磊晶(Epitaxy)、黄光、镀金属、蚀刻等工艺制作发光二极管之后，经切割得到一颗一颗的发光二极管晶粒，并利用引线接合或共晶接合使发光二极管的电极与电路衬底电连接。但是，对于微发光二极管而言，由于尺寸相当小(例如只有25微米或更小)，无法以传统的引线接合或共晶接合的设备进行电极的电连接。
因此，对微米尺寸或更小的微发光二极管或微半导体结构进行电连接，业界亟需有对应的方式。
发明内容
本发明为提供一种电子装置及其制造方法，可广泛应用于不同微半导体结构的电子装置。
本发明为提供一种电子装置及其制造方法，可解决因微米尺寸或更小的微半导体结构的电连接需求。
本发明提供一种电子装置包括：目标衬底、阵列式微半导体结构、阵列式接合件、以及接合层。阵列式微半导体结构设在目标衬底。阵列式接合件对应阵列式微半导体结构、且电连接阵列式微半导体结构至目标衬底的图样电路；两两接合件彼此独立；各该接合件为由设在该目标衬底的导电垫片、与设在各该微半导体结构的导电电极通过共晶键合的一体性构件；各该接合件定义有连接各该微半导体结构的第一端、连接该目标衬底的第二端、以及连接该第一端、第二端的周部。接合层连接各微半导体结构至目标衬底；其中，该接合层为非导电材料；各该接合件的该周部恰由该接合层接触包覆，该接合层与这些阵列式接合件形成同层关系。
在一个实施例中，各该接合件为铟金合金系统的共晶键合。
在一个实施例中，各该接合件为铟镍合金系统的共晶键合。
在一个实施例中，该接合层的该高分子材料包括环氧树脂系、或压克力系。
在一个实施例中，该接合层的该高分子材料的固化温度为170-220℃。
在一个实施例中，该接合层的该高分子材料的玻璃转移温度大于240℃。
本发明提供一种电子装置的制造方法，包括：在具有导电垫片的目标衬底上涂覆高分子材料至预备厚度；由涂覆在该目标衬底上的该高分子材料拾取具有导电电极的阵列式微半导体结构；以及，共晶接合互相对应的该导电电极与该导电垫片。
其中，该导电垫片包括第一金属，该高分子材料为不具有导电粒子的非导电材料；其中，该高分子材料定义黏滞度-温度变化特征：在第一温度具有第一黏滞性，在第二温度具有第二黏滞性，在第三温度具有第三黏滞性，在第四温度具有第四黏滞性，在第五温度具有第五黏滞性；其中，该第一温度至第五温度为有序递增，该第一温度为常温、该第五温度为玻璃转移温度；该第三黏滞性、第五黏滞性分别为极限值，该第三黏滞性为极小值、该第五黏滞性为极大值；该第二黏滞性邻近该第三黏滞性。
其中，包括第二金属的该导电电极设在各该微半导体结构上，设在各该微半导体结构的该导电电极对应至设在该目标衬底的该导电垫片；其中，该第一金属、第二金属之间定义有共晶温度，该共晶温度介于该第三温度、第四温度之间。
其中，包括对这些阵列式微半导体结构、该高分子材料、与该目标衬底，由该第一温度开始增温至该第四温度，并依序执行下列步骤：
在该第二温度开始，使这些阵列式微半导体结构与该目标衬底以第一压力彼此迫近：对这些阵列式微半导体结构或/和该目标衬底施压该第一压力；以及
在该共晶温度开始，使这些阵列式微半导体结构与该目标衬底以第二压力彼此迫紧：对这些阵列式微半导体结构或/和该目标衬底施压该第二压力，使具有该第一金属的该导电垫片与具有该第二金属的该导电电极互熔并通过迫紧产生共晶键结。
在一个实施例中，在该目标衬底上涂覆该高分子材料至该预备厚度的步骤中：该第二温度相对该第三温度低10℃。
在一个实施例中，在该目标衬底上涂覆该高分子材料至该预备厚度的步骤中：该第四温度相对该第三温度高90-100℃。
在一个实施例中，在该目标衬底上涂覆该高分子材料至该预备厚度的步骤中：该第四温度相对该共晶温度高10-40℃。
在一个实施例中，该第一金属、第二金属互为铟、金。
在一个实施例中，该第一金属、第二金属互为铟、镍。
在一个实施例中，在该目标衬底上涂覆该高分子材料至该预备厚度的步骤中：该共晶温度为160℃。
在一个实施例中，在该目标衬底上涂覆该高分子材料至该预备厚度的步骤中：该高分子材料包括环氧树脂系、或压克力系。
在一个实施例中，在该目标衬底上涂覆该高分子材料至该预备厚度的步骤中：该第五温度(玻璃转移温度)大于240℃。
在一个实施例中，在该目标衬底上涂覆该高分子材料至该预备厚度的步骤中：该预备厚度为2-7μm。
在一个实施例中，在该目标衬底上涂覆该高分子材料至该预备厚度的步骤中：该第二温度为70-110℃。
在一个实施例中，在该目标衬底上涂覆该高分子材料至该预备厚度的步骤中：该第二温度为90℃。
在一个实施例中，在该目标衬底上涂覆该高分子材料至该预备厚度的步骤中：该第三温度为80-120℃。
在一个实施例中，在该目标衬底上涂覆该高分子材料至该预备厚度的步骤中：该第四温度为170-220℃。
在一个实施例中，共晶接合的步骤中：该第一压力介于1-10MPa之间，并持续2-40秒。
在一个实施例中，共晶接合的步骤中：该第二压力为0.5MPa与50MPa之间，并持续5-60秒。
附图说明
图1为本发明的电子装置的示意图；
图1A为图1的局部放大图；
图2为本发明的电子装置制造方法的流程示意图。
图3A至图3E，为本发明的电子装置的制造方法对应图2的一个实施例的制造示意图；以及
图4A为本发明中高分子材料的黏滞度-温度变化特征图；图4B为对应图4A的另一黏滞度-温度变化特征图。
具体实施方式
以下将参照相关附图，说明根据本发明优选实施例的电子装置及其制造方法，其中相同的元件将以相同的附图标记加以说明。
本发明所述包括具有阵列式「半导体元件」的「电子装置」，例如(但不限于)显示面板、广告广告牌、感测装置、半导体装置或照明装置等。所使用「微」半导体结构、「微」半导体器件同义使用且泛指微尺度的半导体元件。「半导体结构」包含(但不限于)高品质单晶半导体及多晶半导体、经由高温处理而制造的半导体材料、掺杂半导体材料、有机及无机半导体，以及具有一个或多个额外半导体组件或非半导体组件的组合半导体材料及结构(诸如，介电层或材料，或导电层或材料)。此外，半导体结构例如(但不限于)晶体管、包含太阳能电池的光伏打器件、二极管、发光二极管、能量光束、p～n接面、光电二极管、集成电路及传感器的半导体器件及应用前述器件的组件。
本文中所使用的「目标衬底」指用于接收微半导体结构的非原生衬底。原生衬底或非原生衬底的材料的实施例如(但不限于)聚合物、塑料、树脂、聚酰亚胺、聚萘二甲酸乙二酯、聚对苯二甲酸伸乙基酯、金属、金属箔、玻璃、石英、玻璃纤维、可挠性玻璃、半导体、蓝宝石、金属-玻璃纤维复合板、金属-陶瓷复合板等。
本文中所使用的「拾取」，指拾取至少一排的至少部分的微半导体结构，其数量及范围视目标衬底的设计需求而决定。
本文中所使用的「阵列式」，指可依需求而排列成直行、或横列、或行与列的矩阵状，或是排列成多边形或不规则状，并不限制。
请参照图1为本发明电子装置10的一个实施例的示意图。电子装置10包括：目标衬底100、阵列式微半导体结构200、阵列式接合件300、以及接合层400。请同时参阅图3A，目标衬底100包括板材110，板材110上设有视电子装置10的需求而设计的图样电路(未绘示)，且图样电路上具有多个导电垫片。再次参照图1，阵列式微半导体结构200设在目标衬底100且对应目标衬底100的图样电路，各微半导体结构200包括本体210；阵列式接合件300对应阵列式微半导体结构200、且电连接阵列式微半导体结构200至目标衬底100的图样电路，两两接合件300彼此独立。请同时参阅图3E，各个接合件300为由设在目标衬底100其中导电垫片、与设在各微半导体结构200的导电电极互相对应且通过共晶键合的一体性构件。如图1A，各个接合件300定义有连接各微半导体结构200的第一端310、连接目标衬底100(或其图样电路)的第二端320、以及连接第一端310、第二端320的周部330。接合层400连接各微半导体结构200至目标衬底100；其中，接合层400为不具有导电物质的非导电材料，例如为不具有导电粒子的高分子材料；各接合件300的周部330恰由接合层400接触包覆，使接合层400与前述多个(阵列式)接合件300共同形成同层关系。接合层400在此为进行特定工艺(参阅图3D至图3E)后经固化的高分子材料，与各接合件300类似，可提供各微半导体结构200(本体210)与目标衬底100(或其图样电路)之间的连接。
请参阅图2、图3A至图3E，为本发明电子装置100的制造方法的其中一个实施例的流程图及其示意图。
如图2所示，本发明的电子装置的制造方法包括下列步骤S10、步骤S20、步骤S30：
步骤S10：如图3B，在目标衬底100上涂覆高分子材料400a至预备厚度h1。请参照图3A，目标衬底100除包括板材110外，尚具有设在板材110上的图样电路、以及设在图样电路上具有第一金属的导电垫片120。
其中，高分子材料400a为不具有导电粒子的可固化材料，例如(但不限于)环氧树脂系(Epoxy)或压克力系。在此，不具有导电粒子的高分子材料400a有别于传统的各向异性导电胶(Anisotropic Conductive Film,ACF)，不需要散布在胶中且成本占比极高的导电粒子/导电球，并搭配如后的步骤，可广泛应用于不同具有微半导体结构的电子装置，并显然具有低成本的优势。
其中，同时参阅图4A，高分子材料400a定义黏滞度-温度变化特征：在第一温度T1具有第一黏滞度V1，在第二温度T2具有第二黏滞度V2，在第三温度T3具有第三黏滞度V3，在第四温度T4具有第四黏滞性V4，在第五温度T5具有第五黏滞性V5。如图4A所示，第一温度T1至第五温度T5为有序递增，第一温度T1为常温，通常在25℃-30℃之间。高分子材料发生固化的温度最早可溯自第三温度T3，而第五温度T5为高分子材料400a的玻璃转移温度；第三黏滞度V3、第五黏滞性V5分别为极限值，如图4A所示，第三黏滞度V3为极小值、第五黏滞性V5为极大值；第二温度T2为本发明所选定的其中一个工作温度，使第二黏滞度V2邻近第三黏滞度V3；第四温度T4为本发明所选定的另一工作温度，介于第三温度T3与第五温度T5之间，使第四黏滞性V4介于第三黏滞度V3、第五黏滞性V5之间。
预备厚度h1可根据所选取的高分子材料、以及如图4A的黏滞度-温度变化特征，而选择2至7微米(micro meter,μm)的厚度范围，如2μm、3μm、5μm、6μm、6.5μm或7μm。
请注意，由于高分子材料400a在不同温度具有不同的黏滞性，本质上虽为同一材料，是因各阶段高分子之间的键结不同所造成。是以图3A至图3E中，高分子材料400a为常温键结的高分子材料、高分子材料400b为第二温度T2键结的高分子材料、高分子材料400c为第四温度T4键结的高分子材料最后经固化后键结稳定的高分子材料形成如图1中的接合层400；其中，接合层400可根据本发明中所示或等效的制造方法所制成。
本实施例中，导电垫片120是例示以一对为单位，配合以下揭示的双电极元件，然而并不以一对导电垫片120为限制。本实施例中，高分子材料400a是例示以覆盖导电垫片120，但不以覆盖导电垫片120为限制。
步骤S20：如图3C，由涂覆在目标衬底100上的高分子材料400a接触起始衬底(图未示)、并自起始衬底拾取部分或全部的阵列式微半导体结构200。
本实施例中，起始衬底可为原生衬底或非原生衬底，且自起始衬底拾取的阵列式微半导体结构200，其数量占比可为起始衬底的部分或全部；在此，所拾取的数量占比非本发明所考虑。
各微半导体结构200除包括本体210外，进一步包括具有第二金属的导电电极220，且导电电极220设在本体210上；本实施例中的微半导体结构200为双电极结构，但不以双电极为限制。
设在各微半导体结构200的导电电极220可一对一地对应至设在图样电路120的导电垫片300，本实施例中，各微半导体结构200的导电电极220与目标衬底100的导电垫片120之间以高分子材料彼此连接，但不以此为限制；例如，各微半导体结构200的本体210与目标衬底100的板材110或其图样电路之间以高分子材料彼此连接，使导电电极220与导电垫片300一对一地对应即可。
请注意，导电垫片120的第一金属、导电电极220的第二金属之间定义有共晶温度Tm；同时参阅图4A，此共晶温度Tm视所选择的金属系统而有不同，且此金属系统亦须搭配前述的高分子材料，使共晶温度Tm介于高分子材料的第三温度T3与第四温度T4之间。本实施例中，第一金属、第二金属是由铟金合金系统中选择，亦即第一金属、第二金属分别包含铟、金，或第一金属、第二金属互置为包含金、铟。为使本实施例更易于理解，可对铟金再选择特定比例使共晶温度Tm保持约160℃左右；所述的特定比例可选择铟金比为2：1。
步骤S30：共晶接合互相对应的导电电极220与导电垫片120；其中，包括对阵列式微半导体结构200、高分子材料400a与目标衬底200，由第一温度T1持续增温至第四温度T4，并在增温过程中依序执行下列包括如图3D的步骤S32与如图3E的步骤S34。
步骤S32：同时参阅图3D、图4A，在第二温度T2开始，使阵列式微半导体结构200与目标衬底100以第一压力P1彼此迫近：且不限于单独对阵列式微半导体结构200或单独对目标衬底100施压，或者同时对二者施压。
本实施例中，以虚化图示的施压装置500表示对阵列式微半导体结构200施压为例。
由于从第一温度T1持续增温，具有黏滞度V1的高分子材料400a因增温至第二温度T2而变成具有较低黏滞度V2的高分子材料400b时，高分子材料400b具有较自由的流动性，此时使微半导体结构200与目标衬底100彼此迫近的同时，因持续增温至第三温度T3，可将导电电极220与导电垫片120之间越来越自由流动的高分子材料有较高的机率得以被排开、或直至被完全排除。
从图4A可知，第三温度T3时的高分子材料具有相对极小的黏滞度V3，故第三温度T3时的高分子材料具有相对极高的流动性，推论为最容易排除高分子材料的温度点；然而，通过第三温度T3，高分子材料的黏滞性由黏滞度V3立即反转。本发明有意识地选择在第三温度T3前的第二温度T2即开始将导电电极220与导电垫片120彼此迫近，使排除高分子材料的时间点提前，高分子材料被排开的时间从而得以延长。
本步骤中，施加第一压力P1以迫近两者的时间，可持续并定义为第一时间段。换句话说，第一压力P1是用来排开彼此对应的导电电极220与导电垫片120之间的高分子材料，第一时间段则为排胶的时间长度。
本步骤中，以第一压力P1迫近两者并可直至导电电极220与导电垫片120彼此接触。
步骤S34：同时参阅图3E、图4A，在共晶温度Tm开始，使阵列式微半导体结构200与目标衬底100以第二压力P2彼此迫紧：由于第四温度T4高于前述的共晶温度Tm，对阵列式微半导体结构200或/和目标衬底100施压第二压力P2，使具有第一金属的导电垫片120与具有第二金属的导电电极220互熔并通过迫紧产生共晶键结。
同上，本步骤的第二压力P2可对阵列式微半导体结构200与目标衬底100之一或同时施加。
此时，具有第一金属的导电垫片120与具有第二金属的导电电极220以共晶键结而可如图1A的接合件300，呈一体性构件。而随着温度增加，高分子材料400c持续固化而形成如图1的接合层400，用以连接各微半导体结构200(本体210)与目标衬底100(或其图样电路)。
从图4A可知，第四温度T4为高分子材料开始固化的温度；本发明有意识地选择介于第三温度T3与第四温度T4之间的共晶温度Tm，高分子材料固化之前，即迫紧导电电极220与导电垫片120，使两者之间达到共晶键结；并在增温的同时，高分子材料可逐渐固化为如图1的接合层400。
本步骤中，施加第二压力P2以迫紧两者的时间，可持续并定义为第二时间段。
再次参阅图4A，相对第一金属、第二金属已经选定的铟金合金系统、及其所达成的共晶温度Tm，高分子材料选定系统(但不限于)环氧树脂系(Epoxy)或压克力系，使第五温度T5(玻璃转移温度)大于240℃，或进一步选择第五温度T5(玻璃转移温度)保持在约260℃的高分子材料。根据步骤S32，共晶温度Tm介于第三温度T3与第四温度T4之间，选定在高分子材料的黏滞性发生极小值之前，对导电电极220与导电垫片120之间的高分子材料进行排除，亦即选定在第三温度T3之前的第二温度T2排除导电电极220与导电垫片120之间的高分子材料；在增温至共晶温度Tm左右、且不超过第五温度T5(玻璃转换温度)，加压使导电电极220与导电垫片120共晶键结。换句话说，选定金属系统的共晶温度Tm介于高分子材料系统的极小黏滞性的温度T3与第四温度T4之间，通过步骤S30的分段式步骤S32、S34，可达到如图1所示，接合件300、接合层400形成同层关系。
值得注意的是，定义高分子材料系统的其中一种方式，可先选定第一金属、第二金属的合金系统，再选定对应前述合金系统的高分子材料系统；或反向选择。以选定的铟金合金系统、及其共晶温度Tm约160℃为例，找出高分子材料对应图4A中的黏滞度-温度变化特征，并对各个温度定义出温度区间：可选定第四温度T4在170-220℃之间的高分子材料，或进一步选定在第四温度T4在180-200℃之间的高分子材料。可选定第三温度T3在80-120℃之间的高分子材料，或进一步选定在第三温度T3在100℃的高分子材料。可选定第二温度T2为70-110℃之间的高分子材料，或进一步选定在第二温度T2在90℃的高分子材料。
或者，定义高分子材料系统的另一种方式，同样以选定的铟金合金系统、及其共晶温度Tm约160℃为例，找出高分子材料对应图4A中的黏滞度-温度变化特征，优先决定以下三个温度中的至少一个温度：第四温度T4、第三温度(极小黏滞性)T3、与共晶温度Tm；从而根据以下公式决定所关联的温度：第四温度T4相对共晶温度Tm高10-40℃；第四温度T4相对第三温度T3高90-100℃；第二温度T2相对第三温度T3低10℃。在图4B，以实化曲线C1表示如图4A的黏滞度-温度变化特征曲线，以虚化曲线C2表示第四温度由T4降低至T4’，虚化曲线C2与实化曲线C1相同或近似，且能符合本段落所定义的区间，而仍可将共晶温度Tm(约160℃)保持在第三温度T3’与第四温度T4’之间；或者，容许另一共晶金属系统的共晶温度Tm’(例如低于共晶温度Tm)保持在第三温度T3’与第四温度T4’之间。
此外，共晶接合的工艺中，第一压力P1及其第一时间段、第二压力P2及其第二时间段，均可根据工艺需求而有所选择。例如，可选定第一压力P1介于1-10MPa之间，并使第一时间段持续2-40秒，如进一步选定第一压力P1介于1-10MPa之间，并使第一时间段持续2、5、10、20、30或40秒等。例如，可选定第二压力P2介于0.5MPa与50MPa之间，并使第二时间段持续5-60秒，如进一步选定第二压力P2介于0.5MPa与50MPa之间，并使第二时间段持续5、10、20、30、40、50或60秒等。
值得注意的是，第一金属、第二金属可选由铟镍合金系统中选择，亦即第一金属、第二金属分别包含镍、金，或互置。对铟镍再选择特定比例使共晶温度Tm约略保持150℃-160℃的范围，亦可适用于图4B的实化曲线的C1。
综上所述，本发明的电子装置10及其制造方法，所应用的高分子材料为非导电材料，例如为不具有导电粒子的可固化的高分子材料，不需要成本占比极高的导电粒子/导电球，并搭配本发明的制造方法，可广泛应用于不同的领域的微半导体结构的电子装置。不仅可解决因微米尺寸或更小的微半导体结构的电连接需求，同时也具有较低制造时间与成本的优点。
以上所述仅为举例性，而非为限制性。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于随附的权利要求书中。

Claims (39)

1.一种电子装置，所述电子装置包括：
衬底；
设置在所述衬底上的图样电路，其中，所述图样电路包括导电垫片；
至少一个微半导体结构，所述至少一个微半导体结构包括至少一个导电电极并且电连接至所述图样电路，其中，所述导电垫片和所述至少一个导电电极彼此共晶键合；以及
接合层，所述接合层接触并围绕所述导电垫片和所述至少一个导电电极的侧部并且覆盖所述至少一个微半导体结构的至少一部分。
2.根据权利要求1所述的电子装置，其中，所述导电垫片和所述至少一个导电电极在通过施压装置对所述至少一个微半导体结构施压时彼此共晶键合，并且其中，所述施压装置的尺寸小于所述接合层的尺寸。
3.根据权利要求2所述的电子装置，其中，所述施压装置的尺寸小于所述接合层的尺寸。
4.根据权利要求1所述的电子装置，其中，所述导电垫片和所述导电电极互为铟和金。
5.根据权利要求4所述的电子装置，其中，铟金比为2：1。
6.根据权利要求1所述的电子装置，其中，所述导电垫片和所述导电电极互为铟和镍。
7.根据权利要求1所述的电子装置，其中，所述接合层的高分子材料包括环氧树脂材料或亚克力材料。
8.根据权利要求1所述的电子装置，其中，所述接合层的高分子材料具有170℃-220℃的固化温度。
9.根据权利要求1所述的电子装置，其中，所述接合层的高分子材料具有大于240℃的玻璃转移温度。
10.根据权利要求1所述的电子装置，其中，所述衬底的材料包括聚合物、塑料、树脂、聚酰亚胺、聚萘二甲酸乙二酯、聚对苯二甲酸伸乙基酯、金属、金属箔、玻璃、石英、玻璃纤维、可挠性玻璃、半导体、蓝宝石、金属-玻璃纤维复合板或金属-陶瓷复合板。
11.根据权利要求1所述的电子装置，其中，所述导电垫片的一个单位包括一对导电垫片，并且所述微半导体结构是双电极结构。
12.根据权利要求1所述的电子装置，其中，所述微半导体结构的尺寸是25微米或更小。
13.一种电子装置的制造方法，所述电子装置的制造方法包括以下步骤：
制备衬底；
在所述衬底上设置包括导电垫片的图样电路，其中，所述导电垫片包括第一金属；
在所述衬底上放置至少一个微半导体结构，所述至少一个微半导体结构包括至少一个导电电极并且电连接至所述图样电路，其中，所述至少一个导电电极包括第二金属；
将所述导电垫片与所述至少一个导电电极彼此共晶键合；以及
固化所述衬底上的高分子材料，经固化的高分子材料接触并围绕所述导电垫片和所述至少一个导电电极并且覆盖所述至少一个微半导体结构的至少一部分。
14.根据权利要求13所述的电子装置的制造方法，其中，所述高分子材料不导电。
15.根据权利要求13所述的电子装置的制造方法，其中，所述高分子材料定义有黏滞度-温度变化特征，其中，所述高分子材料在第一温度具有第一黏滞性，在第二温度具有第二黏滞性，在第三温度具有第三黏滞性，在第四温度具有第四黏滞性，并且在第五温度具有第五黏滞性，其中，所述第一温度至所述第五温度依次增加，其中，所述第一温度为常温，并且所述第五温度为玻璃转移温度，其中，所述第三黏滞性和所述第五黏滞性是极限值，其中，所述第三黏滞性为极小值并且所述第五黏滞性为极大值，并且其中，所述第二黏滞性邻近所述第三黏滞性。
16.根据权利要求15所述的电子装置的制造方法，其中，所述第一金属和所述第二金属具有共晶温度，并且所述共晶温度介于所述第三温度和所述第四温度之间。
17.根据权利要求16所述的电子装置的制造方法，所述电子装置的制造方法还包括以下步骤：
在所述微半导体结构、所述高分子材料和所述衬底从所述第一温度加热至所述第四温度时：
从所述第二温度开始，使所述微半导体结构和所述衬底以第一压力彼此迫近，由此通过施压装置对所述微半导体结构和/或所述衬底施加所述第一压力；以及
从所述共晶温度开始，以第二压力向彼此按压所述微半导体结构和所述衬底，由此通过所述施压装置对所述微半导体结构和/或所述衬底施加所述第二压力，从而产生所述导电垫片的所述第一金属与所述导电电极的所述第二金属之间的共晶键合。
18.根据权利要求15所述的电子装置的制造方法，其中，所述第二温度相对所述第三温度低10℃。
19.根据权利要求15所述的电子装置的制造方法，其中，所述第四温度相对所述第三温度高90℃-100℃。
20.根据权利要求16所述的电子装置的制造方法，其中，所述第四温度相对所述共晶温度高10℃-40℃。
21.根据权利要求13所述的电子装置的制造方法，其中，所述第一金属和所述第二金属互为铟和金。
22.根据权利要求21所述的电子装置的制造方法，其中，铟金比为2：1。
23.根据权利要求13所述的电子装置的制造方法，其中，所述第一金属和所述第二金属互为铟和镍。
24.根据权利要求16所述的电子装置的制造方法，其中，所述共晶温度在150℃-160℃内。
25.根据权利要求24所述的电子装置的制造方法，其中，所述共晶温度为160℃。
26.根据权利要求13所述的电子装置的制造方法，其中，所述高分子材料包括环氧树脂材料或亚克力材料。
27.根据权利要求15所述的电子装置的制造方法，其中，所述第五温度大于240℃。
28.根据权利要求15所述的电子装置的制造方法，其中，所述第二温度为70℃-110℃。
29.根据权利要求15所述的电子装置的制造方法，其中，所述第二温度为90℃。
30.根据权利要求15所述的电子装置的制造方法，其中，所述第三温度为80℃-120℃。
31.根据权利要求15所述的电子装置的制造方法，其中，所述第四温度为170℃-220℃。
32.根据权利要求17所述的电子装置的制造方法，其中，在共晶键合的步骤中，所述第一压力介于1MPa至10MPa之间，并持续2秒-40秒。
33.根据权利要求17所述的电子装置的制造方法，其中，在共晶键合的步骤中，所述第二压力介于0.5MPa至50MPa之间，并持续5秒-60秒。
34.根据权利要求13所述的电子装置的制造方法，其中，所述衬底的材料包括聚合物、塑料、树脂、聚酰亚胺、聚萘二甲酸乙二酯、聚对苯二甲酸伸乙基酯、金属、金属箔、玻璃、石英、玻璃纤维、可挠性玻璃、半导体、蓝宝石、金属-玻璃纤维复合板或金属-陶瓷复合板。
35.根据权利要求13所述的电子装置的制造方法，其中，所述导电垫片的一个单位包括一对导电垫片，并且所述微半导体结构是双电极结构。
36.根据权利要求13所述的电子装置的制造方法，其中，放置至少一个微半导体结构的步骤包括以下步骤：
从部分或全部的起始衬底放置所述至少一个微半导体结构。
37.根据权利要求13所述的电子装置的制造方法，其中，所述微半导体结构的尺寸是25微米或更小。
38.根据权利要求17所述的电子装置的制造方法，其中，所述施压装置的尺寸小于所述衬底的尺寸。
39.根据权利要求38所述的电子装置的制造方法，其中，所述施压装置的尺寸小于所述经固化的高分子材料的尺寸。
CN202311733417.4A 2019-12-25 2020-12-21 电子装置及其制造方法 Pending CN117542849A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW108147652 2019-12-25
TW108147652A TW202125745A (zh) 2019-12-25 2019-12-25 電子裝置及其製造方法
CN202011515877.6A CN113035849A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202011515877.6A Division CN113035849A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法

Publications (1)

Publication Number Publication Date
CN117542849A true CN117542849A (zh) 2024-02-09

Family

ID=76459053

Family Applications (6)

Application Number Title Priority Date Filing Date
CN202311741050.0A Pending CN117542851A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202311733417.4A Pending CN117542849A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202311732723.6A Pending CN117542848A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202311741233.2A Pending CN117542852A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202011515877.6A Pending CN113035849A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202311734953.6A Pending CN117542850A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311741050.0A Pending CN117542851A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN202311732723.6A Pending CN117542848A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202311741233.2A Pending CN117542852A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202011515877.6A Pending CN113035849A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202311734953.6A Pending CN117542850A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法

Country Status (3)

Country Link
US (1) US11502233B2 (zh)
CN (6) CN117542851A (zh)
TW (1) TW202125745A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241323A (zh) * 2022-07-07 2022-10-25 隆基绿能科技股份有限公司 太阳能电池制备方法、太阳能电池及电池组件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
TWI685961B (zh) * 2016-06-17 2020-02-21 優顯科技股份有限公司 光電半導體裝置
US10325893B2 (en) * 2016-12-13 2019-06-18 Hong Kong Beida Jade Bird Display Limited Mass transfer of micro structures using adhesives
US11664363B2 (en) * 2018-10-17 2023-05-30 Seoul Viosys Co., Ltd. Light emitting device and method of manufacturing the same
US10903267B2 (en) * 2019-04-04 2021-01-26 Bor-Jen Wu System and method for making micro LED display

Also Published As

Publication number Publication date
CN117542851A (zh) 2024-02-09
US11502233B2 (en) 2022-11-15
US20210202814A1 (en) 2021-07-01
CN117542850A (zh) 2024-02-09
CN113035849A (zh) 2021-06-25
CN117542852A (zh) 2024-02-09
CN117542848A (zh) 2024-02-09
TW202125745A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
CN110832572A (zh) 显示装置的制造方法、芯片零件的转印方法及转印部件
KR20040103780A (ko) 반도체장치 및 반도체장치의 제조방법
JP5509542B2 (ja) 配線部材の接続構造体及び配線部材の接続方法
US6720650B2 (en) Semiconductor device having heat spreader attached thereto and method of manufacturing the same
CN102215639A (zh) 半导体芯片内置配线基板及其制造方法
KR20090051721A (ko) 전기 부품의 접속 방법
US20150016116A1 (en) Flexible led light bar and manufacturing method thereof
JP6017398B2 (ja) 半導体装置の製造方法
TW201216457A (en) Encapsulation substrate for organic light emitting diode display and method of manufacturing the encapsulation substrate
JP2013207084A (ja) 放熱板付基板モジュールおよび放熱板付基板モジュールの製造方法
JP2018074148A (ja) 異方性導電膜またはペーストを用いて高さの異なる複数のチップを可撓性基板上に同時に接着する方法
TW202044950A (zh) 連接構造體之製造方法、及連接構造體、以及膜構造體、及膜構造體之製造方法
JP4494785B2 (ja) 異方導電性接着性フィルム、その製造方法、および半導体装置
KR20120014205A (ko) 전자 부품의 제조 방법, 전자 부품 및 도전성 필름
CN117542849A (zh) 电子装置及其制造方法
US11476217B2 (en) Method of manufacturing an augmented LED array assembly
TWI539470B (zh) An anisotropic conductive connecting material, a film laminate, a connecting method, and a connecting structure
CN110047990B (zh) 导电薄膜、光电半导体装置及其制造方法
CN103325697B (zh) 半导体封装结构的制作方法
JP2009260225A (ja) 半導体装置の製造方法
KR20120124000A (ko) 불소 이형 필름 및 불소 이형 필름을 사용한 실리콘 접착 필름
CN1599084A (zh) 发光二极管固晶方法
KR101214061B1 (ko) 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법
JP5635036B2 (ja) 半導体装置の製造方法
US20020123223A1 (en) Method of manufacturing a semiconductor device and a device obtained by means of said method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination