CN116941342A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN116941342A
CN116941342A CN202280000224.5A CN202280000224A CN116941342A CN 116941342 A CN116941342 A CN 116941342A CN 202280000224 A CN202280000224 A CN 202280000224A CN 116941342 A CN116941342 A CN 116941342A
Authority
CN
China
Prior art keywords
line
subpixel
pixel
transmission
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000224.5A
Other languages
English (en)
Inventor
郭丹
方飞
谢帅
张振华
张玉欣
石领
田学伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116941342A publication Critical patent/CN116941342A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板及其制备方法、显示装置。显示基板包括正常显示区(100)和设置在正常显示区(100)内的透光显示区(200)，正常显示区(100)被配置为进行图像显示，透光显示区(200)包括至少一个像素岛，像素岛被配置为进行图像显示和透过光线；透光显示区(200)的像素岛包括传输初始信号的初始传输线和至少一个与初始传输线连接的像素驱动电路，初始传输线包括主体部分沿着第一方向延伸的第一传输线和主体部分沿着第二方向延伸的第二传输线，第一传输线和第二传输线连接形成网格结构，网格结构在显示基板平面内的正投影为封闭形状，第一方向与第二方向交叉。

Description

显示基板及其制备方法、显示装置 技术领域
本文涉及但不限于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
一方面，本公开提供了一种显示基板，包括正常显示区和设置在所述正常显示区内的透光显示区，所述正常显示区被配置为进行图像显示，所述透光显示区包括至少一个像素岛，所述透光显示区的像素岛被配置为进行图像显示和透过光线；所述透光显示区的像素岛包括传输初始信号的初始传输线和至少一个与所述初始传输线连接的像素驱动电路，所述初始传输线包括主体部分沿着第一方向延伸的第一传输线和主体部分沿着第二方向延伸的第二传输线，所述第一传输线和所述第二传输线连接形成网格结构，所述网格结构在显示基板平面内的正投影为封闭形状，所述第一方向与所述第二方向交叉。
在示例性实施方式中，所述透光显示区的像素岛包括多个像素单元，至少一个像素单元包括在所述第一方向上依次设置第一子像素和第二子像素、 以及在所述第二方向上依次设置第三子像素和第四子像素，所述第三子像素和第四子像素设置在所述第一子像素和第二子像素之间；所述初始传输线包括传输第一初始信号的第一初始传输线，所述第一初始传输线包括作为所述第一传输线的第一初始信号线、第十一传输连接线和第十二传输连接线，以及作为所述第二传输线的第十三传输连接线和第十四传输连接线，所述第一初始信号线设置在子像素中，为沿着所述第一方向延伸的直线状，所述第十一传输连接线和第十二传输连接线设置在所述第一方向上相邻的子像素之间，被配置为连接所述第一方向上相邻子像素的第一初始信号线，所述第十三传输连接线和第十四传输连接线设置在所述第二方向上相邻的子像素之间，被配置为连接所述第二方向上相邻子像素的第一初始信号线。
在示例性实施方式中，所述第十一传输连接线设置在所述第一方向上相邻的第一子像素与第二子像素之间，所述第二子像素的第一初始信号线与所述第一方向上相邻的第一子像素的第一初始信号线通过所述第十一传输连接线连接。
在示例性实施方式中，所述第十二传输连接线设置在所述第一方向上相邻的第一子像素与第四子像素之间，以及设置在所述第一方向上相邻的第二子像素与第四子像素之间，所述第一子像素的第一初始信号线与所述第一方向上相邻的第四子像素的第一初始信号线通过所述第十二传输连接线连接，所述第四子像素的第一初始信号线与所述第一方向上相邻的第二子像素的第一初始信号线通过所述第十二传输连接线连接。
在示例性实施方式中，所述第十三传输连接线设置在所述第二方向上相邻的第一子像素与第二子像素之间，以及设置在所述第二方向上相邻的第二子像素与第三子像素之间，所述第一子像素的第一初始信号线与所述第二方向上相邻的第二子像素的第一初始信号线通过所述第十三传输连接线连接，所述第二子像素的第一初始信号线与所述第二方向上相邻的第三子像素的第一初始信号线通过所述第十三传输连接线连接。
在示例性实施方式中，所述第十四传输连接线设置在所述第二方向上相邻的第一子像素与第三子像素之间，所述第三子像素的第一初始信号线与所述第二方向上相邻的第一子像素的第一初始信号线通过所述第十四传输连接 线连接。
在示例性实施方式中，所述第一初始传输线还包括设置在子像素中的第一传输电极和第二传输电极，所述第十四传输连接线通过所述第一传输电极和第二传输电极与所述第三子像素的第一初始信号线连接。
在示例性实施方式中，所述第十四传输连接线通过过孔与所述第一传输电极连接，所述第二传输电极分别通过过孔与所述第一传输电极和第一初始信号线连接。
在示例性实施方式中，所述第一传输电极通过过孔与所述像素驱动电路中第七晶体管的有源层的第一区连接。
在示例性实施方式中，所述透光显示区的像素岛包括多个像素单元，至少一个像素单元包括在所述第一方向上依次设置第一子像素和第二子像素、以及在所述第二方向上依次设置第三子像素和第四子像素，所述第三子像素和第四子像素设置在所述第一子像素和第二子像素之间；所述初始传输线包括传输第二初始信号的第二初始传输线，所述第二初始传输线包括作为所述第一传输线的第二初始信号线和第二十一传输连接线，以及作为所述第二传输线的第二十二传输连接线和第二十三传输连接线，所述第二初始信号线设置在子像素中，为沿着所述第一方向延伸的直线状，所述第二十一传输连接线设置在第一方向上相邻子像素之间，被配置为连接述第一方向上相邻子像素的第二初始信号线，所述第二十二传输连接线和第二十三传输连接线设置在第二方向上相邻子像素之间，被配置为连接所述第二方向上相邻子像素的第二初始信号线。
在示例性实施方式中，所述第二十一传输连接线设置在所述第一方向上相邻的第一子像素与第四子像素之间，以及设置在所述第一方向上相邻的第二子像素与第四子像素之间，所述第一子像素的第二初始信号线与所述第一方向上相邻的第四子像素的第二初始信号线通过所述第二十一传输连接线连接，所述第四子像素的第二初始信号线与所述第一方向上相邻的第二子像素的第二初始信号线通过所述第二十一传输连接线连接。
在示例性实施方式中，所述第二十二传输连接线设置在所述第二方向上 相邻的第一子像素与第三子像素之间，以及设置在所述第二方向上相邻的第二子像素与第三子像素之间，所述第一子像素的第二初始信号线与所述第二方向上相邻的第三子像素的第二初始信号线通过所述第二十二传输连接线连接，所述第二子像素的第二初始信号线与所述第二方向上相邻的第三子像素的第二初始信号线通过所述第二十二传输连接线连接。
在示例性实施方式中，所述第二十三传输连接线设置在所述第二方向上相邻的第一子像素与第四子像素之间，所述第四子像素的第二初始信号线与所述第二方向上相邻的第一子像素的第二初始信号线通过所述第二十三传输连接线连接。
在示例性实施方式中，所述第二初始传输线还包括设置在子像素中的第三传输电极，所述第三传输电极通过过孔与所述第二初始信号线连接，所述第二十一传输连接线、第二十二传输连接线和第二十三传输连接线分别与所述第三传输电极连接。
在示例性实施方式中，所述第三传输电极还通过跨接过孔同时与所述第二初始信号线和所述像素驱动电路中第一晶体管的有源层的第一区连接。
在示例性实施方式中，所述第二十一传输连接线的第一端通过过孔与所述第一子像素的所述第三传输电极连接，所述第二十一传输连接线的第二端与所述第四子像素的所述第二初始信号线连接；所述第二十一传输连接线的第一端与所述第二子像素的所述第二初始信号线连接，所述第二十一传输连接线的第二端通过过孔与所述所述第四子像素的所述第三传输电极连接。
在示例性实施方式中，所述第二十二传输连接线的第一端与所述第一子像素的所述第二初始信号线连接，所述第二十二传输连接线的第二端通过过孔与所述第三子像素的所述第三传输电极连接；所述第二十二传输连接线的第一端通过过孔与所述第二子像素的所述第三传输电极连接，所述第二十二传输连接线的第二端与所述第三子像素的所述第二初始信号线连接。
在示例性实施方式中，所述第二十三传输连接线的第一端通过过孔与所述第四子像素的所述第二十一传输连接线连接，所述第二十三传输连接线的第二端通过过孔与所述第一子像素的所述第二十二传输连接线连接。
在示例性实施方式中，在垂直于显示基板的平面内，所述显示基板包括在基底上依次设置的第一导电层、第二导电层、第三导电层、第四导电层、第五导电层和第六导电层，所述第四导电层和第五导电层为透明导电层，所述第四导电层包括第一初始传输线中的第十一传输连接线和第十二传输连接线，以及第二初始传输线中的第二十一传输连接线和第二十二传输连接线，所述第五导电层包括第一初始传输线中的第十三传输连接线和第十四传输连接线，以及第二初始传输线中的第二十三传输连接线。
在示例性实施方式中，所述第一导电层包括第二初始传输线中的第二初始信号线，所述第二导电层包括第一初始传输线中的第一初始信号线。
在示例性实施方式中，所述第三导电层包括第二初始传输线中的第三传输电极，以及第一初始传输线中的第一传输电极，所述第六导电层包括第一初始传输线中的第二传输电极。
另一方面，本公开还提供了一种显示装置，包括前述的显示基板。
又一方面，本公开还提供了一种显示基板的制备方法，所述显示基板包括正常显示区和设置在所述正常显示区内的透光显示区，所述正常显示区被配置为进行图像显示，所述透光显示区包括至少一个像素岛，所述透光显示区的像素岛被配置为进行图像显示和透过光线；所述制备方法包括：
在所述透光显示区的像素岛形成传输初始信号的初始传输线和至少一个与所述初始传输线连接的像素驱动电路，所述初始传输线包括主体部分沿着第一方向延伸的第一传输线和主体部分沿着第二方向延伸的第二传输线，所述第一传输线和所述第二传输线连接形成网格结构，所述网格结构在显示基板平面内的正投影为封闭形状，所述第一方向与所述第二方向交叉。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为一种显示装置的结构示意图；
图2为一种显示基板的结构示意图；
图3为一种透光显示区的平面结构示意图；
图4为一种显示基板的剖面结构示意图；
图5为一种像素驱动电路的等效电路示意图；
图6为一种像素驱动电路的工作时序图；
图7为本公开示例性实施例一种显示基板中初始传输线的结构示意图；
图8a为本公开示例性实施例一种第一初始传输线的结构示意图；
图8b为本公开示例性实施例一种第二初始传输线的结构示意图；
图9为本公开示例性实施例形成半导体层图案后的示意图；
图10a为本公开示例性实施例形成第一导电层图案后的示意图；
图10b为图10a中第一导电层的平面示意图；
图11a为本公开示例性实施例形成第二导电层图案后的示意图；
图11b为图11a中第二导电层的平面示意图；
图12为本公开示例性实施例形成第四绝缘层图案后的示意图；
图13a为本公开示例性实施例形成第三导电层图案后的示意图；
图13b为图13a中第三导电层的平面示意图；
图14为本公开示例性实施例形成第五绝缘层图案后的示意图；
图15a为本公开示例性实施例形成一种第四导电层图案后的示意图；
图15b为图15a中第四导电层的平面示意图；
图16为本公开示例性实施例形成第一平坦层图案后的示意图；
图17a为本公开示例性实施例形成一种第五导电层图案后的示意图；
图17b为图17a中第五导电层的平面示意图；
图18为本公开示例性实施例形成第二平坦层图案后的示意图；
图19a为本公开示例性实施例形成一种第六导电层图案后的示意图；
图19b为图19a中第六导电层的平面示意图；
图20为本公开示例性实施例一种网格状初始传输线的结构示意图。
附图标记说明:
10—第一初始传输线； 10a—第十一传输连接线；
10b—第十二传输连接线； 10c—第十三传输连接线；
10d—第十四传输连接线； 11—第一有源层；
12—第二有源层； 13—第三有源层；
14—第四有源层； 15—第五有源层；
16—第六有源层； 17—第七有源层；
20—第二初始传输线； 20a—第二十一传输连接线；
20b—第二十二传输连接线； 20c—第二十三传输连接线；
21—第一扫描信号线； 22—第二扫描信号线；
23—发光控制信号线； 24—第一初始信号线；
25—第一极板； 31—第三十一连接电极；
32—第三十二连接电极； 33—第二初始信号线；
34—第二极板； 41—第四十一连接电极；
42—第四十二连接电极； 43—第四十三连接电极；
44—第四十四连接电极； 45—第四十五连接电极；
46—第四十六连接电极； 47—第四十七连接电极；
48—第四十八连接电极； 49—第四十九连接电极；
50—第五十连接电极； 51—第五十一连接电极；
52—第五十二连接电极； 53—第五十三连接电极；
54—第五十四连接电极； 55—第五十五连接电极；
61—第六十一连接线； 62—第六十二连接线；
63—第六十三连接线； 64—第六十四连接线；
65—第六十五连接线； 66—第六十六连接线；
67—第六十七连接线； 68—第六十八连接线；
69—第六十九连接线； 71—第七十一连接线；
72—第七十二连接线； 73—第七十三连接线；
74—第七十四连接线； 75—第七十五连接线；
76—数据信号线； 77—第一电源线；
81—第八十一连接电极； 82—第八十二连接电极；
83—第八十三连接电极； 84—第八十四连接电极；
100—正常显示区； 101—基底；
102—驱动电路层； 103—发光结构层；
104—封装结构层； 200—透光显示区；
301—阳极； 302—像素定义层；
303—有机发光层； 304—阴极；
401—第一封装层； 402—第二封装层；
403—第三封装层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是 指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个扫描信号线、至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传 输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
随着显示技术的发展，全面屏或窄边框等产品以其较大的屏占比和超窄边框，已逐步成为显示产品的发展趋势。对于智能终端等产品，通常需要设置前置摄像头、指纹传感器或光线传感器等硬件，为提高屏占比，全面屏或窄边框产品通常采用屏下指纹或屏下摄像头技术(Full display with camera，简称FDC)，将摄像头等传感器放置于显示基板的屏下摄像区域(Under Display Camera，简称UDC)，屏下摄像区域不仅具有一定的透过率，而且具有显示功能。
图2为一种显示基板的结构示意图。如图2所示，在平行于显示基板的平面上，显示基板可以包括正常显示区100和透光显示区200，透光显示区200可以位于正常显示区100内。在示例性实施方式中，正常显示区100被配置为进行图像显示，透光显示区200的位置可以与光学装置的位置相对应，透光显示区200被配置为进行图像显示和透过光线，透过的光线被光学装置接收。
在示例性实施方式中，透光显示区200在正常显示区100中的位置不限，可以位于正常显示区100上部或下部，或者可以位于正常显示区100的边缘。在示例性实施方式中，在平行于显示基板的平面内，透光显示区200的形状可以是如下任意一种或多种：矩形、多边形、圆形和椭圆形，光学装置可以是指纹识别装置、摄像装置或3D成像等光学传感器。
在示例性实施方式中，正常显示区100和透光显示区200的分辨率可以相同，或者透光显示区200的分辨率可以小于正常显示区100的分辨率。例如，透光显示区200的分辨率可以约为正常显示区200的分辨率的50％至70％左右。分辨率(Pixels Per Inch，简称PPI)是指单位面积所拥有像素的数量， 可以称为像素密度，PPI数值越高，代表显示基板能够以越高的密度显示画面，画面的细节就越丰富。
图3为一种透光显示区的平面结构示意图。如图3所示，透光显示区可以包括多个像素岛，至少一个像素岛可以包括至少一个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2、出射第三颜色光线的第三子像素P3和第四子像素P4，四个子像素均可以包括电路单元和发光器件，电路单元可以包括像素驱动电路以及与像素驱动电路连接的扫描信号线、数据信号线和发光信号线等，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。四个子像素中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
本公开中，像素岛可以是一种逻辑划分模式，像素岛可以包括N个像素单元，每个像素单元可以包括第一子像素、第二子像素、第三子像素和第四子像素，或者，像素岛可以是一种物理划分模式，像素岛可以包括具有遮光膜层的区域，遮光膜层的区域可以是像素驱动电路所在区域，本公开在此不做限定。
在示例性实施方式中，像素岛的多个像素单元P可以采用“品”字形方式排列，在第一方向X，相邻的像素单元P对齐设置，在第二方向Y，相邻的像素单元P错位设置，第一方向X与第二方向Y交叉。
在示例性实施方式中，像素单元P的四个子像素可以采用钻石形方式排列，第一子像素P1和第二子像素P2可以沿着第一方向X间隔设置，且可以位于像素单元P第一方向X的两侧，第三子像素P3和第四子像素P4可以沿着第二方向Y依次设置，且第三子像素P3和第四子像素P4可以位于第一子像素P1和第二子像素P2之间。
在示例性实施方式中，第一子像素P1可以是出射红色(R)光线的红色子像素，第二子像素P2可以是出射蓝色(B)光线的蓝色子像素，第三子像素P3和第四子像素P4可以是出射绿色(G)光线的绿色子像素，子像素的形状可以是矩形状、菱形、五边形或六边形等。
在一些可能的示例性实施方式中，像素单元的排列方式以及像素单元内子像素的排列方式可以采用其它排布方式，如水平并列、竖直并列、正方形等方式排列，本公开在此不做限定。
在一些可能的示例性实施方式中，像素单元可以包括三个子像素，如红色子像素、蓝色子像素和绿色子像素，三个子像素可以水平并列、竖直并列或品字方式等排列，本公开在此不做限定。
图4为一种显示基板的剖面结构示意图，示意了显示基板四个子像素的结构。如图4所示，在垂直于显示基板的平面上，显示基板中每个子像素可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底一侧的发光结构层103以及设置在发光结构层103远离基底一侧的封装层104。
在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括由多个晶体管和存储电容构成的像素驱动电路。每个子像素的发光结构层103可以包括由多个膜层构成的发光器件，多个膜层可以至少包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301与像素驱动电路连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层103。
在示例性实施方式中，有机发光层可以包括发光层(EML)以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一侧或多层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是相互隔离的。
图5为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像 素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图5所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路分别与8个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、第一电源线VDD、第一初始信号线INIT1、第二初始信号线INIT2和第二电源线VSS)连接。
在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。
在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。
第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与第二初始信号线INIT2连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将第一初始电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。
第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。
第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。
第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。
第七晶体管T7的控制极与第一扫描信号线S1连接，第七晶体管T7的第一极与第一初始信号线INIT1连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线S1时，第七晶体管T7将第二初始电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。
在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体 管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
图6为一种像素驱动电路的工作时序图。下面通过图5示例的像素驱动电路的工作过程说明本公开示例性实施例，图5中的像素驱动电路包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，7个晶体管均为P型晶体管。
在示例性实施方式中，以OLED为例，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，第二初始信号线INIT2的第二初始电压提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低 电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得第一初始信号线INIT1的第一初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth) 2＝K*[(Vdd-Vd+|Vth|)-Vth] 2＝K*[(Vdd-Vd] 2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
图7为本公开示例性实施例一种显示基板中初始传输线的结构示意图，示意了透光显示区的一个像素岛中10个子像素的初始传输线的平面结构。在平行于显示基板的平面内，透光显示区可以包括多个像素岛，多个像素岛被配置为进行图像显示和透过光线。至少一个像素岛可以包括多个子像素，多 个子像素可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2、出射第三颜色光线的第三子像素P3和第四子像素P4，第一子像素P1和第二子像素P2可以沿着第一方向X间隔设置，第三子像素P3和第四子像素P4可以沿着第二方向Y依次设置，且第三子像素P3和第四子像素P4可以位于第一子像素P1和第二子像素P2之间。如图7所示，在示例性实施方式中，透光显示区的像素岛可以包括第一初始传输线10、第二初始传输线20和至少一个像素驱动电路(未示出)，像素驱动电路可以包括多个晶体管和存储电容，像素驱动电路分别与第一初始传输线10和第二初始传输线20连接，第一初始传输线10和第二初始传输线20组成本公开传输初始信号的初始传输线。第一初始传输线10可以向像素驱动电路提供第一初始信号的信号线，以对发光器件进行初始化(复位)，第二初始传输线20可以向像素驱动电路提供第二初始信号的信号线，以对存储电容进行初始化(复位)。
在示例性实施方式中，第一初始传输线10可以包括主体部分沿着第一方向X延伸的第一传输线和主体部分沿着第二方向Y延伸的第二传输线，第一传输线与第二传输线连接形成第一网格结构，第一网格结构在显示基板平面内的正投影可以为封闭形状。
在示例性实施方式中，第二初始传输线20可以包括主体部分沿着第一方向X延伸的第一传输线和主体部分沿着第二方向Y延伸的第二传输线，第一传输线与第二传输线连接形成第二网格结构，第二网格结构在显示基板平面内的正投影可以为封闭形状。
本公开中，A主体部分沿着B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分是线、线段或条形状体，主要部分沿B方向伸展，且主要部分沿B方向伸展的长度大于次要部分沿其它方向伸展的长度。
图8a为本公开示例性实施例一种第一初始传输线的结构示意图，示意了透光显示区的一个像素岛中10个子像素的第一初始传输线的平面结构。如图7和图8a所示，第一初始传输线10可以包括第一初始信号线24、第十一传输连接线10a、第十二传输连接线10b、第十三传输连接线10c和第十四传输连接线10d，第十一传输连接线10a和第十二传输连接线10b可以作为主体 部分沿着第一方向X延伸的第一传输线，第十三传输连接线10c和第十四传输连接线10d可以作为主体部分沿着第二方向Y延伸的第二传输线。
在示例性实施方式中，第一初始信号线24可以设置在每个子像素中，可以为主体部分沿着第一方向X延伸的直线状。第十一传输连接线10a和第十二传输连接线10b可以设置在第一方向X上相邻的子像素之间，被配置为将第一方向X上相邻子像素的第一初始信号线24连接起来。第十三传输连接线10c和第十四传输连接线10d可以设置在第二方向Y上相邻的子像素之间，被配置为将第二方向Y上相邻子像素的第一初始信号线24连接起来。
在示例性实施方式中，第十一传输连接线10a设置在第一方向X上相邻的第一子像素P1与第二子像素P2之间，第二子像素P2的第一初始信号线24与第一方向X上相邻的第一子像素P1的第一初始信号线24通过第十一传输连接线10a连接。
在示例性实施方式中，第十二传输连接线10b设置在第一方向X上相邻的第一子像素P1与第四子像素P4之间，以及设置在第一方向X上相邻的第二子像素P2与第四子像素P4之间，第一子像素P1的第一初始信号线24与第一方向X上相邻的第四子像素P4的第一初始信号线24通过第十二传输连接线10b连接，第四子像素P4的第一初始信号线24与第一方向X上相邻的第二子像素P2的第一初始信号线24通过第十二传输连接线10b连接。
在示例性实施方式中，第十三传输连接线10c设置在第二方向Y上相邻的第一子像素P1与第二子像素P2之间，以及设置在第二方向Y上相邻的第二子像素P2与第三子像素P3之间，第一子像素P1的第一初始信号线24与第二方向Y上相邻的第二子像素P2的第一初始信号线24通过第十三传输连接线10c连接，第二子像素P2的第一初始信号线24与第二方向Y上相邻的第三子像素P3的第一初始信号线24通过所述第十三传输连接线10c连接。
在示例性实施方式中，第十四传输连接线10d设置在第二方向Y上相邻的第一子像素P1与第三子像素P3之间，第三子像素P3的第一初始信号线24与第二方向Y上相邻的第一子像素P1的第一初始信号线24通过第十四传输连接线10d连接。
在示例性实施方式中，第一初始传输线10还可以包括作为第一传输电极 的第五十四连接电极54和作为第二传输电极的第八十四连接电极84，第五十四连接电极54和第八十四连接电极84可以设置在每个子像素中，第十四传输连接线10d可以通过第五十四连接电极54和第八十四连接电极84与第三子像素P3的第一初始信号线24连接。
在示例性实施方式中，在第三子像素P3，第十四传输连接线10d通过过孔与第五十四连接电极54连接，第八十四连接电极84一方面通过过孔与第五十四连接电极54连接，另一方面通过过孔与第三子像素P3的第一初始信号线24连接。
在示例性实施方式中，第五十四连接电极54可以作为像素驱动电路中第七晶体管的第一极，第五十四连接电极54可以通过过孔与第七晶体管的有源层的第一区连接。
图8b为本公开示例性实施例一种第二初始传输线的结构示意图，示意了透光显示区的一个像素岛中10个子像素的第二初始传输线的平面结构。如图7和图8b所示，第二初始传输线20可以包括第二初始信号线33、第二十一传输连接线20a、第二十二传输连接线20b和第二十三传输连接线20c，第二初始信号线33和第二十一传输连接线20a可以作为主体部分沿着第一方向X延伸的第一传输线，第二十二传输连接线20b和第二十三传输连接线20c可以作为主体部分沿着第二方向Y延伸的第二传输线。
在示例性实施方式中，第二初始信号线33可以设置在每个子像素中，可以为沿着第一方向X延伸的直线状，第二十一传输连接线20a可以设置在第一方向X上相邻子像素之间，被配置为将第一方向X上相邻子像素的第二初始信号线33连接起来。第二十二传输连接线20b和第二十三传输连接线20c可以设置在第二方向上相邻子像素之间，被配置为将第二方向Y上相邻子像素的第二初始信号线33连接起来。
在示例性实施方式中，第二十一传输连接线20a可以设置在第一方向X上相邻的第一子像素P1与第四子像素P4之间，以及设置在第一方向X上相邻的第二子像素P2与第四子像素P4之间，第一子像素P1的第二初始信号线33与第一方向X上相邻的第四子像素P4的第二初始信号线33通过第二十一传输连接线20a连接，第四子像素P4的第二初始信号线33与第一方向 X上相邻的第二子像素P2的第二初始信号线33通过第二十一传输连接线20a连接。
在示例性实施方式中，第二十二传输连接线20b设置在第二方向Y上相邻的第一子像素P1与第三子像素P3之间，以及设置在第二方向Y上相邻的第二子像素P2与第三子像素P3之间，第一子像素P1的第二初始信号线33与第二方向Y上相邻的第三子像素P3的第二初始信号线33通过第二十二传输连接线20b连接，第二子像素P2的第二初始信号线33与第二方向Y上相邻的第三子像素P3的第二初始信号线33通过第二十二传输连接线20b连接。
在示例性实施方式中，第二十三传输连接线20c设置在第二方向Y上相邻的第一子像素P1与第四子像素P4之间，第四子像素P4的第二初始信号线33与第二方向Y上相邻的第一子像素P1的第二初始信号线33通过第二十三传输连接线20c连接。
在示例性实施方式中，第二初始传输线20还可以包括作为第三传输电极的第四十四连接电极44，第四十四连接电极44可以设置在每个子像素中，第四十四连接电极44一方面通过过孔与第二初始信号线33连接，另一方面分别通过过孔与第二十一传输连接线20a、第二十二传输连接线20b和第二十三传输连接线20c连接。
在示例性实施方式中，第四十四连接电极44可以作为像素驱动电路中第一晶体管的第一极，第四十四连接电极44可以通过过孔与第一晶体管的有源层的第一区连接。
在示例性实施方式中，在垂直于显示基板的平面内，透光显示区的像素岛可以包括在基底上依次设置的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第五绝缘层、第四导电层、第一平坦层、第五导电层、第二平坦层和第六导电层，第四导电层和第五导电层可以为透明导电层。
在示例性实施例中，第四导电层可以包括第一初始传输线10中的第十一传输连接线10a和第十二传输连接线10b，以及第二初始传输线20中的第二十一传输连接线20a和第二十二传输连接线20b。
在示例性实施例中，第五导电层可以包括第一初始传输线10中的第十三传输连接线10c和第十四传输连接线10d，以及第二初始传输线20中的第二十三传输连接线20c。
在示例性实施例中，第一导电层可以包括第二初始传输线20中的第二初始信号线33，第二导电层可以包括第一初始传输线10中的第一初始信号线24。
在示例性实施例中，第三导电层可以包括第二初始传输线20中的第四十四连接电极44，以及第一初始传输线10中的第五十四连接电极54，第六导电层包括第一初始传输线10中的第八十四连接电极84。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，以10个子像素为例，显示基板的制备过程可以包括如下操作。
(1)形成半导体层图案。在示例性实施例中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上 的半导体层，如图9所示。
在示例性实施例中，半导体层可以包括位于每个子像素的第一晶体管T1的第一有源层11、第二晶体管T2的第二有源层12、第三晶体管T3的第三有源层13、第四晶体管T4的第四有源层14、第五晶体管T5的第五有源层15、第六晶体管T6的第六有源层16和第七晶体管T7的第七有源层17，且第一有源层11至第六晶体管T6的第六有源层16可以为相互连接的一体结构，第七晶体管T7的第七有源层17可以单独设置。
在示例性实施例中，第一有源层11、第二有源层12和第五有源层15的形状可以呈“L”字形，第三有源层13的形状可以呈“n”字形，第四有源层14、第六有源层16和第七有源层17的形状可以呈“I”字形。
在示例性实施例中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施例中，第一有源层11的第一区11-1可以单独设置，第一有源层11的第二区11-2可以同时作为第二有源层12的第一区12-1，第三有源层13的第一区13-1可以同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，第三有源层13的第二区13-2可以同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，第四有源层14的第一区14-1、第五有源层15的第一区15-1、第六有源层16的第二区16-2、第七有源层17的第一区17-1和第七有源层17的第二区17-2可以单独设置。
在示例性实施例中，第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4的半导体层的形状和位置可以基本上相同。
(2)形成第一导电层图案。在示例性实施例中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图10a和图10b所示，图10b为图10a中第一导电层的平面示意图。
结合图9至图10b所示，第一导电层图案至少包括位于每个子像素的第一扫描信号线21、第二扫描信号线22、发光控制信号线23、第一初始信号线24和第一极板25，在示例性实施例中，第一导电层可以称为第一栅金属 (GATE 1)层。
在示例性实施例中，第一极板25可以为矩形状，矩形状的角部可以设置倒角，第一极板25可以位于第一扫描信号线21和发光控制信号线23之间，第一极板25在基底上的正投影与第三晶体管T3的第三有源层在基底上的正投影存在重叠区域。在示例性实施例中，第一极板25可以同时作为存储电容的一个极板和第三晶体管T3的栅电极。
在示例性实施例中，第一扫描信号线21、第二扫描信号线22、发光控制信号线23和第一初始信号线24可以为主体部分沿着第一方向X延伸的线形状。第一扫描信号线21可以位于第一极板25第二方向Y反方向的一侧，第二扫描信号线22可以位于第一扫描信号线21远离第一极板25的一侧，第一初始信号线24可以位于第二扫描信号线22远离第一极板25的一侧，发光控制信号线23可以位于第一极板25第二方向Y的一侧。
在示例性实施例中，第一扫描信号线21与第二有源层12和相重叠的区域作为第二晶体管T2的栅电极，第一扫描信号线21上设置有朝向第二扫描信号线22一侧凸起的第一栅极块，第一栅极块在基底上的正投影与第二有源层12在基底上的正投影存在重叠区域，形成双栅结构的第二晶体管T2。第一扫描信号线21与第四有源层14相重叠的区域作为第四晶体管T4的栅电极，第一扫描信号线21与第七有源层17相重叠的区域作为第七晶体管T7的栅电极。第二扫描信号线22与第一有源层11相重叠的区域作为双栅结构的第一晶体管T1的栅电极，第二扫描信号线22上设置有朝向第一初始信号线24一侧凸起的第二栅极块，第二栅极块在基底上的正投影与第一有源层11在基底上的正投影存在重叠区域，形成双栅结构的第一晶体管T1。发光控制信号线23与第五有源层15相重叠的区域作为第五晶体管T5的栅电极，发光控制信号线23与第六有源层16相重叠的区域作为第六晶体管T6的栅电极。
在示例性实施例中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一有源层至第七有源层的第一区和第二区均被导体化。
在示例性实施例中，第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4的第一导电层的形状和位置可以基本上相同。
(3)形成第二导电层图案。在示例性实施例中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，如图11a和图11b所示，图11b为图11a中第二导电层的平面示意图。在示例性实施例中，第二导电层可以称为第二栅金属(GATE 2)层。
结合图9至图11b所示，第二导电层图案至少包括位于每个子像素的第三十一连接电极31、第三十二连接电极32、第二初始信号线33和第二极板34。
第三十一连接电极31的形状可以为矩形状，矩形状的角部可以设置倒角，第三十一连接电极31可以位于第一初始信号线24的第一端，第三十一连接电极31被配置为与后续形成的第四十一连接电极连接。
在示例性实施例中，第三十二连接电极32的形状可以为矩形状，矩形状的角部可以设置倒角，第三十二连接电极32可以位于第一初始信号线24的第二端，第三十二连接电极32被配置为与后续形成的第四十二连接电极连接。
在示例性实施例中，第二初始信号线33的形状可以为主体部分沿着第一方向X延伸的线形状，第二初始信号线33可以位于第二扫描信号线22与第一初始信号线24之间，第二初始信号线33在基底上的正投影与第一有源层的第一区在基底上的正投影至少部分交叠。
在示例性实施例中，第二极板34的轮廓可以为矩形状，矩形状的角部可以设置倒角，第二极板34可以位于第一扫描信号线21和发光控制信号线23之间，第二极板34在基底上的正投影与第一极板25在基底上的正投影至少部分交叠，第二极板34可以作为存储电容的另一个极板，第一极板25和第二极板34构成像素驱动电路的存储电容。第二极板34上设置有开口，开口可以位于朝向第一扫描信号线21一侧的角部，开口暴露出覆盖第一极板25的第三绝缘层。在示例性实施例中，开口被配置为容置后续形成的第一过孔， 第一过孔位于开口内并暴露出第一极板25，使后续形成的第一晶体管T1的第二极与第一极板25连接。
在示例性实施例中，第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4的第二导电层的形状和位置可以基本上相同。
(4)形成第四绝缘层图案。在示例性实施例中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，每个电路单元的第四绝缘层上设置有多个过孔，如图12所示。
结合图9至图12所示，多个过孔至少包括位于每个子像素的第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8、第九过孔V9、第十一过孔V11、第十二过孔V12、第十三过孔V13、第十四过孔V14、第十五过孔V15、第十六过孔V16、第十七过孔V17、第十八过孔V18、第十九过孔V19和第二十过孔V20。
在示例性实施例中，第一过孔V1在基底上的正投影位于第二极板34的开口在基底上的正投影的范围之内，第一过孔V1内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板25的表面，第一过孔V1被配置为使后续形成的第一晶体管T1的第二极与通过该过孔与第一极板25连接。
在示例性实施例中第二过孔V2在基底上的正投影位于第二极板34在基底上的正投影的范围之内，第二过孔V2内的第四绝缘层被刻蚀掉，暴露出第二极板34的表面，第二过孔V2被配置为使后续形成的第一电源线通过该过孔与第二极板34连接。在示例性实施例中，作为电源过孔的第二过孔V2可以包括多个，多个第二过孔V2可以沿着第一方向X或者第二方向Y依次排列，以增加第一电源线与第二极板34的连接可靠性。
在示例性实施例中，第三过孔V3在基底上的正投影位于第五有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面，第三过孔V3被配置为使后续形成的第一电源线通过该过孔与第五有源层连接。
在示例性实施例中，第四过孔V4在基底上的正投影位于第六有源层的 第二区在基底上的正投影的范围之内，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区的表面，第四过孔V4被配置为使后续形成的第六晶体管T6的第二极通过该过孔与第六有源层的第二区连接。
在示例性实施例中，第五过孔V5在基底上的正投影位于第四有源层的第一区在基底上的正投影的范围之内，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面，第五过孔V5被配置为使后续形成的数据信号线通过该过孔与第四有源层的第一区连接。
在示例性实施例中，第六过孔V6在基底上的正投影位于第一有源层的第二区在基底上的正投影的范围之内，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区(也是第二有源层的第一区)的表面，第六过孔V6被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)通过该过孔与第一有源层的第二区连接。
在示例性实施例中，第七过孔V7在基底上的正投影位于第七有源层的第一区在基底上的正投影的范围之内，第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第七有源层的第一区的表面，第七过孔V7被配置为使后续形成的第七晶体管T7的第一极通过该过孔与第七有源层的第一区连接。
在示例性实施例中，第八过孔V8在基底上的正投影位于第七有源层的第二区在基底上的正投影的范围之内，第八过孔V8内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第七有源层的第二区的表面，第八过孔V8被配置为使后续形成的第七晶体管T7的第二极通过该过孔与第七有源层的第二区连接。
在示例性实施例中，第九过孔V9在基底上的正投影与第一有源层的第一区和第二初始信号线33在基底上的正投影至少部分交叠。第九过孔V9为跨接过孔，半个第九过孔V9内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第一区的表面，另半个第九过孔V9内的第四 绝缘层被刻蚀掉，暴露出第二初始信号线33的表面。第九过孔V9被配置为使后续形成的第四十四连接电极通过该过孔同时与第一有源层的第一区和第二初始信号线33连接。本公开通过设置跨接过孔结构的第九过孔，使得作为第三传输电极的第四十四连接电极通过一个跨接过孔同时与第一有源层的第一区和第二初始信号线连接，结构简洁，有效减小了像素驱动电路的占用面积，缩小了像素驱动电路的布局空间，提高了透光显示区的透过率。
在示例性实施例中，第十一过孔V11在基底上的正投影与第三十一连接电极31和第一初始信号线24的第一端在基底上的正投影至少部分交叠。第十一过孔V11为跨接过孔，半个第十一过孔V11内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一初始信号线24的第一端的表面，另半个第十一过孔V11内的第四绝缘层被刻蚀掉，暴露出第三十一连接电极31的表面，第十一过孔V11被配置为使后续形成的第四十一连接电极通过该过孔同时与第三十一连接电极31与第一初始信号线24连接。本公开通过设置跨接过孔结构的第十一过孔，使得第四十一连接电极通过一个跨接过孔同时与第三十一连接电极与第一初始信号线连接，结构简洁，有效减小了像素驱动电路的占用面积，缩小了像素驱动电路的布局空间，提高了透光显示区的透过率。
在示例性实施例中，第十二过孔V12在基底上的正投影与第三十二连接电极32和第一初始信号线24的第二端在基底上的正投影至少部分交叠。第十二过孔V12为跨接过孔，半个第十二过孔V12内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一初始信号线24的第二端的表面，另半个第十二过孔V12内的第四绝缘层被刻蚀掉，暴露出第三十二连接电极32的表面，第十二过孔V12被配置为使后续形成的第四十二连接电极通过该过孔同时与第三十二连接电极32和第一初始信号线24连接。本公开通过设置跨接过孔结构的第十二过孔，使得第四十二连接电极通过一个跨接过孔同时与第三十二连接电极和第一初始信号线连接，结构简洁，有效减小了像素驱动电路的占用面积，缩小了像素驱动电路的布局空间，提高了透光显示区的透过率。
在示例性实施例中，第十三过孔V13在基底上的正投影位于第二初始信号线33的第一端在基底上的正投影的范围之内，第十三过孔V13内的第四绝缘层被刻蚀掉，暴露出第二初始信号线33的第一端的表面，第十三过孔 V13被配置为使后续形成的第四十三连接电极通过该过孔与第二初始信号线33的第一端连接。
在示例性实施例中，第十四过孔V14在基底上的正投影位于第二初始信号线33的第二端在基底上的正投影的范围之内，第十四过孔V14内的第四绝缘层被刻蚀掉，暴露出第二初始信号线33的第二端的表面，第十四过孔V14被配置为使后续形成的第四十四连接电极通过该过孔与第二初始信号线33的第二端连接。
在示例性实施例中，第十五过孔V15在基底上的正投影位于第二扫描信号线22的第一端在基底上的正投影的范围之内，第十五过孔V15内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第二扫描信号线22的第一端的表面，第十五过孔V15被配置为使后续形成的第四十五连接电极45通过该过孔与第二扫描信号线22的第一端连接。
在示例性实施例中，第十六过孔V16在基底上的正投影位于第二扫描信号线22的第二端在基底上的正投影的范围之内，第十六过孔V16内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第二扫描信号线22的第二端的表面，第十六过孔V16被配置为使后续形成的第四十六连接电极通过该过孔与第二扫描信号线22的第二端连接。
在示例性实施例中，第十七过孔V17在基底上的正投影位于第一扫描信号线21的第一端在基底上的正投影的范围之内，第十七过孔V17内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一扫描信号线21的第一端的表面，第十七过孔V17被配置为使后续形成的第四十七连接电极通过该过孔与第一扫描信号线21的第一端连接。
在示例性实施例中，第十八过孔V18在基底上的正投影位于第一扫描信号线21的第二端在基底上的正投影的范围之内，第十八过孔V18内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一扫描信号线21的第二端的表面，第十八过孔V18被配置为使后续形成的第四十八连接电极通过该过孔与第一扫描信号线21的第二端连接。
在示例性实施例中，第十九过孔V19在基底上的正投影位于发光控制信号线23的第一端在基底上的正投影的范围之内，第十九过孔V19内的第四 绝缘层和第三绝缘层被刻蚀掉，暴露出发光控制信号线23的第一端的表面，第十九过孔V19被配置为使后续形成的第四十九连接电极通过该过孔与发光控制信号线23的第一端连接。
在示例性实施例中，第二十过孔V20在基底上的正投影位于发光控制信号线23的第二端在基底上的正投影的范围之内，第二十过孔V20内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出发光控制信号线23的第二端的表面，第二十过孔V20被配置为使后续形成的第五十连接电极通过该过孔与发光控制信号线23的第二端连接。
在示例性实施例中，第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4的多个过孔的形状和位置可以基本上相同。
(5)形成第三导电层图案。在示例性实施例中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层图案，如图13a和图13b所示，图13b为图13a中第三导电层的平面示意图。在示例性实施例中，第三导电层可以称为第一源漏金属(SD1)层。
结合图9至图13b所示，第三导电层至少包括位于每个子像素的第四十一连接电极41、第四十二连接电极42、第四十三连接电极43、第四十四连接电极44、第四十五连接电极45、第四十六连接电极46、第四十七连接电极47、第四十八连接电极48、第四十九连接电极49、第五十连接电极50、第五十一连接电极51、第五十二连接电极52、第五十三连接电极53、第五十四连接电极54和第五十五连接电极55。
在示例性实施例中，第四十一连接电极41的形状可以为矩形状，矩形状的角部可以设置倒角，第四十一连接电极41通过第十一过孔V11同时与第三十一连接电极31和第一初始信号线24的第一端连接，第四十一连接电极41被配置为与后续形成的第六十一连接线连接，或者与后续形成的第六十二连接线连接。
在示例性实施例中，第四十二连接电极42的形状可以为矩形状，矩形状的角部可以设置倒角，第四十二连接电极42通过第十二过孔V12同时与第三十二连接电极32和第一初始信号线24的第二端连接，第四十二连接电极 42被配置为与后续形成的第六十一连接线连接，或者与后续形成的第六十二连接线连接。
在示例性实施例中，第四十三连接电极43的形状可以为矩形状，矩形状的角部可以设置倒角，第四十三连接电极43通过第十三过孔V13与第二初始信号线33的第一端连接，第四十三连接电极43被配置为与后续形成的第六十三连接线连接，或者与后续形成的第六十七连接线连接。
在示例性实施例中，第四十四连接电极44的形状可以为矩形状，矩形状的角部可以设置倒角，第四十四连接电极44一方面通过第九过孔V9同时与第一有源层的第一区和第二初始信号线33连接，另一方面通过第十四过孔V14与第二初始信号线33的第二端连接，第四十四连接电极44作为本公开的第三传输电极，被配置为与后续形成的第六十三连接线或者第六十七连接线连接，并通过第六十三连接线和第六十七连接线与第七十二连接线连接。本公开通过设置第四十四连接电极在两个位置与第二初始信号线连接，提高了连接可靠性，通过与后续形成的多个连接连接线连接，结构简洁，有效减小了像素驱动电路的占用面积，缩小了像素驱动电路的布局空间，提高了透光显示区的透过率。
在示例性实施例中，第四十五连接电极45的形状可以为矩形状，矩形状的角部可以设置倒角，第四十五连接电极45通过第十五过孔V15与第二扫描信号线22的第一端连接，第四十五连接电极45被配置为与后续形成的第六十四连接线连接，或者与后续形成的第六十八连接线连接。
在示例性实施例中，第四十六连接电极46的形状可以为矩形状，矩形状的角部可以设置倒角，第四十六连接电极46通过第十六过孔V16与第二扫描信号线22的第二端连接，第四十六连接电极46被配置为与后续形成的第六十四连接线连接，或者与后续形成的第六十八连接线连接。
在示例性实施例中，第四十七连接电极47的形状可以为矩形状，矩形状的角部可以设置倒角，第四十七连接电极47通过第十七过孔V17与第一扫描信号线21的第一端连接，第四十七连接电极47被配置为与后续形成的第六十五连接线连接。
在示例性实施例中，第四十八连接电极48的形状可以为矩形状，矩形状 的角部可以设置倒角，第四十八连接电极48通过第十八过孔V18与第一扫描信号线21的第二端连接，第四十八连接电极48被配置为与后续形成的第六十五连接线连接。
在示例性实施例中，第四十九连接电极49的形状可以为矩形状，矩形状的角部可以设置倒角，第四十九连接电极49通过第十九过孔V19与发光控制信号线23的第一端连接，第四十九连接电极49被配置为与后续形成的第六十六连接线连接，或者与后续形成的第六十九连接线连接。
在示例性实施例中，第五十连接电极50的形状可以为矩形状，矩形状的角部可以设置倒角，第五十连接电极50通过第二十过孔V20与发光控制信号线23的第二端连接，第五十连接电极50被配置为与后续形成的第六十六连接线连接，或者与后续形成的第六十九连接线连接。
在示例性实施例中，第五十一连接电极51的形状可以为沿着第二方向Y延伸的折线状，其第一端通过第六过孔V6与第一有源层的第二区(也是第二有源层的第一区)连接，其第二端通过第一过孔V1与第一极板25连接，使第一极板25、第一晶体管T1的第二极和第二晶体管T2的第一极具有相同的电位。在示例性实施例中，第五十一连接电极51可以同时作为第一晶体管T1的第二极和第二晶体管T2的第一极。
在示例性实施例中，第五十二连接电极52的形状可以为沿着第二方向Y延伸的折线状，其第一端通过第四过孔V4与第六有源层的第二区连接，其第二端通过第八过孔V8与第七有源层的第二区连接，使得第六晶体管T6的第二极和第七晶体管T7的第二极具有相同的电位。在示例性实施例中，第五十二连接电极52可以同时作为第六晶体管T6的第二极和第七晶体管T7的第二极，被配置为通过后续形成的连接电极与阳极连接。
在示例性实施例中，第五十三连接电极53的形状可以为沿着第二方向Y延伸的折线状，其第一端通过第三过孔V3与第五有源层的第一区连接，其第二端通过第二过孔V2与第二极板34连接，使得第五晶体管T5的第一极和第二极板34具有相同的电位。在示例性实施例中，第五十三连接电极53可以作为第五晶体管T5的第一极，被配置为通过后续形成的连接电极与第一电源线连接。
在示例性实施例中，第五十四连接电极54的形状可以为沿着第二方向Y延伸的条形状，第五十四连接电极54通过第七过孔V7与第七有源层的第一区连接。在示例性实施例中，第五十四连接电极54可以作为第七晶体管T7的第一极，被配置为通过后续形成的第八十四连接电极与第一初始信号线连接。在示例性实施例中，第三子像素P3的第五十四连接电极54可以作为第一传输电极，被配置为与后续形成的第十四传输连接线连接。
在示例性实施例中，第五十五连接电极55的形状可以为矩形状，矩形状的角部可以设置倒角，第五十五连接电极55通过第五过孔V5与第四有源层的第一区连接。在示例性实施例中，第五十五连接电极55可以作为第四晶体管T4的第一极，被配置为通过后续形成的连接电极与数据信号线连接。
在示例性实施例中，第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4的第三导电层的形状和位置可以基本上相同。
(6)形成第五绝缘层图案。在示例性实施例中，形成第五绝缘层图案可以包括：在形成前述图案的基底上，沉积第五绝缘薄膜，采用图案化工艺对第五绝缘薄膜进行图案化，形成覆盖第三导电层的第五绝缘层，每个电路单元的第五绝缘层上设置有多个过孔，如图14所示。
结合图9至图14所示，多个过孔可以至少包括位于每个子像素的第三十一过孔V31、第三十二过孔V32、第三十三过孔V33、第三十四过孔V34、第三十五过孔V35、第三十六过孔V36、第三十七过孔V37、第三十八过孔V38、第三十九过孔V39和第四十过孔V40。
在示例性实施例中，第三十一过孔V31在基底上的正投影可以位于第四十一连接电极41在基底上的正投影的范围之内，第三十一过孔V31内的第五绝缘层被刻蚀掉，暴露出第四十一连接电极41的表面，第三十一过孔V31被配置为使后续形成第六十一连接线通过该过孔与第四十一连接电极41连接，或者使后续形成第六十二连接线通过该过孔与第四十一连接电极41连接。
在示例性实施例中，第三十二过孔V32在基底上的正投影可以位于第四十二连接电极42在基底上的正投影的范围之内，第三十二过孔V32内的第五绝缘层被刻蚀掉，暴露出第四十二连接电极42的表面，第三十二过孔V32 被配置为使后续形成第六十一连接线通过该过孔与第四十二连接电极42连接，或者使后续形成第六十二连接线通过该过孔与第四十二连接电极42连接。
在示例性实施例中，第三十三过孔V33在基底上的正投影可以位于第四十三连接电极43在基底上的正投影的范围之内，第三十三过孔V33内的第五绝缘层被刻蚀掉，暴露出第四十三连接电极43的表面，第三十三过孔V33被配置为与使后续形成第六十三连接线通过该过孔与第四十三连接电极43连接，或者使后续形成第六十七连接线通过该过孔与第四十三连接电极43连接。
在示例性实施例中，第三十四过孔V34在基底上的正投影可以位于第四十四连接电极44在基底上的正投影的范围之内，第三十四过孔V34内的第五绝缘层被刻蚀掉，暴露出第四十四连接电极44的表面，第三十四过孔V34被配置为使后续形成第六十三连接线通过该过孔与第四十四连接电极44连接，或者使后续形成第六十七连接线通过该过孔与第四十四连接电极44连接。
在示例性实施例中，第三十五过孔V35在基底上的正投影可以位于第四十五连接电极45在基底上的正投影的范围之内，第三十五过孔V35内的第五绝缘层被刻蚀掉，暴露出第四十五连接电极45的表面，第三十五过孔V35被配置为使后续形成第六十四连接线通过该过孔与第四十五连接电极45连接，或者使后续形成第六十八连接线通过该过孔与第四十五连接电极45连接。
在示例性实施例中，第三十六过孔V36在基底上的正投影可以位于第四十六连接电极46在基底上的正投影的范围之内，第三十六过孔V36内的第五绝缘层被刻蚀掉，暴露出第四十六连接电极46的表面，第三十六过孔V36被配置为使后续形成第六十四连接线通过该过孔与第四十六连接电极46连接，或者使后续形成第六十八连接线通过该过孔与第四十六连接电极46连接。
在示例性实施例中，第三十七过孔V37在基底上的正投影可以位于第四十七连接电极47在基底上的正投影的范围之内，第三十七过孔V37内的第 五绝缘层被刻蚀掉，暴露出第四十七连接电极47的表面，第三十七过孔V37被配置为使后续形成第六十五连接线通过该过孔与第四十七连接电极47连接。
在示例性实施例中，第三十八过孔V38在基底上的正投影可以位于第四十八连接电极48在基底上的正投影的范围之内，第三十八过孔V38内的第五绝缘层被刻蚀掉，暴露出第四十八连接电极48的表面，第三十八过孔V38被配置为使后续形成第六十五连接线通过该过孔与第四十八连接电极48连接。
在示例性实施例中，第三十九过孔V39在基底上的正投影可以位于第四十九连接电极49在基底上的正投影的范围之内，第三十九过孔V39内的第五绝缘层被刻蚀掉，暴露出第四十九连接电极49的表面，第三十九过孔V39被配置为使后续形成第六十六连接线通过该过孔与第四十九连接电极49连接，或者使后续形成第六十九连接线通过该过孔与第四十九连接电极49连接。
在示例性实施例中，第四十过孔V40在基底上的正投影可以位于第五十连接电极50在基底上的正投影的范围之内，第四十过孔V40内的第五绝缘层被刻蚀掉，暴露出第五十连接电极50的表面，第四十过孔V40被配置为与使后续形成第六十六连接线通过该过孔与第五十连接电极50连接，或者使后续形成第六十九连接线通过该过孔与第五十连接电极50连接。
在示例性实施例中，第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4的多个过孔的形状和位置可以基本上相同。
(7)形成第四导电层图案。在示例性实施例中，形成第四导电层可以包括：在形成前述图案的基底上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第五绝缘层上的第四导电层图案，如图15a和图15b所示，图15b为图15a中第四导电层的平面示意图。在示例性实施例中，第四导电层可以称为第一透明导电(ITO1)层。
结合图9至图15b所示，第四导电层至少包括：第六十一连接线61、第六十二连接线62、第六十三连接线63、第六十四连接线64、第六十五连接线65、第六十六连接线66、第六十七连接线67、第六十八连接线68和第六 十九连接线69。
在示例性实施例中，第六十一连接线61可以作为第十一传输连接线。第六十一连接线61的形状可以为沿着第一方向X延伸的条形状，可以作为在第一方向X上相邻的第一子像素P1和第二子像素P2的第一初始信号线24的连接线。
对于第一子像素P1，第六十一连接线61的第二端通过第一子像素P1的第三十一过孔V31与第一子像素P1的第四十一连接电极41连接。对于第二子像素P2，第六十一连接线61的第一端通过第二子像素P2的第三十二过孔V32与第二子像素P2的第四十二连接电极42连接。由于第一子像素P1的第四十一连接电极41过孔与第一子像素P1的第一初始信号线24的第一端连接，第二子像素P2的第四十二连接电极42通过过孔与第二子像素P2的第一初始信号线24的第二端连接，因而实现了第一子像素P1的第一初始信号线24与第二子像素P2的第一初始信号线24的相互连接，即实现了第一方向X上相邻的第一子像素P1和第二子像素P2中第一初始信号线24的相互连接。
在示例性实施例中，第六十二连接线62可以作为第十二传输连接线。第六十二连接线62的形状可以为沿着第三方向延伸的直线状或者折线状，可以作为在第一方向X上相邻的第一子像素P1和第四子像素P4的第一初始信号线24的连接线，或者可以作为在第一方向X上相邻的第二子像素P2和第四子像素P4的第一初始信号线24的连接线。在示例性实施例中，第三方向分别与第一方向X和第二方向Y交叉。
对于第一子像素P1，第六十二连接线62的第一端通过第一子像素P1的第三十二过孔V32与第一子像素P1的第四十二连接电极42连接，第六十二连接线62的第二端沿着第三方向延伸后，通过第四子像素P4的第三十一过孔V31与第四子像素P4的第四十一连接电极41连接。由于第一子像素P1的第四十二连接电极42通过过孔与第一子像素P1的第一初始信号线24的第二端连接，第四子像素P4的第四十一连接电极41通过过孔与第四子像素P4的第一初始信号线24的第一端连接，因而实现了第一子像素P1的第一初始信号线24与第一方向X上相邻的第四子像素P4的第一初始信号线24之 间的相互连接。
对于第二子像素P2，第六十二连接线62的第一端通过第二子像素P2的第三十一过孔V31与第二子像素P2的第四十一连接电极41连接，第六十二连接线62的第二端沿着第三方向延伸后，通过第四子像素P4的第三十二过孔V32与第四子像素P4的第四十二连接电极42连接。由于第二子像素P2的第四十一连接电极41通过过孔与第二子像素P2的第一初始信号线24的第一端连接，第四子像素P4的第四十二连接电极42通过过孔与第四子像素P4的第一初始信号线24的第二端连接，因而实现了第四子像素P4的第一初始信号线24与第一方向X上相邻的第二子像素P2的第一初始信号线24之间的相互连接。
在示例性实施例中，第六十三连接线63可以作为第二十一传输连接线。第六十三连接线63的形状可以为沿着第三方向延伸的直线状或者折线状，可以作为在第一方向X上相邻的第一子像素P1和第四子像素P4的第二初始信号线33的连接线，或者可以作为在第一方向X上相邻的第二子像素P2和第四子像素P4的第二初始信号线33的连接线。
对于第一子像素P1，第六十三连接线63的第一端通过第一子像素P1的第三十四过孔V34与第一子像素P1的第四十四连接电极44连接，第六十三连接线63的第二端沿着第三方向延伸后，通过第四子像素P4的第三十三过孔V33与第四子像素P4的第四十三连接电极43连接。由于第一子像素P1的第四十四连接电极44通过过孔与第一子像素P1的第二初始信号线33的第二端连接，第四子像素P4的第四十三连接电极43通过过孔与第四子像素P4的第二初始信号线33的第一端连接，因而实现了第一子像素P1的第二初始信号线33与第一方向X上相邻的第四子像素P4的第二初始信号线33之间的相互连接。
对于第二子像素P2，第六十三连接线63的第一端通过第二子像素P2的第三十三过孔V33与第二子像素P2的第四十三连接电极43连接，第六十三连接线63的第二端沿着第三方向延伸后，通过第四子像素P4的第三十四过孔V34与第四子像素P4的第四十四连接电极44连接。由于第二子像素P2的第四十三连接电极43通过过孔与第二子像素P2的第二初始信号线33的 第一端连接，第四子像素P4的第四十四连接电极44通过过孔与第四子像素P4的第二初始信号线33的第二端连接，因而实现了第四子像素P4的第二初始信号线33与第一方向X上相邻的第二子像素P2的第二初始信号线33之间的相互连接。
在示例性实施例中，第六十四连接线64的形状可以为沿着第三方向延伸的直线状或者折线状，可以作为在第一方向X上相邻的第一子像素P1和第四子像素P4的第二扫描信号线22的连接线，或者可以作为在第一方向X上相邻的第二子像素P2和第四子像素P4之间的第二扫描信号线22的连接线。
对于第一子像素P1，第六十四连接线64的第一端通过第一子像素P1的第三十六过孔V36与第一子像素P1的第四十六连接电极46连接，第六十四连接线64的第二端沿着第三方向延伸后，通过第四子像素P4的第三十五过孔V35与第四子像素P4的第四十五连接电极45连接。由于第一子像素P1的第四十六连接电极46通过过孔与第一子像素P1的第二扫描信号线22的第二端连接，第四子像素P4的第四十五连接电极45通过过孔与第四子像素P4的第二扫描信号线22的第一端连接，因而实现了第一子像素P1的第二扫描信号线22与第一方向X上相邻的第四子像素P4的第二扫描信号线22之间的相互连接。
对于第二子像素P2，第六十四连接线64的第一端通过第二子像素P2的第三十五过孔V35与第二子像素P2的第四十五连接电极45连接，第六十四连接线64的第二端沿着第三方向延伸后，通过第四子像素P4的第三十六过孔V36与第四子像素P4的第四十六连接电极46连接。由于第二子像素P2的第四十五连接电极45通过过孔与第二子像素P2的第二扫描信号线22的第一端连接，第四子像素P4的第四十六连接电极46通过过孔与第四子像素P4的第二扫描信号线22的第二端连接，因而实现了第四子像素P4的第二扫描信号线22与第一方向X上相邻的第二子像素P2的第二扫描信号线22之间的相互连接。
在示例性实施例中，第六十五连接线65的形状可以为沿着第三方向延伸的直线状或者折线状，可以作为在第一方向X上相邻的第一子像素P1和第四子像素P4的第一扫描信号线21的连接线，或者可以作为在第一方向X上 相邻的第二子像素P2和第四子像素P4的第一扫描信号线21的连接线。
对于第一子像素P1，第六十五连接线65的第一端通过第一子像素P1的第三十八过孔V38与第一子像素P1的第四十八连接电极48连接，第六十五连接线65的第二端沿着第三方向延伸后，通过第四子像素P4的第三十七过孔V37与第四子像素P4的第四十七连接电极47连接。由于第一子像素P1的第四十八连接电极48通过过孔与第一子像素P1的第一扫描信号线21的第二端连接，第四子像素P4的第四十七连接电极47通过过孔与第四子像素P4的第一扫描信号线21的第一端连接，因而实现了第一子像素P1的第一扫描信号线21与第一方向X上相邻的第四子像素P4的第一扫描信号线21之间的相互连接。
对于第二子像素P2，第六十五连接线65的第一端通过第二子像素P2的第三十七过孔V37与第二子像素P2的第四十七连接电极47连接，第六十五连接线65的第二端沿着第三方向延伸后，通过第四子像素P4的第三十八过孔V38与第四子像素P4的第四十八连接电极48连接。由于第二子像素P2的第四十七连接电极47通过过孔与第二子像素P2的第一扫描信号线21的第一端连接，第四子像素P4的第四十八连接电极48通过过孔与第四子像素P4的第一扫描信号线21的第二端连接，因而实现了第四子像素P4的第一扫描信号线21与第一方向X上相邻的第二子像素P2的第一扫描信号线21之间的相互连接。
在示例性实施例中，第六十六连接线66的形状可以为沿着第三方向延伸的直线状或者折线状，可以作为在第一方向X上相邻的第一子像素P1和第四子像素P4的发光控制信号线23的连接线，或者可以作为在第一方向X上相邻的第二子像素P2和第四子像素P4的发光控制信号线23的连接线。
对于第一子像素P1，第六十六连接线66的第一端通过第一子像素P1的第四十过孔V40与第一子像素P1的第五十连接电极50连接，第六十六连接线66的第二端沿着第三方向延伸后，通过第四子像素P4的第三十九过孔V39与第四子像素P4的第四十九连接电极49连接。由于第一子像素P1的第五十连接电极50通过过孔与第一子像素P1的发光控制信号线23的第二端连接，第四子像素P4的第四十九连接电极49通过过孔与第四子像素P4 的发光控制信号线23的第一端连接，因而实现了第一子像素P1的发光控制信号线23与第一方向X上相邻的第四子像素P4的发光控制信号线23之间的相互连接。
对于第二子像素P2，第六十六连接线66的第一端通过第二子像素P2的第三十九过孔V39与第二子像素P2的第四十九连接电极49连接，第六十六连接线66的第二端沿着第三方向延伸后，通过第四子像素P4的第四十过孔V40与第四子像素P4的第五十连接电极50连接。由于第二子像素P2的第四十九连接电极49通过过孔与第二子像素P2的发光控制信号线23的第一端连接，第四子像素P4的第五十连接电极50通过过孔与第四子像素P4的发光控制信号线23的第二端连接，因而实现了第四子像素P4的发光控制信号线23与第一方向X上相邻的第二子像素P2的发光控制信号线23之间的相互连接。
在示例性实施例中，第六十七连接线67可以作为第二十二传输连接线。第六十七连接线67的形状可以为主体部分沿着第二方向Y延伸的折线状，可以作为在第二方向Y上相邻的第一子像素P1和第三子像素P3的第二初始信号线33的连接线，或者可以作为在第二方向Y上相邻的第二子像素P2和第三子像素P3的第二初始信号线33的连接线。
对于第一子像素P1，第六十七连接线67的第一端通过第一子像素P1的第三十三过孔V33与第一子像素P1的第四十三连接电极43连接，第六十七连接线67的第二端通过第三子像素P3的第三十四过孔V34与第三子像素P3的第四十四连接电极44连接。由于第一子像素P1的第四十三连接电极43通过过孔与第一子像素P1的第二初始信号线33的第一端连接，第三子像素P3的第四十四连接电极44通过过孔与第三子像素P3的第二初始信号线33的第二端连接，因而实现了第一子像素P1的第二初始信号线33与第二方向Y上相邻的第三子像素P3的第二初始信号线33之间的相互连接。
对于第二子像素P2，第六十七连接线67的第一端通过第二子像素P2的第三十四过孔V34与第二子像素P2的第四十四连接电极44连接，第六十七连接线67的第二端通过第三子像素P3的第三十三过孔V33与第三子像素P3的第四十三连接电极43连接。由于第二子像素P2的第四十四连接电极 44通过过孔与第一子像素P1的第二初始信号线33的第二端连接，第三子像素P3的第四十三连接电极43通过过孔与第三子像素P3的第二初始信号线33的第一端连接，因而实现了第二子像素P2的第二初始信号线33与第二方向Y上相邻的第三子像素P3的第二初始信号线33之间的相互连接。
在示例性实施例中，第六十八连接线68的形状可以为主体部分沿着第二方向Y延伸的折线状，可以作为在第二方向Y上相邻的第一子像素P1和第三子像素P3的第二扫描信号线22的连接线，或者可以作为在第二方向Y上相邻的第二子像素P2和第三子像素P3的第二扫描信号线22的连接线。
对于第一子像素P1，第六十八连接线68的第一端通过第一子像素P1的第三十五过孔V35与第一子像素P1的第四十五连接电极45连接，第六十八连接线68的第二端通过第三子像素P3的第三十六过孔V36与第三子像素P3的第四十六连接电极46连接。由于第一子像素P1的第四十五连接电极45通过过孔与第一子像素P1的第二扫描信号线22的第一端连接，第三子像素P3的第四十六连接电极46通过过孔与第三子像素P3的第二扫描信号线22的第二端连接，因而实现了第一子像素P1的第二扫描信号线22与第二方向Y上相邻的第三子像素P3的第二扫描信号线22之间的相互连接。
对于第二子像素P2，第六十八连接线68的第一端通过第二子像素P2的第三十六过孔V36与第二子像素P2的第四十六连接电极46连接，第六十八连接线68的第二端通过第三子像素P3的第三十五过孔V35与第三子像素P3的第四十五连接电极45连接。由于第二子像素P2的第四十六连接电极46通过过孔与第一子像素P1的第二扫描信号线22的第二端连接，第三子像素P3的第四十五连接电极45通过过孔与第三子像素P3的第二扫描信号线22的第一端连接，因而实现了第二子像素P2的第二扫描信号线22与第二方向Y上相邻的第三子像素P3的第二扫描信号线22之间的相互连接。
在示例性实施例中，第六十九连接线69的形状可以为主体部分沿着第二方向Y延伸的折线状，可以作为在第二方向Y上相邻的第一子像素P1和第三子像素P3的发光控制信号线23的连接线，或者可以作为在第二方向Y上相邻的第二子像素P2和第三子像素P3的发光控制信号线23的连接线。
对于第一子像素P1，第六十九连接线69的第一端通过第一子像素P1的 第三十九过孔V39与第一子像素P1的第四十九连接电极49连接，第六十九连接线69的第二端通过第三子像素P3的第四十过孔V40与第三子像素P3的第五十连接电极50连接。由于第一子像素P1的第四十九连接电极49通过过孔与第一子像素P1的发光控制信号线23的第一端连接，第三子像素P3的第五十连接电极50通过过孔与第三子像素P3的发光控制信号线23的第二端连接，因而实现了第一子像素P1的发光控制信号线23与第二方向Y上相邻的第三子像素P3的发光控制信号线23之间的相互连接。
对于第二子像素P2，第六十九连接线69的第一端通过第二子像素P2的第四十过孔V40与第二子像素P2的第五十连接电极50连接，第六十九连接线69的第二端通过第三子像素P3的第三十九过孔V39与第三子像素P3的第四十九连接电极49连接。由于第二子像素P2的第五十连接电极50通过过孔与第一子像素P1的发光控制信号线23的第二端连接，第三子像素P3的第四十九连接电极49通过过孔与第三子像素P3的发光控制信号线23的第一端连接，因而实现了第二子像素P2的发光控制信号线23与第二方向Y上相邻的第三子像素P3的发光控制信号线23之间的相互连接。
在示例性实施例中，通过第六十一连接线61和第六十二连接线62，使得沿着第一方向X相邻的第一子像素P1、第二子像素P2和第四子像素P4的第一初始信号线24相互连接。第四子像素P4的第一初始信号线24通过第六十二连接线62与第一方向X上相邻的第二子像素P2的第一初始信号线24连接，第二子像素P2的第一初始信号线24通过第六十一连接线61与第一方向X上相邻的第一子像素P1的第一初始信号线24连接，第一子像素P1的第一初始信号线24通过第六十二连接线62与第一方向X上相邻的第四子像素P4的第一初始信号线24连接。
在示例性实施例中，通过第六十三连接线63和第六十七连接线67，使得相邻的第一子像素P1、第二子像素P2和第四子像素P4的第二初始信号线33相互连接。第一子像素P1的第二初始信号线33通过第六十三连接线63与第一方向X上相邻的第四子像素P4的第二初始信号线33连接，第四子像素P4的第二初始信号线33通过第六十三连接线63与第一方向X上相邻的第二子像素P2的第二初始信号线33连接，第二子像素P2的第二初始信号 线33通过第六十七连接线67与第二方向Y上相邻的第三子像素P3的第二初始信号线33连接，第三子像素P3的第二初始信号线33通过第六十七连接线67与第二方向Y上相邻的第一子像素P1的第二初始信号线33连接。
在示例性实施例中，通过第六十四连接线64和第六十八连接线68，使得相邻子像素的第二扫描信号线22相互连接。第一子像素P1的第二扫描信号线22通过第六十四连接线64与第一方向X上相邻的第四子像素P4的第二扫描信号线22连接，第四子像素P4的第二扫描信号线22通过第六十四连接线64与第一方向X上相邻的第二子像素P2的第二扫描信号线22连接，第二子像素P2的第二扫描信号线通过第六十八连接线68与第二方向Y上相邻的第三子像素P3的第二扫描信号线22连接，第三子像素P3的第二扫描信号线22通过第六十八连接线68与第二方向Y上相邻的第一子像素P1的第二扫描信号线22连接。
在示例性实施例中，通过第六十五连接线65使得沿着第一方向X相邻的第一子像素P1、第二子像素P2和第四子像素P4的第一扫描信号线21的相互连接。第一子像素P1的第一扫描信号线21通过第六十五连接线65与第一方向X上相邻的第四子像素P4的第一扫描信号线21连接，第四子像素P4的第一扫描信号线21通过第六十五连接线65与第一方向X上相邻的第二子像素P2的第一扫描信号线21连接。
在示例性实施例中，通过第六十六连接线66和第六十九连接线69，使得相邻子像素的发光控制信号线24相互连接。第一子像素P1的发光控制信号线24通过第六十六连接线66与第一方向X上相邻的第四子像素P4的发光控制信号线24连接，第四子像素P4的发光控制信号线24通过第六十六连接线66与第一方向X上相邻的第二子像素P2的发光控制信号线24连接，第二子像素P2的发光控制信号线24通过第六十九连接线69与第二方向Y上相邻的第三子像素P3的发光控制信号线24连接，第三子像素P3的发光控制信号线24通过第六十九连接线69与第二方向Y上相邻的第一子像素P1的发光控制信号线24连接。
在示例性实施例中，第五绝缘层上设置的部分过孔未与相应的连接线连接。例如，第一子像素P1的第三十七过孔V37，第二子像素P2的第三十八 过孔V38，第三子像素P3的第三十一过孔V31、第三十二过孔V32、第三十七过孔V37和第三十八过孔V38等，这些过孔被配置为与后续形成的过孔连通，这里不再赘述。
(8)形成第一平坦层图案。在示例性实施例中，形成第一平坦层图案可以包括：在形成前述图案的基底上，涂覆第一平坦薄膜，采用图案化工艺对第一平坦薄膜进行图案化，形成覆盖第四导电层的第一平坦层，第一平坦层上设置有多个过孔，如图16所示。
结合图9至图16所示，多个过孔可以包括：位于第一子像素P1的第四十一过孔V41、第四十二过孔V42、第四十六过孔V46和第五十一过孔V51，位于第二子像素P2的第四十三过孔V43和第四十八过孔V48，位于第三子像素P3的第四十四过孔V44、第四十七过孔V47、第四十九过孔V49和第五十过孔V50，位于第四子像素P4的第四十五过孔V45，以及位于每个子像素的第五十二过孔V52和第五十三过孔V53。
在示例性实施例中，第四十一过孔V41在基底上的正投影可以位于第一子像素P1的第四十二连接电极42在基底上的正投影的范围之内，第四十一过孔V41内的第一平坦层被去掉，暴露出第六十二连接线62的第一端的表面，第四十一过孔V41被配置为使后续形成的第七十一连接线通过该过孔与第一子像素P1的第六十二连接线62的第一端连接。
在示例性实施例中，第四十二过孔V42在基底上的正投影可以位于第一子像素P1的第四十三连接电极43在基底上的正投影的范围之内，第四十二过孔V42内的第一平坦层被去掉，暴露出第六十七连接线67的第一端的表面，第四十二过孔V42被配置使后续形成的第七十二连接线通过该过孔与第一子像素P1的第六十七连接线67的第一端连接。
在示例性实施例中，第四十三过孔V43在基底上的正投影可以位于第二子像素P2的第四十二连接电极42在基底上的正投影的范围之内，第四十三过孔V43内的第一平坦层被去掉，暴露出第六十一连接线61的第一端的表面，第四十三过孔V43被配置使后续形成的第七十一连接线通过该过孔与第二子像素P2的第六十一连接线61的第一端连接。
在示例性实施例中，第四十四过孔V44在基底上的正投影可以位于第三 子像素P3的第四十一连接电极41在基底上的正投影的范围之内，第四十四过孔V44内的第一平坦层被去掉，暴露出第四十一连接电极41的表面，第四十四过孔V44被配置为使后续形成的第七十一连接线通过该过孔与第三子像素P3的第四十一连接电极41连接。
在示例性实施例中，第四十五过孔V45在基底上的正投影可以位于第四子像素P3的第四十四连接电极44在基底上的正投影的范围之内，第四十五过孔V45内的第一平坦层被去掉，暴露出第六十三连接线63的第二端的表面，第四十五过孔V45被配置为使后续形成的第七十二连接线通过该过孔与第四子像素P3的第六十三连接线63的第二端连接。
在示例性实施例中，第四十六过孔V46在基底上的正投影可以位于第一子像素P1的第四十七连接电极47在基底上的正投影的范围之内，第四十六过孔V46内的第一平坦层被去掉，暴露出第四十七连接电极47的表面，第四十六过孔V46被配置使后续形成的第七十三连接线通过该过孔与第一子像素P1的第四十七连接电极47连接。
在示例性实施例中，第四十七过孔V47在基底上的正投影可以位于第三子像素P3的第四十八连接电极48在基底上的正投影的范围之内，第四十七过孔V47内的第一平坦层被去掉，暴露出第四十八连接电极48的表面，第四十七过孔V47被配置为使后续形成的第七十三连接线通过该过孔与第三子像素P3的第四十八连接电极48连接。
在示例性实施例中，第四十八过孔V48在基底上的正投影可以位于第二子像素P2的第四十八连接电极48在基底上的正投影的范围之内，第四十八过孔V48内的第一平坦层被去掉，暴露出第四十八连接电极48的表面，第四十八过孔V48被配置为使后续形成的第七十四连接线通过该过孔与第二子像素P2的第四十八连接电极48连接。
在示例性实施例中，第四十九过孔V49在基底上的正投影可以位于第三子像素P3的第四十七连接电极47在基底上的正投影的范围之内，第四十九过孔V49内的第一平坦层被去掉，暴露出第四十七连接电极47的表面，第四十九过孔V49被配置为使后续形成的第七十四连接线通过该过孔与第三子像素P3的第四十七连接电极47连接。
在示例性实施例中，第五十过孔V50在基底上的正投影可以位于第三子像素P3的第五十四连接电极54在基底上的正投影的范围之内，第五十过孔V50内的第一平坦层被去掉，暴露出第五十四连接电极54的表面，第五十过孔V50被配置为使后续形成的第七十五连接线75通过该过孔与第三子像素P3的第五十四连接电极54连接。
在示例性实施例中，第五十一过孔V51在基底上的正投影可以位于第一子像素P1的第四十一连接电极41在基底上的正投影的范围之内，第五十一过孔V51内的第一平坦层被去掉，暴露出第六十一连接线61的第一端的表面，第五十一过孔V51被配置使后续形成的第七十五连接线通过该过孔与第一子像素P1的第六十一连接线61的第一端连接。
在示例性实施例中，第五十二过孔V52在基底上的正投影可以位于每个子像素中第五十五连接电极55在基底上的正投影的范围之内，第五十二过孔V52内的第一平坦层被去掉，暴露出第五十五连接电极55的表面，第五十二过孔V52被配置为使后续形成的数据信号线通过该过孔与第五十五连接电极55连接。
在示例性实施例中，第五十三过孔V53在基底上的正投影可以位于每个子像素中第五十三连接电极53在基底上的正投影的范围之内，第五十三过孔V53的第一平坦层被去掉，暴露出第五十三连接电极53的表面，第五十三过孔V53被配置为使后续形成的第一电源线通过该过孔与第五十三连接电极53连接。
在示例性实施例中，第一平坦层上还可以设置其它多个过孔，暴露出相应的连接电极或连接线，这些过孔被配置为与后续形成的过孔连通，这里不再赘述。
(9)形成第五导电层图案。在示例性实施例中，形成第五导电层可以包括：在形成前述图案的基底上，沉积第五导电薄膜，采用图案化工艺对第五导电薄膜进行图案化，形成设置在第一平坦层上的第五导电层图案，如图17a和图17b所示，图17b为图17a中第五导电层的平面示意图。在示例性实施例中，第五导电层可以称为第二透明导电(ITO2)层。
结合图9至图17b所示，第五导电层至少包括：第七十一连接线71、第 七十二连接线72、第七十三连接线73、第七十四连接线74、第七十五连接线75、数据信号线76和第一电源线77。
在示例性实施例中，第七十一连接线71可以作为第十三传输连接线。第七十一连接线71可以为主体部分沿着第二方向Y延伸的折线状，第七十一连接线71的第一端通过第一子像素P1的第四十一过孔V41与第一子像素P1的第六十二连接线62连接，第七十一连接线71的第三端通过第二方向Y上相邻的第二子像素P2的第四十三过孔V43与第二方向Y上相邻的第二子像素P2的第六十一连接线61连接，第七十一连接线71的第二端通过第二方向Y上相邻的第三子像素P3的第四十四过孔V44与第三子像素P3的第四十一连接电极41连接，第三端位于第一端与第二端之间。由于第一子像素P1的第六十二连接线62连接第一子像素P1和第四子像素P4的第一初始信号线24，第三子像素P3的第四十一连接电极41连接第三子像素P3的第一初始信号线24，第二子像素P2的第六十一连接线61连接第二子像素P2和第一子像素P1的第一初始信号线24，因而实现了第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4的第一初始信号线24的相互连接。
在示例性实施例中，第七十二连接线72可以作为第二十三传输连接线。第七十二连接线72可以为主体部分沿着第二方向Y延伸的折线状，第七十二连接线72的第一端通过第四子像素P3的第四十五过孔V45与第四子像素P3的第六十三连接线63连接，第七十二连接线72的第二端通过第一子像素P1的第四十二过孔V42与第一子像素P1的第六十七连接线67连接。由于第四子像素P3的第六十三连接线63连接第四子像素P3的第二初始信号线33，第一子像素P1的第六十七连接线67连接第一子像素P1的第二初始信号线33，因而实现了第一子像素P1和第四子像素P4的第二初始信号线33的相互连接。
在示例性实施例中，第七十三连接线73可以为主体部分沿着第二方向Y延伸的折线状，第七十三连接线73的第一端通过第一子像素P1的第四十六过孔V46与第一子像素P1的第四十七连接电极47连接，第七十三连接线73的第二端通过第三子像素P3的第四十七过孔V47与第三子像素P3的第四十八连接电极48连接。由于第一子像素P1的第四十七连接电极47连接 第一子像素P1的第一扫描信号线21的第一端，第三子像素P3的第四十八连接电极48连接第三子像素P3的第一扫描信号线21的第二端，因而实现了第一子像素P1和第三子像素P3的第一扫描信号线21的相互连接。
在示例性实施例中，第七十四连接线74可以为主体部分沿着第二方向Y延伸的折线状，第七十四连接线74的第一端通过第二子像素P2的第四十八过孔V48与第二子像素P2的第四十八连接电极48连接，第七十四连接线74的第二端通过第三子像素P3的第四十九过孔V49与第三子像素P3的第四十七连接电极47连接。由于第二子像素P2的第四十八连接电极48连接第二子像素P2的第一扫描信号线21的第二端，第三子像素P3的第四十七连接电极47连接第三子像素P3的第一扫描信号线21的第一端，因而实现了第二子像素P2和第三子像素P3的第一扫描信号线21的相互连接。
在示例性实施例中，第七十五连接线75可以作为第十四传输连接线。第七十五连接线75可以为主体部分沿着第二方向Y延伸的折线状，第七十五连接线75的第一端通过第三子像素P3的第五十过孔V50与第三子像素P3的第五十四连接电极54连接，第七十五连接线75的第二端通过第一子像素P1的第五十一过孔V51与第六十一连接线61的第一端连接。由于第三子像素P3的第五十四连接电极54作为第七晶体管T7的第一极，第一子像素P1的第六十一连接线61作为第一初始信号线24的连接线，因而实现了第一初始信号线24与第七晶体管T7的第一极的相互连接。
在示例性实施例中，数据信号线76可以为主体部分沿着第二方向Y延伸的折线状，数据信号线76通过每个子像素的第五十二过孔V52与第五十五连接电极55连接。由于第五十五连接电极55通过过孔与第四有源层的第一区连接，因而实现了数据信号线76与第四晶体管T4的第一极的连接。
在示例性实施例中，第一电源线77可以为主体部分沿着第二方向Y延伸的折线状，第一电源线77通过每个子像素的第五十三过孔V53与第五十三连接电极53连接。由于第五十三连接电极53通过过孔与第五有源层的第一区和第二极板34连接，因而实现了第一电源线77与第五晶体管T5的第一极和存储电容的第二极板的连接。
(10)形成第二平坦层图案。在示例性实施例中，形成第二平坦层图案 可以包括：在形成前述图案的基底上，涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成覆盖第五导电层的第二平坦层，第二平坦层上设置有多个过孔，如图18所示。
结合图9至图18所示，多个过孔可以包括：第八十一过孔V81、第八十二过孔V82、第八十三过孔V83、第八十四过孔V84、第八十五过孔V85和第八十六过孔V86。
在示例性实施例中，第八十一过孔V81在基底上的正投影可以位于第五十二连接电极52在基底上的正投影的范围之内，第八十一过孔V61内的第二平坦层被去掉，暴露出第五十二连接电极52的表面，第八十一过孔V61被配置为与使后续形成的第八十一连接电极通过该过孔与第五十二连接电极52连接。
在示例性实施例中，第八十二过孔V82在基底上的正投影可以位于第五十五连接电极55在基底上的正投影的范围之内，第八十二过孔V82内的第二平坦层被去掉，暴露出数据信号线76的表面，第八十二过孔V82被配置为与使后续形成的第八十二连接电极通过该过孔与数据信号线76连接。
在示例性实施例中，第八十三过孔V83在基底上的正投影可以位于第五十三连接电极53在基底上的正投影的范围之内，第八十三过孔V83内的第二平坦层被去掉，暴露出第一电源线77的表面，第八十三过孔V83被配置为与使后续形成的第八十三连接电极通过该过孔与第一电源线77连接。
在示例性实施例中，第八十四过孔V84在基底上的正投影可以位于第一电源线77在基底上的正投影的范围之内，第八十四过孔V84内的第二平坦层被去掉，暴露出第一电源线77的表面，第八十四过孔V84被配置为与使后续形成的第八十三连接电极通过该过孔与第一电源线77连接。
在示例性实施例中，第八十五过孔V85在基底上的正投影可以位于第五十四连接电极54在基底上的正投影的范围之内，第八十五过孔V85内的第二平坦层被去掉，暴露出第五十四连接电极54的表面，第八十五过孔V85被配置为使后续形成的第八十四连接电极通过该过孔与第五十四连接电极54连接。
在示例性实施例中，第八十六过孔V86在基底上的正投影可以位于第四 十二连接电极42在基底上的正投影的范围之内，第八十六过孔V86被配置为使后续形成的第八十四连接电极通过该过孔与相应的连接电极或连接线连接。对于第一子像素P1，第八十六过孔V86暴露出第七十一连接线71的第一端的表面，对于第二子像素P2，第八十六过孔V86暴露出第七十一连接线71的第三端的表面，对于第三子像素P3，第八十六过孔V86暴露出第四十二连接电极42的表面，对于第四子像素P4，第八十六过孔V86暴露出第六十二连接线62的第二端的表面。
(11)形成第六导电层图案。在示例性实施例中，形成第六导电层可以包括：在形成前述图案的基底上，沉积第六导电薄膜，采用图案化工艺对第六导电薄膜进行图案化，形成设置在第二平坦层上的第六导电层图案，如图19a和图19b所示，图19b为图19a中第六导电层的平面示意图。在示例性实施例中，第六导电层可以称为第二源漏金属(SD2)层。
结合图9至图19b所示，第六导电层至少包括位于每个子像素的第八十一连接电极81、第八十二连接电极82、第八十三连接电极83和第八十四连接电极84。
在示例性实施例中，第八十一连接电极81的形状可以为矩形状，矩形状的角部可以设置倒角，第八十一连接电极81通过第八十一过孔V81与第五十二连接电极52连接，第八十一连接电极81被配置为与后续形成的阳极连接。由于第五十二连接电极52通过过孔与第六有源层的第二区和第七有源层的第二区连接，因而可以实现阳极与第六晶体管T6的第二极和第七晶体管T7的第二极的连接。
在示例性实施例中，第八十二连接电极82的形状可以为矩形状，矩形状的角部可以设置倒角，第八十二连接电极82通过第八十二过孔V82与数据信号线76连接，第八十二连接电极82被配置为减小数据信号线76的电阻。
在示例性实施例中，第八十三连接电极83的形状可以为沿着第二方向Y延伸的条形状，第八十三连接电极83分别通过第八十三过孔V83和第八十四过孔V84与第一电源线77连接，第八十三连接电极83被配置为减小第一电源线77的电阻。
在示例性实施例中，第八十四连接电极84的形状可以为沿着第二方向Y 延伸的条形状，第八十四连接电极84的第一端通过第八十五过孔V85与第五十四连接电极54连接，第八十四连接电极84的第二端通过第八十六过孔V86与相应的连接电极或者连接线连接，第八十四连接电极84被配置为向第七晶体管T7的第一极提供第二初始信号。
在示例性实施例中，对于第一子像素P1和第二子像素P2，第八十四连接电极84的第二端通过第八十六过孔V86与第七十一连接线71连接，由于第七十一连接线71与第一初始信号线24连接，因而实现了第一初始信号线24向第一子像素P1和第二子像素P2的第七晶体管T7的第一极提供第二初始信号。
在示例性实施例中，对于第三子像素P3，第八十四连接电极84的第二端通过第八十六过孔V86与第四十二连接电极42连接，由于第四十二连接电极42与第一初始信号线24连接，因而实现了第一初始信号线24向第三子像素P3的第七晶体管T7的第一极提供第二初始信号。
在示例性实施例中，对于第四子像素P4，第八十四连接电极84的第二端通过第八十六过孔V86与第六十二连接线62连接，由于第六十二连接线62与第一初始信号线24连接，因而实现了第一初始信号线24向第四子像素P4的第七晶体管T7的第一极提供第二初始信号。
在示例性实施例中，第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4的第六导电层的形状和位置可以基本上相同。
后续制备过程可以包括形成阳极、像素定义层、有机发光层、阴极以及封装层等工艺，这里不再赘述。
在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。第一导电层、第二导电层、第三导电层和第六导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第四导电层和第五 导电层可以采用透明导电材料，如氧化铟锡ITO或氧化铟锌IZO等。第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层和第三绝缘层称为栅绝缘(GI)层，第四绝缘层称为层间绝缘(ILD)层，第五绝缘层称为钝化(PVX)层。第一平坦层和第二平坦层可以采用有机材料，如树脂等。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物(Oxide)技术、硅技术或有机物技术制造的晶体管。
图20为本公开示例性实施例一种网格状初始传输线的结构示意图，示意了透光显示区的一个像素岛中10个子像素的第一初始传输线和第二初始传输线的平面结构。如图20所示，传输第一初始电压信号的第一初始传输线和传输第二初始信号的第二初始传输线均为网格结构。
在示例性实施方式中，第一初始传输线可以至少包括第一初始信号线24、作为第十一传输连接线的第六十一连接线61、作为第十二传输连接线的第六十二连接线62、作为第十三传输连接线的第七十一连接线71、作为第十四传输连接线的第七十五连接线75、作为第一传输电极的第五十四连接电极54和作为第二传输电极的第八十四连接电极84，上述连接线和电极连接形成第一网格结构的第一初始传输线，第一网格结构在显示基板平面内的正投影可以为封闭形状。
在示例性实施方式中，第一子像素P1的第一初始信号线24通过第六十二连接线62与第一方向X上相邻的第四子像素P4的第一初始信号线24连接，第四子像素P4的第一初始信号线24通过第六十二连接线62与第一方向X上相邻的第二子像素P2的第一初始信号线24连接，第二子像素P2的第一初始信号线24通过第六十一连接线61与第一方向X上相邻的第一子像素P1的第一初始信号线24连接，因而实现了将第一方向X上相邻子像素中的第一初始信号线24连接起来。
在示例性实施方式中，第一子像素P1的第一初始信号线24通过第七十 五连接线75、第五十四连接电极54和第八十四连接电极84与第二方向Y上相邻的第三子像素P3的第一初始信号线24连接，另一方面，第一子像素P1的第一初始信号线24通过第七十一连接线71与第二方向Y上相邻的第二子像素P2的第一初始信号线24连接，第二子像素P2的第一初始信号线24通过第七十一连接线71与第二方向Y上相邻的第三子像素P3的第一初始信号线24连接，因而实现了将第二方向Y上相邻子像素中的第一初始信号线24连接起来。
在示例性实施方式中，第二初始传输线可以至少包括第二初始信号线33、作为第二十一传输连接线的第六十三连接线63、作为第二十二传输连接线的第六十七连接线67、作为第二十三传输连接线的第七十二连接线72和作为第三传输电极的第四十四连接电极44，上述连接线和电极连接形成第二网格结构的第二初始传输线，第二网格结构在显示基板平面内的正投影可以为封闭形状。
在示例性实施方式中，第一子像素P1的第二初始信号线33通过第四十四连接电极44和第六十三连接线63与第一方向X上相邻的第四子像素P4的第二初始信号线33连接，第四子像素P4的第二初始信号线33通过第四十四连接电极44和第六十三连接线63与第一方向X上相邻的第二子像素P2的第二初始信号线33连接，第二子像素P2的第二初始信号线33通过第四十四连接电极44和第六十七连接线67与第一方向X上相邻的第三子像素P3的第二初始信号线33连接，第三子像素P3的第二初始信号线33通过第四十四连接电极44和第六十七连接线67与第一方向X上相邻的第一子像素P1的第二初始信号线33连接，因而实现了将第一方向X上相邻子像素中的第二初始信号线33连接起来。
在示例性实施方式中，第四子像素P4的第二初始信号线33通过第七十二连接线72与第二方向Y上相邻的第一子像素P1的第二初始信号线33连接，因而实现了将第二方向Y上相邻子像素中的第二初始信号线33连接起来。
从以上描述的显示基板的结构以及制备过程可以看出，本公开提供的显示基板，通过设置主体部分沿第一方向X延伸的第一传输线和主体部分沿着 第二方向Y延伸的第二传输线，使得传输初始信号的初始传输线形成网状结构，不仅有效降低了初始传输线的电阻，减小了初始传输线压降，而且有效提升了显示基板中初始传输线中初始电压的稳定性，有效提升了显示均一性，提高了显示品质。本公开通过设置两个透明导电层，一个透明导电层主要形成第一方向的连接线，另一个透明导电层主要形成第二方向的连接线，不仅实现了第一初始传输线和第二初始传输线的网状结构走线，而且连接结构简洁，布局合理，提高了连接可靠性。本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，可以应用于具有像素驱动电路的其它显示装置中，本公开在此不做限定。
在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的显示装置中，如OLED、量子点显示(QLED)、发光二极管显示(Micro LED或Mini LED)或量子点发光二极管显示(QDLED)等，本公开在此不做限定。
本公开还提供一种显示基板的制备方法，以制作上述实施例提供的显示基板。在示例性实施例中，所述显示基板包括正常显示区和设置在所述正常显示区内的透光显示区，所述正常显示区被配置为进行图像显示，所述透光显示区包括至少一个像素岛，所述透光显示区的像素岛被配置为进行图像显示和透过光线；所述制备方法可以包括：
在所述透光显示区的像素岛形成传输初始信号的初始传输线和至少一个与所述初始传输线连接的像素驱动电路，所述初始传输线包括主体部分沿着第一方向延伸的第一传输线和主体部分沿着第二方向延伸的第二传输线，所述第一传输线和所述第二传输线连接形成网格结构，所述网格结构在显示基板平面内的正投影为封闭形状，所述第一方向与所述第二方向交叉。
本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (23)

  1. 一种显示基板，包括正常显示区和设置在所述正常显示区内的透光显示区，所述正常显示区被配置为进行图像显示，所述透光显示区包括至少一个像素岛，所述透光显示区的像素岛被配置为进行图像显示和透过光线；所述透光显示区的像素岛包括传输初始信号的初始传输线和至少一个与所述初始传输线连接的像素驱动电路，所述初始传输线包括主体部分沿着第一方向延伸的第一传输线和主体部分沿着第二方向延伸的第二传输线，所述第一传输线和所述第二传输线连接形成网格结构，所述网格结构在显示基板平面内的正投影为封闭形状，所述第一方向与所述第二方向交叉。
  2. 根据权利要求1所述的显示基板，其中，所述透光显示区的像素岛包括多个像素单元，至少一个像素单元包括在所述第一方向上依次设置第一子像素和第二子像素、以及在所述第二方向上依次设置第三子像素和第四子像素，所述第三子像素和第四子像素设置在所述第一子像素和第二子像素之间；所述初始传输线包括传输第一初始信号的第一初始传输线，所述第一初始传输线包括作为所述第一传输线的第一初始信号线、第十一传输连接线和第十二传输连接线，以及作为所述第二传输线的第十三传输连接线和第十四传输连接线，所述第一初始信号线设置在子像素中，为沿着所述第一方向延伸的直线状，所述第十一传输连接线和第十二传输连接线设置在所述第一方向上相邻的子像素之间，被配置为连接所述第一方向上相邻子像素的第一初始信号线，所述第十三传输连接线和第十四传输连接线设置在所述第二方向上相邻的子像素之间，被配置为连接所述第二方向上相邻子像素的第一初始信号线。
  3. 根据权利要求2所述的显示基板，其中，所述第十一传输连接线设置在所述第一方向上相邻的第一子像素与第二子像素之间，所述第二子像素的第一初始信号线与所述第一方向上相邻的第一子像素的第一初始信号线通过所述第十一传输连接线连接。
  4. 根据权利要求2所述的显示基板，其中，所述第十二传输连接线设置在所述第一方向上相邻的第一子像素与第四子像素之间，以及设置在所述第一方向上相邻的第二子像素与第四子像素之间，所述第一子像素的第一初 始信号线与所述第一方向上相邻的第四子像素的第一初始信号线通过所述第十二传输连接线连接，所述第四子像素的第一初始信号线与所述第一方向上相邻的第二子像素的第一初始信号线通过所述第十二传输连接线连接。
  5. 根据权利要求2所述的显示基板，其中，所述第十三传输连接线设置在所述第二方向上相邻的第一子像素与第二子像素之间，以及设置在所述第二方向上相邻的第二子像素与第三子像素之间，所述第一子像素的第一初始信号线与所述第二方向上相邻的第二子像素的第一初始信号线通过所述第十三传输连接线连接，所述第二子像素的第一初始信号线与所述第二方向上相邻的第三子像素的第一初始信号线通过所述第十三传输连接线连接。
  6. 根据权利要求2所述的显示基板，其中，所述第十四传输连接线设置在所述第二方向上相邻的第一子像素与第三子像素之间，所述第三子像素的第一初始信号线与所述第二方向上相邻的第一子像素的第一初始信号线通过所述第十四传输连接线连接。
  7. 根据权利要求2所述的显示基板，其中，所述第一初始传输线还包括设置在子像素中的第一传输电极和第二传输电极，所述第十四传输连接线通过所述第一传输电极和第二传输电极与所述第三子像素的第一初始信号线连接。
  8. 根据权利要求7所述的显示基板，其中，所述第十四传输连接线通过过孔与所述第一传输电极连接，所述第二传输电极分别通过过孔与所述第一传输电极和第一初始信号线连接。
  9. 根据权利要求8所述的显示基板，其中，所述第一传输电极通过过孔与所述像素驱动电路中第七晶体管的有源层的第一区连接。
  10. 根据权利要求1所述的显示基板，其中，所述透光显示区的像素岛包括多个像素单元，至少一个像素单元包括在所述第一方向上依次设置第一子像素和第二子像素、以及在所述第二方向上依次设置第三子像素和第四子像素，所述第三子像素和第四子像素设置在所述第一子像素和第二子像素之间；所述初始传输线包括传输第二初始信号的第二初始传输线，所述第二初始传输线包括作为所述第一传输线的第二初始信号线和第二十一传输连接 线，以及作为所述第二传输线的第二十二传输连接线和第二十三传输连接线，所述第二初始信号线设置在子像素中，为沿着所述第一方向延伸的直线状，所述第二十一传输连接线设置在第一方向上相邻子像素之间，被配置为连接所述第一方向上相邻子像素的第二初始信号线，所述第二十二传输连接线和第二十三传输连接线设置在第二方向上相邻子像素之间，被配置为连接所述第二方向上相邻子像素的第二初始信号线。
  11. 根据权利要求10所述的显示基板，其中，所述第二十一传输连接线设置在所述第一方向上相邻的第一子像素与第四子像素之间，以及设置在所述第一方向上相邻的第二子像素与第四子像素之间，所述第一子像素的第二初始信号线与所述第一方向上相邻的第四子像素的第二初始信号线通过所述第二十一传输连接线连接，所述第四子像素的第二初始信号线与所述第一方向上相邻的第二子像素的第二初始信号线通过所述第二十一传输连接线连接。
  12. 根据权利要求10所述的显示基板，其中，所述第二十二传输连接线设置在所述第二方向上相邻的第一子像素与第三子像素之间，以及设置在所述第二方向上相邻的第二子像素与第三子像素之间，所述第一子像素的第二初始信号线与所述第二方向上相邻的第三子像素的第二初始信号线通过所述第二十二传输连接线连接，所述第二子像素的第二初始信号线与所述第二方向上相邻的第三子像素的第二初始信号线通过所述第二十二传输连接线连接。
  13. 根据权利要求10所述的显示基板，其中，所述第二十三传输连接线设置在所述第二方向上相邻的第一子像素与第四子像素之间，所述第四子像素的第二初始信号线与所述第二方向上相邻的第一子像素的第二初始信号线通过所述第二十三传输连接线连接。
  14. 根据权利要求10所述的显示基板，其中，所述第二初始传输线还包括设置在子像素中的第三传输电极，所述第三传输电极通过过孔与所述第二初始信号线连接，所述第二十一传输连接线、第二十二传输连接线和第二十三传输连接线分别与所述第三传输电极连接。
  15. 根据权利要求14所述的显示基板，其中，所述第三传输电极还通 过跨接过孔同时与所述第二初始信号线和所述像素驱动电路中第一晶体管的有源层的第一区连接。
  16. 根据权利要求14所述的显示基板，其中，所述第二十一传输连接线的第一端通过过孔与所述第一子像素的所述第三传输电极连接，所述第二十一传输连接线的第二端与所述第四子像素的所述第二初始信号线连接；所述第二十一传输连接线的第一端与所述第二子像素的所述第二初始信号线连接，所述第二十一传输连接线的第二端通过过孔与所述所述第四子像素的所述第三传输电极连接。
  17. 根据权利要求14所述的显示基板，其中，所述第二十二传输连接线的第一端与所述第一子像素的所述第二初始信号线连接，所述第二十二传输连接线的第二端通过过孔与所述第三子像素的所述第三传输电极连接；所述第二十二传输连接线的第一端通过过孔与所述第二子像素的所述第三传输电极连接，所述第二十二传输连接线的第二端与所述第三子像素的所述第二初始信号线连接。
  18. 根据权利要求14所述的显示基板，其中，所述第二十三传输连接线的第一端通过过孔与所述第四子像素的所述第二十一传输连接线连接，所述第二十三传输连接线的第二端通过过孔与所述第一子像素的所述第二十二传输连接线连接。
  19. 根据权利要求1至18任一项所述的显示基板，其中，在垂直于显示基板的平面内，所述显示基板包括在基底上依次设置的第一导电层、第二导电层、第三导电层、第四导电层、第五导电层和第六导电层，所述第四导电层和第五导电层为透明导电层，所述第四导电层包括第一初始传输线中的第十一传输连接线和第十二传输连接线，以及第二初始传输线中的第二十一传输连接线和第二十二传输连接线，所述第五导电层包括第一初始传输线中的第十三传输连接线和第十四传输连接线，以及第二初始传输线中的第二十三传输连接线。
  20. 根据权利要求19所述的显示基板，其中，所述第一导电层包括第二初始传输线中的第二初始信号线，所述第二导电层包括第一初始传输线中的第一初始信号线。
  21. 根据权利要求19所述的显示基板，其中，所述第三导电层包括第二初始传输线中的第三传输电极，以及第一初始传输线中的第一传输电极，所述第六导电层包括第一初始传输线中的第二传输电极。
  22. 一种显示装置，包括如权利要求1至21任一项所述的显示基板。
  23. 一种显示基板的制备方法，所述显示基板包括正常显示区和设置在所述正常显示区内的透光显示区，所述正常显示区被配置为进行图像显示，所述透光显示区包括至少一个像素岛，所述透光显示区的像素岛被配置为进行图像显示和透过光线；所述制备方法包括：
    在所述透光显示区的像素岛形成传输初始信号的初始传输线和至少一个与所述初始传输线连接的像素驱动电路，所述初始传输线包括主体部分沿着第一方向延伸的第一传输线和主体部分沿着第二方向延伸的第二传输线，所述第一传输线和所述第二传输线连接形成网格结构，所述网格结构在显示基板平面内的正投影为封闭形状，所述第一方向与所述第二方向交叉。
CN202280000224.5A 2022-02-18 2022-02-18 显示基板及其制备方法、显示装置 Pending CN116941342A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/076855 WO2023155138A1 (zh) 2022-02-18 2022-02-18 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN116941342A true CN116941342A (zh) 2023-10-24

Family

ID=87577403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000224.5A Pending CN116941342A (zh) 2022-02-18 2022-02-18 显示基板及其制备方法、显示装置

Country Status (2)

Country Link
CN (1) CN116941342A (zh)
WO (1) WO2023155138A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546853B (en) * 2002-05-01 2003-08-11 Au Optronics Corp Active type OLED and the fabrication method thereof
CN110767714B (zh) * 2019-03-25 2022-03-08 昆山国显光电有限公司 透明阵列基板、透明显示面板、显示面板及显示终端
KR20210078638A (ko) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN111508978B (zh) * 2020-05-09 2024-03-08 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111477669B (zh) * 2020-05-09 2023-04-18 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN116568091A (zh) * 2021-03-16 2023-08-08 京东方科技集团股份有限公司 显示面板、显示装置
CN113096581B (zh) * 2021-04-16 2022-09-20 武汉天马微电子有限公司 一种显示面板和显示装置
CN113437126B (zh) * 2021-06-24 2022-09-09 武汉天马微电子有限公司 显示模组和显示装置

Also Published As

Publication number Publication date
WO2023155138A1 (zh) 2023-08-24

Similar Documents

Publication Publication Date Title
CN114730544B (zh) 显示基板及其制备方法、显示装置
CN114730538B (zh) 显示基板及其制备方法、显示装置
CN215578569U (zh) 显示基板和显示装置
CN115000147B (zh) 显示基板及其制备方法、显示装置
CN115398641B (zh) 显示基板及其制备方法、显示装置
CN113555404A (zh) 显示基板及其制备方法、显示装置
CN115398639B (zh) 显示基板及其制备方法、显示装置
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
CN218998740U (zh) 显示面板及显示装置
CN116941342A (zh) 显示基板及其制备方法、显示装置
CN114793474A (zh) 显示基板及其制作方法、显示装置
CN115004375B (zh) 显示基板及其制备方法、显示装置
CN115835701B (zh) 显示基板及其制备方法、显示装置
CN117296475A (zh) 显示基板及其制备方法、显示装置
CN221057129U (zh) 显示基板和显示装置
WO2024065629A1 (zh) 显示基板及其制备方法、显示装置
CN117202704A (zh) 显示基板及其制备方法、显示装置
CN116613164A (zh) 显示基板及其制备方法、显示装置
CN117643198A (zh) 显示基板及其制备方法、显示装置
CN117918029A (zh) 显示基板及其驱动方法、显示装置
CN116546855A (zh) 显示基板及显示装置
CN117882509A (zh) 显示基板及其制备方法、显示装置
CN115705821A (zh) 显示基板及其制备方法、显示装置
CN115528063A (zh) 显示基板及其制备方法、显示装置
CN117796178A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication