CN116936610A - 一种深掺杂碳化硅耐压jfet结构及其制备方法 - Google Patents
一种深掺杂碳化硅耐压jfet结构及其制备方法 Download PDFInfo
- Publication number
- CN116936610A CN116936610A CN202311196920.0A CN202311196920A CN116936610A CN 116936610 A CN116936610 A CN 116936610A CN 202311196920 A CN202311196920 A CN 202311196920A CN 116936610 A CN116936610 A CN 116936610A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- epitaxial layer
- region
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 124
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 122
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 238000002347 injection Methods 0.000 claims abstract description 30
- 239000007924 injection Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 20
- 239000007943 implant Substances 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 12
- 102100034609 Ankyrin repeat domain-containing protein 17 Human genes 0.000 claims description 11
- 101000924481 Homo sapiens Ankyrin repeat domain-containing protein 17 Proteins 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 102100036822 Ankyrin repeat and KH domain-containing protein 1 Human genes 0.000 claims description 7
- 101000928335 Homo sapiens Ankyrin repeat and KH domain-containing protein 1 Proteins 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 238000009740 moulding (composite fabrication) Methods 0.000 claims description 3
- 101000701393 Homo sapiens Serine/threonine-protein kinase 26 Proteins 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 238000009826 distribution Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种深掺杂碳化硅耐压JFET结构及其制备方法，包括碳化硅衬底和碳化硅外延层；在碳化硅外延层上设有栅极填充区、源极注入区；在该JFET结构的Y轴方向上，源极注入区与栅极填充区间断交替分布；在该JFET结构的X轴方向上，源极注入区与碳化硅外延层间断交替分布或源极注入区与栅极填充区间断交替分布；栅极填充区上覆盖有栅金属电极，整个碳化硅外延层上方覆盖有源金属电极，整个碳化硅外延层背面覆盖有漏金属电极；碳化硅衬底、碳化硅外延层、源极注入区的掺杂类型均为第一导电类型；栅极填充区的掺杂类型为第二导电类型。本发明在保持碳化硅JFET低正向导通电阻前提下，提升其反向耐压水平，增强雪崩能力。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种深掺杂碳化硅耐压JFET结构及其制备方法。
背景技术
碳化硅材料相比于硅材料，具有独特的性能优势，可在更薄的外延厚度情况下拥有更高的掺杂浓度，以及具有更低的本征载流子浓度，因此具有优良的耐压特性、热导性。其中，碳化硅JFET器件可适用于多种运用场景。
然而，常规的碳化硅JFET器件，反向耐压能力的提升势必会增加正向导通电阻，增大导通损耗。
有鉴于此，特提出本申请。
发明内容
本发明所要解决的技术问题是常规的碳化硅JFET器件，存在反向耐压能力的提升势必会增加正向导通电阻，增大导通损耗等问题。本发明目的在于提供一种深掺杂碳化硅耐压JFET结构及其制备方法，相比于市面上常规的碳化硅JFET器件，本发明所设计的新型JFET结构，在保持碳化硅JFET低正向导通电阻前提下，提升碳化硅JFET的反向耐压水平，增强雪崩能力，还可以稳定阈值电压防止误开通。
本发明通过下述技术方案实现：
第一方面，本发明提供了一种深掺杂碳化硅耐压JFET结构，该JFET结构包括碳化硅衬底和在碳化硅衬底上生长的碳化硅外延层；在碳化硅外延层上设有栅极填充区，在碳化硅外延层上还设有源极注入区；
在该JFET结构的Y轴方向上，源极注入区与栅极填充区间断交替分布；在该JFET结构的X轴方向上，源极注入区与碳化硅外延层间断交替分布或源极注入区与栅极填充区间断交替分布；
栅极填充区上覆盖有栅金属电极，整个碳化硅外延层上方覆盖有源金属电极，整个碳化硅外延层背面覆盖有漏金属电极；栅金属电极和源金属电极之间设置有绝缘层；
碳化硅衬底、碳化硅外延层、源极注入区的掺杂类型均为第一导电类型；栅极填充区的掺杂类型为第二导电类型。
本发明中在该JFET结构的Y轴方向上，源极注入区与栅极填充区间断交替分布；在该JFET结构的X轴方向上，源极注入区与碳化硅外延层间断交替分布或源极注入区与栅极填充区间断交替分布。相比常规的碳化硅JFET器件，此种分布模式在保持碳化硅JFET低正向导通电阻前提下，提升碳化硅JFET的反向耐压水平；同时，有效改善电场分布，增强雪崩能力。
作为进一步地优选方案，栅极填充区由先挖槽后填充的制备方式得到。
作为进一步地优选方案，栅极填充区的注入深度为4um-10um。
作为进一步地优选方案，栅极填充区的形状为倒梯形。
以上技术方案，考虑到常规的碳化硅JFET器件在碳化硅材料中通过离子注入的手段实现深掺杂较为困难，通常最大注入深度在1.5um以内；本发明对栅极填充区通过先挖槽再填充的手段可以实现较深的掺杂，且最大注入深度达到4um-10um。另外，栅极填充区在挖槽时沟槽形状设置为倒梯形，有助于后续的掺杂材料填充，会使得填充材料分布更为均匀，避免在填充过程中由于填充材料的堆积造成较多空洞缺陷。
作为进一步地优选方案，第一导电类型为N型，第二导电类型为P型。
作为进一步地优选方案，第一导电类型为P型，第二导电类型为N型。
第二方面，本发明又提供了一种深掺杂碳化硅耐压JFET结构的制备方法，包括以下步骤：
步骤1，在碳化硅衬底上外延生长形成碳化硅外延层；
步骤2，在碳化硅外延层上表面，基于光罩MASK1，通过薄膜沉积、光刻和刻蚀，形成第一图形化掩膜层，再通过离子注入形成源极注入区，离子注入后去除第一图形化掩膜层；
步骤3，基于光罩MASK2，再次通过薄膜沉积、光刻和刻蚀，在碳化硅外延层上形成新的较厚的第二图形化掩膜层，再通过刻蚀形成沟槽，沟槽形成后去除第二图形化掩膜层；
步骤4，对沟槽进行掺杂材料填充，填充后形成栅极填充区，之后进行1700-1900℃的高温离子激活；
步骤5，基于光罩MASK3，在碳化硅外延层正面通过金属淀积形成栅金属电极，之后形成绝缘层的沉积；并基于光罩MASK4开窗，欧姆接触形成源金属电极，最后统一进行1000℃的RTA快速退火处理，得到整体JFET结构；
步骤6，对整体JFET结构正面贴膜后，对碳化硅衬底进行减薄，最后在碳化硅衬底背面通过激光退火形成漏金属电极。
作为进一步地优选方案，光罩MASK1为注入遮蔽层，遮蔽挡住其它区域，从而形成特定形状的源极注入区；
光罩MASK2为刻蚀遮蔽层，保证其它结构的完整性，仅对暴露区域进行刻蚀形成沟槽；
光罩MASK3为刻蚀开窗层，通过该光罩MASK3刻蚀掉多余的栅金属，形成特定形状的栅金属电极；
光罩MASK4为刻蚀开窗层，将需要刻蚀去除的区域暴露出来，再进行金属沉积，实现源金属电极与碳化硅外延层的相连。
作为进一步地优选方案，沟槽的形状为倒梯形，沟槽的注入深度为4um-10um；
第二图形化掩膜层的厚度大于第一图形化掩膜层的厚度。
作为进一步地优选方案，步骤2中通过离子注入形成源极注入区，包括：通过氮（N）或磷（P）离子注入形成N型源极注入区，掺杂浓度为1×1018cm-3～1×1020cm-3；或相对应地，通过铝或硼离子注入形成P型源极注入区，掺杂浓度为1×1018cm-3～1×1020cm-3。
步骤4中对沟槽进行掺杂材料填充，其中，掺杂材料为铝（Al）或硼（B）掺杂过的碳化硅材料，掺杂浓度为1×1018cm-3～1×1019cm-3；或相对应地，掺杂材料为氮或磷掺杂过的碳化硅材料，掺杂浓度为1×1018cm-3～1×1019cm-3。
本发明与现有技术相比，具有如下的优点和有益效果：
1、本发明一种深掺杂碳化硅耐压JFET结构及其制备方法，本发明中在该JFET结构的Y轴方向上，源极注入区与栅极填充区间断交替分布；在该JFET结构的X轴方向上，源极注入区与碳化硅外延层间断交替分布或源极注入区与栅极填充区间断交替分布。相比常规的碳化硅JFET器件，此种分布模式在保持碳化硅JFET低正向导通电阻前提下，提升碳化硅JFET的反向耐压水平；同时，有效改善电场分布，增强雪崩能力，还可以稳定阈值电压防止误开通。
2、本发明一种深掺杂碳化硅耐压JFET结构及其制备方法，对栅极填充区通过先挖槽再填充的手段可以实现较深的掺杂，且最大注入深度达到4um-10um。另外，栅极填充区在挖槽时沟槽形状设置为倒梯形，有助于后续的掺杂材料填充，会使得填充材料分布更为均匀，避免在填充过程中由于填充材料的堆积造成较多空洞缺陷。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为本发明一种深掺杂碳化硅耐压JFET结构的截面图；
图2为本发明实施例1一种深掺杂碳化硅耐压JFET结构的立体表面图；
图3为本发明实施例1一种深掺杂碳化硅耐压JFET结构的立体透视图；
图4为本发明实施例2一种深掺杂碳化硅耐压JFET结构的立体表面图；
图5为本发明实施例2一种深掺杂碳化硅耐压JFET结构的立体透视图；
图6为本发明实施例1一种深掺杂碳化硅耐压JFET结构的制备方法中经过步骤1后的JFET结构示意图；
图7为本发明实施例1一种深掺杂碳化硅耐压JFET结构的制备方法中经过步骤2后的JFET结构示意图；
图8为本发明实施例1一种深掺杂碳化硅耐压JFET结构的制备方法中经过步骤3后的JFET结构示意图；
图9为本发明实施例1一种深掺杂碳化硅耐压JFET结构的制备方法中经过步骤4后的JFET结构示意图；
图10为本发明实施例1一种深掺杂碳化硅耐压JFET结构的制备方法中经过步骤5后的JFET结构示意图；
图11为本发明实施例1一种深掺杂碳化硅耐压JFET结构的制备方法中经过步骤6后的JFET结构示意图；
图12为本发明实施例1光罩MASK2的结构示意图；
图13为本发明实施例2光罩MASK2的结构示意图。
附图标记及对应的零部件名称：
101-碳化硅衬底，102-碳化硅外延层，103-栅极填充区，104-源极注入区，105-栅金属电极，106-绝缘层，107-源金属电极，108-漏金属电极，109-沟槽。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例1
如图1至图3，图6至图12所示，本实施例以第一导电类型为N举例。图1为本发明一种深掺杂碳化硅耐压JFET结构的截面图，一种深掺杂碳化硅耐压JFET结构包括碳化硅衬底101，其中该碳化硅衬底101掺杂浓度与类型为N+。在碳化硅衬底101上生长有碳化硅外延层102，其中该碳化硅外延层102掺杂浓度与类型为N-。在碳化硅外延层102上设有倒梯形形状的栅极填充区103，该栅极填充区103由先挖槽后填充的制备方式得到，其掺杂浓度与类型为P+。在碳化硅外延层102上设有源极注入区104，其掺杂浓度与类型为N+；
在该JFET结构的Y轴方向上，源极注入区104与栅极填充区103间断交替分布；在该JFET结构的X轴方向上，源极注入区104与碳化硅外延层102间断交替分布；
栅极填充区103上覆盖有栅金属电极105，整个碳化硅外延层102上方覆盖有源金属电极107，整个碳化硅外延层102背面覆盖有漏金属电极108。栅金属电极105和源金属电极107之间设置有绝缘层106，以防止电学导通。
图1仅为JFET器件有源区元胞的示意图，该JFET器件还应具有过渡区、终端保护区等常规结构，在此不再一一赘述。图2为本发明实施例1一种深掺杂碳化硅耐压JFET结构的立体表面图，图3为本发明实施例1一种深掺杂碳化硅耐压JFET结构的立体透视图，为了便于观察，图2、图3皆省略了碳化硅材料之外的其他结构，包括栅金属电极105、绝缘层106、源金属电极107以及漏金属电极108。
根据图2和图3，容易观察到源极注入区104设置在碳化硅外延层102上，在该JFET结构的Y轴方向上，源极注入区104与栅极填充区103间断交替分布；在该JFET结构的X轴方向上，源极注入区104与碳化硅外延层102间断交替分布；此种分布可有效改善电场分布，增强雪崩能力。
其中，栅极填充区103为先挖槽后填充的制备方式所得到，采用此种制备方法可以实现较深的注入。现有技术在碳化硅材料中通过离子注入的手段实现深掺杂较为困难，通常最大注入深度在1.5um以内，而通过先挖槽再填充的手段可以实现较深的掺杂；且最大注入深度达到4um-10um。而挖槽时将沟槽形状设置为倒梯形，有助于后续的掺杂材料填充，会使得填充材料分布更为均匀，避免在填充过程中形成较多空洞。
本器件为耗尽型常开器件，正常工作状态为导通，在源金属电极107施加正压，通过源极注入区104在源漏之间形成导电沟道，即可实现通路。在栅金属电极105施加一定正压，栅极填充区103的耗尽区会发生扩散，电压足够大时栅极填充区103形成的耗尽区会夹断导电沟道，从而实现器件的关断。
由于栅极填充区103的分布较深，其所形成的耗尽区也会有更深的分布，可夹断的导电沟道也会更长。这会使得器件具有优异的反向耐压特性，同时也会兼具优良的雪崩能力，以及稳定的阈值电压，可有效避免在实际工况中尖峰电压带来的误开通情况。
另外，由于本发明结构设计较多地提升了器件的反向耐压能力，在实际生产应用中，可以提高碳化硅外延层102、源极注入区104的掺杂浓度，以实现反向耐压能力和正向导通损耗的平衡，在保证器件耐压能力前提下，进一步降低正向导通损耗。
基于以上特性，和较高的反向耐压等级，本器件可作为功率器件应用于开关电路。
本实施例一种深掺杂碳化硅耐压JFET结构的制备方法包括以下步骤：
步骤1，在碳化硅衬底101上外延生长形成碳化硅外延层102，具体如图6所示；
步骤2，在碳化硅外延层102上表面，基于光罩MASK1，通过薄膜沉积、光刻和刻蚀，形成第一图形化掩膜层，再通过氮（N）或磷（P）离子注入形成N型源极注入区104，掺杂浓度为1×1018cm-3～1×1020cm-3，具体如图7所示，离子注入后去除第一图形化掩膜层；
步骤3，基于光罩MASK2，再次通过薄膜沉积、光刻和刻蚀，在碳化硅外延层102上形成新的较厚的第二图形化掩膜层，再通过刻蚀形成沟槽109，具体如图8所示，沟槽109形成后去除第二图形化掩膜层；图12为本发明实施例1光罩MASK2的结构示意图；
步骤4，对沟槽109进行掺杂材料填充，掺杂材料为铝（Al）或硼（B）掺杂过的碳化硅材料，掺杂浓度为1×1018cm-3～1×1019cm-3，填充后形成栅极填充区103，之后进行1700-1900℃的高温离子激活，具体如图9所示；
步骤5，基于光罩MASK3，在碳化硅外延层102正面通过金属淀积形成栅金属电极105，之后形成绝缘层106的沉积；并基于光罩MASK4开窗，欧姆接触形成源金属电极107，最后统一进行1000℃的RTA快速退火处理，得到整体JFET结构，具体如图10所示；
步骤6，对整体JFET结构正面贴膜后，对碳化硅衬底101进行减薄，最后在碳化硅衬底101背面通过激光退火形成漏金属电极108，具体如图11所示。
以上制备步骤中，光罩MASK1为注入遮蔽层，遮蔽挡住其它区域，从而形成特定形状的源极注入区104；
光罩MASK2为刻蚀遮蔽层，保证其它结构的完整性，仅对暴露区域进行刻蚀形成沟槽109；
光罩MASK3为刻蚀开窗层，通过该光罩MASK3刻蚀掉多余的栅金属，形成特定形状的栅金属电极105；
光罩MASK4为刻蚀开窗层，将需要刻蚀去除的区域暴露出来，再进行金属沉积，实现源金属电极107与碳化硅外延层102的相连。
以上制备步骤中，沟槽109的形状为倒梯形，沟槽109的注入深度为4um-10um；第二图形化掩膜层的厚度大于第一图形化掩膜层的厚度。
实施例2
如图4、图5和图13所示，本实施例以第一导电类型为N举例。本实施例与实施例1的区别在于，本实施例与实施例1相似，截面图相同皆为图1。但二者在三维分布上稍有不同，如图4、图5所示。其中，图4为本发明实施例2一种深掺杂碳化硅耐压JFET结构的立体表面图；图5为本发明实施例2一种深掺杂碳化硅耐压JFET结构的立体透视图；根据图4和图5，容易观察到源极注入区104设置在碳化硅外延层102上，在该JFET结构的Y轴方向上，源极注入区104与栅极填充区103间断交替分布；在该JFET结构的X轴方向上，源极注入区104与栅极填充区103间断交替分布。此种分布模式相比实施例1，栅极填充区103形成的耗尽区更为密致，可以进一步提升器件的反向耐压能力和雪崩能力。
本器件工作原理与实施例1相同，器件为耗尽型常开器件，正常工作状态为导通，在源金属电极107施加正压，通过源极注入区104在源漏之间形成导电沟道，即可实现通路。在栅金属电极105施加一定正压，栅极填充区103的耗尽区会发生扩散，电压足够大时栅极填充区103形成的耗尽区会夹断导电沟道，从而实现器件的关断。
本实施例2的器件制备方法与实施例1的器件制备方法步骤相同，但步骤3中的光罩MASK2为不同设计，如图13所示，图13为本发明实施例2光罩MASK2的结构示意图。实施例1与实施例2通过光罩MASK2的不同设计，在空间上形成了不同结构。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种深掺杂碳化硅耐压JFET结构，该JFET结构包括碳化硅衬底（101）和在碳化硅衬底（101）上生长的碳化硅外延层（102）；其特征在于，在所述碳化硅外延层（102）上设有栅极填充区（103），在所述碳化硅外延层（102）上还设有源极注入区（104）；
在该JFET结构的Y轴方向上，所述源极注入区（104）与栅极填充区（103）间断交替分布；在该JFET结构的X轴方向上，所述源极注入区（104）与碳化硅外延层（102）间断交替分布或所述源极注入区（104）与栅极填充区（103）间断交替分布；
所述栅极填充区（103）上覆盖有栅金属电极（105），整个所述碳化硅外延层（102）上方覆盖有源金属电极（107），整个所述碳化硅外延层（102）背面覆盖有漏金属电极（108）；所述栅金属电极（105）和源金属电极（107）之间设置有绝缘层（106）；
所述碳化硅衬底（101）、碳化硅外延层（102）、源极注入区（104）的掺杂类型均为第一导电类型；所述栅极填充区（103）的掺杂类型为第二导电类型。
2.根据权利要求1所述的一种深掺杂碳化硅耐压JFET结构，其特征在于，所述栅极填充区（103）由先挖槽后填充的制备方式得到。
3.根据权利要求2所述的一种深掺杂碳化硅耐压JFET结构，其特征在于，所述栅极填充区（103）的注入深度为4um-10um。
4.根据权利要求2所述的一种深掺杂碳化硅耐压JFET结构，其特征在于，所述栅极填充区（103）的形状为倒梯形。
5.根据权利要求1所述的一种深掺杂碳化硅耐压JFET结构，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
6.根据权利要求1所述的一种深掺杂碳化硅耐压JFET结构，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
7.如权利要求1至6中任一所述的一种深掺杂碳化硅耐压JFET结构的制备方法，其特征在于，包括以下步骤：
步骤1，在碳化硅衬底（101）上外延生长形成碳化硅外延层（102）；
步骤2，在碳化硅外延层（102）上表面，基于光罩MASK1，通过薄膜沉积、光刻和刻蚀，形成第一图形化掩膜层，再通过离子注入形成源极注入区（104），离子注入后去除所述第一图形化掩膜层；
步骤3，基于光罩MASK2，再次通过薄膜沉积、光刻和刻蚀，在碳化硅外延层（102）上形成第二图形化掩膜层，再通过刻蚀形成沟槽（109），沟槽（109）形成后去除所述第二图形化掩膜层；
步骤4，对沟槽（109）进行掺杂材料填充，填充后形成栅极填充区（103），之后进行1700-1900℃的高温离子激活；
步骤5，基于光罩MASK3，在碳化硅外延层（102）正面通过金属淀积形成栅金属电极（105），之后形成绝缘层（106）的沉积；并基于光罩MASK4开窗，欧姆接触形成源金属电极（107），最后统一进行1000℃的退火处理，得到整体JFET结构；
步骤6，对所述整体JFET结构正面贴膜后，对碳化硅衬底（101）进行减薄，最后在碳化硅衬底（101）背面通过激光退火形成漏金属电极（108）。
8.根据权利要求7所述的制备方法，其特征在于，所述光罩MASK1为注入遮蔽层，遮蔽挡住其它区域，从而形成预设形状的源极注入区（104）；
所述光罩MASK2为刻蚀遮蔽层，仅对暴露区域进行刻蚀形成沟槽（109）；
所述光罩MASK3为刻蚀开窗层，通过所述光罩MASK3刻蚀掉多余的栅金属，形成预设形状的栅金属电极（105）；
所述光罩MASK4为刻蚀开窗层，将需要刻蚀去除的区域暴露出来，再进行金属沉积，实现源金属电极（107）与碳化硅外延层（102）的相连。
9.根据权利要求7所述的制备方法，其特征在于，所述沟槽（109）的形状为倒梯形，沟槽（109）的注入深度为4um-10um；
所述第二图形化掩膜层的厚度大于所述第一图形化掩膜层的厚度。
10.根据权利要求7所述的制备方法，其特征在于，步骤2中通过离子注入形成源极注入区（104），包括：通过氮或磷离子注入形成N型源极注入区（104），掺杂浓度为1×1018 cm-3～1×1020 cm-3；或通过铝或硼离子注入形成P型源极注入区（104），掺杂浓度为1×1018 cm-3～1×1020 cm-3；
步骤4中对沟槽（109）进行掺杂材料填充，其中，掺杂材料为铝或硼掺杂过的碳化硅材料，掺杂浓度为1×1018 cm-3～1×1019 cm-3；或掺杂材料为氮或磷掺杂过的碳化硅材料，掺杂浓度为1×1018 cm-3～1×1019 cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311196920.0A CN116936610B (zh) | 2023-09-18 | 2023-09-18 | 一种深掺杂碳化硅耐压jfet结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311196920.0A CN116936610B (zh) | 2023-09-18 | 2023-09-18 | 一种深掺杂碳化硅耐压jfet结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116936610A true CN116936610A (zh) | 2023-10-24 |
| CN116936610B CN116936610B (zh) | 2023-12-01 |
Family
ID=88381119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311196920.0A Active CN116936610B (zh) | 2023-09-18 | 2023-09-18 | 一种深掺杂碳化硅耐压jfet结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116936610B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251716B1 (en) * | 1999-01-06 | 2001-06-26 | Lovoltech, Inc. | JFET structure and manufacture method for low on-resistance and low voltage application |
| JP2003209123A (ja) * | 2002-01-11 | 2003-07-25 | Sumitomo Electric Ind Ltd | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 |
| US20040232450A1 (en) * | 2002-12-20 | 2004-11-25 | Hamza Yilmaz | Self-aligned trench MOS junction field-effect transistor for high-frequency applications |
| JP2006253292A (ja) * | 2005-03-09 | 2006-09-21 | National Institute Of Advanced Industrial & Technology | 炭化珪素トランジスタ装置及びその製造方法 |
| US20120211806A1 (en) * | 2011-02-22 | 2012-08-23 | Infineon Technologies Austria Ag | Normally-Off Semiconductor Switches and Normally-Off JFETS |
| US20130313568A1 (en) * | 2012-05-22 | 2013-11-28 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
| US20200235239A1 (en) * | 2019-01-21 | 2020-07-23 | Denso Corporation | Semiconductor device |
| CN114512533A (zh) * | 2020-11-17 | 2022-05-17 | 派恩杰半导体（杭州）有限公司 | 碳化硅结型场效应管 |
| CN115377200A (zh) * | 2022-09-06 | 2022-11-22 | 南瑞联研半导体有限责任公司 | 一种半导体器件及其制备方法 |
| US20230178636A1 (en) * | 2020-04-20 | 2023-06-08 | Pn Junction Semiconductor (hangzhou) Co., Ltd. | Field effect transistor having same gate and source doping, cell structure, and preparation method |
-
2023
- 2023-09-18 CN CN202311196920.0A patent/CN116936610B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251716B1 (en) * | 1999-01-06 | 2001-06-26 | Lovoltech, Inc. | JFET structure and manufacture method for low on-resistance and low voltage application |
| JP2003209123A (ja) * | 2002-01-11 | 2003-07-25 | Sumitomo Electric Ind Ltd | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 |
| US20040232450A1 (en) * | 2002-12-20 | 2004-11-25 | Hamza Yilmaz | Self-aligned trench MOS junction field-effect transistor for high-frequency applications |
| JP2006253292A (ja) * | 2005-03-09 | 2006-09-21 | National Institute Of Advanced Industrial & Technology | 炭化珪素トランジスタ装置及びその製造方法 |
| US20120211806A1 (en) * | 2011-02-22 | 2012-08-23 | Infineon Technologies Austria Ag | Normally-Off Semiconductor Switches and Normally-Off JFETS |
| US20130313568A1 (en) * | 2012-05-22 | 2013-11-28 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
| US20200235239A1 (en) * | 2019-01-21 | 2020-07-23 | Denso Corporation | Semiconductor device |
| US20230178636A1 (en) * | 2020-04-20 | 2023-06-08 | Pn Junction Semiconductor (hangzhou) Co., Ltd. | Field effect transistor having same gate and source doping, cell structure, and preparation method |
| CN114512533A (zh) * | 2020-11-17 | 2022-05-17 | 派恩杰半导体（杭州）有限公司 | 碳化硅结型场效应管 |
| CN115377200A (zh) * | 2022-09-06 | 2022-11-22 | 南瑞联研半导体有限责任公司 | 一种半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116936610B (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| JP4685297B2 (ja) | トレンチ金属酸化膜半導体素子及び終端構造の製造方法 | |
| US6426541B2 (en) | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication | |
| US6281547B1 (en) | Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask | |
| JP4865166B2 (ja) | トランジスタの製造方法、ダイオードの製造方法 | |
| JP2010141310A (ja) | 半導体装置およびその製造方法 | |
| JP2018082050A (ja) | 炭化珪素半導体素子およびその製造方法 | |
| JP2020136416A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100902585B1 (ko) | 트렌치 게이트형 모스트랜지스터 및 그 제조방법 | |
| CN116936610B (zh) | 一种深掺杂碳化硅耐压jfet结构及其制备方法 | |
| CN112018173A (zh) | 一种半导体器件及其制作方法、家用电器 | |
| KR20180104236A (ko) | 전력 반도체 소자의 제조 방법 | |
| CN110931569A (zh) | 具有肖特基金属结的半导体装置及其制作方法 | |
| CN114628525A (zh) | 一种沟槽型SiC MOSFET器件及其制造方法 | |
| CN210607277U (zh) | 具有肖特基金属结的半导体装置 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN111384149B (zh) | 沟槽型igbt及其制备方法 | |
| CN113437142A (zh) | 一种沟槽式igbt结构及其制造方法 | |
| JP2022093891A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN115295614B (zh) | 一种碳化硅jfet结构及其制备方法 | |
| US20240088215A1 (en) | Trench mosfet device and manufacturing method therefor | |
| CN115188803B (zh) | 一种沟槽侧壁栅碳化硅mosfet及其制备方法 | |
| JP2007128926A (ja) | 整流用半導体装置とその製造方法 | |
| WO2023112547A1 (ja) | 半導体装置 | |
| TW201421703A (zh) | 具有終端結構之金氧半二極體元件及其製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |