CN1168214C - 使用电荷泵的锁相环频率合成器 - Google Patents

使用电荷泵的锁相环频率合成器 Download PDF

Info

Publication number
CN1168214C
CN1168214C CNB001059750A CN00105975A CN1168214C CN 1168214 C CN1168214 C CN 1168214C CN B001059750 A CNB001059750 A CN B001059750A CN 00105975 A CN00105975 A CN 00105975A CN 1168214 C CN1168214 C CN 1168214C
Authority
CN
China
Prior art keywords
frequency
voltage
phase
frequency synthesizer
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001059750A
Other languages
English (en)
Other versions
CN1272002A (zh
Inventor
石井克浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Innovations Co ltd Hong Kong
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1272002A publication Critical patent/CN1272002A/zh
Application granted granted Critical
Publication of CN1168214C publication Critical patent/CN1168214C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种锁相环频率合成器，使用相位比较器的输出驱动电荷泵，该相位比较器把通过第一预定分频数分频压控振荡器产生的电压频率获得的频率的相位与通过第二预定分频数分频参考频率获得的频率的相位进行比较，以及，使用电荷泵的输出驱动压控振荡器，从而输出具有一组所要求的频率的信号，其特征在于包括：压控振荡器电源电压设置装置，用于设置压控振荡器的电源电压，以及，控制器，用于基于设置频率控制压控振荡器电源电压设置装置的设置电压。在使用电荷泵的频率合成器中，为了减少干扰电荷泵泄漏/吸收平衡的可能性，当电荷泵的输出电压和输出电流接近它们的驱动限制时，改变压控振荡器的电源电压，以消除压控振荡器的输入电压的变化。

Description

使用电荷泵的锁相环频率合成器
技术领域
本发明涉及锁相环(PLL)频率合成器，特别是使用相位比较器的输出驱动电荷泵的PLL频率合成器，该相位比较器用于把压控振荡器产生的电压频率的相位与参考频率的相位进行比较，并且该合成器使用电荷泵的输出驱动压控振荡器，从而输出具有一组所要求的频率的信号。
背景技术
通常，所用的PLL频率合成器使用相位比较器的输出驱动电荷泵，并且使用电荷泵的输出驱动VCO。电荷泵可以由各种方法驱动。当前的主流是根据相位比较器的输出从电荷泵泄漏或吸收电流。
以这种方法构成的电荷泵可以以简单的结构容易地增加电流值。然而，当电荷泵输出端的电压接近电源电压或地电压时，基于来自相位比较器的信号接收执行泄漏/吸收操作的器件的直流偏压将大大地变化，该变化打乱了泄漏/吸收平衡。
日本未审查专利公开10-107628公开了一种频率合成器，该频率合成器通过控制相位比较器的电源保持固有的角频率常数。
在日本未审查专利公开10-107628公开的频率合成器中，相位比较器的电源以上述方式控制。然而，近年来，相位比较器本身被集成在IC(集成电路)中，所以，考虑多个电流合成器IC只控制相位比较部分的电源是不适用的。
发明内容
本发明已经考虑到现有技术的问题，本发明的目的是提供一种PLL频率合成器，在使用电荷泵的频率合成器中，减少电荷泵干扰泄漏/吸收平衡的可能性。
为了获得上述的目的，按照本发明的的第一方面，提供了一种锁相环频率合成器，使用相位比较器的输出驱动电荷泵，该相位比较器把通过第一预定分频数分频压控振荡器产生的电压频率获得的频率的相位与通过第二预定分频数分频参考频率获得的频率的相位进行比较，以及，使用电荷泵的输出驱动压控振荡器，从而输出具有一组所要求的频率的信号，其特征在于包括：压控振荡器电源电压设置装置，用于设置压控振荡器的电源电压，以及，控制器，用于基于设置频率控制压控振荡器电源电压设置装置的设置电压。。
本发明的另一方面在于结构，在该结构中，VCO电源电压设置装置被加到常规的PLL频率合成器。
在具有这个结构的PLL频率合成器中，当电荷泵的输出电压和输出电流接近它们的驱动界限时，VCO的电源电压自动地改变，以消除VCO的输入电压的变化。这使得PLL工作的很稳定。
在本发明中，通过使用一组频率控制VCO电源电压，视在的锁定范围被加宽，所以不会极端地增加/减少电荷泵的输出电压。
在现有技术中，当VCO的控制电压接近电源电压或地电压时，VCO可能降低频率灵敏度或停止振荡。然而，本发明减少了引起这些现象的可能性。
象从前面方面清楚地理解一样，按照本发明，与VCO的振荡频率电平无关，VCO的输入电压几乎保持常数。
因此，电荷泵的输出电压不会变到非常高或非常低。特别在电流驱动电荷泵中，减少了泄漏操作和吸收操作产生的电流。当PLL是稳定时，由这些操作产生的小电流也减少了。甚至VCO 6的输出频率漂移也期望减少。
此外，按照本发明，VCO的输入电压没有十分接近电源电压或地电压。可以防止VCO的停止振荡，以及可以抑制在输入电压中频率灵敏度的变化。
按照本发明，VCO的电源只要求简单的DC控制，所以几乎不用集成进入IC。因此，这个PLL频率合成器比在日本未审查专利公开10-107628公开的频率合成器实用。
日本未审查专利公开10-107628没有论述或建议任何VCO的控制电压的振荡限制。详细论述振荡限制的本发明有新颖性。
附图说明
本发明的上述和其它目的、特点和优点对于本领域的技术人员参考下面的详细描述和附图将是显而易见的，本发明的原理与优选实施例合并由所示的例子显示。
图1是按照本发明实施例PLL频率合成器的电路方框图；
图2时显示在图1中的VCO的结构电路图；
图3是显示在图1中的控制器和VCO电源电压设置装置的结构方框图；
图4A到4C显示在频率开关操作中各点的电压变化的曲线图，图4A是电荷泵输出的曲线图，图4B是VCO的电源电压的曲线图，图4C是VCO的平衡控制电压的曲线图。
具体实施方式
下面将参考附图论述本发明。
图1是按照本发明实施例PLL频率合成器的电路方框图。
如图1所示，这个电路包括参考频率产生器1、参考分配器2、相位比较器3、电荷泵4、低通滤波器(LPF)5、压控振荡器(VCO)6、预定标器7、控制器8、VCO电源电压设置装置9和缓冲放大器10。电路输出可由控制器8切换的频率。
由参考频率产生器1产生的参考信号由参考分配器2分配。VCO 6产生一个具有对应LPF5输出信号的电压值频率的输出信号。产生的信号分支到缓冲放大器10和预定标器7，并由预定标器7进行分频。
通过参考分配器2的分频的信号和通过预定标器7分频的信号由相位比较器3进行比较，该比较器对电荷泵4输出与在两个信号之间的频率差和相位差成比例的脉冲信号。电荷泵4基于相位比较器3输出的脉冲信号输出一个输出信号到LPF5。LPF5平滑电荷泵4的输出信号以消除RF分量，并用产生的结果信号控制VCO 6。VCO6输出一个根据外部调制输入信号其频率可变的信号。
参考分配器2和预定标器7的分频值任意地由控制器8设置。VCO电源电压设置装置9在控制器8的控制下任意地设置施加到VCO 6的电源电压。缓冲放大器10放大和输出VCO 6的信号。
图2时显示在图1中的VCO的结构电路图。
VCO6是一种改进的科尔皮兹-克拉普振荡器。低通滤波器5的输入信号和从VCO电源电压设置装置9施加的电源电压分别从图2所示的位置输入。
在图2中，参考符号a代表变容二极管。通过改变施加到变容二极管a的DC偏压，改变了谐振电路中的电容器部件的电容量，也改变了振荡频率。
图3是显示在图1中的控制器8和VCO电源电压设置装置9的结构的方框图
如图3所示，控制器8由下述单元构成：存储各种参数的存储器11、CPU 12用于基于存储在存储器11中的参数执行控制、控制电压产生器14产生一个控制电压，用于由VCO电源电压设置装置9产生的与CPU12的指令一致的电源电压、以及，振荡频率设置分频数指定单元13，用于根据CPU12的指令设置参考分配器2和预定标器7的分频数。VCO电源电压设置装置9由下述单元构成：电压/电流源15，用于产生一个基本的电压/电流，以及，电压确定部分可变电阻16，用于改变取决于控制电压产生器14的控制电压的电阻值。
在控制器8中的CPU 12在振荡频率设置操作的同时计算适合于该频率的电源电压，并发送计算结果到VCO电源电压设置装置9。来自振荡频率设置分频数指定单元13的信号被发送到在参考分配器2和预定标器7中的分频数设置寄存器(未示出)。
VCO电源电压设置装置9基于控制器8的信息设置施加到的VCO 6的电源电压。
实施例的操作将参考附图解释。
当在图1中的电路稳定地输出一个单频信号时，控制器8改变参考分配器2和预定标7的分频值，以便改变信号的频率。
因为在所要求的频率和当前的频率之间存在差别，所以相位比较器3的输出变为不平衡。结果，电荷泵4的输出电压上升或下降。
在这个例子中，控制器8发送与在转换之后将被锁定的前面的频率一致的一控制信号到VCO电源电压设置装置9。VCO电源电压设置装置9调节VCO 6的电源电压与该信号一致。
通过改变VCO 6的电源电压，改变内部电路中的振荡器的偏压以改变振荡频率。换句话说，即使很难改变VCO 6的控制电压，但频率可以在大范围改变。
图4A到4C显示在频率开关操作中各点的电压变化的曲线图，图4A是电荷泵4输出的曲线图，图4B是VCO6的电源电压的曲线图。图4C是VCO6的平衡控制电压的曲线图。在图4A、4B和4C中，纵坐标代表电压，横坐标代表误差时间。这些图表是沿着横坐标同步的。
在VCO 6中，低通滤波器5的输入和VCO电源电压设置装置9的输入相互之间完全独立。注意，这两个输入沿着时间轴相互之间是同步的。
本发明的要点是尽管振荡频率改变，VCO 6的控制电压没有很大地改变。因此，如果VCO电源电压设置装置9的电压与电荷泵4的输出同步改变，两个输入信号相互抵消，VCO 6的控制电压很少改变。
缓冲放大器10主要是在PLL的频率合成器的负载部分突然变化。的情况下保护VCO 6，缓冲放大器10的存在/不存在与本发明的要点无关。此外，这个频率合成器可以采用多个参考分配器2或预定标器7。
在图1所示的实施例中，控制器8假定是由微处理器和存储器构成的智能系统。然而控制方案没有特殊的限制。
通过VCO电源电压设置装置9的VCO 6的电源电压设置采用一个连续可变化的电阻器。然而，输出频率可以展示不连续变化，例如三种：小、中和大的变化。

Claims (6)

1.一种锁相环频率合成器，使用相位比较器的输出驱动电荷泵，该相位比较器把通过第一预定分频数分频压控振荡器产生的电压频率获得的频率的相位与通过第二预定分频数分频参考频率获得的频率的相位进行比较，以及，使用电荷泵的输出驱动压控振荡器，从而输出具有一组所要求的频率的信号，其特征在于包括：压控振荡器电源电压设置装置，用于设置压控振荡器的电源电压，以及，控制器，用于基于设置频率控制压控振荡器电源电压设置装置的设置电压。
2.按权利要求1所述的锁相环频率合成器，其特征在于还包括缓冲放大器，用于在锁相环频率合成器的负载部分上的突然变化情况下保护压控振荡器。
3.按权利要求1所述的锁相环频率合成器，其特征在于所述的控制器设置第一和第二预定分频数，以便设置锁相环频率合成器输出信号的频率。
4.一种无线电通信设备，其特征在于包括以权利要求1定义的所述的锁相环频率合成器。
5.一种无线电通信设备，其特征在于包括以权利要求2定义的所述的锁相环频率合成器。
6.一种无线电通信设备，其特征在于包括以权利要求3定义的所述的锁相环频率合成器。
CNB001059750A 1999-04-28 2000-04-24 使用电荷泵的锁相环频率合成器 Expired - Fee Related CN1168214C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP122254/1999 1999-04-28
JP11122254A JP2000315948A (ja) 1999-04-28 1999-04-28 Ｐｌｌ周波数シンセサイザ

Publications (2)

Publication Number Publication Date
CN1272002A CN1272002A (zh) 2000-11-01
CN1168214C true CN1168214C (zh) 2004-09-22

Family

ID=14831409

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001059750A Expired - Fee Related CN1168214C (zh) 1999-04-28 2000-04-24 使用电荷泵的锁相环频率合成器

Country Status (4)

Country Link
US (1) US6940359B2 (zh)
JP (1) JP2000315948A (zh)
CN (1) CN1168214C (zh)
GB (1) GB2349521B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2431839B1 (en) * 2003-03-18 2015-09-23 Panasonic Intellectual Property Management Co., Ltd. Processor, driving method thereof, and information processing device
US20040227578A1 (en) * 2003-05-14 2004-11-18 Miikka Hamalainen Acoustic resonance-based frequency synthesizer using at least one bulk acoustic wave (BAW) or thin film bulk acoustic wave (FBAR) device
US7042277B2 (en) * 2003-10-14 2006-05-09 International Business Machines Corporation Circuit and method for reducing jitter in a PLL of high speed serial links
JP4524566B2 (ja) * 2004-01-30 2010-08-18 セイコーエプソン株式会社 非同期プロセッサ、電気光学装置、及び電子機器
JP3964426B2 (ja) * 2004-11-17 2007-08-22 シャープ株式会社 発振器、集積回路、通信装置
JP2007188395A (ja) * 2006-01-16 2007-07-26 Elpida Memory Inc クロック信号発生回路
US7728677B2 (en) * 2007-08-17 2010-06-01 Agere Systems Inc. Method and apparatus for calibrating a voltage controlled oscillator by varying voltage applied to power supply input
US8044723B2 (en) * 2007-09-14 2011-10-25 Qualcomm Incorporated Oscillator signal generation with spur mitigation in a wireless communication device
KR20090074412A (ko) * 2008-01-02 2009-07-07 삼성전자주식회사 분주회로 및 이를 이용한 위상 동기 루프
CN101557230B (zh) * 2008-04-10 2011-07-20 中芯国际集成电路制造(上海)有限公司 一种锁相环自校准系统以及方法
US7825719B2 (en) * 2008-12-29 2010-11-02 Advanced Energy Industries, Inc. System and method for wideband phase-adjustable common excitation
JP5515379B2 (ja) * 2009-04-07 2014-06-11 アイコム株式会社 位相同期回路
US8810330B2 (en) * 2012-09-14 2014-08-19 Infineon Technologies Ag DC power supply circuit, oscillator circuit and method for generating a DC power supply signal
US9866222B2 (en) * 2015-01-14 2018-01-09 Infineon Technologies Ag System and method for synchronizing multiple oscillators using reduced frequency signaling

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667170A (en) * 1985-09-26 1987-05-19 Western Digital Corporation Voltage controlled oscillator with self-adjustment of operating point
KR890004160B1 (ko) 1987-01-31 1989-10-21 삼성전자 주식회사 자동 튜닝 위상동기루우프 fm검파 시스템
JP2696841B2 (ja) * 1987-06-25 1998-01-14 セイコーエプソン株式会社 インクジェット記録装置
JPH0258932A (ja) 1988-08-25 1990-02-28 Nec Corp 送信回路
JPH03205920A (ja) 1989-10-30 1991-09-09 Hitachi Ltd 位相同期回路、記憶装置および磁気ディスク記憶装置
JPH06303134A (ja) 1993-04-15 1994-10-28 Hitachi Ltd Ｐｌｌ回路
JP3146765B2 (ja) 1993-06-01 2001-03-19 松下電器産業株式会社 データセパレート回路
US5598405A (en) * 1994-01-25 1997-01-28 Alps Electric Co., Ltd. Time division multiple access time division duplex type transmitter-receiver
US5463352A (en) 1994-09-23 1995-10-31 At&T Global Information Solutions Company Supply voltage tolerant phase-locked loop circuit
JPH08256078A (ja) 1995-03-16 1996-10-01 Nitsuko Corp 電圧制御発振器の切替スイッチ回路
JPH08321774A (ja) 1995-05-25 1996-12-03 Fujitsu Ltd 位相同期式周波数シンセサイザ
JPH0964730A (ja) 1995-08-24 1997-03-07 Mitsubishi Electric Corp Ｐｌｌ回路
JPH09214335A (ja) 1996-02-01 1997-08-15 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
US5663685A (en) * 1996-03-29 1997-09-02 Bull Hn Information Systems Inc. Dual flip-flop detector type phase locked loop incorporating dynamic phase offset correction
JPH09326695A (ja) 1996-06-05 1997-12-16 Fujitsu Ltd 周波数シンセサイザ
JPH104350A (ja) 1996-06-17 1998-01-06 Murata Mfg Co Ltd Ｐｌｌ−ｉｃ、およびこれを用いたｐｌｌモジュール
JP2923910B2 (ja) * 1996-08-14 1999-07-26 日本電気株式会社 超低利得電圧制御発振器
JPH1084278A (ja) * 1996-09-10 1998-03-31 Nec Corp Ｐｌｌ回路
GB2317279B (en) 1996-09-11 2001-01-24 Nec Technologies Frequency synthesisers
JPH10107628A (ja) 1996-09-27 1998-04-24 New Japan Radio Co Ltd 周波数シンセサイザ
JPH10242845A (ja) 1997-02-27 1998-09-11 Murata Mfg Co Ltd Ｐｌｌ回路
US5959502A (en) 1997-08-15 1999-09-28 Texas Instruments Incorporated Analog phase-locked loop including voltage regulator
US5986514A (en) * 1998-01-26 1999-11-16 Motorola, Inc. Self-biased voltage controlled oscillator (VCO) method and apparatus
JP4083884B2 (ja) * 1998-08-07 2008-04-30 株式会社ルネサステクノロジ Ｐｌｌ回路及びｐｌｌ回路を内蔵した半導体集積回路

Also Published As

Publication number Publication date
GB0010301D0 (en) 2000-06-14
US6940359B2 (en) 2005-09-06
JP2000315948A (ja) 2000-11-14
GB2349521B (en) 2003-02-12
GB2349521A (en) 2000-11-01
CN1272002A (zh) 2000-11-01
US20030080817A1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
CN1168214C (zh) 使用电荷泵的锁相环频率合成器
CN1067502C (zh) 频率可控振荡器
US5703540A (en) Voltage-controlled crystal oscillator with extended range
JP2960730B2 (ja) 位相同期ループ周波数シンセサイザ
US5774023A (en) Adaptive phase locked loop system with charge pump having dual current output
US8487707B2 (en) Frequency synthesizer
US6587005B2 (en) PLL circuit having a variable output frequency
US6351164B1 (en) PLL circuit
US7161443B2 (en) Temperature compensated crystal oscillator
KR20070103161A (ko) Ｖｃｏ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프
TWI395410B (zh) 調整鎖相迴路之振盪器的方法與相關之頻率合成器
US6914489B2 (en) Voltage-controlled oscillator presetting circuit
JP2003133949A5 (zh)
US7352837B2 (en) Digital phase-locked loop
EP0196868A2 (en) Frequency synthesizer modulation response linearization
AU612297B2 (en) Voltage controlled oscillator
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
CN114124082A (zh) 一种频率综合器的自适应频率校准方法及装置
US20070241825A1 (en) Phase Locked Loop Circuit
KR101344893B1 (ko) 가변적인 이득을 갖는 전압제어 발진기를 포함하는 위상 동기 루프 회로
JPH11251902A (ja) Ｐｌｌ回路
JP2000252817A (ja) Ｐｌｌ回路
US6949980B2 (en) Phase-locked loop with high frequency adjustment of the operating range of the oscillator
JP3070076B2 (ja) 位相同期発振回路
EP1792400B1 (en) Compensated high-speed pll circuit

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LENOVO INNOVATION CO., LTD. (HONGKONG)

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20141126

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: HONG KONG, CHINA

TR01 Transfer of patent right

Effective date of registration: 20141126

Address after: Hongkong, China

Patentee after: LENOVO INNOVATIONS Co.,Ltd.(HONG KONG)

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040922

Termination date: 20180424

CF01 Termination of patent right due to non-payment of annual fee