JP3146765B2 - データセパレート回路 - Google Patents
データセパレート回路Info
- Publication number
- JP3146765B2 JP3146765B2 JP13033293A JP13033293A JP3146765B2 JP 3146765 B2 JP3146765 B2 JP 3146765B2 JP 13033293 A JP13033293 A JP 13033293A JP 13033293 A JP13033293 A JP 13033293A JP 3146765 B2 JP3146765 B2 JP 3146765B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gain switching
- data
- filter circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は１系統のフィルタ回路で
複数のゲインを持つデータセパレート回路に関するもの
である。
複数のゲインを持つデータセパレート回路に関するもの
である。
【０００２】
【従来の技術】近年、種々の回路で回路削減、部品点数
の削減が望まれており、データセパレート回路にても同
様である。
の削減が望まれており、データセパレート回路にても同
様である。
【０００３】以下に従来のデータセパレート回路につい
て説明する。図４は従来のデータセパレート回路のブロ
ック図を示すものである。図４において、１は位相比較
器である。２はチャージ・ポンプで、３はフィルタ回
路、４は電圧制御発振回路（以下ＶＣＯと称す）、５は
分周回路、６はゲイン切り換え回路、７はデータ・セパ
レータ、８は高速用フィルタ回路、９は低速用フィルタ
回路である。
て説明する。図４は従来のデータセパレート回路のブロ
ック図を示すものである。図４において、１は位相比較
器である。２はチャージ・ポンプで、３はフィルタ回
路、４は電圧制御発振回路（以下ＶＣＯと称す）、５は
分周回路、６はゲイン切り換え回路、７はデータ・セパ
レータ、８は高速用フィルタ回路、９は低速用フィルタ
回路である。
【０００４】以上のように構成された従来のデータセパ
レート回路について、以下にその動作について説明す
る。
レート回路について、以下にその動作について説明す
る。
【０００５】フロッピー・ディスク・ドライブより読み
出されたフロッピー・ディスクのデータは非同期の信号
であり、この信号に同期させてリード信号を読みこむた
めのウィンドウ信号が必要となる。このウィンドウ信号
を作り出すためにＰＬＬ回路を用い非同期の信号に同期
させる必要があり、位相比較器１、チャージ・ポンプ
２、フィルタ回路３、ＶＣＯ４、分周回路５でＰＬＬを
構成し、位相比較器１でリード・データとＶＣＯ４の分
周回路５にて分周した出力とを比較し、リード・データ
とＶＣＯ４の出力の位相がリード・データの方が速けれ
ばチャージ・ポンプ２にＵＰ（アップ）の信号を出力
し、チャージ・ポンプ２ではＵＰの信号が入力されると
フィルタ回路３に充電をするように電流をはきだす。フ
ィルタ回路３は充電されるとフィルタ回路３の出力電圧
レベルが上昇し、ＶＣＯ４のコントロール電圧も上昇し
発振周波数も上昇する。また位相比較器１よりＤＯＷＮ
（ダウン）信号が出力された場合チャージ・ポンプ２で
はフィルタ回路３の電荷を放電するように電流を引き込
み、そのことによりフィルタ回路３の出力電圧レベルが
下がり、ＶＣＯ４のコントロール電圧も下がるためＶＣ
Ｏ４の発振周波数も下がる。
出されたフロッピー・ディスクのデータは非同期の信号
であり、この信号に同期させてリード信号を読みこむた
めのウィンドウ信号が必要となる。このウィンドウ信号
を作り出すためにＰＬＬ回路を用い非同期の信号に同期
させる必要があり、位相比較器１、チャージ・ポンプ
２、フィルタ回路３、ＶＣＯ４、分周回路５でＰＬＬを
構成し、位相比較器１でリード・データとＶＣＯ４の分
周回路５にて分周した出力とを比較し、リード・データ
とＶＣＯ４の出力の位相がリード・データの方が速けれ
ばチャージ・ポンプ２にＵＰ（アップ）の信号を出力
し、チャージ・ポンプ２ではＵＰの信号が入力されると
フィルタ回路３に充電をするように電流をはきだす。フ
ィルタ回路３は充電されるとフィルタ回路３の出力電圧
レベルが上昇し、ＶＣＯ４のコントロール電圧も上昇し
発振周波数も上昇する。また位相比較器１よりＤＯＷＮ
（ダウン）信号が出力された場合チャージ・ポンプ２で
はフィルタ回路３の電荷を放電するように電流を引き込
み、そのことによりフィルタ回路３の出力電圧レベルが
下がり、ＶＣＯ４のコントロール電圧も下がるためＶＣ
Ｏ４の発振周波数も下がる。
【０００６】このようにしてフロッピー・ディスクから
の非同期な信号に同期させるような信号を作り出す。ま
た同期させるまでは、すばやくリード・データに同期さ
せるため１回のＵＰまたはＤＯＷＮ信号でのＶＣＯ４の
発振周波数の変化を大きくするために高速用フィルタ８
を用い電圧レベルの変化を大きくしている。しかし１度
同期したならばフロッピー・ディスク・ドライブの回転
ムラに起因する変動に対してのみ追従しピーク・シフト
には追従させないために低速用フィルタを用い１回のＵ
ＰまたはＤＯＷＮ信号で変化する電圧レベルを小さくし
ＶＣＯ４の発振周波数の変化を小さくする必要があり、
高速用フィルタ８、低速用フィルタ９の２種類のフィル
タ回路が必要となる。
の非同期な信号に同期させるような信号を作り出す。ま
た同期させるまでは、すばやくリード・データに同期さ
せるため１回のＵＰまたはＤＯＷＮ信号でのＶＣＯ４の
発振周波数の変化を大きくするために高速用フィルタ８
を用い電圧レベルの変化を大きくしている。しかし１度
同期したならばフロッピー・ディスク・ドライブの回転
ムラに起因する変動に対してのみ追従しピーク・シフト
には追従させないために低速用フィルタを用い１回のＵ
ＰまたはＤＯＷＮ信号で変化する電圧レベルを小さくし
ＶＣＯ４の発振周波数の変化を小さくする必要があり、
高速用フィルタ８、低速用フィルタ９の２種類のフィル
タ回路が必要となる。
【０００７】フィルタ回路の切り換えはゲイン切り換え
回路６からの同期した場合に出力されるゲイン切り換え
信号をチャージ・ポンプ２で受け高速用フィルタもしく
は低速用フィルタのどちらの回路を充電または放電する
かを切り換えゲインを切り換えている。データ・セパレ
ータ７はリードデータに同期することによってできるウ
ィンドウ信号をもとにリード・データを出力するととも
に変調のかかったリード・データからクロックパルスを
除去しデータだけのかたちにする。
回路６からの同期した場合に出力されるゲイン切り換え
信号をチャージ・ポンプ２で受け高速用フィルタもしく
は低速用フィルタのどちらの回路を充電または放電する
かを切り換えゲインを切り換えている。データ・セパレ
ータ７はリードデータに同期することによってできるウ
ィンドウ信号をもとにリード・データを出力するととも
に変調のかかったリード・データからクロックパルスを
除去しデータだけのかたちにする。
【０００８】
【発明が解決しようとする課題】しかしながら前記の従
来の構成では、ＶＣＯの特性が固定であるので、フィル
タ回路が高速用と低速用の２種類必要であるという課題
を有していた。
来の構成では、ＶＣＯの特性が固定であるので、フィル
タ回路が高速用と低速用の２種類必要であるという課題
を有していた。
【０００９】本発明は前記従来の課題を解決するもの
で、フィルタ回路を１系統で実現できるデータセパレー
ト回路を提供することを目的とする。
で、フィルタ回路を１系統で実現できるデータセパレー
ト回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明のデータセパレート回路は、以下のよう
な構成を有している。すなわち、リード・データと電圧
制御発振回路の出力を比較する位相比較器と、前記位相
比較器からの信号でフィルタ回路を駆動するチャージ・
ポンプと、前記チャージ・ポンプからの充放電を電圧レ
ベルに変換する１系統のフィルタ回路と、前記リード・
データと前記電圧制御発振回路の出力とが非同期または
同期した場合の特性を切り換えるゲイン切り換え回路
と、前記フィルタ回路の出力の電力レベルに応じた周波
数で発振し、前記ゲイン切り換え回路からのゲイン切り
換え信号により、前記電圧レベルの変動に対する発振周
波数の変動率を切り換えることのできるゲイン切り換え
型電圧制御発振回路とを備えたことを特徴とする。
るために本発明のデータセパレート回路は、以下のよう
な構成を有している。すなわち、リード・データと電圧
制御発振回路の出力を比較する位相比較器と、前記位相
比較器からの信号でフィルタ回路を駆動するチャージ・
ポンプと、前記チャージ・ポンプからの充放電を電圧レ
ベルに変換する１系統のフィルタ回路と、前記リード・
データと前記電圧制御発振回路の出力とが非同期または
同期した場合の特性を切り換えるゲイン切り換え回路
と、前記フィルタ回路の出力の電力レベルに応じた周波
数で発振し、前記ゲイン切り換え回路からのゲイン切り
換え信号により、前記電圧レベルの変動に対する発振周
波数の変動率を切り換えることのできるゲイン切り換え
型電圧制御発振回路とを備えたことを特徴とする。
【００１１】
【作用】前記構成によって、同期するまでの高ゲインで
の位相合わせのための高速用フィルタ回路、同期後のピ
ークシフトに追従しないための低ゲインの低速用フィル
タ回路の２種類のフィルタ回路が１系統のゲイン特性の
フィルタ回路で構成することができる。
の位相合わせのための高速用フィルタ回路、同期後のピ
ークシフトに追従しないための低ゲインの低速用フィル
タ回路の２種類のフィルタ回路が１系統のゲイン特性の
フィルタ回路で構成することができる。
【００１２】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１３】図１は本発明の第１の実施例におけるデー
タセパレート回路のブロック図を示すものである。図１
において、１０は位相比較器、１１はチャージ・ポン
プ、１２はフィルタ回路、１３はゲイン切り換え型ＶＣ
Ｏ、１４は分周回路、１５はゲイン切り換え回路、１６
はデータ・セパレータである。
タセパレート回路のブロック図を示すものである。図１
において、１０は位相比較器、１１はチャージ・ポン
プ、１２はフィルタ回路、１３はゲイン切り換え型ＶＣ
Ｏ、１４は分周回路、１５はゲイン切り換え回路、１６
はデータ・セパレータである。
【００１４】以上のように構成されたデータセパレート
回路について、以下にその動作を説明する。
回路について、以下にその動作を説明する。
【００１５】ウィンドウ信号を作り出すために位相比較
器１０、チャージ・ポンプ１１、フィルタ回路１２、ゲ
イン切り換え型ＶＣＯ１３、分周回路１４でＰＬＬを構
成し、位相比較器１０でリード・データとゲイン切り換
え型ＶＣＯ１３の分周回路１４にて分周した出力とを比
較し、リード・データとゲイン切り換え型ＶＣＯ１３の
出力の位相がリード・データの方が速ければチャージ・
ポンプ１１にＵＰの信号を出力し、チャージ・ポンプ１
１ではＵＰの信号が入力されると電流をはきだしフィル
タ回路１２に充電をする。フィルタ回路１２は充電され
るとフィルタ回路１２の出力電圧レベルが上昇し、ゲイ
ン切り換え型ＶＣＯ１３のコントロール電圧も上昇し発
振周波数も上昇する。また位相比較器１０よりＤＯＷＮ
信号が出力された場合チャージ・ポンプ１１では電流を
引き込みフィルタ回路１２の電荷を放電することでフィ
ルタ回路１２の出力電圧レベルが下がり、ゲイン切り換
え型ＶＣＯ１３のコントロール電圧も下がるためゲイン
切り換え型ＶＣＯ１３の発振周波数も下がる。
器１０、チャージ・ポンプ１１、フィルタ回路１２、ゲ
イン切り換え型ＶＣＯ１３、分周回路１４でＰＬＬを構
成し、位相比較器１０でリード・データとゲイン切り換
え型ＶＣＯ１３の分周回路１４にて分周した出力とを比
較し、リード・データとゲイン切り換え型ＶＣＯ１３の
出力の位相がリード・データの方が速ければチャージ・
ポンプ１１にＵＰの信号を出力し、チャージ・ポンプ１
１ではＵＰの信号が入力されると電流をはきだしフィル
タ回路１２に充電をする。フィルタ回路１２は充電され
るとフィルタ回路１２の出力電圧レベルが上昇し、ゲイ
ン切り換え型ＶＣＯ１３のコントロール電圧も上昇し発
振周波数も上昇する。また位相比較器１０よりＤＯＷＮ
信号が出力された場合チャージ・ポンプ１１では電流を
引き込みフィルタ回路１２の電荷を放電することでフィ
ルタ回路１２の出力電圧レベルが下がり、ゲイン切り換
え型ＶＣＯ１３のコントロール電圧も下がるためゲイン
切り換え型ＶＣＯ１３の発振周波数も下がる。
【００１６】このようにしてフロッピー・ディスクから
の非同期な信号に同期させるような信号を作り出す。ま
た同期させるまでは、すばやくリード・データに同期さ
せるため１回のＵＰまたはＤＯＷＮ信号でのゲイン切り
換え型ＶＣＯ１３の発振周波数の変化を大きくするため
に電圧レベルの変化に対してのゲイン切り換え型ＶＣＯ
１３の発振周波数の変化を大きくなるような特性（図２
の１７のような特性）を選択する。しかし１度同期した
ならばフロッピー・ディスク・ドライブの回転ムラに起
因する変動に対してのみ追従し、ピーク・シフトには追
従させないために１回のＵＰまたはＤＯＷＮ信号で変化
する電圧レベルの変化が同期させる場合と同じでもゲイ
ン切り換え型ＶＣＯ１３の電圧変化に対する発振周波数
の変化を小さくする特性（図２の１８のような特性）を
選択することで、従来回路の２種類あったフィルタ回路
が１系統で実現できる。
の非同期な信号に同期させるような信号を作り出す。ま
た同期させるまでは、すばやくリード・データに同期さ
せるため１回のＵＰまたはＤＯＷＮ信号でのゲイン切り
換え型ＶＣＯ１３の発振周波数の変化を大きくするため
に電圧レベルの変化に対してのゲイン切り換え型ＶＣＯ
１３の発振周波数の変化を大きくなるような特性（図２
の１７のような特性）を選択する。しかし１度同期した
ならばフロッピー・ディスク・ドライブの回転ムラに起
因する変動に対してのみ追従し、ピーク・シフトには追
従させないために１回のＵＰまたはＤＯＷＮ信号で変化
する電圧レベルの変化が同期させる場合と同じでもゲイ
ン切り換え型ＶＣＯ１３の電圧変化に対する発振周波数
の変化を小さくする特性（図２の１８のような特性）を
選択することで、従来回路の２種類あったフィルタ回路
が１系統で実現できる。
【００１７】このゲインの切り換えは、ゲイン切り換え
回路１５からの同期した場合に出力されるゲイン切り換
え信号をゲイン切り換えＶＣＯ１３で受け、ゲイン切り
換え型ＶＣＯ１３のコントロール電圧に対する発振周波
数の変化の特性を切り換えることで実現する。データ・
セパレータ１６はリード・データに同期することによっ
てできるウィンドウ信号をもとにリード・データを出力
するとともに変調のかかったリード・データからクロッ
クパルスを除去しデータだけのかたちにする。
回路１５からの同期した場合に出力されるゲイン切り換
え信号をゲイン切り換えＶＣＯ１３で受け、ゲイン切り
換え型ＶＣＯ１３のコントロール電圧に対する発振周波
数の変化の特性を切り換えることで実現する。データ・
セパレータ１６はリード・データに同期することによっ
てできるウィンドウ信号をもとにリード・データを出力
するとともに変調のかかったリード・データからクロッ
クパルスを除去しデータだけのかたちにする。
【００１８】次に第２の実施例として、前記回路を実現
するゲイン切り換え型ＶＣＯ１３について図面を参照し
ながら説明する。図３はゲイン切り換え型ＶＣＯ１３の
構成を示す図である。
するゲイン切り換え型ＶＣＯ１３について図面を参照し
ながら説明する。図３はゲイン切り換え型ＶＣＯ１３の
構成を示す図である。
【００１９】図３で、Ｐチャンネルトランジスタ１９
と、Ｎチャンネルトランジスタ２０とでインバータ回路
を構成している。Ｐチャンネルトランジスタ２１とＮチ
ャンネルトランジスタ２２、Ｐチャンネルトランジスタ
２３とＮチャンネルトランジスタ２４も同様である。ま
たこの３つのインバータでリングオシレータを構成して
いる。サイズの小さいＰチャンネルトランジスタ２５、
サイズの大きいＰチャンネルトランジスタ２６は固定ト
ランジスタであり、各インバータに流れる電流をコント
ロール電圧によって制御するためのものであり、Ｎチャ
ンネルトランジスタ２７，２８、Ｎチャンネルトランジ
スタ２９〜３１とでカレントミラー回路を構成してお
り、各トランジスタに流れる電流を同じにするためであ
る。Ｐチャンネルトランジスタ３２とＰチャンネルトラ
ンジスタ３３〜３５でもカレントミラー回路を構成して
いる。コンデンサ３６〜４１はリングオシレータの各イ
ンバータの負荷容量であり、遅延値を調整する。Ｐチャ
ンネルトランジスタ４２、Ｎチャンネルトランジスタ４
３は固定トランジスタのサイズを選択するためのスイッ
チとしてのトランジスタである。Ｎチャンネルトランジ
スタ４４〜４６はリングオシレータの負荷容量を変化さ
せるためのスイッチングトランジスタである。
と、Ｎチャンネルトランジスタ２０とでインバータ回路
を構成している。Ｐチャンネルトランジスタ２１とＮチ
ャンネルトランジスタ２２、Ｐチャンネルトランジスタ
２３とＮチャンネルトランジスタ２４も同様である。ま
たこの３つのインバータでリングオシレータを構成して
いる。サイズの小さいＰチャンネルトランジスタ２５、
サイズの大きいＰチャンネルトランジスタ２６は固定ト
ランジスタであり、各インバータに流れる電流をコント
ロール電圧によって制御するためのものであり、Ｎチャ
ンネルトランジスタ２７，２８、Ｎチャンネルトランジ
スタ２９〜３１とでカレントミラー回路を構成してお
り、各トランジスタに流れる電流を同じにするためであ
る。Ｐチャンネルトランジスタ３２とＰチャンネルトラ
ンジスタ３３〜３５でもカレントミラー回路を構成して
いる。コンデンサ３６〜４１はリングオシレータの各イ
ンバータの負荷容量であり、遅延値を調整する。Ｐチャ
ンネルトランジスタ４２、Ｎチャンネルトランジスタ４
３は固定トランジスタのサイズを選択するためのスイッ
チとしてのトランジスタである。Ｎチャンネルトランジ
スタ４４〜４６はリングオシレータの負荷容量を変化さ
せるためのスイッチングトランジスタである。
【００２０】前記構成にてリード・データに同期するま
でのゲインの高い特性を用いる場合はゲイン切り換え信
号が“Ｌ”であり、Ｐチャンネルトランジスタ４２がオ
ンし、固定トランジスタはサイズの小さいＰチャンネル
トランジスタ２５が選択され、リングオシレータの負荷
容量は、Ｎチャンネルトランジスタ４４〜４６がオフ状
態となるために、コンデンサ３６〜３８だけとなり、図
２に示す高速時特性１７のような特性となる。またリー
ド・データに同期したあとの低速時の動作はゲイン切り
換え信号が“Ｈ”となり、Ｐチャンネルトランジスタ４
２がオフし、かわりにＮチャンネルトランジスタ４３が
オンとなって、固定トランジスタはサイズの大きいＰチ
ャンネルトランジスタ２６が選択され、リングオシレー
タの負荷容量はＮチャンネルトランジスタ４４〜４６が
オン状態となるために、コンデンサ３６〜４１の各コン
デンサの容量値が付加され、図２に示す低速時特性１８
となり、ゲイン切り換え信号により、コントロール電圧
に対する発振周波数の変化の特性を選択でき、図１に示
す回路が構成できるものである。
でのゲインの高い特性を用いる場合はゲイン切り換え信
号が“Ｌ”であり、Ｐチャンネルトランジスタ４２がオ
ンし、固定トランジスタはサイズの小さいＰチャンネル
トランジスタ２５が選択され、リングオシレータの負荷
容量は、Ｎチャンネルトランジスタ４４〜４６がオフ状
態となるために、コンデンサ３６〜３８だけとなり、図
２に示す高速時特性１７のような特性となる。またリー
ド・データに同期したあとの低速時の動作はゲイン切り
換え信号が“Ｈ”となり、Ｐチャンネルトランジスタ４
２がオフし、かわりにＮチャンネルトランジスタ４３が
オンとなって、固定トランジスタはサイズの大きいＰチ
ャンネルトランジスタ２６が選択され、リングオシレー
タの負荷容量はＮチャンネルトランジスタ４４〜４６が
オン状態となるために、コンデンサ３６〜４１の各コン
デンサの容量値が付加され、図２に示す低速時特性１８
となり、ゲイン切り換え信号により、コントロール電圧
に対する発振周波数の変化の特性を選択でき、図１に示
す回路が構成できるものである。
【００２１】以上のように本実施例によれば、ゲイン切
り換え型ＶＣＯを設けることにより、高速用と低速用の
２種類のフィルタ回路を用いずとも、１系統のフィルタ
回路でデータセパレート回路を実現することができ、デ
ータセパレート回路を半導体装置に集積する場合には特
に有益となる。
り換え型ＶＣＯを設けることにより、高速用と低速用の
２種類のフィルタ回路を用いずとも、１系統のフィルタ
回路でデータセパレート回路を実現することができ、デ
ータセパレート回路を半導体装置に集積する場合には特
に有益となる。
【００２２】
【発明の効果】以上のように本発明はゲイン切り換え型
ＶＣＯを設けることにより、フィルタ回路を１系統で実
現することができる優れたデータセパレート回路を実現
できるものである。
ＶＣＯを設けることにより、フィルタ回路を１系統で実
現することができる優れたデータセパレート回路を実現
できるものである。
【図１】本発明の一実施例におけるデータセパレート回
路のブロック図
路のブロック図
【図２】本発明の一実施例におけるゲイン切り換え型Ｖ
ＣＯの特性図
ＣＯの特性図
【図３】本発明の一実施例におけるゲイン切り換え型Ｖ
ＣＯの回路図
ＣＯの回路図
【図４】従来のデータセパレート回路のブロック図
１ 位相比較器 ２ チャージ・ポンプ ３ フィルタ回路 ４ 電圧制御発振回路（ＶＣＯ） ５ 分周回路 ６ ゲイン切り換え回路 ７ データ・セパレータ ８ 高速用フィルタ回路 ９ 低速用フィルタ回路 １０ 位相比較器 １１ チャージ・ポンプ １２ フィルタ回路 １３ ゲイン切り換え型ＶＣＯ １４ 分周回路 １５ ゲイン切り換え回路 １６ データ・セパレータ １７ 高速時特性 １８ 低速時特性 ２５ サイズの小さいＰチャンネルトランジスタ ２６ サイズの大きいＰチャンネルトランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/14 H03L 7/00 - 7/14
Claims (2)
- 【請求項１】 リード・データと電圧制御発振回路の出
力を比較する位相比較器と、前記位相比較器からの信号
でフィルタ回路を駆動するチャージ・ポンプと、前記チ
ャージ・ポンプからの充放電を電圧レベルに変換する１
系統のフィルタ回路と、前記リード・データと前記電圧
制御発振回路の出力とが非同期または同期した場合の特
性を切り換えるゲイン切り換え回路と、前記フィルタ回
路の出力の電圧レベルに応じた周波数で発振し、前記ゲ
イン切り換え回路からのゲイン切り換え信号により、前
記電圧レベルの変動に対する発振周波数の変動率を切り
換えることのできるゲイン切り換え型電圧制御発振回路
と、を備えたことを特徴とするデータセパレート回路。 - 【請求項２】 ゲイン切り換え型電圧制御発振回路は、
ゲイン切り換え信号により、複数種類のトランジスタか
ら選択的に接続するよう構成したことを特徴とする請求
項１記載のデータセパレート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13033293A JP3146765B2 (ja) | 1993-06-01 | 1993-06-01 | データセパレート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13033293A JP3146765B2 (ja) | 1993-06-01 | 1993-06-01 | データセパレート回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342566A JPH06342566A (ja) | 1994-12-13 |
| JP3146765B2 true JP3146765B2 (ja) | 2001-03-19 |
Family
ID=15031834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13033293A Expired - Fee Related JP3146765B2 (ja) | 1993-06-01 | 1993-06-01 | データセパレート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146765B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315948A (ja) | 1999-04-28 | 2000-11-14 | Nec Corp | Ｐｌｌ周波数シンセサイザ |
| JP4192888B2 (ja) | 2004-12-17 | 2008-12-10 | 日本電気株式会社 | Ｐｌｌ回路及びその制御方法 |
-
1993
- 1993-06-01 JP JP13033293A patent/JP3146765B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06342566A (ja) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3191212B2 (ja) | 周波数倍加回路 | |
| JP3403551B2 (ja) | クロック分配回路 | |
| US5359727A (en) | Clock generator using PLL and information processing system using the clock generator | |
| JP4015232B2 (ja) | プリスケーラ、分周器及びｐｌｌ回路 | |
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| JP2001007698A (ja) | データｐｌｌ回路 | |
| JP2898957B1 (ja) | 位相比較回路 | |
| US6320424B1 (en) | Method of providing and circuit for providing phase lock loop frequency overshoot control | |
| JP3098471B2 (ja) | 低電源用半導体装置 | |
| JPH08139595A (ja) | 位相比較回路 | |
| JP2000323984A (ja) | Ｐｌｌ回路 | |
| JP3146765B2 (ja) | データセパレート回路 | |
| KR960000809B1 (ko) | Pll 합성회로 | |
| JPH07326964A (ja) | デジタル位相ロック・ループ | |
| JPH11355134A (ja) | 位相同期回路 | |
| JP3080389B2 (ja) | クロツク発生回路及び本回路を用いた情報処理装置 | |
| JP2553692B2 (ja) | クロック発生装置及び周波数ー電流変換回路 | |
| JP2001177404A (ja) | 周波数シンセサイザ | |
| JPH1013395A (ja) | 位相同期回路 | |
| JP2987974B2 (ja) | 位相同期回路 | |
| JP2789590B2 (ja) | データセパレート回路 | |
| JP3160907B2 (ja) | 位相同期回路 | |
| JP2806661B2 (ja) | 二重ループ形ｐｌｌ回路 | |
| JPH1065531A (ja) | チャージポンプとそれを用いた位相同期回路 | |
| JP2002290231A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |