JP4192888B2 - Pll回路及びその制御方法 - Google Patents
Pll回路及びその制御方法 Download PDFInfo
- Publication number
- JP4192888B2 JP4192888B2 JP2004366034A JP2004366034A JP4192888B2 JP 4192888 B2 JP4192888 B2 JP 4192888B2 JP 2004366034 A JP2004366034 A JP 2004366034A JP 2004366034 A JP2004366034 A JP 2004366034A JP 4192888 B2 JP4192888 B2 JP 4192888B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- value
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000010355 oscillation Effects 0.000 claims description 49
- 238000009499 grossing Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
外部より入力される基準クロック信号と分周器の出力信号との位相を比較し、所定の信号を出力する位相比較器と、
前記位相比較器から出力される出力信号のパルス幅に応じたアナログ信号を出力するチャージポンプと、
前記チャージポンプから出力される前記アナログ信号を平滑化し、周波数制御信号を出力するループフィルタと、
前記ループフィルタから出力される前記周波数制御信号に対する発信周波数の変化度に応じた前記発信周波数のクロック信号を出力する電圧制御発振器と、
前記電圧制御発振器から出力される出力クロック信号を分周して前記位相比較器に出力する分周器と、を有するPLL回路であって、
前記発振周波数の変化度を制御する複数ビットの切替信号を出力するエンコーダ回路を有し、
前記電圧制御発振器は、
前記エンコーダ回路から出力される前記切替信号を基に、前記電圧制御発振器内の遅延回路の遅延値の設定範囲を可変させ、前記発振周波数の変化度を小さな値から大きな値に段階的に切り替えることを特徴とする。
前記電圧制御発振器は、
前記切替信号を基に、前記遅延回路に流れる総電流値を可変させ、前記遅延回路の遅延値の設定範囲を可変させることを特徴とする。
前記エンコーダ回路は、
外部から入力される制御信号を基に、小さな値から大きな値に段階的に切り替えて前記切替信号を出力することを特徴とする。
特定の時刻に前記制御信号を前記エンコーダ回路に出力するタイマー回路を有し、
前記エンコーダ回路は、
PLL回路の初期化時に小さな値の前記切替信号を出力し、
前記タイマー回路から前記制御信号が入力される度に、前記切替信号の値を大きな値に変更し、該変更した値の前記切替信号を出力することを特徴とする。
外部より入力される基準クロック信号と分周器の出力信号との位相を比較し、所定の信号を出力する位相比較器と、
前記位相比較器から出力される出力信号のパルス幅に応じたアナログ信号を出力するチャージポンプと、
前記チャージポンプから出力される前記アナログ信号を平滑化し、周波数制御信号を出力するループフィルタと、
前記ループフィルタから出力される前記周波数制御信号に対する発振周波数の変化度に応じた前記発信周波数のクロック信号を出力する電圧制御発振器と、
前記電圧制御発振器から出力される出力クロック信号を分周して前記位相比較器に出力する分周器と、を有するPLL回路の制御方法であって、
前記発振周波数の変化度を制御する複数ビットの切替信号を出力するエンコーダ回路を有し、
前記電圧制御発振器は、
前記エンコーダ回路から出力される前記切替信号を基に、前記電圧制御発振器内の遅延回路の遅延値の設定範囲を可変させ、前記発振周波数の変化度を小さな値から大きな値に段階的に切り替えることを特徴とする。
前記電圧制御発振器は、
前記切替信号を基に、前記遅延回路に流れる総電流値を可変させ、前記遅延回路の遅延値の設定範囲を可変させることを特徴とする。
前記エンコーダ回路は、
外部から入力される制御信号を基に、小さな値から大きな値に段階的に切り替えて前記切替信号を出力することを特徴とする。
特定の時刻に前記制御信号を前記エンコーダ回路に出力するタイマー回路を有し、
前記エンコーダ回路は、
PLL回路の初期化時に小さな値の前記切替信号を出力し、
前記タイマー回路から前記制御信号が入力される度に、前記切替信号の値を大きな値に変更し、該変更した値の前記切替信号を出力することを特徴とする。
2 チャージポンプ(CP)
3 ループフィルタ(LF)
4 電圧制御発振器(VCO)
5 分周器(DIV)
6 ゲイン制御回路
61 エンコーダ回路(ENCODER)
62 タイマー回路(TIMER)
Claims (8)
- 外部より入力される基準クロック信号と分周器の出力信号との位相を比較し、所定の信号を出力する位相比較器と、
前記位相比較器から出力される出力信号のパルス幅に応じたアナログ信号を出力するチャージポンプと、
前記チャージポンプから出力される前記アナログ信号を平滑化し、周波数制御信号を出力するループフィルタと、
前記ループフィルタから出力される前記周波数制御信号に対する発信周波数の変化度に応じた前記発信周波数のクロック信号を出力する電圧制御発振器と、
前記電圧制御発振器から出力される出力クロック信号を分周して前記位相比較器に出力する分周器と、を有するPLL回路であって、
前記発振周波数の変化度を制御する複数ビットの切替信号を出力するエンコーダ回路を有し、
前記電圧制御発振器は、
前記エンコーダ回路から出力される前記切替信号を基に、前記電圧制御発振器内の遅延回路の遅延値の設定範囲を可変させ、前記発振周波数の変化度を小さな値から大きな値に段階的に切り替えることを特徴とするPLL回路。 - 前記電圧制御発振器は、
前記切替信号を基に、前記遅延回路に流れる総電流値を可変させ、前記遅延回路の遅延値の設定範囲を可変させることを特徴とする請求項1記載のPLL回路。 - 前記エンコーダ回路は、
外部から入力される制御信号を基に、小さな値から大きな値に段階的に切り替えて前記切替信号を出力することを特徴とする請求項1または2記載のPLL回路。 - 特定の時刻に前記制御信号を前記エンコーダ回路に出力するタイマー回路を有し、
前記エンコーダ回路は、
PLL回路の初期化時に小さな値の前記切替信号を出力し、
前記タイマー回路から前記制御信号が入力される度に、前記切替信号の値を大きな値に変更し、該変更した値の前記切替信号を出力することを特徴とする請求項3記載のPLL回路。 - 外部より入力される基準クロック信号と分周器の出力信号との位相を比較し、所定の信号を出力する位相比較器と、
前記位相比較器から出力される出力信号のパルス幅に応じたアナログ信号を出力するチャージポンプと、
前記チャージポンプから出力される前記アナログ信号を平滑化し、周波数制御信号を出力するループフィルタと、
前記ループフィルタから出力される前記周波数制御信号に対する発振周波数の変化度に応じた前記発信周波数のクロック信号を出力する電圧制御発振器と、
前記電圧制御発振器から出力される出力クロック信号を分周して前記位相比較器に出力する分周器と、を有するPLL回路の制御方法であって、
前記発振周波数の変化度を制御する複数ビットの切替信号を出力するエンコーダ回路を有し、
前記電圧制御発振器は、
前記エンコーダ回路から出力される前記切替信号を基に、前記電圧制御発振器内の遅延回路の遅延値の設定範囲を可変させ、前記発振周波数の変化度を小さな値から大きな値に段階的に切り替えることを特徴とするPLL回路の制御方法。 - 前記電圧制御発振器は、
前記切替信号を基に、前記遅延回路に流れる総電流値を可変させ、前記遅延回路の遅延値の設定範囲を可変させることを特徴とする請求項5記載のPLL回路の制御方法。 - 前記エンコーダ回路は、
外部から入力される制御信号を基に、小さな値から大きな値に段階的に切り替えて前記切替信号を出力することを特徴とする請求項5または6記載のPLL回路の制御方法。 - 特定の時刻に前記制御信号を前記エンコーダ回路に出力するタイマー回路を有し、
前記エンコーダ回路は、
PLL回路の初期化時に小さな値の前記切替信号を出力し、
前記タイマー回路から前記制御信号が入力される度に、前記切替信号の値を大きな値に変更し、該変更した値の前記切替信号を出力することを特徴とする請求項7記載のPLL回路の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004366034A JP4192888B2 (ja) | 2004-12-17 | 2004-12-17 | Pll回路及びその制御方法 |
US11/303,502 US7548126B2 (en) | 2004-12-17 | 2005-12-17 | Phase locked loop circuit and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004366034A JP4192888B2 (ja) | 2004-12-17 | 2004-12-17 | Pll回路及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006174243A JP2006174243A (ja) | 2006-06-29 |
JP4192888B2 true JP4192888B2 (ja) | 2008-12-10 |
Family
ID=36594928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004366034A Expired - Fee Related JP4192888B2 (ja) | 2004-12-17 | 2004-12-17 | Pll回路及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7548126B2 (ja) |
JP (1) | JP4192888B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135835A (ja) | 2006-11-27 | 2008-06-12 | Fujitsu Ltd | Pll回路 |
TW201128918A (en) * | 2010-02-12 | 2011-08-16 | Ind Tech Res Inst | Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0638116A (ja) | 1992-07-21 | 1994-02-10 | Fujitsu General Ltd | 位相同期ループ回路 |
JP3146765B2 (ja) | 1993-06-01 | 2001-03-19 | 松下電器産業株式会社 | データセパレート回路 |
KR100475316B1 (ko) * | 1997-09-04 | 2005-03-10 | 실리콘 이미지, 인크.(델라웨어주 법인) | 피크 주파수들에서의 감소된 전자기 간섭을 위한 다수의동기화된 신호들의 제어 가능 딜레이들 |
US5942949A (en) * | 1997-10-14 | 1999-08-24 | Lucent Technologies Inc. | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve |
US6072372A (en) * | 1997-11-07 | 2000-06-06 | Oki Electric Industry Co., Ltd. | Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit |
JP2004056434A (ja) | 2002-07-19 | 2004-02-19 | Seiko Epson Corp | 半導体集積回路 |
JP4421467B2 (ja) * | 2004-12-24 | 2010-02-24 | パナソニック株式会社 | 位相同期回路 |
-
2004
- 2004-12-17 JP JP2004366034A patent/JP4192888B2/ja not_active Expired - Fee Related
-
2005
- 2005-12-17 US US11/303,502 patent/US7548126B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060132244A1 (en) | 2006-06-22 |
US7548126B2 (en) | 2009-06-16 |
JP2006174243A (ja) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8878614B2 (en) | Phase-locked loop | |
JP5448870B2 (ja) | Pll回路 | |
US6781425B2 (en) | Current-steering charge pump circuit and method of switching | |
EP1434351A1 (en) | Charge pump circuit and PLL circuit using same | |
JP7417718B2 (ja) | 制御信号パルス幅抽出に基づくフェーズロック加速回路及びフェーズロックループシステム | |
KR101082724B1 (ko) | 2π 슬립 검출을 이용하여 위상 동기 루프(PLL)합성기를 거칠게 동조시키는 시스템 및 방법 | |
US7696831B2 (en) | Phase locked loop and method for controlling the same | |
US8264258B1 (en) | Phase lock loop circuit | |
US20080122544A1 (en) | Jitter smoothing filter | |
US9948312B2 (en) | Phase lock loop with a digital charge pump | |
EP3232564B1 (en) | Oscillator circuit with reconfigurable oscillator amplifier and/or hybrid amplitude calibration circuit and associated method | |
US6853254B2 (en) | Anti-deadlock circuit and method for phase-locked loops | |
US7352837B2 (en) | Digital phase-locked loop | |
JP2005311543A (ja) | Dll回路 | |
WO2017112791A1 (en) | Continuous coarse-tuned phase locked loop | |
JP4124511B2 (ja) | 充電ポンプ | |
KR20150054508A (ko) | 전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법 | |
KR101704711B1 (ko) | 전압 제어 발진기 및 그를 포함하는 위상 동기 루프 | |
JP4192888B2 (ja) | Pll回路及びその制御方法 | |
KR20060008412A (ko) | 패스트 록킹이 가능한 차지 펌프를 이용한 위상 고정 루프및 그 동작 방법 | |
US20030214330A1 (en) | Phase-locked loop circuit | |
KR100806585B1 (ko) | 위상고정 주파수 합성회로 및 방법 | |
JP2009200703A (ja) | チャージポンプ回路およびpll回路 | |
US8373465B1 (en) | Electronic device and method for phase locked loop | |
JP2017079353A (ja) | クロックリカバリ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |