JPH0258932A - 送信回路 - Google Patents
送信回路Info
- Publication number
- JPH0258932A JPH0258932A JP63209493A JP20949388A JPH0258932A JP H0258932 A JPH0258932 A JP H0258932A JP 63209493 A JP63209493 A JP 63209493A JP 20949388 A JP20949388 A JP 20949388A JP H0258932 A JPH0258932 A JP H0258932A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- vco
- offset
- oscillation frequency
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 abstract description 14
- 230000003139 buffering effect Effects 0.000 abstract 2
- 238000005265 energy consumption Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、 ＴＤＭＡ方式に於ける送信回路の寛送波の
オン／オフ制御に関し、特に増幅回路のオン／オフ制御
に対する影響を排除し安定な搬送波周波数を出力する回
路に関する。
オン／オフ制御に関し、特に増幅回路のオン／オフ制御
に対する影響を排除し安定な搬送波周波数を出力する回
路に関する。
第２図に従来の回路例を示す。第２図に於いて。
１は基準周波数発振回路、２は位相比較器で、３は直流
成分を取り出すローパスフィルタ、４はロー・ぐスフィ
ルタ３の出力によって駆動されるｖＣＯ（電圧制御発搬
器）、５はＶＣＯ出力を分配する分配器、６は分配器５
からの分配出力を分周するプログラマブル分周器で、こ
の分周出力は位相比較器２に入力されてＰＬＬ回路を構
成する。
成分を取り出すローパスフィルタ、４はロー・ぐスフィ
ルタ３の出力によって駆動されるｖＣＯ（電圧制御発搬
器）、５はＶＣＯ出力を分配する分配器、６は分配器５
からの分配出力を分周するプログラマブル分周器で、こ
の分周出力は位相比較器２に入力されてＰＬＬ回路を構
成する。
一方９分配器５からの出力信号は、第１の緩衝回路７．
ｉ２の緩衝回路８及び第Ｎの緩衝回路９を経て増幅回路
１０に入力される。ここで、制御信号入力端子１２から
の制御信号によって増幅回路１０がオン／オフ制御され
、出力端子１１にはオン／オフ制御された搬送波が出力
される。通常。
ｉ２の緩衝回路８及び第Ｎの緩衝回路９を経て増幅回路
１０に入力される。ここで、制御信号入力端子１２から
の制御信号によって増幅回路１０がオン／オフ制御され
、出力端子１１にはオン／オフ制御された搬送波が出力
される。通常。
増幅回路１０とＰＬＬ回路の分配器５との間にはＮ段の
緩衝回路が挿入される。−膜内に“Ｎ１は６程度の値が
選択されている。
緩衝回路が挿入される。−膜内に“Ｎ１は６程度の値が
選択されている。
以上述べた様に、従来の回路構成では搬送波のオン／オ
フ制御によって生じる増幅回路のインピーダンス変動が
、前段のＰＬＬ回路に影響を与えない様にするため、Ｐ
ＬＬ回路とオン／オフ制御を受ける増幅回路との間に多
段の緩衝回路を設けている。
フ制御によって生じる増幅回路のインピーダンス変動が
、前段のＰＬＬ回路に影響を与えない様にするため、Ｐ
ＬＬ回路とオン／オフ制御を受ける増幅回路との間に多
段の緩衝回路を設けている。
このように、従来例では多段の緩衝回路（通常は６段程
度）を必要とする為、消費電力が増加すると共に、実装
スイースに対しても同様に増加する欠点があった。
度）を必要とする為、消費電力が増加すると共に、実装
スイースに対しても同様に増加する欠点があった。
本発明の送信回路は、直接搬送波信号を発振するＰＬＬ
回路と、このＰＬＬ回路の出力に接続されると共に、外
部からの制御信号によって搬送波信号をオン／オフ制御
する増幅回路と、 ＰＬＬ回路内のＶＣＯに対し、電源
供給用回路として接続され、上記制御信号によってｖＣ
Ｏに供給する電源電圧に対し、オフセット電圧を発生さ
せる電圧オフセット回路とを有している。
回路と、このＰＬＬ回路の出力に接続されると共に、外
部からの制御信号によって搬送波信号をオン／オフ制御
する増幅回路と、 ＰＬＬ回路内のＶＣＯに対し、電源
供給用回路として接続され、上記制御信号によってｖＣ
Ｏに供給する電源電圧に対し、オフセット電圧を発生さ
せる電圧オフセット回路とを有している。
〔実施例〕
本発明について図面を参照して説明する。
第１図は本発明の一実施例を示したものであり。
第２図と同じ部分には同一番号を付し説明は省略する。
１３は電圧オフセット回路である。
以下、動作を詳細に説明する。電源電圧入力端子１４か
らの電源電圧は、電圧オフセット回路１３へ供給される
。この電圧オフセット回路１３は、制御信号入力端子１
２からの制御信号によって電源電圧に対しオフセット制
御を行い、 ＰＬＬ回路を構成するＶＣＯ４ヘオフセノ
ト制御された電源電圧を供給する。
らの電源電圧は、電圧オフセット回路１３へ供給される
。この電圧オフセット回路１３は、制御信号入力端子１
２からの制御信号によって電源電圧に対しオフセット制
御を行い、 ＰＬＬ回路を構成するＶＣＯ４ヘオフセノ
ト制御された電源電圧を供給する。
一般にＶＣＯに於いて、その発振周波数は電源電圧の変
動に応じて変化する。−例としてその特性を第３図に示
す。
動に応じて変化する。−例としてその特性を第３図に示
す。
従って、 ＶＣＯ４は供給される電源電圧のオフセット
値（でよって発振周波数が変化することとなり。
値（でよって発振周波数が変化することとなり。
このオフセット量を可変することによって任意の周波数
オフセット調整が可能となる。
オフセット調整が可能となる。
一方９分配器５からの搬送波出力准所要のレベル迄増幅
する為に増幅回路１０に入力される。増幅回路１０では
、制御信号入力端子１２からの制御信号によって搬送波
信号のオン／オフ制御を行い、出力端子１１に制御され
た搬送波信号を出力する。この時、増幅回路１０をオン
／オフ制御することによって生じるインピーダンス変動
により。
する為に増幅回路１０に入力される。増幅回路１０では
、制御信号入力端子１２からの制御信号によって搬送波
信号のオン／オフ制御を行い、出力端子１１に制御され
た搬送波信号を出力する。この時、増幅回路１０をオン
／オフ制御することによって生じるインピーダンス変動
により。
ＶＣＯ４の発振周波数は影響を受けて発振周波数が変動
する。しかしながら、同時にＶＣＯ４に対して電圧オフ
セット回路１３の出力は増幅回路１０による影響によっ
て偏移する方向とは逆の周波数偏移を持つ様に電源電圧
のオフセット量を調整して出力しているので、 ＶＣＯ
４での発振周波数の変動は相殺されて、安定な発振周波
数を得ることができる。
する。しかしながら、同時にＶＣＯ４に対して電圧オフ
セット回路１３の出力は増幅回路１０による影響によっ
て偏移する方向とは逆の周波数偏移を持つ様に電源電圧
のオフセット量を調整して出力しているので、 ＶＣＯ
４での発振周波数の変動は相殺されて、安定な発振周波
数を得ることができる。
以上説明した様に９本発明は制御信号によりオン／オフ
制御される増幅回路が接続されたＰＬＬ回路に於いて、
その増幅回路のオン／オフによって変動するＶＣＯの発
振周波数を補償する様にＶＣＯに電圧オフセットを掛け
る電圧オフセット回路を設けることにより、従来の様に
多段の緩衝回路を設ける必要もなく、極めて低消費電力
で実装スＪ−スの少ない回路を構成できる効果がある。
制御される増幅回路が接続されたＰＬＬ回路に於いて、
その増幅回路のオン／オフによって変動するＶＣＯの発
振周波数を補償する様にＶＣＯに電圧オフセットを掛け
る電圧オフセット回路を設けることにより、従来の様に
多段の緩衝回路を設ける必要もなく、極めて低消費電力
で実装スＪ−スの少ない回路を構成できる効果がある。
１邪１図は本発明の実施例の構成を示したブロック図、
第２図は従来例を示したブロック図、第３図Ｈｖｃｏに
於ける動作特性を示した図である。 １・・・基準周波数発振回路、２・・・位相比較回路。 ３・・・ローノやスフィルタ、４・・・ＶＣｏ 、 ５
・・・分配！。 ６・・・プログラマブル分周器、７・・・第１の緩衝回
路。 ８・・・第２の緩衝回Ｉ＠、９・・・第Ｎの緩衝回路、
１０・・・増幅回路、１３・・・電圧オフセット回路。
第２図は従来例を示したブロック図、第３図Ｈｖｃｏに
於ける動作特性を示した図である。 １・・・基準周波数発振回路、２・・・位相比較回路。 ３・・・ローノやスフィルタ、４・・・ＶＣｏ 、 ５
・・・分配！。 ６・・・プログラマブル分周器、７・・・第１の緩衝回
路。 ８・・・第２の緩衝回Ｉ＠、９・・・第Ｎの緩衝回路、
１０・・・増幅回路、１３・・・電圧オフセット回路。
Claims (1)
- １、直接搬送波信号を発振するＰＬＬ回路と、前記ＰＬ
Ｌ回路の出力に接続され、かつ、外部からの制御信号に
よってオン／オフ制御される増幅回路と、前記ＰＬＬ回
路内のＶＣＯの電源に接続され、該制御信号によって、
ＶＣＯに供給する電源電圧に対し、オフセット電圧を発
生させる電圧オフセット回路とから成る事を特徴とする
送信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209493A JPH0258932A (ja) | 1988-08-25 | 1988-08-25 | 送信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209493A JPH0258932A (ja) | 1988-08-25 | 1988-08-25 | 送信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258932A true JPH0258932A (ja) | 1990-02-28 |
Family
ID=16573724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63209493A Pending JPH0258932A (ja) | 1988-08-25 | 1988-08-25 | 送信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258932A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518846B2 (en) | 2000-07-03 | 2003-02-11 | Mitsubishi Denki Kabushiki Kaisha | Voltage controlled oscillator with voltage regulation |
| US6940359B2 (en) | 1999-04-28 | 2005-09-06 | Nec Corporation | PLL frequency synthesizer using charge pump |
-
1988
- 1988-08-25 JP JP63209493A patent/JPH0258932A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940359B2 (en) | 1999-04-28 | 2005-09-06 | Nec Corporation | PLL frequency synthesizer using charge pump |
| US6518846B2 (en) | 2000-07-03 | 2003-02-11 | Mitsubishi Denki Kabushiki Kaisha | Voltage controlled oscillator with voltage regulation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963105A (en) | Trimmable circuitry for providing compensation for the temperature coefficients of a voltage controlled crystal-less oscillator | |
| US6172571B1 (en) | Method for reducing static phase offset in a PLL | |
| JP3114157B2 (ja) | 多重動作範囲電圧制御オシレータ | |
| US7961060B1 (en) | Amplitude regulated resonant oscillator with sampled feedback | |
| EP0079446B1 (en) | Phase-locked circuits | |
| US20020084817A1 (en) | Duty cycle control loop | |
| US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
| US20050225405A1 (en) | Quartz oscillation circuit | |
| US6084480A (en) | Phase locked loop circuit including voltage controlled oscillator and low pass filter | |
| JPH0258932A (ja) | 送信回路 | |
| KR20020073264A (ko) | 필터 회로, 반도체 장치, 필터 시스템 및 신호 주파수제어 방법 | |
| WO2003105333A1 (en) | An arrangement for low power clock generation | |
| JPS6247212A (ja) | シンセサイザ装置 | |
| EP0324246A1 (en) | Inductor-less mmic oscillator | |
| US5163074A (en) | Dynamic frequency divider circuit with capacitor in loop to achieve fifty percent duty cycle output | |
| KR100222673B1 (ko) | 위상고정루프회로 | |
| JP3393172B2 (ja) | 周波数ホッピング発振装置 | |
| KR0122728B1 (ko) | 무선 송수신기의 주파수 편이 조절회로 | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR930004762Y1 (ko) | 발진주파수 안정화회로 | |
| JPS63193724A (ja) | 無線送信機 | |
| JPH0537528Y2 (ja) | ||
| KR20210067313A (ko) | 수정 발진기 회로 | |
| JPH01205623A (ja) | 位相同期ループ回路 | |
| JPH04367103A (ja) | 弾性表面波発振器 |