JPH01205623A - 位相同期ループ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 電圧！、１１１１１発振器の発振出力の位相を入力信号
の位相に同期させる位相同期ループ回路に関し、低消費
電力及び＾速で、ループのゲインと電圧制御発振器の制
ａｍ！圧のバラツキを独立に調整できる位相同期ループ
回路を提供することを目的とし、 電圧制御発振器と、電圧制御発振器の出力と入力信号と
を比較する位相比較器と、位相比較器の出力を増幅する
増幅器と、増幅器の出力を直Ｒ電圧に変換し、電圧制御
発振器に出力するフィルタとを具備する位相同期ループ
回路において、フィルタと電圧制御発振器との間に演算
増幅器を設けて構成した。

〔産業上の利用分野〕

本発明は、電圧１．１１１１１発振器の発振出力の位相
を入力（１の位相に同期させる位相同期ループ回路に関
する。

位相同期ループ回路（以下、ＰＬＬ回路ともいう）は、
搬送波の再生、タイミング抽出及び周波数シンセサイザ
等の幅広い分野で用いられている。

〔従来の技術〕

第３図は、従来の位相同期ループ回路のブロック図であ
る。

同図において、位相比較器１０は入力端子１８に印加さ
れる入力信号と後述する電圧制御水晶発振器（以下、ｖ
ｃｘｏという）１６の出力信号との位相を比較する。ノ
ｊレントスイツチ増幅器１２は、位相比較器１０の位相
差出力を増幅する。フィルタ１４は例えばラグリード・
フィルタで構成され、カレントスイッチ増幅器１２の出
力信号を平滑化して直流電圧を出力する。この直流電圧
は、ＶＣＸＯｌ６のυ制御電圧となる。ＶＣＸＯｌ　６
はフィルタ１４の直流電圧出力に応じて発振周波数を可
変する。ＶＣＸＯｌ６の出力信号は位相比較器１０にフ
ィードバックされる。

（発明が解決しようとする問題点） しかしながら、上記構成のＰＬＬ回路は以下の問題点を
有する。

一般に、ＶＣＸＯｌ６の制ｔｉｐ電圧は±（２〜３）■
である。従って、フィルタ１４で減衰客を考＋Ｍして、
カレントスイッチ増幅器１２の振幅はピーク間で５〜６
Ｖｐｐ＆、度必要である。このような大振幅を出力する
ことは消費電力を多くし、特に２００Ｍ　Ｈ２以上の高
周波には適さないという問題があった。

更に、ＶＣＸＯｌ６の制御Ｉ雷電圧ばらつきに対しては
カレントスイッチ増幅器１２の振幅を可変して調整する
ため、ＰＬＬ回路のループゲインも同時に変化してしま
い、充分なものとはいえなかった。

従って、本発明は上記従来技術の問題点を解決し、低電
力消費及び高速で、ループゲインと電圧制Ｗ発振器のυ
制御電圧のバラツー１を独立に調整できる位相同期ルー
プ回路を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は、本発明の構成を示すブロック図である。図中
、第３図と同一の構成要素には同一の参照番号を付して
いる。すなわち、本発明は従来構成中で用いられていた
位相比較器１０、フィルタ１４及びＶＣＸＯｌ　６を具
備している。

演算増幅器２２は本発明により新たに設けられたもので
、フィルタ１４の出力とＶＣＸＯｌ　６の入力との間に
設けられている。演算増幅器２２はフィルタ１４の直流
電圧を増幅して、これを制御電圧としてＶＣＸＯｌ６に
出力する。

増幅器２０は第３図のカレントスイッチ増幅器１２に相
当するものである。増幅器２０はカレントスイッチ増幅
器１２よりも増幅率は小さい。例えば、カレントスイッ
チ増幅器１２は５〜６Ｖｐｐの振幅を出力するものであ
るのに対し、増幅器２０はｌＶｐｐ程度を出力する。

〔作用〕

入力端子１８に印加された入力信号とｖｃｘ。

１４の出力信号とは位相比較器１０で位相比較される。

位相比較出力は増幅器２０で１　Ｖｐ　ｐ程度まで増幅
された後、フィルタ１４で直流電圧とされる。このｒｉ
直流電圧、演算増幅器２３で２−３Ｖ程度まで増幅され
、制御電圧としてｖｃｘ。

１６に印加される。ＶＣＸＯＩ　６は制御電圧に対応し
た周波数で発振する。

このように、演算増幅器２２に供給する電力は僅かなの
で低消費電力である。また、増幅１１ｓ２０はＩ　Ｖｐ
　ｐ程度の出力まで増幅すれば良いので、高速に動作す
る。更に、演わ増幅器２２のオ゛ノセット調整によりＶ
ＣＸＯｌ６の制御電圧のバラツキを補償することができ
るので、＊ｉ増幅器２２でのゲイン調整とは独立して調
整可能である。

〔実施例〕

以下、本発明の一実施例を図面を参照して説明する。

第２図は、本発明の一実施例の回路図である。

図中、先述した構成要素と同一のものには同一の参照番
号をイリしている。

同図において、演算増幅器２２は演算増幅器２２ａを有
する。演算増幅器２２ａの反転入力端子は、抵抗Ｒ１を
介してフィルタ１４の出力端子に接続され、非反転入力
端子は抵抗Ｒ８を介して抵抗ネットワーク２２ｂに接続
されている。抵抗ネットワーク２２は、グランドとマイ
ナス電源との間に直列接続された抵抗Ｒｘ　、Ｒ４及び
Ｒ５を有する。抵抗Ｒ４は可変抵抗である。抵抗ネット
ワーク２２ｂは演算増幅器２２ａのオフセット調整用で
ある。このオフセット調整は、Ｖ　ＣＸ　０１Ｂのｖｉ
ｍ電圧のバラッ：Ｆを補償するものである。演算増幅器
２２ａの出力端子と反転入力端子との間には、抵抗Ｒ２
が接続されている。抵抗Ｒ１とＲ２により、演算増幅器
２２ａのゲインを決定することができる。

演ｎ増幅器２２ａの出力は、抵抗Ｒ７を介してＶＣＸＯ
Ｉ　６（７）入力に供給され６゜ＶＣＸＯＩ６の出力端
Ｉは、終端抵抗Ｒ８を介して接地されている。終端抵抗
Ｒ８は５１Ω、７５Ωの値をもつ。

また、ＶＣＸＯＩ６の出力端子は交流成分遮断用のコン
デンサＣを介して、位相比較器１０の一方の入力端子に
接続されている。抵抗Ｒ９及びＲｙｅはバイアス用の抵
抗である。

動作を説明すると、位相比較器１０は入力端子１８に印
加された入力信号がコンデンサＣを介して印加されたＶ
ＣＸＯＩ６の出力と比較し、位相比較出力を増幅器２０
に出力する。、２１ＩｃＩ器２０は位相比較出力を１ｖ
ρρ程度まで増幅し、フィルタ１４に出力する。フィル
タ１４はこの出力を平滑化して直流電圧を出力する。こ
の直流電圧は抵抗ＲＩとＲ２の値で決まるゲインで演算
増幅器２２ａにより増幅され、抵抗Ｒ７を介してＶＣＸ
ＯＩ６にｉ、Ｉｌｌ電圧として印加される。このとき、
制ｔ２１１電圧のバラツキは抵抗ネットワーク２２ｂで
調整されている。ＶＣＸＯＩ６は印加された制御Ｉ＋電
圧に応じた発振周波数で発振し、その出力は位相比較器
１０に与えられる。

以上のとおり、ＰＬＬ回路のゲインは抵抗Ｒ＋及びＲ２
により決定することができ、またＶＣＸＯＩ６のＩｌｌ
　ｉｌｌ　ｆｆｉ圧のバラツ：Ｖに対してもオフセット
をかけることで対処できる。従って、従来構成では不可
能であった。ゲインと制御Ｉ雷電圧調整の独立化を実現
することができる。

更に、前述したように、従来構成ではカレントスイッチ
増幅器１２はその出力の振幅を５〜６Ｖｐｐ程度まで増
幅していたため消費電力が大きかったが、演算増幅器を
用いることにより低消費電力化が実現できる。同時に、
増幅器２０の出力の振幅はｌＶｐｐ稈度で長いため、高
速化に適している。

〔発明の効果〕

以上説明したように、本発明によれば、低消費電力及び
高速で、Ｐ　Ｌ　１回路のゲインとｖｃｘ。

の制ｉ電圧のバラツキを独立に調整できるＰＬＬ回路を
提供することができる。

本発明は、例えば２８０　ｏｂｐｓのコードを５８６Ｂ
変換して３４０　Ｈｂｌ）Ｓのコードとする用途等（適
用して好適である。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は本発
明の一実施例のブロック図、及び第３図は従来の位相同
期ループ回路のブロック図である。 図において、 １０は位相比較器、 １２はカレントスイッチ増幅器、 １４はフィルタ、 １６は電圧あり御水晶発振器（ＶＣＸＯ）、１８は入力
端子、 ２０は増幅器、 ２２は演算増幅器、 ２２ａは演算増幅器、 ２２ｂは抵抗ネットワーク を示す。 特許出願人　富　士　通　株式会社 本発明の構成を示すブロック図 第１図 本発明の一実施例のブロック図 従来の位相同期ループ回路のブロック図第３図

Claims (1)

1. 【特許請求の範囲】 電圧制御発振器（１６）と、 電圧制御発振器（１６）の出力と、入力信号とを比較す
   る位相比較器（１０）と、 位相比較器（１０）の出力を増幅する増幅器（２０）と
   、 増幅器（２０）の出力を直流電圧に変換し、電圧制御発
   振器（１６）に出力するフィルタ（１４）とを具備する
   位相同期ループ回路において、フィルタ（１４）と電圧
   制御発振器（１６）との間に、演算増幅器（２２）を設
   けたことを特徴とする位相同期ループ回路。