CN116798870A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN116798870A CN116798870A CN202210268153.9A CN202210268153A CN116798870A CN 116798870 A CN116798870 A CN 116798870A CN 202210268153 A CN202210268153 A CN 202210268153A CN 116798870 A CN116798870 A CN 116798870A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- manufacturing
- dielectric layer
- metal
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 41
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910008484 TiSi Inorganic materials 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 66
- 238000000137 annealing Methods 0.000 claims description 37
- 150000002500 ions Chemical class 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005280 amorphization Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 54
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000006731 degradation reaction Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体器件的制造方法，先采用硅化物工艺在半导体衬底表面形成自对准金属硅化物，再形成高k介质层及金属栅极，使高k介质层及金属栅极避免了前段工艺中的所有的高温步骤，从而能够解决高k介质层及金属栅极高温后出现的可靠性和迁移率退化的问题；本发明采用具有较低电阻率和较高热稳定性的金属硅化物TiSi2作为半导体器件的局部互连，有助于提高半导体器件的可靠性。相对于目前先进工艺的主流的后栅工艺(后栅需搭配后金属硅化物工艺，并需接触孔工艺转变成金属层的沟槽和孔洞工艺)，本发明无需后置金属硅化物工艺，并采用成熟工艺中常用的接触孔工艺，工艺复杂度低。
Description
技术领域
本发明涉及半导体器件制造领域，具体涉及一种半导体器件的制造方法。
背景技术
随着CMOS器件的特征尺寸不断缩小，传统的二氧化硅介电层存在栅极漏电流较大等问题，因此，提出了高介电常数金属栅极(High-k Metal Gate，HKMG)替代传统的以二氧化硅为介电层的栅极结构。
现有技术中，对于28nm特征尺寸器件的制造，一般采用前高k后金属栅(High-kfirst，Gate Last)工艺，即先在衬底上形成高k栅氧化层和假栅电极，然后进行源/漏极的离子掺杂、高温退火、自对准金属硅化物等步骤，最后刻蚀掉假栅电极形成凹槽，采用合适的金属填充凹槽形成金属栅极，但在此种方法中，高k栅介质层经过高温退火后会出现可靠性和迁移率退化的问题，从而影响器件的稳定性；对于20nm及以下特征尺寸器件的制造，一般采用后高k后金属栅(High-k last，Gate Last)工艺，即将形成高k栅介质层和金属栅极的步骤放置于去除假栅电极之后，同时，高k栅介质层必需的高温退火工艺对自对准金属硅化物的热稳定性有很大的影响，所以金属硅化物工艺放置于金属栅极形成之后(all last工艺，即High-k last，Gate Last，Salicide last)，工艺复杂度大幅增加。
发明内容
鉴于以上所述现有技术的缺点，本发明提供一种半导体器件的制造方法，在衬底上形成假栅电极，并进行源/漏极的离子掺杂、高温退火后，先采用硅化物工艺在半导体衬底表面形成自对准金属硅化物，再移除假栅电极，形成后高k栅介质层及金属栅极，使高k栅介质层及金属栅极避免了前段工艺中所有的高温工艺，从而能够解决高k栅介质层及金属栅极高温后出现的可靠性和迁移率退化的问题；采用具有较低电阻率和较高热稳定性的金属硅化物TiSi2作为半导体器件的局部互连，有助于提高半导体器件的可靠性；另外，与现有技术中的后高k工艺相比，本发明无需将金属硅化物工艺放置于金属栅极形成之后，工艺流程简单。
为实现上述目的及其他相关目的，本发明提供一种半导体器件的制造方法，包括如下步骤：
S1：提供半导体衬底，所述半导体衬底上形成有假栅结构；
S2：在所述半导体衬底的表面形成自对准金属硅化物；
S3：去除所述假栅结构，暴露出所述半导体衬底以形成凹槽；
S4：在所述凹槽中形成栅极结构。
可选的，所述半导体衬底为Si衬底。
可选的，步骤S1与步骤S2之间还包括：采用重离子轰击所述半导体衬底的表面，对所述半导体衬底进行预非晶化处理。
可选的，所述重离子选自Xe离子、Ge离子、Si离子、Ar离子中的一种。
可选的，步骤S2包括如下步骤：
S21：在所述半导体衬底表面沉积形成Ti金属层；
S22：进行第一退火处理，在所述半导体衬底表面形成TiSi2；
S23：湿法刻蚀去除未反应的Ti金属。
可选的，所述第一退火处理的温度为450℃～650℃。
可选的，步骤S2与步骤S3之间还包括：在所述半导体衬底表面形成层间介质层，所述层间介质层覆盖所述假栅结构的侧壁。
可选的，步骤S4之后还包括：在所述层间介质层中形成接触孔，并在所述接触孔中填充金属材料形成接触。
可选的，步骤S4包括如下步骤：
在所述凹槽底部形成高k栅介质层；
在所述凹槽中填充导电材料形成栅极，所述栅极覆盖所述栅介质层。
可选的，形成高k栅介质层后还包括：进行第二退火处理，退火温度为750℃～950℃。
可选的，步骤S2之后还包括：进行第三退火处理，退火温度为750℃～950℃。
可选的，所述栅极为金属栅极。
本发明提供的半导体器件的制造方法，至少具有以下技术效果：
本发明提供的半导体器件的制造方法，先采用硅化物工艺在半导体衬底表面形成自对准金属硅化物，再形成高k栅介质层及金属栅极，使高k栅介质层及金属栅极避免了前段工艺中的高温步骤，从而能够解决高k栅介质层及金属栅极高温后出现的可靠性和迁移率退化的问题；采用具有较低电阻率和较高热稳定性的金属硅化物TiSi2作为半导体器件的局部互连，有助于提高半导体器件的可靠性；另外，与现有技术中的后高k工艺相比，本发明无需将金属硅化物工艺放置于金属栅极形成之后，并采用成熟工艺中常用的接触孔工艺，工艺流程简单。
附图说明
图1显示为实施例一提供的半导体器件制造方法的流程图。
图2显示为实施例一步骤S1提供的衬底的结构示意图。
图3显示为在图2所示的衬底表面形成金属层的结构示意图。
图4显示为在图3所示的衬底表面形成金属硅化物的结构示意图。
图5显示为在图4所示的结构上方形成层间介质层的结构示意图。
图6显示为实施例一步骤S3形成凹槽的结构示意图。
图7显示为在图6所示的凹槽中形成栅介质层的结构示意图。
图8显示为在图7所示结构中形成栅极的结构示意图。
图9显示为在图8所示的结构中形成接触孔并进行填充的结构示意图。
元件标号说明
10 半导体衬底
11 源漏区
12 STI结构
13 假栅结构
14 侧墙
15 金属层
16 金属硅化物
17 层间介质层
18 栅介质层
19 栅极
100 凹槽
200 接触孔
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。
实施例一
本实施例提供一种半导体器件的制造方法，如图1所示，包括如下步骤：
S1：提供半导体衬底，所述半导体衬底上形成有假栅结构；
如图2所示，提供半导体衬底10，在本实施例中，半导体衬底10为Si衬底。半导体衬底10中形成有源漏区11和STI结构12，其中，源漏区的N型/P型可以根据所形成的半导体器件的类型进行选择。半导体衬底10上形成有假栅结构13，假栅结构13与半导体衬底10之间还具有栅氧层(未在图中示出)，假栅13的上表面有牺牲保护层(未在图中示出)，作为示例，假栅结构的材料可以为多晶硅或非晶硅，牺牲保护层可以为SiN、SiO2。假栅结构13两侧形成有侧墙14，作为示例，侧墙的材料可以为SiN、SiO2、SiCN以及其他低介电常数介质材料。
接着，采用重离子轰击半导体衬底10的表面，对半导体衬底10进行预非晶化处理，使Si衬底由单晶态转变为无定型态，有助于改善后续形成的金属硅化物的线宽效应。作为示例，重离子选自Xe离子、Ge离子、Si离子、Ar离子中的一种。
S2：在所述半导体衬底的表面形成自对准金属硅化物；
如图3所示，在半导体衬底10表面沉积形成金属层15，用作形成金属硅化物的前驱物。在本实施例中，金属层15为Ti金属层，其厚度为7nm～15nm，且金属层15可以采用物理气相沉积(PVD)的方法形成。
接着，进行第一退火处理，通过第一退火处理使金属层15自对准地与源漏区11暴露的Si衬底反应生成金属硅化物TiSi2，而金属层15不会与侧墙14、STI结构12和假栅结构13反应。作为示例，控制第一退火处理的温度，使该第一温度介于450℃至650℃之间，经该第一退火处理后形成的金属硅化物TiSi2为C49晶相，具有较高的电阻率(70μΩ·cm～100μΩ·cm)。
最后，通过湿法刻蚀去除未反应的金属层15，最终在源漏区11上形成金属硅化物16，如图4所示。
S3：去除所述假栅结构，暴露出所述半导体衬底以形成凹槽；
首先，如图5所示，在半导体衬底10表面沉积形成层间介质层17，并通过化学机械研磨(CMP)等方法对层间介质层17进行平坦化，该平坦化工艺停止在假栅结构13的表面上，暴露出假栅结构13的顶部。同样如图5所示，层间介质层17覆盖侧墙14的侧壁。作为示例，层间介质层17可以采用化学气相沉积(CVD)方法沉积上一层掺杂或无掺杂的氧化硅或者旋涂一层绝缘介质或者沉积低k材料形成。作为示例，掺杂氧化硅包括硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅玻璃(BPSG)等材料；低k材料包括但不限于有机低k材料、无机低k材料，及多孔低k材料等，具体材料的选择根据器件的技术节点和需求来定。
接着，如图6所示，去除层间介质层17中的假栅结构13，保留假栅结构13两侧的侧墙14，暴露出半导体衬底10，形成凹槽100。作为示例，可以采用干法刻蚀或湿法腐蚀或二者相结合的方法去除假栅结构13，例如，通过基于F基和Cl基的气体或基于HBr/Cl2的气体进行干法刻蚀，或者采用TMAH进行湿法腐蚀。作为示例，假栅结构13与半导体衬底10之间的栅氧层(未在图中示出)同样需要去除，可以使用SiCoNi或者Certas或者湿法工艺去除，以避免损伤衬底。
S4：在所述凹槽中形成栅极结构。
首先，先在上述结构表面生长一层栅氧层，以便提高后续过程中生长的栅介质层18的表面质量，栅氧层的材料可以选用SiO2。作为示例，对于28nm工艺节点，采用ISSG工艺生长，对于14nm及以下的工艺节点，采用湿法工艺生长。
接着，如图7所示，在上述结构表面沉积栅介质层18，在本实施例中，栅介质层18为高k栅介质层，例如氧化硅、氮氧化硅、氧化铪、氧化锆、氧化钇、氧化钽、氧化镧或氧化镧铝等材料。
接着，进行第二退火处理，温度介于750℃至950℃之间。在该退火工艺下，既可以提高高k栅介质层的质量，也可以使金属硅化物的C49晶相TiSi2向C54晶相TiSi2转变，C54晶相的金属硅化物TiSi2的电阻率显著降低(15μΩ·cm～25μΩ·cm)。采用第一退火处理、第二退火处理两步退火的方法形成TiSi2，能够避免一步退火温度过高导致的TiSi2过量横向生长引的起栅极和源漏区之间桥接短路的问题；且最终形成C54晶相的金属硅化物TiSi2具有较低的电阻率和较高的热稳定性，有助于提高半导体器件的可靠性。
接着，在上述结构的表面沉积导电材料，并通过化学机械研磨(CMP)等方法对导电材料进行平坦化，在凹槽100中形成栅极19，如图8所示。
最后，在层间介质层17中通过光刻形成接触孔200，在接触孔200中填充金属材料形成接触，并进行后续常规工艺。作为示例，接触孔200暴露出金属硅化物16的表面，在接触孔200中填充Ti/TiN/W堆叠层材料形成接触，再对其进行平坦化处理，最终形成图9所示的结构。
本实施例提供一种半导体器件的制造方法，先采用硅化物工艺在半导体衬底表面形成自对准金属硅化物，再形成高k栅介质层及金属栅极，使高k栅介质层及金属栅极避免了前段工艺中的高温步骤，从而能够解决高k栅介质层及金属栅极高温后出现的可靠性和迁移率退化的问题；采用具有较低电阻率和较高热稳定性的金属硅化物TiSi2作为半导体器件的局部互连，有助于提高半导体器件的可靠性；另外，与现有技术中的后高k工艺相比，本发明无需将金属硅化物工艺放置于金属栅极形成之后，并采用成熟工艺中常用的接触孔工艺，工艺流程简单。
实施例二
本实施例同样提供一种半导体器件的制造方法，本实施例与实施例一的相同之处，在此不再赘述。不同之处在于：
步骤S2之后还包括进行第三退火处理，控制第三退火处理的温度高于第一退火处理的温度，使该第三退火温度介于750℃至950℃之间。在第一退火处理步骤之后增加第三退火处理，使C49晶相的金属硅化物TiSi2向C54晶相转变，C54晶相的金属硅化物TiSi2的具有较低的电阻率(15μΩ·cm～25μΩ·cm)和较高的热稳定性，有助于提高半导体器件的可靠性；且采用第一退火处理、第三退火处理两步退火的方法形成TiSi2，能够避免一步退火温度过高导致的TiSi2过量横向生长引的起栅极和源漏区之间桥接短路的问题。在后续形成栅介质层的过程中再进行第二退火处理，有助于保证最终金属硅化物TiSi2全部形成为C54晶相，保证半导体器件的可靠性。
本发明提供一种半导体器件的制造方法，先采用硅化物工艺在半导体衬底表面形成自对准金属硅化物，再形成高k栅介质层及金属栅极，使高k栅介质层及金属栅极避免了前段工艺中的高温步骤，从而能够解决高k栅介质层及金属栅极高温后出现的可靠性和迁移率退化的问题；采用具有较低电阻率和较高热稳定性的金属硅化物TiSi2作为半导体器件的局部互连，有助于提高半导体器件的可靠性；另外，与现有技术中的后高k工艺相比，本发明无需将金属硅化物工艺放置于金属栅极形成之后，并采用成熟工艺中常用的接触孔工艺，工艺流程简单。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种半导体器件的制造方法，其特征在于，包括如下步骤：
S1：提供半导体衬底，所述半导体衬底上形成有假栅结构；
S2：在所述半导体衬底的表面形成自对准金属硅化物；
S3：去除所述假栅结构，暴露出所述半导体衬底以形成凹槽；
S4：在所述凹槽中形成栅极结构。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体衬底为Si衬底。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，步骤S1与步骤S2之间还包括：采用重离子轰击所述半导体衬底的表面，对所述半导体衬底进行预非晶化处理。
4.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述重离子选自Xe离子、Ge离子、Si离子、Ar离子中的一种。
5.根据权利要求3所述的半导体器件的制造方法，其特征在于，步骤S2包括如下步骤：
S21：在所述半导体衬底表面沉积形成Ti金属层；
S22：进行第一退火处理，在所述半导体衬底表面形成TiSi2；
S23：湿法刻蚀去除未反应的Ti金属。
6.根据权利要求5所述的半导体器件的制造方法，其特征在于，所述第一退火处理的温度为450℃～650℃。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于，步骤S2与步骤S3之间还包括：在所述半导体衬底表面形成层间介质层，所述层间介质层覆盖所述假栅结构的侧壁。
8.根据权利要求7所述的半导体器件的制造方法，其特征在于，步骤S4之后还包括：在所述层间介质层中形成接触孔，并在所述接触孔中填充金属材料形成接触。
9.根据权利要求1所述的半导体器件的制造方法，其特征在于，步骤S4包括如下步骤：
在所述凹槽底部形成高k栅介质层；
在所述凹槽中填充导电材料形成栅极，所述栅极覆盖所述栅介质层。
10.根据权利要求9所述的半导体器件的制造方法，其特征在于，形成高k栅介质层后还包括：进行第二退火处理，退火温度为750℃～950℃。
11.根据权利要求1或5所述的半导体器件的制造方法，其特征在于，步骤S2之后还包括：进行第三退火处理，退火温度为750℃～950℃。
12.根据权利要求9所述的半导体器件的制造方法，其特征在于，所述栅极为金属栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210268153.9A CN116798870A (zh) | 2022-03-18 | 2022-03-18 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210268153.9A CN116798870A (zh) | 2022-03-18 | 2022-03-18 | 一种半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116798870A true CN116798870A (zh) | 2023-09-22 |
Family
ID=88033207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210268153.9A Pending CN116798870A (zh) | 2022-03-18 | 2022-03-18 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116798870A (zh) |
-
2022
- 2022-03-18 CN CN202210268153.9A patent/CN116798870A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5739210B2 (ja) | 半導体構造体及びその製造方法 | |
| KR101669470B1 (ko) | 금속 실리사이드층을 포함하는 반도체 소자 | |
| KR101884002B1 (ko) | 콘택 구조물 형성 방법 | |
| TWI249774B (en) | Forming method of self-aligned contact for semiconductor device | |
| US8174064B2 (en) | Semiconductor device and method for forming the same | |
| KR100467021B1 (ko) | 반도체 소자의 콘택 구조체 및 그 제조방법 | |
| CN108615705B (zh) | 接触插塞的制造方法 | |
| JPH11251457A (ja) | 半導体デバイス，メモリ・セル，およびその形成方法 | |
| TW201338023A (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| KR20020094977A (ko) | 반도체 소자의 셀 플러그 형성방법 | |
| KR101393308B1 (ko) | 실리사이드화 공정을 이용하는 반도체 소자의 제조 방법 | |
| KR20090008675A (ko) | 반도체 장치의 배선 구조물 및 이의 형성 방법 | |
| US6472265B1 (en) | Method for manufacturing embedded dynamic random access memory | |
| CN113140502A (zh) | 半导体器件及其形成方法 | |
| US12119259B2 (en) | Transistor gate contacts and methods of forming the same | |
| KR20110135768A (ko) | 반도체 소자의 제조방법 | |
| CN115295615A (zh) | 一种半导体结构及其制作方法 | |
| US5976977A (en) | Process for DRAM capacitor formation | |
| JP4950373B2 (ja) | 半導体製造方法 | |
| CN116798870A (zh) | 一种半导体器件的制造方法 | |
| JP2003332531A (ja) | 半導体装置の製造方法 | |
| CN113224001A (zh) | 铝填孔的工艺方法 | |
| US20230317469A1 (en) | Semiconductor Device and Methods of Forming the Same | |
| US20240072052A1 (en) | Dielectric Walls for Complementary Field Effect Transistors | |
| KR20120098300A (ko) | 반도체장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |