CN116798474A - 电子设备及其驱动方法 - Google Patents
电子设备及其驱动方法 Download PDFInfo
- Publication number
- CN116798474A CN116798474A CN202210266447.8A CN202210266447A CN116798474A CN 116798474 A CN116798474 A CN 116798474A CN 202210266447 A CN202210266447 A CN 202210266447A CN 116798474 A CN116798474 A CN 116798474A
- Authority
- CN
- China
- Prior art keywords
- bit line
- transistor
- node
- signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000000295 complement effect Effects 0.000 claims abstract description 93
- 230000001105 regulatory effect Effects 0.000 claims abstract description 24
- 238000002955 isolation Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 30
- 108010023649 Tripartite Motif Proteins Proteins 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 5
- 230000008030 elimination Effects 0.000 description 5
- 238000003379 elimination reaction Methods 0.000 description 5
- 102100038795 E3 ubiquitin-protein ligase TRIM4 Human genes 0.000 description 3
- 101000664604 Homo sapiens E3 ubiquitin-protein ligase TRIM4 Proteins 0.000 description 3
- 101000766246 Homo sapiens Probable E3 ubiquitin-protein ligase MID2 Proteins 0.000 description 3
- 101000664599 Homo sapiens Tripartite motif-containing protein 2 Proteins 0.000 description 3
- 101000664600 Homo sapiens Tripartite motif-containing protein 3 Proteins 0.000 description 3
- 102100026310 Probable E3 ubiquitin-protein ligase MID2 Human genes 0.000 description 3
- 102100038799 Tripartite motif-containing protein 2 Human genes 0.000 description 3
- 102100038798 Tripartite motif-containing protein 3 Human genes 0.000 description 3
- 240000001812 Hyssopus officinalis Species 0.000 description 2
- 235000010650 Hyssopus officinalis Nutrition 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 240000005523 Peganum harmala Species 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
Abstract
本公开涉及存储技术领域，提供一种电子设备及其驱动方法，该电子设备包括：灵敏放大器、电压调节电路。灵敏放大器包括：第一P型晶体管、第二P型晶体管、第一N型晶体管、第二N型晶体管、控制电路，控制电路连接第三节点、第四节点、预设电压端、第一控制信号端，用于响应于第一控制信号端的信号以连接预设电压端和第三节点、第四节点；电压调节电路连接预设电压端、调节信号端，用于根据调节信号端的调节信号向预设电压端输入预设电压信号。该电子设备可以通过电压调节电路向灵敏放大器写入合适大小的预设电压信号，以使灵敏放大器在偏移消除阶段位线和互补位线具有适当的电压差。
Description
技术领域
本公开涉及存储技术领域，尤其涉及一种电子设备及其驱动方法。
背景技术
相关技术中，灵敏放大器通常包括两个P型晶体管和两个N型晶体管，两个P型晶体管和两个N型晶体管用于放大位线和互补位线的信号。
构成灵敏放大器的半导体器件可能由于工艺变化、温度等因素的影响从而具有不同的器件特性(例如，阈值电压)。不同的器件特性会导致灵敏放大器产生偏移噪声，而偏移噪声会降低灵敏放大器的有效读出裕度，导致数据读出的准确性降低，并且会降低存储器的数据性能。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
根据本公开的一个方面，提供一种电子设备，该电子设备包括：灵敏放大器、电压调节电路。所述灵敏放大器包括：第一P型晶体管、第二P型晶体管、第一N型晶体管、第二N型晶体管、控制电路，第一P型晶体管的第一极连接第一节点，第二极连接读出位线，栅极连接第三节点；第二P型晶体管的第一极连接所述第一节点，第二极连接互补读出位线，栅极连接第四节点；第一N型晶体管的第一极连接第二节点，第二极连接所述读出位线，栅极连接位线；第二N型晶体管的第一极连接所述第二节点，第二极连接所述互补读出位线，栅极连接互补位线；控制电路连接所述第三节点、第四节点、预设电压端、第一控制信号端，用于响应于所述第一控制信号端的信号以连接所述预设电压端和所述第三节点、所述第四节点；电压调节电路连接所述预设电压端、调节信号端，用于根据所述调节信号端的调节信号向所述预设电压端输入预设电压信号。
本公开一种示例性实施例中，所述调节信号端包括多个子调节信号端；所述电压调节电路包括：运算放大器、第一调节单元，运算放大器的同相输入端连接参考电压端，反相输入端连接第五节点，所述第五节点连接接地端，所述输出端连接所述预设电压端；第一调节单元连接于所述第五节点和所述运算放大器的输出端，所述第一调节单元包括：至少一个第一电阻、至少一个第一开关，至少一个所述第一电阻串联于所述第五节点和所述运算放大器的输出端之间；所述第一开关与所述第一电阻对应设置，且与所述子调节信号端对应设置，所述第一开关的第一端和第二端分别连接与其对应第一电阻的两端，所述第一开关单元的控制端连接与其对应的所述子调节信号端。
本公开一种示例性实施例中，所述调节信号端包括多个子调节信号端；所述电压调节电路包括：运算放大器、第二调节单元，运算放大器的同相输入端连接参考电压端，反相输入端连接第五节点，所述第五节点连接所述运算放大器的输出端，所述输出端连接所述预设电压端；所述第二调节单元连接于所述第五节点和接地端之间，所述第二调节单元包括：至少一个第二电阻、至少一个第二开关，至少一个所述第二电阻串联于所述第五节点和接地端之间；所述第二开关与所述第二电阻对应设置，且与所述子调节信号端对应设置，所述第二开关的第一端和第二端分别连接与其对应第二电阻的两端，所述第二开关单元的控制端连接与其对应的所述子调节信号端。
本公开一种示例性实施例中，所述电压调节电路还包括：第二调节单元，所述第二调节单元连接于所述第五节点和接地端之间，所述第二调节单元包括：至少一个第二电阻、至少一个第二开关，至少一个所述第二电阻串联于所述第五节点和接地端之间；所述第二开关与所述第二电阻对应设置，且与所述子调节信号端对应设置，所述第二开关的第一端和第二端分别连接与其对应第二电阻的两端，所述第二开关单元的控制端连接与其对应的所述子调节信号端。
本公开一种示例性实施例中，每个所述第一电阻的电阻值相同，或至少部分所述第一电阻的电阻值不同；每个所述第二电阻的电阻值相同，或至少部分所述第二电阻的电阻值不同。
本公开一种示例性实施例中，至少一个所述第一电阻包括两个所述第一电阻，至少一个所述第二电阻包括两个所述第二电阻。
本公开一种示例性实施例中，所述电子设备还包括：信号生成电路，信号生成电路连接所述调节信号端，用于根据预设控制信号向所述调节信号端输入所述调节信号。
本公开一种示例性实施例中，所述控制电路包括：第一晶体管、第二晶体管，第一晶体管的第一极连接所述第三节点，第二极连接所述预设电压端，栅极连接所述第一控制信号端；第二晶体管的第一极连接所述第四节点，第二极连接所述预设电压端，栅极连接所述第一控制信号端；其中，所述第一晶体管和所述第二晶体管同为N型晶体管或同为P型晶体管。
本公开一种示例性实施例中，所述灵敏放大器还包括：第一隔离电路，第一隔离电路连接所述读出位线、互补读出位线、所述第三节点、所述第四节点、第二控制信号端，所述第一隔离电路用于响应所述第二控制信号端的信号连接所述读出位线和所述第四节点，以及连接所述互补读出位线和所述第三节点。
本公开一种示例性实施例中，所述第一隔离电路包括：第三晶体管、第四晶体管，第三晶体管的第一极连接所述读出位线，第二极连接所述第四节点，栅极连接第二控制信号端；第四晶体管的第一极连接所述互补读出位线，第二极连接所述第三节点，栅极连接所述第二控制信号端；其中，所述第三晶体管和所述第四晶体管同为N型晶体管或同为P型晶体管。
本公开一种示例性实施例中，所述灵敏放大器还包括：偏移消除电路、第二隔离电路、均压电路，偏移消除电路连接所述位线、所述互补位线、读出位线、互补读出位线、第一控制信号端，用于响应所述第一控制信号端的信号以连接所述位线和读出位线，以及还用于响应所述第一控制信号端的信号以连接所述互补位线和所述互补读出位线；第二隔离电路连接所述位线、互补位线、读出位线、互补读出位线、第三控制信号端，用于响应所述第三控制信号端的信号以连接所述位线和所述互补读出位线，以及还用于响应所述第三控制信号端的信号以连接所述互补位线和所述读出位线；均压电路连接所述读出位线、互补读出位线、第四控制信号端，用于响应所述第四控制信号端的信号以连接所述读出位线和所述互补读出位线。
本公开一种示例性实施例中，所述偏移消除电路包括：第五晶体管、第六晶体管，第五晶体管的第一极连接所述位线，第二极连接所述读出位线，栅极连接所述第一控制信号端；第六晶体管的第一极连接所述互补位线，第二极连接所述互补读出位线，栅极连接所述第一控制信号端；其中，所述第五晶体管和所述第六晶体管同为N型晶体管或同为P型晶体管。
本公开一种示例性实施例中，所述第二隔离电路包括：第七晶体管、第八晶体管，第七晶体管的第一极连接所述位线，第二极连接所述互补读出位线，栅极连接所述第三控制信号端；第八晶体管的第一极连接所述互补位线，第二极连接所述读出位线，栅极连接所述第三控制信号端；其中，所述第七晶体管和所述第八晶体管同为N型晶体管或同为P型晶体管。
本公开一种示例性实施例中，所述均压电路包括：第九晶体管，第九晶体管的第一极连接所述读出位线，第二极连接所述互补读出位线，栅极连接所述第四控制信号端。
本公开一种示例性实施例中，所述电子设备还包括：可编程熔断器电路，可编程熔断器电路连接所述信号生成电路，用于向所述信号生成电路输入所述预设控制信号。
本公开一种示例性实施例中，所述电子设备还包括：测试信号端，测试信号端连接所述信号生成电路，用于在测试阶段向所述信号生成电路输入不同的测试控制信号。
本公开一种示例性实施例中，所述电子设备为存储器。
根据本公开的一个方面，提供一种电子设备驱动方法，该驱动方法用于驱动上述的电子设备，所述驱动方法包括：
在测试阶段，利用所述测试信号端向所述信号生成电路输入不同的所述控制信号，以获取预设电压端的最优电压；
在驱动阶段，利用所述可编程熔断器电路向所述信号生成电路输入所述最优电压对应的所述控制信号。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开灵敏放大器一种示例性实施例的结构示意图；
图2为图1所示灵敏放大器一种驱动方法中各节点的时序图；
图3为图1所示灵敏放大器在预充阶段的等效状态图；
图4为图1所示灵敏放大器在偏移消除阶段的等效状态图；
图5为图1所示灵敏放大器在电荷共享阶段的等效状态图；
图6为图1所示灵敏放大器在预感测阶段的等效状态图；
图7为图1所示灵敏放大器在放大阶段的等效状态图；
图8为本公开电子设备一种示例性实施例的结构示意图；
图9为本公开电子设备一种示例性实施例中电压调节电路的结构示意图；
图10为本公开电子设备另一种示例性实施例的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本示例性实施例首先提供一种灵敏放大器，如图1所示，为本公开灵敏放大器一种示例性实施例的结构示意图。该灵敏放大器可以包括：第一P型晶体管PM1、第二P型晶体管PM2、第一N型晶体管NM1、第二N型晶体管NM2、控制电路1，第一P型晶体管PM1的第一极连接第一节点PCS，第二极连接读出位线SABLT，栅极连接第三节点ISB；第二P型晶体管PM2的第一极连接所述第一节点PCS，第二极连接互补读出位线SABLB，栅极连接第四节点IST；第一N型晶体管NM1的第一极连接第二节点NCS，第二极连接所述读出位线SABLT，栅极连接位线BLT；第二N型晶体管NM2的第一极连接所述第二节点NCS，第二极连接所述互补读出位线SABLB，栅极连接互补位线BLB；控制电路1连接所述第三节点ISB、第四节点IST、预设电压端VB、第一控制信号端OC，用于响应于所述第一控制信号端OC的信号以连接所述预设电压端VB和所述第三节点ISB、所述第四节点IST。
该灵敏放大器可以在偏移消除阶段，利用控制电路1连接所述预设电压端VB和所述第三节点ISB、所述第四节点IST。从而可以通过控制预设电压端VB的电压调节第一P型晶体管PM1和第二P型晶体管PM2的导通程度，对第一P型晶体管PM1和第二P型晶体管PM2进行偏移消除，同时调节位线BLT和互补位线BLB的电压稳定，以使位线BLT和互补位线BLB的电压差在合适的电压范围内。
本示例性实施例中，如图1所示，所述控制电路1可以包括：第一晶体管M1、第二晶体管M2，第一晶体管M1的第一极连接所述第三节点ISB，第二极连接所述预设电压端VB，栅极连接所述第一控制信号端OC；第二晶体管M2的第一极连接所述第四节点IST，第二极连接所述预设电压端VB，栅极连接所述第一控制信号端OC；其中，所述第一晶体管M1和所述第二晶体管M2可以同为N型晶体管，应该理解的是，在其他示例性实施例中，所述第一晶体管M1和所述第二晶体管M2也可以同为P型晶体管。
本示例性实施例中，如图1所示。所述灵敏放大器还可以包括：第一隔离电路2，第一隔离电路2连接所述读出位线SABLT、互补读出位线SABLB、所述第三节点ISB、所述第四节点IST、第二控制信号端ISOP，所述第一隔离电路2用于响应所述第二控制信号端ISOP的信号连接所述读出位线SABLT和所述第四节点IST，以及连接所述互补读出位线SABLB和所述第三节点ISB。
本示例性实施例中，如图1所示，所述第一隔离电路2可以包括：第三晶体管M3、第四晶体管M4，第三晶体管M3的第一极连接所述读出位线SABLT，第二极连接所述第四节点IST，栅极连接第二控制信号端ISOP；第四晶体管M4的第一极连接所述互补读出位线SABLB，第二极连接所述第三节点ISB，栅极连接所述第二控制信号端ISOP；其中，所述第三晶体管M3和所述第四晶体管M4可以同为N型晶体管，应该理解的是，在其他示例性实施例中，所述第三晶体管M3和所述第四晶体管M4也可以同为P型晶体管。
本示例性实施例中，如图1所示，所述灵敏放大器还可以包括：偏移消除电路5、第二隔离电路3、均压电路4，偏移消除电路5连接所述位线BLT、所述互补位线BLB、读出位线SABLT、互补读出位线SABLB、第一控制信号端OC，用于响应所述第一控制信号端OC的信号以连接所述位线BLT和读出位线SABLT，以及还用于响应所述第一控制信号端OC的信号以连接所述互补位线BLB和所述互补读出位线SABLB；第二隔离电路3连接所述位线BLT、互补位线BLB、读出位线SABLT、互补读出位线SABLB、第三控制信号端ISON，用于响应所述第三控制信号端ISON的信号以连接所述位线BLT和所述互补读出位线SABLB，以及还用于响应所述第三控制信号端ISON的信号以连接所述互补位线BLB和所述读出位线SABLT；均压电路4连接所述读出位线SABLT、互补读出位线SABLB、第四控制信号端EQ，用于响应所述第四控制信号端EQ的信号以连接所述读出位线SABLT和所述互补读出位线SABLB。
本示例性实施例中，如图1所示，所述偏移消除电路5包括：第五晶体管M5、第六晶体管M6，第五晶体管M5的第一极连接所述位线BLT，第二极连接所述读出位线SABLT，栅极连接所述第一控制信号端OC；第六晶体管M6的第一极连接所述互补位线BLB，第二极连接所述互补读出位线SABLB，栅极连接所述第一控制信号端OC；其中，所述第五晶体管M5和所述第六晶体管M6可以同为N型晶体管，应该理解的是，在其他示例性实施例中，第五晶体管M5和所述第六晶体管M6也可以同为P型晶体管。
本示例性实施例中，如图1所示，所述第二隔离电路3可以包括：第七晶体管M7、第八晶体管M8，第七晶体管M7的第一极连接所述位线BLT，第二极连接所述互补读出位线SABLB，栅极连接所述第三控制信号端ISON；第八晶体管M8的第一极连接所述互补位线BLB，第二极连接所述读出位线SABLT，栅极连接所述第三控制信号端ISON；其中，所述第七晶体管M7和所述第八晶体管M8可以同为N型晶体管，应该理解的是，在其他示例性实施例中，所述第七晶体管M7和所述第八晶体管M8也可以同为P型晶体管。
本示例性实施例中，如图1所示，所述均压电路4可以包括：第九晶体管M9，第九晶体管M9的第一极连接所述读出位线SABLT，第二极连接所述互补读出位线SABLB，栅极连接所述第四控制信号端EQ。其中，第九晶体管M7可以为N型晶体管。
如图1所示，位线BLT可以通过第十晶体管M10连接第一电容C1的一个电极，第十晶体管M10的栅极可以连接第一字线WL-UP。互补位线BLB可以通过第十一晶体管M11连接第二电容C2的第一电极，第十一晶体管M11的栅极可以连接第二字线WL-DN。
如图2所示，为图1所示灵敏放大器一种驱动方法中各节点的时序图。其中，EQ为第四控制信号端的时序图，ISON为第三控制信号端的时序图，ISOP为第二控制信号端的时序图，OC为第一控制信号端的时序图，WL-UP为第一字线的时序图，PCS(虚线)为第一节点的时序图，NCS为第二节点的时序图，SABLT(虚线)为读出位线的时序图，SABLB(实线)为互补读出位线的时序图，BLT(虚线)为位线的时序图，BLB(实线)为互补位线的时序图。
如图2所示，该灵敏放大器的驱动方法可以包括五个阶段：预充阶段t1、偏移消除阶段t2、电荷共享阶段t3、预感测阶段t4、放大阶段t5。
在预充阶段t1，向第四控制信号端EQ、第三控制信号端ISON、第二控制信号端ISOP、第一控制信号端OC提供高电平信号。如图3所示，为图1所示灵敏放大器在预充阶段的等效状态图，其中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9均导通，预设电压端VB向位线BLT、互补位线BLB、读出位线SABLT、互补读出位线SABLB写入预设电压信号。第一节点PCS和第二节点NCS可以通过外接电压维持预设电压信号。
在偏移消除阶段t2，可以向第四控制信号端EQ、第三控制信号端ISON、第二控制信号端ISOP提供低电平信号，向第一控制信号端OC提供高电平信号。同时，通过外接电源向第一节点PCS提供第一电源信号，向第二节点NCS提供第二电源信号。第一电源信号具有第一电压，第二电源信号可以为接地端的信号。
如图4所示，为图1所示灵敏放大器在偏移消除阶段的等效状态图。第三晶体管M3、第四晶体管M4、第七晶体管M7、第八晶体管M8、第九晶体管M9关断，第一晶体管M1、第二晶体管M2、第五晶体管M5、第六晶体管M6导通。第一P型晶体管PM1和第二P型晶体管PM2在预设电压端VB的预设电压信号作用下导通，第一节点PCS分别连接读出位线SABLT和互补读出位线SABLB。同时第一N型晶体管NM1在位线BLT的信号作用下导通，第二N型晶体管NM2在互补位线BLB的信号作用下导通，第二节点NCS分别连接读出位线SABLT和互补读出位线SABLB。最终由于第一P型晶体管PM1、第二P型晶体管PM2、第一N型晶体管NM1和第二N型晶体管NM2的阈值差异使得位线BLT与互补位线BLB存在电压差，从而可以在下述的电荷共享阶段t3、预感测阶段t4、放大阶段t5，再通过具有一定压差的位线BLT与互补位线BLB控制第一N型晶体管NM1和第二N型晶体管NM2，或第一P型晶体管PM1、第二P型晶体管PM2，从而实现第一N型晶体管NM1和第二N型晶体管NM2、第一P型晶体管PM1和第二P型晶体管PM2的偏移消除。
本实施例的灵敏放大器不仅可以实现N型晶体管的偏移消除，还可以实现P型晶体管的偏移消除。其中，可以通过控制预设电压端VB的预设电压信号稳定控制第一P型晶体管PM1和第二P型晶体管PM2的导通程度，避免第一P型晶体管PM1和第二P型晶体管PM2的导通受位线BLT和互补位线BLB的电压差异影响，同时维持偏移消除阶段位线BLT和互补位线BLB的电位差稳定，以使位线BLT和互补位线BLB的电压差在合适的电压范围内，在该合适的电压范围内，位线BLT和互补位线BLB的电位差即可以实现较好的偏移消除效果，同时位线BLT和互补位线BLB可以易于被灵敏放大器感测放大。
在电荷共享阶段t3，可以向第一控制信号端OC、第三控制信号端ISON提供低电平信号，向第四控制信号端EQ、第二控制信号端ISOP、第一字线WL-UP提供高电平信号。如图5所示，为图1所示灵敏放大器在电荷共享阶段的等效状态图。第三晶体管M3、第四晶体管M4、第九晶体管M9均导通，第一晶体管M1、第二晶体管M2、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8均关断。基于第四控制信号端EQ，读出位线SABLT和互补读出位线SABLB的电位相同，基于第一节点PCS与第二节点NCS设置为预设电压信号的电压，读出位线SABLT和互补读出位线SABLB的电位会恢复至预设电压信号的电压。
同时基于第一字线WL-UP的高电平信号，存储于第一电容C1中的数据会传输到位线BLT，例如，当第一电容C1存储的数据为逻辑0时，位线BLT的电压会有所下降。
在预感测阶段t4，可以向第一控制信号端OC、第四控制信号端EQ提供低电平信号，向第三控制信号端ISON、第二控制信号端ISOP、第一字线WL-UP提供高电平信号。如图6所示，为图1所示灵敏放大器在预感测阶段的等效状态图。第三晶体管M3、第四晶体管M4、第七晶体管M7、第八晶体管M8均导通，第一晶体管M1、第二晶体管M2、第五晶体管M5、第六晶体管M6、第九晶体管M9均关断。互补读出位线SABLB和位线BLT连接，读出位线SABLT和互补位线BLB连接，互补读出位线SABLB在位线BLT作用下电压略有下降。
在放大阶段t5，可以向第一控制信号端OC、第四控制信号端EQ提供低电平信号，向第三控制信号端ISON、第二控制信号端ISOP、第一字线WL-UP提供高电平信号。如图7所示，为图1所示灵敏放大器在放大阶段的等效状态图。同时，向第一节点PCS提供第一电源信号，向第二节点NCS提供第二电源信号。第三晶体管M3、第四晶体管M4、第七晶体管M7、第八晶体管M8均导通，第一晶体管M1、第二晶体管M2、第五晶体管M5、第六晶体管M6、第九晶体管M9均关断。第一P型晶体管PM1在互补读出位线SABLB的低电平电压作用下导通，读出位线SABLT被第一节点PCS上拉至高电位；第二N型晶体管NM2在读出位线SABLT的电压作用下导通，互补读出位线SABLB的电位被第二节点NCS进一步下拉，从而实现对读出位线SABLT和互补读出位线SABLB的电压放大，放大后的信号可以分别被读出至位线BLT和互补位线BLB，并通过位线BLT对第一电容C1的电位进行数据恢复。
本示例性实施例还提供一种电子设备，如图8所示，为本公开电子设备一种示例性实施例的结构示意图。该电子设备可以包括：上述的灵敏放大器SA和电压调节电路6。电压调节电路6可以连接灵敏放大器SA的预设电压端VB、调节信号端TRIM，用于根据所述调节信号端TRIM的调节信号向所述预设电压端VB输入预设电压信号。
本示例性实施例中，如图9所示，为本公开电子设备一种示例性实施例中电压调节电路的结构示意图。如图9所示，所述调节信号端TRIM包括多个子调节信号端TRIM1、TRIM2、TRIM3、TRIM4。所述电压调节电路6可以包括：运算放大器61、第一调节单元62，运算放大器61的同相输入端连接参考电压端Vref，反相输入端连接第五节点N5，所述第五节点N5连接接地端GND，所述输出端连接所述预设电压端VB；第一调节单元62连接于所述第五节点N5和所述运算放大器的输出端之间，所述第一调节单元62可以包括：多个第一电阻R11、R12、多个第一开关T11、T12，多个所述第一电阻R11、R12串联于所述第五节点N5和所述运算放大器的输出端之间；所述第一开关与所述第一电阻对应设置，且与所述子调节信号端对应设置，例如，第一开关T11与第一电阻R11、子调节信号端TRIM1对应设置，子调节信号端TRIM1控制第一开关T11的导通，第一开关T12与第一电阻R12、子调节信号端TRIM2对应设置，子调节信号端TRIM2控制第一开关T12的导通，所述第一开关的第一端和第二端分别连接与其对应第一电阻的两端，所述第一开关单元的控制端连接与其对应的所述子调节信号端。
本示例性实施例中，如图9所示，所述电压调节电路还可以包括：第二调节单元63，所述第二调节单元63连接于所述第五节点N5和接地端GND之间，所述第二调节单元63可以包括：多个第二电阻R21、R22、多个第二开关T21、T22，多个所述第二电阻R21、R22串联于所述第五节点N5和接地端GND之间；所述第二开关与所述第二电阻对应设置，且与所述子调节信号端对应设置，例如，第二开关T21与第二电阻R21、子调节信号端TRIM3对应设置，子调节信号端TRIM3控制第二开关T21的导通；第二开关T22与第二电阻R22、子调节信号端TRIM4对应设置，子调节信号端TRIM4控制第二开关T22的导通。所述第二开关的第一端和第二端分别连接与其对应第二电阻的两端，所述第二开关单元的控制端连接与其对应的所述子调节信号端。
本示例性实施例中，运算放大器输出端的电压V＝Vref(1+R1/R2)。其中，Vref为参考电压端的电压，R1为串联于第五节点和运算放大器输出端之间的第一电阻的总电阻值，R2为串联于第五节点和接地端GND之间第二电阻的总电阻值。本示例性实施例可以通过子调节信号端控制第一开关T11、T12和第二开关T21、T22的断通，从而控制串联于第五节点和运算放大器输出端之间第一电阻的总电阻值R1，以及控制串联于第五节点和接地端之间第二电阻的总电阻值R2，从而控制运算放大器输出端的电压。例如，当第一开关T11、T12和第二开关T21、T22均关断时，运算放大器输出端的电压V＝Vref×[1+(R11+R12)/(R21+R22)]；再例如，当第一开关T11导通，第一开关T12关断，第二开关T21、T22均关断时，运算放大器输出端的电压V＝Vref×[1+R12/(R21+R22)]。其中，R11为第一电阻R11的电阻值，R12为第一电阻R12的电阻值，R21为第二电阻R21的电阻值，R22为第二电阻R22的电阻值。
本示例性实施例中，第一调节单元62可以包括两个第一电阻、两个第一开关，第二调节单元63可以包括两个第二电阻、两个第二开关。应该理解的是，在其他示例性实施例中，第一电阻和第二电阻的个数还可以为其他数量，例如，第一电阻和第二电阻的个数均可以为一个或多个。此外，在其他示例性实施例中，第一调节单元62可以不包括第一开关单元，即在第一调节单元62中，串联于第五节点N5和运算放大器输出端之间第一电阻的总电阻值为定值，该设置可以仅通过调节串联于第五节点N5和接地端GND之间第二电阻的总电阻值调节运算放大器输出端的电压。同理，第二调节单元63可以不包括第二开关单元，即在第二调节单元63中，串联于第五节点N5和接地端GND之间第二电阻的总电阻值为定值，该设置可以仅通过调节串联于第五节点和运算放大器输出端之间第一电阻的总电阻值调节运算放大器输出端的电压。
本示例性实施例中，每个所述第一电阻的电阻值相同，或至少部分所述第一电阻的电阻值不同；每个所述第二电阻的电阻值相同，或至少部分所述第二电阻的电阻值不同。
本示例性实施例中，如图10所示，为本公开电子设备另一种示例性实施例的结构示意图。所述电子设备还可以包括：信号生成电路7，信号生成电路7连接所述调节信号端TRIM，用于根据预设控制信号向所述调节信号端TRIM输入所述调节信号。
本示例性实施例中，如图10所示，所述电子设备还包括：测试信号端Test，测试信号端Test连接所述信号生成电路7，测试信号端Test可以用于在测试阶段向所述信号生成电路输入不同的测试控制信号，以获取预设电压端VB的最优电压，该最优电压可以使得灵敏放大器SA在偏移消除阶段位线BLT和互补位线BLB的压差处于稳定数值范围内，以提高灵敏放大器SA中各器件的偏移消除效果，同时位线BLT和互补位线BLB可以易于被灵敏放大器放大。
本示例性实施例中，如图10所示，所述电子设备还可以包括：可编程熔断器电路8，可编程熔断器电路8可以连接所述信号生成电路7，可编程熔断器电路8可以用于在驱动阶段向所述信号生成电路7输入所述最优电压对应的所述控制信号。
可编程熔断器电路8包括多个可编程熔断器，每个可编程熔断器依据是否熔断状态输出不同信号，例如：可编程熔断器在非熔断状态下，无法导通输入电压，以输出逻辑信号“0”；可编程熔断器在熔断状态下，能够导通输入电压，输出逻辑信号“1”。由此，通过多个可编程熔断器可输出多个控制信号。在本示例性实施例中，可编程熔断器的数目与第一开关和第二开关的数目相同。在测试阶段，通过不断输入不同的测试信号，使信号生成电路输出不同的控制信号，控制电压调节电路中第一开关及第二开关的闭合数目，不断调整电压调节电路6的输出电压，在最优测试信号下，获得灵敏放大器SA所需的最优电压即预设电压信号的电压。再控制部分可编程熔断器烧断以形成最优测试信号，最优测试信号为固定信号，存储器工作时，信号生成电路7获取可编程熔断器电路8中各器件状态，以生成最优控制信号，电压调节电路6则根据最优控制信号生成预设电压。
本示例性实施例中，如图10所示，所述电子设备为存储器。该电子设备还可以包括存储单元阵列9、行解码器10、列解码器11、控制单元12。存储单元阵列9包括多个行列分布的存储单元。其中，控制单元12可以用于发送存储单元的地址，该地址可以包括行地址和列地址，同时控制单元12可以控制灵敏放大器SA进入图2中的预充阶段t1、偏移消除阶段t2。控制单元12还可以通过行解码器10打开对应的一行存储单元，从而一行灵敏放大器SA可以开始进入电荷共享阶段t3、预感测阶段t4、放大阶段t5，灵敏放大器SA将存储单元的数据感测出来后，控制单元12可以通过列解码器11打开想要的灵敏放大器SA，从而将灵敏放大器SA感测的数据传出。
本示例性实施例还提供一种电子设备驱动方法，该驱动方法用于驱动上述的电子设备，所述驱动方法包括：
在测试阶段，利用所述测试信号端向所述信号生成电路输入不同的所述控制信号，以获取预设电压端VB的最优电压；
在驱动阶段，利用所述可编程熔断器电路向所述信号生成电路输入所述最优电压对应的所述控制信号。
驱动阶段为包含灵敏放大器SA的存储器正式工作阶段，存储器正式工作前，需要经过大量测试工作，以确保存储器的参数稳定。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。
Claims (17)
1.一种电子设备，其特征在于，包括：
灵敏放大器，所述灵敏放大器包括：
第一P型晶体管，第一极连接第一节点，第二极连接读出位线，栅极连接第三节点；
第二P型晶体管，第一极连接所述第一节点，第二极连接互补读出位线，栅极连接第四节点；
第一N型晶体管，第一极连接第二节点，第二极连接所述读出位线，栅极连接位线；
第二N型晶体管，第一极连接所述第二节点，第二极连接所述互补读出位线，栅极连接互补位线；
控制电路，连接所述第三节点、第四节点、预设电压端、第一控制信号端，用于响应于所述第一控制信号端的信号以连接所述预设电压端和所述第三节点、所述第四节点；
电压调节电路，连接所述预设电压端、调节信号端，用于根据所述调节信号端的调节信号向所述预设电压端输入预设电压信号。
2.根据权利要求1所述的电子设备，其特征在于，所述调节信号端包括多个子调节信号端；
所述电压调节电路包括：
运算放大器，同相输入端连接参考电压端，反相输入端连接第五节点，所述第五节点连接接地端，输出端连接所述预设电压端；
第一调节单元，连接于所述第五节点和所述运算放大器的输出端之间，所述第一调节单元包括：
至少一个第一电阻，至少一个所述第一电阻串联于所述第五节点和所述运算放大器的输出端之间；
至少一个第一开关，所述第一开关与所述第一电阻对应设置，且与所述子调节信号端对应设置，所述第一开关的第一端和第二端分别连接与其对应第一电阻的两端，所述第一开关单元的控制端连接与其对应的所述子调节信号端。
3.根据权利要求1所述的电子设备，其特征在于，所述调节信号端包括多个子调节信号端；
所述电压调节电路包括：
运算放大器，同相输入端连接参考电压端，反相输入端连接第五节点，所述第五节点连接所述运算放大器的输出端，所述输出端连接所述预设电压端；
第二调节单元，所述第二调节单元连接于所述第五节点和接地端之间，所述第二调节单元包括：
至少一个第二电阻，至少一个所述第二电阻串联于所述第五节点和接地端之间；
至少一个第二开关，所述第二开关与所述第二电阻对应设置，且与所述子调节信号端对应设置，所述第二开关的第一端和第二端分别连接与其对应第二电阻的两端，所述第二开关单元的控制端连接与其对应的所述子调节信号端。
4.根据权利要求2所述的电子设备，其特征在于，所述电压调节电路还包括：第二调节单元，所述第二调节单元连接于所述第五节点和接地端之间，所述第二调节单元包括：
至少一个第二电阻，至少一个所述第二电阻串联于所述第五节点和接地端之间；
至少一个第二开关，所述第二开关与所述第二电阻对应设置，且与所述子调节信号端对应设置，所述第二开关的第一端和第二端分别连接与其对应第二电阻的两端，所述第二开关单元的控制端连接与其对应的所述子调节信号端；
每个所述第一电阻的电阻值相同，或至少部分所述第一电阻的电阻值不同；
每个所述第二电阻的电阻值相同，或至少部分所述第二电阻的电阻值不同。
5.根据权利要求4所述的电子设备，其特征在于，至少一个所述第一电阻包括两个所述第一电阻，至少一个所述第二电阻包括两个所述第二电阻。
6.根据权利要求1所述的电子设备，其特征在于，所述电子设备还包括：
信号生成电路，连接所述调节信号端，用于根据预设控制信号向所述调节信号端输入所述调节信号。
7.根据权利要求1所述的电子设备，其特征在于，所述控制电路包括：
第一晶体管，第一极连接所述第三节点，第二极连接所述预设电压端，栅极连接所述第一控制信号端；
第二晶体管，第一极连接所述第四节点，第二极连接所述预设电压端，栅极连接所述第一控制信号端；
其中，所述第一晶体管和所述第二晶体管同为N型晶体管或同为P型晶体管。
8.根据权利要求1所述的电子设备，其特征在于，所述灵敏放大器还包括：
第一隔离电路，连接所述读出位线、互补读出位线、所述第三节点、所述第四节点、第二控制信号端，所述第一隔离电路用于响应所述第二控制信号端的信号连接所述读出位线和所述第四节点，以及连接所述互补读出位线和所述第三节点。
9.根据权利要求8所述的电子设备，其特征在于，所述第一隔离电路包括：
第三晶体管，第一极连接所述读出位线，第二极连接所述第四节点，栅极连接第二控制信号端；
第四晶体管，第一极连接所述互补读出位线，第二极连接所述第三节点，栅极连接所述第二控制信号端；
其中，所述第三晶体管和所述第四晶体管同为N型晶体管或同为P型晶体管。
10.根据权利要求1所述的电子设备，其特征在于，所述灵敏放大器还包括：
偏移消除电路，连接所述位线、所述互补位线、读出位线、互补读出位线、第一控制信号端，用于响应所述第一控制信号端的信号以连接所述位线和读出位线，以及还用于响应所述第一控制信号端的信号以连接所述互补位线和所述互补读出位线；
第二隔离电路，连接所述位线、互补位线、读出位线、互补读出位线、第三控制信号端，用于响应所述第三控制信号端的信号以连接所述位线和所述互补读出位线，以及还用于响应所述第三控制信号端的信号以连接所述互补位线和所述读出位线；
均压电路，连接所述读出位线、互补读出位线、第四控制信号端，用于响应所述第四控制信号端的信号以连接所述读出位线和所述互补读出位线。
11.根据权利要求10所述的电子设备，其特征在于，所述偏移消除电路包括：
第五晶体管，第一极连接所述位线，第二极连接所述读出位线，栅极连接所述第一控制信号端；
第六晶体管，第一极连接所述互补位线，第二极连接所述互补读出位线，栅极连接所述第一控制信号端；
其中，所述第五晶体管和所述第六晶体管同为N型晶体管或同为P型晶体管。
12.根据权利要求10所述的电子设备，其特征在于，所述第二隔离电路包括：
第七晶体管，第一极连接所述位线，第二极连接所述互补读出位线，栅极连接所述第三控制信号端；
第八晶体管，第一极连接所述互补位线，第二极连接所述读出位线，栅极连接所述第三控制信号端；
其中，所述第七晶体管和所述第八晶体管同为N型晶体管或同为P型晶体管。
13.根据权利要求10所述的电子设备，其特征在于，所述均压电路包括：
第九晶体管，第一极连接所述读出位线，第二极连接所述互补读出位线，栅极连接所述第四控制信号端。
14.根据权利要求6所述的电子设备，其特征在于，所述电子设备还包括：
可编程熔断器电路，连接所述信号生成电路，用于向所述信号生成电路输入所述预设控制信号。
15.根据权利要求14所述的电子设备，其特征在于，所述电子设备还包括：
测试信号端，连接所述信号生成电路，用于在测试阶段向所述信号生成电路输入不同的测试控制信号。
16.根据权利要求1-15任一项所述的电子设备，其特征在于，所述电子设备为存储器。
17.一种电子设备驱动方法，其特征在于，用于驱动权利要求15所述的电子设备，所述驱动方法包括：
在测试阶段，利用所述测试信号端向所述信号生成电路输入不同的所述控制信号，以获取预设电压端的最优电压；
在驱动阶段，利用所述可编程熔断器电路向所述信号生成电路输入所述最优电压对应的所述控制信号。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210266447.8A CN116798474A (zh) | 2022-03-17 | 2022-03-17 | 电子设备及其驱动方法 |
| PCT/CN2022/105237 WO2023173636A1 (zh) | 2022-03-17 | 2022-07-12 | 电子设备及其驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210266447.8A CN116798474A (zh) | 2022-03-17 | 2022-03-17 | 电子设备及其驱动方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116798474A true CN116798474A (zh) | 2023-09-22 |
Family
ID=88022170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210266447.8A Pending CN116798474A (zh) | 2022-03-17 | 2022-03-17 | 电子设备及其驱动方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116798474A (zh) |
| WO (1) | WO2023173636A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117594087A (zh) * | 2024-01-18 | 2024-02-23 | 长鑫存储技术(西安)有限公司 | 字线驱动电路及其控制方法、存储器 |
| CN117594087B (zh) * | 2024-01-18 | 2024-05-17 | 长鑫存储技术(西安)有限公司 | 字线驱动电路及其控制方法、存储器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102385900B (zh) * | 2011-08-31 | 2016-05-18 | 上海华虹宏力半导体制造有限公司 | 存储器和灵敏放大器 |
| KR102237735B1 (ko) * | 2014-06-16 | 2021-04-08 | 삼성전자주식회사 | 저항성 메모리 장치의 메모리 코어, 이를 포함하는 저항성 메모리 장치 및 저항성 메모리 장치의 데이터 감지 방법 |
| CN110610730B (zh) * | 2019-09-02 | 2021-08-24 | 上海华虹宏力半导体制造有限公司 | 灵敏放大器 |
| CN111739565A (zh) * | 2020-07-28 | 2020-10-02 | 中国电子科技集团公司第五十八研究所 | 一种源极电压自适应调节的灵敏放大器电路 |
| CN111899776B (zh) * | 2020-08-03 | 2022-09-16 | 安徽大学 | 一种降低静态随机存储器中灵敏放大器失调电压的电路结构 |
| CN114078517A (zh) * | 2020-08-12 | 2022-02-22 | 上海复旦微电子集团股份有限公司 | 灵敏放大器及存储器 |
| CN112767975B (zh) * | 2021-02-10 | 2022-04-12 | 长鑫存储技术有限公司 | 灵敏放大器及其控制方法 |
| CN113160859B (zh) * | 2021-03-31 | 2021-12-14 | 珠海博雅科技有限公司 | 灵敏放大器及存储器 |
-
2022
- 2022-03-17 CN CN202210266447.8A patent/CN116798474A/zh active Pending
- 2022-07-12 WO PCT/CN2022/105237 patent/WO2023173636A1/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117594087A (zh) * | 2024-01-18 | 2024-02-23 | 长鑫存储技术(西安)有限公司 | 字线驱动电路及其控制方法、存储器 |
| CN117594087B (zh) * | 2024-01-18 | 2024-05-17 | 长鑫存储技术(西安)有限公司 | 字线驱动电路及其控制方法、存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023173636A1 (zh) | 2023-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717324A (en) | Intermediate potential generation circuit | |
| US8068369B2 (en) | Sense amplifier circuit and semiconductor memory device | |
| CN210606637U (zh) | 灵敏放大器、存储器读写电路以及存储器 | |
| US8072828B2 (en) | Sense amplifier circuit and semiconductor memory device | |
| JP4792034B2 (ja) | 半導体装置およびその制御方法 | |
| US7719910B2 (en) | Sense amplifier circuit and method for a dram | |
| US6265858B1 (en) | Voltage adjusting circuit | |
| JPS61280097A (ja) | 差動電圧信号の増幅速度を制御するためのシステム | |
| KR20090106346A (ko) | 반도체 메모리 디바이스 | |
| KR980006526A (ko) | 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리 | |
| US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
| JP3532721B2 (ja) | 定電圧発生回路 | |
| JP3279615B2 (ja) | 半導体装置 | |
| JP2012048349A (ja) | 半導体装置 | |
| US6016272A (en) | High-precision analog reading circuit for flash analog memory arrays using negative feedback | |
| US5519662A (en) | Semiconductor memory device | |
| US6721218B2 (en) | Semiconductor memory device and data read method thereof | |
| KR100695037B1 (ko) | 반도체 메모리 장치의 내부 전원전압 발생회로 및 내부전원전압 발생방법 | |
| CN116798474A (zh) | 电子设备及其驱动方法 | |
| JPH033317B2 (zh) | ||
| CN116129972A (zh) | 钳位电压产生电路、读出电路、电源电路 | |
| JP2659949B2 (ja) | ダイナミツク型半導体記憶装置 | |
| JP2666677B2 (ja) | 半導体ｉｃチップ内蔵用のデータアンプ | |
| JP2001325792A (ja) | 電圧供給回路 | |
| CN112542185B (zh) | 灵敏放大器及其控制方法、存储器读写电路以及存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |