CN116779547A - 高频基体、高频封装件以及高频模块 - Google Patents

高频基体、高频封装件以及高频模块 Download PDF

Info

Publication number
CN116779547A
CN116779547A CN202310740388.8A CN202310740388A CN116779547A CN 116779547 A CN116779547 A CN 116779547A CN 202310740388 A CN202310740388 A CN 202310740388A CN 116779547 A CN116779547 A CN 116779547A
Authority
CN
China
Prior art keywords
frequency
line conductor
view
conductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310740388.8A
Other languages
English (en)
Inventor
川头芳规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN116779547A publication Critical patent/CN116779547A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Lasers (AREA)

Abstract

提供一种高频基体、高频封装件以及高频模块。本发明的高频基体具备：绝缘基体、第1线路导体和第2线路导体。绝缘基体在上表面具有凹部。第1线路导体位于绝缘基体的上表面。第2线路导体位于绝缘基体的上表面，并且在俯视下与第1线路导体空出间隔并与第1线路导体并行地延伸。凹部位于第1线路导体与第2线路导体之间，并且凹部的介电常数比绝缘基体低。

Description

高频基体、高频封装件以及高频模块
本申请是申请日为2017年9月11日、申请号为201780064943.2、发明名称为“高频基体、高频封装件以及高频模块”的发明专利申请的分案申请。
技术领域
本发明涉及高频基体、使用高频基体的高频封装件、以及高频模块。
背景技术
近年来，由于便携电话等的普及，在无线通信设备中，为了传输更高速化、更大容量的信息，高频化被推进。其中，已知为了去除传输高频信号的直流电压分量而在信号线路之间设有电容器的高频基体(参照JP特开2008-311682号公报)。
在JP特开2008-311682号公报所公开的技术中，在电介质基板设有传输信号的第1线路导体以及第2线路导体。第1线路导体与第2线路导体并行地延伸。但是，在专利文献1的技术中，有可能第1线路导体与第2线路导体之间的阻抗的值变低，高频的信号的传输中损耗变大。
发明内容
本发明的一实施方式所涉及的高频基体具备绝缘基体、第1线路导体、和第2线路导体。绝缘基体在上表面具有凹部。第1线路导体位于绝缘基体的上表面。第2线路导体位于绝缘基体的上表面，并且在俯视下与第1线路导体空出间隔并与第1线路导体并行地延伸。凹部位于第1线路导体与第2线路导体之间，并且凹部的介电常数比绝缘基体低。
本发明的一实施方式所涉及的高频封装件具备基板、壳体、以及上述的高频基体。壳体被接合于基板的上表面，并具有贯通孔。高频基体被固定于壳体的贯通孔。
本发明的一实施方式所涉及的高频模块具备上述的高频封装件、半导体元件、和盖体。半导体元件被收纳于上述的高频封装件，与高频基体电连接。盖体被接合于壳体的上端，覆盖半导体元件并且覆盖高频封装件的内部。
附图说明
图1是本发明的一实施方式所涉及的高频基体的立体图。
图2是图1所示的本发明的一实施方式所涉及的高频基体，图2的(a)是本发明的一实施方式所涉及的高频基体的俯视图，图2的(b)是以图1的A表示的放大立体图。
图3是本发明的其他实施方式所涉及的高频基体的立体图。
图4是图3所示的本发明的其他实施方式所涉及的高频基体，图4的(a)是本发明的其他实施方式所涉及的高频基体的俯视图，图4的(b)是以图3的B表示的放大立体图。
图5是本发明的其他实施方式所涉及的高频基体的立体图。
图6是图5所示的本发明的其他实施方式所涉及的高频基体，图6的(a)是本发明的其他实施方式所涉及的高频基体的俯视图，图6的(b)是以图5的C表示的放大立体图。
图7是本发明的其他实施方式所涉及的高频基体的立体图。
图8是图7所示的本发明的其他实施方式所涉及的高频基体，图8(a)是本发明的其他实施方式所涉及的高频基体的俯视图，图8(b)是以图7的D表示的放大立体图。
图9是本发明的其他实施方式所涉及的高频基体的立体图。
图10是图9所示的本发明的其他实施方式所涉及的高频基体，图10的(a)是本发明的其他实施方式所涉及的高频基体的俯视图，图10的(b)是以图9的E表示的放大立体图。
图11是本发明的其他实施方式所涉及的高频基体的分解立体图。
图12是本发明的其他实施方式所涉及的高频基体，图12的(a)是本发明的其他实施方式所涉及的高频基体的立体图，图12的(b)是表示图12的(a)的F的放大立体图。
图13是本发明的其他实施方式所涉及的高频基体，图13的(a)是本发明的其他实施方式所涉及的高频基体的立体图，图13的(b)是表示图13的(a)的G的放大立体图。
图14是本发明的其他实施方式所涉及的高频基体，图14的(a)是本发明的其他实施方式所涉及的高频基体的立体图，图14的(b)是表示图14的(a)的H的放大立体图。
图15是表示本发明的其他实施方式所涉及的高频基体的阻抗的值的图表。
图16是本发明的一实施方式所涉及的高频封装件的立体图。
图17是本发明的一实施方式所涉及的高频封装件的分解立体图。
图18是本发明的一实施方式所涉及的高频模块的立体图。
-符号说明-
1高频基体
2绝缘基体
21凹部
22接地导体层
23内部接地导体层
24连接线路导体
3第1线路导体
31第1分离部
32第1电极焊盘
33第1线路
4第2线路导体
41第2分离部
42第2电极焊盘
43第2线路
51第1电容器
52第2电容器
7切口部
71金属化层
8基板
9壳体
91贯通孔
10高频封装件
11半导体元件
12盖体
100高频模块。
具体实施方式
以下，参照附图对本发明的实施方式所涉及的高频基体进行说明。
<高频基体的结构>
图1表示本发明的一实施方式所涉及的高频基体1的立体图，图2是图1所示的本发明的一实施方式所涉及的高频基体，图2的(a)是本发明的一实施方式所涉及的高频基体的俯视图，图2的(b)是以图1的A表示的放大立体图。图3、图5、图7以及图9是本发明的其他实施方式所涉及的高频基体的立体图。图4、图6、图8以及图10分别是图3、图5、图7以及图9所示的本发明的其他实施方式所涉及的高频基体，图4的(a)、图6的(a)、图8(a)以及图10的(a)是本发明的其他实施方式所涉及的高频基体的俯视图，图4的(b)、图6的(b)、图8(b)以及图10的(b)分别是以图3的B、图5的C、图7的D以及图9的E表示的放大立体图。图11是本发明的其他实施方式所涉及的高频基体的分解立体图。图12、图13以及图14是本发明的其他实施方式所涉及的高频基体，图12的(a)、图13的(a)以及图14的(a)是本发明的其他实施方式所涉及的高频基体的立体图，图12的(b)是表示图12的(a)的F的放大立体图，图13的(b)是表示图13的(a)的G的放大立体图，图14的(b)是表示图14的(a)的H的放大立体图。并且，图15是表示本发明的其他实施方式所涉及的高频基体的阻抗的值的图表。在这些图中，高频基体1具备绝缘基体2、第1线路导体3和第2线路导体4。
绝缘基体2是包含多个电介质的绝缘层2a、2b、2c、2d以及2e被层叠而成。绝缘基体2例如在俯视下为矩形状，大小为4mm×4mm～50mm×50mm，高度为1mm～10mm。构成绝缘基体2的绝缘层的各层包含电介质材料。作为电介质材料，例如能够利用氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体或者氮化硅质烧结体这种的陶瓷材料、或者玻璃陶瓷材料。
在绝缘基体2的上表面，设有将绝缘层2a贯通的凹部21。凹部21在俯视下例如为矩形状，大小为0.2mm×2mm～1mm×10mm。也可以凹部21在俯视下为椭圆形状、正方形状、角部为圆形的矩形状。此外，凹部21在剖视下例如为矩形状，与绝缘基体2的上表面平行的方向的长度为0.2mm～2mm，与绝缘基体2的上表面垂直的方向的长度、即凹部21的深度为0.2mm～2mm。也可以凹部21在剖视下为锥状、倒锥状以及阶梯形状。凹部21是空间或者由包含树脂材料、玻璃材料等的电介质材料填满，介电常数比绝缘基体2低。
在绝缘层2b、2c、2d的上表面，在俯视下与凹部21重叠的位置的周围以及与第1线路导体3以及第2线路导体4重叠的位置，设有多个接地导体2bg、2cg以及2dg，通过贯通导体等而上下的接地导体2bg、2cg以及2dg被电连接。图11中，在四边形部P1、P2以及P3示出与凹部21重叠的位置，在其周围设有接地导体2bg、2cg、2dg。也就是说，接地导体2bg、2cg、2dg在俯视下与凹部21重叠的以四边形部P1、P2以及P3所示的位置并未设置。此外，可以在绝缘层2e的上表面设置接地导体2eg，可以在绝缘基体2的下表面、即绝缘层2e的下表面设置下表面接地导体层21eg。接地导体2eg、下表面接地导体层21eg经由贯通导体而电连接于各层的接地导体2bg、2cg、2dg、2eg。
接地导体2eg或者下表面接地导体层21eg例如可以设置在绝缘层2e的上表面或者下表面的整体，此外，也可以设置在俯视下为矩形状且与凹部21重叠的以四边形部P1、P2以及P3表示的位置。另外，表示在俯视下与凹部21重叠的未设置接地导体2bg、2cg以及2dg的位置的四边形部P1、P2以及P3的大小为0.2mm×0.2mm～20mm×20mm。此外，接地导体2bg、2cg、2dg以及2eg例如包含钨、钼以及锰等的金属材料。此外，下表面接地导体层21eg是例如包含钨、钼以及锰等的金属材料，并在表面实施镀镍或镀金而成。
如图1以及图2所示，在绝缘基体2的上表面、即绝缘层2a的上表面，设有与凹部21空出间隔而延伸的第1线路导体3。第1线路导体3例如可以包含金、银、铜、镍、钨、钼以及锰等的金属材料，是在绝缘层2a的表面以金属化层或镀覆层等的形式被同时烧成、或者进行金属镀覆而成。此外，第1线路导体3的宽度为0.05mm～2mm，长度为4mm～50mm。
此外，在绝缘基体2的上表面、即绝缘层2a的上表面，设有与凹部21空出间隔、与第1线路导体3并行地延伸的第2线路导体4。第2线路导体4例如可以包含金、银、铜、镍、钨、钼以及锰等的金属材料，是在绝缘层2a的表面以金属化层或镀覆层等的形式被同时烧成、或者进行金属镀覆而成。此外，第2线路导体4的宽度为0.05mm～2mm，长度为4mm～50mm。
本发明的实施方式所涉及的高频基体1通过在第1线路导体3与第2线路导体4之间存在凹部21而形成空间。由此，能够减小第1线路导体3与第2线路导体4之间的介电常数。因此，通过使第1线路导体3与第2线路导体4之间变窄从而静电电容变大。伴随于此，能够容易增大容易变得比期望的值小的特性阻抗。进而，能够控制在期望的特性阻抗。其结果，能够容易使得高频基体1第1线路导体3与第2线路导体4之间的特性阻抗匹配至期望的值，能够提高传输高频信号的第1线路导体3与第2线路导体4的高频特性。
此外，如图3～图14所示，第1线路导体3以及第2线路导体4也可以在线路导体的中途具有分离部。该情况下，电容器与在各个分离部所设置的第1电极焊盘32以及第2电极焊盘42电连接而被设置。
如图3以及图4所示，第1线路导体3可以具有在中途将线路导体分离的第1分离部31。该情况下，第1线路导体3包含：第1电容器51的第1电极51a以及第2电极51b所连接的第1电极焊盘32、和从第1电极焊盘32延伸设置的第1线路33。例如，在俯视下，第1电极焊盘32的长度为0.2mm～2mm，宽度为0.2mm～2mm，第1线路33的长度为1.5mm～25mm，宽度为0.05mm～2mm。此外，第1电极焊盘32以及第1线路33的厚度为0.01mm～0.1mm。
第1电极焊盘32被设置为在俯视下至少与接地导体2eg或者下表面接地导体层21eg以及接地导体2bg、2cg以及2dg未被设置的位置即四边形部P1、P2、以及P3重叠。此外，第1线路33被设置为在俯视下至少与接地导体2bg重叠。通过这种结构，第1电极焊盘32以及第1线路33、与接地导体2eg或者下表面接地导体层以及接地导体2bg成为带状线构造，本发明的高频基体1能够顺利地进行高频信号的传输。
此外，第1电极焊盘32以及第1线路33例如可以包含金、银、铜、镍、钨、钼以及锰等的金属材料。此外，可以是在绝缘层2a的上表面以金属化层或镀覆层等的形式被同时烧成、或者进行金属镀覆而成。
如图3以及图4所示，第2线路导体4可以具有在中途将线路导体分离的第2分离部41。该情况下，第2线路导体4包含：第2电容器52的第1电极52a以及第2电极52b所连接的第2电极焊盘42、和从第2电极焊盘42延伸设置的第2线路43。第2电极焊盘42被设置为在俯视下夹着凹部21而与第1电极焊盘32对置。例如，在俯视下，第2电极焊盘42的长度为0.2mm～2mm，宽度为0.2mm～2mm，第2线路43的长度为1.5mm～25mm，宽度为0.05mm～2mm。此外，第2电极焊盘42以及第2线路43的厚度为0.01mm～0.1mm。此外，第2电极焊盘42以及第2线路43例如包含金、银、铜、镍、钨、钼以及锰等的金属材料，是在绝缘层2a的上表面以金属化层或镀覆层等的形式被同时烧成、或者进行金属镀覆而成。
第2电极焊盘42被设置为在俯视下至少与接地导体2eg或者下表面接地导体层21eg以及接地导体2bg、2cg以及2dg未被设置的位置即四边形部P1、P2以及P3重叠。此外，第2线路43被设置为在俯视下至少与接地导体2bg重叠。通过这种结构，第2电极焊盘42以及第2线路43、与接地导体2eg或者下表面接地导体层以及接地导体2bg成为带状线构造，本发明的高频基体1能够顺利地进行高频信号的传输。
在第1电容器51以及第2电容器52的下表面设有上述的电极。该电极经由接合材料而被电连接以及接合。接合材料例如使用Sn-Ag-Cu系焊料、Sn-Zn-Bi系焊料、Sn-Cu系焊料等即可。
此外，高频基体1在第1线路导体3与第2线路导体4之间分别设置第1电容器51以及第2电容器52，以使得与第1分离部31以及第2分离部41重叠，第1电容器51以及第2电容器52经由接合材料而与第1电极焊盘32以及第2电极焊盘42电连接以及固定。第1电容器51以及第2电容器52例如在俯视下为矩形状，大小为0.3mm×0.4mm～2mm×4mm，高度为0.3mm～2mm。此外，第1电容器51以及第2电容器52例如包含镁橄榄石、氧化铝、铌镁酸钡、以及钛酸钕钡。第1电容器51以及第2电容器52经由第1电极焊盘32以及第2电极焊盘42而被设置于第1分离部31以及第2分离部41，进行电连接以及固定，从而能够去除在第1线路导体3与第2线路导体4传输的高频信号的直流电压分量。
特别地，为了使高频基体1小型化而使第1线路导体3与第2线路导体4的间隔变窄的情况下，阻抗的值容易变小。因此，通过在第1线路导体3与第2线路导体42之间设置凹部21，能够抑制这种的阻抗变小的情况。此外，由于与没有凹部21的情况相比，能够使第1线路导体3与第2线路导体4接近，因此能够实现高频基体1的小型化。
此外，凹部21在第1线路导体3以及第2线路导体4所连接的一侧的第1电极焊盘32以及第2电极焊盘42的端部，与第1线路导体3以及第2线路导体4并行地延伸。由此，能够更为降低第1电极焊盘32与第2电极焊盘42之间的介电常数。因此，能够进一步增大与第1电极焊盘32以及第2电极焊盘42之间所产生的阻抗。
此外，如图5～图8所示，第1分离部31以及第2分离部41也可以凹陷。换言之，可以在第1电极32之间以及第2电极42之间设置与凹部21连续的槽。此时，凹部21可以是交叉的形状，换言之可以是在第1分离部31、第2分离部42以及第1线路导体3与第2线路导体4之间连续的形状。
此外，如图9以及图10所示，凹部21可以在位于第1电极32与第2电极42之间的端部的侧壁具有切口部7。通过具有切口部7，从而能够更为增大在第1线路导体3与第2线路导体4之间产生的阻抗的值。
此外，切口部7可以在表面形成有金属化层71。金属化层71例如包含钨、钼、锰、镍或者金等。通过具有金属化层71，能够在第1线路导体3以及第2线路导体4所连接的一侧的第1电极焊盘32以及第2电极焊盘42的端部，抑制包含凹部21的大气中的层与包含绝缘基体2的电介质材料的边界部的电场的扩散，并且能够抑制与第1线路导体3以及第2线路导体4之间所产生的串扰、谐振，能够提高高频基体1的频率特性。
如图11所示，在绝缘基体2的内部、即绝缘层2c的上表面，设有经由连接线路导体24而与接地导体2cg电连接的内部接地导体层23。内部接地导体层23例如在俯视下是椭圆形状的一部分经由连接线路导体24而与周围的接地导体2cg电连接的形状，椭圆的部分的大小为0.3mm×0.4mm～2mm×8mm。内部接地导体层23的一部分可以是圆形状以及矩形状。此外，内部接地导体层23以及连接线路导体24例如包含钨、钼以及锰等的金属材料，可以是在绝缘层2c的上表面以金属化层的形式被同时烧成而成。特别地，在内部接地导体层23在俯视下如椭圆形状那样具有曲线的端部的情况下，与在俯视下为矩形状的情况相比，能够抑制第1电极焊盘32彼此与第2电极焊盘42彼此的阻抗的急剧的变化。其结果，能够抑制高频信号在第1电极焊盘32彼此、第2电极焊盘42彼此传输时产生的插入损耗、反射损耗。
进而，如图11所示，内部接地导体层23被设置为在俯视下与位于第1电极焊盘32彼此以及第2电极焊盘42彼此之间的凹部21重叠。与没有内部接地导体层23的情况相比，能够增强如第1电容器51以及第2电容器52那样经由电容器而传输高频信号时所产生的、与配置于电容器的周边的接地导体之间的电场耦合。因此，内部接地导体层23能够抑制高频信号传输时的电场分布比期望的范围展宽从而产生的串扰、谐振，能够提高高频基体1的频率特性。其结果，第1线路导体3以及第2线路导体4能够经由电容器使高频信号顺利地传输。
此外，内部接地导体层23被设置为在俯视下外周部重叠于第1电极焊盘32和第2电极焊盘42。由此，与上述的作用效果同样地，能够增强经由第1电极焊盘32与第2电极焊盘42以及电容器来传输时所产生的、第1电极焊盘32与第2电极焊盘42以及电容器的周边被配置的接地导体之间的电场耦合。因此，内部接地导体层23能够抑制高频信号传输时的电场分布比期望的范围展宽从而产生的串扰、谐振。其结果，第1线路导体3以及第2线路导体4能够经由电容器使高频信号在第1电极焊盘32与第2电极焊盘42顺利地传输。
如图11所示，内部接地导体层23经由连接线路导体24而与接地导体2cg电连接。再有，也可以经由设置为将绝缘层2b、2c、2d以及2e的上下表面贯通的过孔等，设置于各层的上表面的接地导体2bg、2cg、2dg以及2eg被电连接。
此外，在绝缘层2a的上表面设有接地导体层22。接地导体层22被设置于第1线路导体3与第2线路导体4各自的两侧、以及第1线路导体3与第2线路导体4之间，形成共面线路。在这种情况下，与带状线构造相比，能够增强第1线路导体3以及第2线路导体4与成为基准电位的接地导体层22的电场耦合。其结果，高频基体1能够抑制高频信号在第1线路导体3以及第2线路导体4传输时所产生的电场的展宽，能够经由第1线路导体3以及第2线路导体4而顺利地传输高频信号。
图15所示的图表是实验性地表示上述的特性阻抗的匹配。图表是在第1电极32与第2电极42之间、以及第1电极32之间及第2电极42之间存在连续的十字状的凹部21以及切口部7的情况下和不存在的情况下比较反射损耗相对于频率的变化的结果。图表中，横轴是频率，纵轴是传输信号的反射损耗。虚线是在绝缘基体2的上表面未设置凹部21以及切口部7的情况，实线是在绝缘基体2的上表面设置有凹部21以及切口部7的情况。例如，图15的图表中，在绝缘基体2的上表面设置有凹部21以及切口部7的情况下，传输信号的反射损耗在传输信号的频率直至40GHz为止是-20dB以下。该情况下，在未设置凹部21以及切口部7的情况下，传输信号的反射损耗在频率为40GHz之前大于-20dB。但是，通过设置凹部21以及切口部7，能够将高频信号的传输线路中的特性阻抗控制在期望的值，能够抑制传输线路所产生的反射损耗。
<高频基体的制造方法>
例如，如果多个绝缘层2a、2b、2c、2d以及2e包含氧化铝质烧结体的情况下，绝缘基体2按照如下方式进行制作。首先，在氧化铝以及氧化硅等的原料粉末中添加混合适当的有机粘合剂以及溶剂等来制作浆料。接下来，利用刮刀法等的成形法将浆料成形为片状，由此制作多片的陶瓷生片。此时，在位于最上方的生片的一部分形成成为凹部21的贯通孔。
之后，对上述的陶瓷生片进行层叠、压接。最后，将该层叠的陶瓷生片在还原气氛中以大约1600℃的温度进行烧成，并且进行切断加工、冲压加工形成为合适的形状，从而能够制作出包含期望的形状的绝缘基体2。
在第1电极焊盘32、第1线路33、第2电极焊盘42、第2线路43、接地导体层22、内部接地导体层23、连接线路导体24以及各层的上表面所设置的接地导体2bg、2cg、2dg以及2eg、下表面接地导体层21eg例如包含由钨、钼、锰等的高熔点的金属构成的金属化层的情况下，能够按照如下方式形成。也就是说，首先将高熔点的金属的粉末与有机溶剂以及粘合剂一起搅拌以使得充分混合来制作金属糊膏，将制作出的金属糊膏通过丝网印刷等的方法印刷在成为绝缘层2a、2b、2c、2d以及2e的上表面、下表面的陶瓷生片的规定部位。之后，将印刷有这些金属糊膏的陶瓷生片进行层叠并且压接，同时进行烧成。通过以上工序，在绝缘基体2的上表面、内部即绝缘层之间，金属化层作为第1电极焊盘32、第1线路33、第2电极焊盘42、第2线路43、接地导体层22、内部接地导体层23、连接线路导体24、各层的上表面所设置的接地导体2bg、2cg、2dg以及2eg以及绝缘层2e的下表面所设置的下表面接地导体层21eg而被覆。此外，第1电极焊盘32、第1线路33、第2电极焊盘42、第2线路43、接地导体层22以及下表面接地导体层21eg也可以在表面设置镀镍、镀金。由此，能够提高各个金属层的表面的、钎料或焊料等接合材料的浸润性，能够提高基板8、电容器的接合性，并且能够提高耐腐蚀性、耐候性。
例如在作为多个绝缘层2a、2b、2c、2d以及2e的陶瓷生片设置贯通孔，在贯通孔内填充与形成接地导体层22、内部接地导体层23、连接线路导体24、各层的上表面所设置的接地导体2bg、2cg、2dg及2eg以及绝缘层2e的下表面所设置的下表面接地导体层21eg时同样的金属糊膏，将各个陶瓷生片进行层叠并且压接，同时进行烧成，由此能够设置过孔。贯通孔例如能够通过利用金属销的机械式的冲压加工、或者利用激光的加工等的开孔加工来形成。在金属糊膏向贯通孔填充时，一并使用真空吸引等的单元从而使得金属糊膏的填充变得容易。
<高频封装件的结构>
图16表示本发明的一实施方式所涉及的高频封装件10的立体图，图17表示本发明的一实施方式所涉及的高频封装件10的分解立体图。这些图中，高频封装件10具备基板8、壳体9以及本发明的实施方式所涉及的高频基体1。
基板8在俯视下为矩形状。此外，俯视下的大小为10mm×10mm～50mm×50mm，高度为0.5mm～20mm。
设置壳体9，以使得包围基板8的上表面。壳体9在俯视下为矩形状，大小为10mm×10mm～50mm×50mm，高度为2mm～15mm。此外，厚度为0.5mm～2mm。
基板8、壳体9例如能够使用铁、铜、镍、铬、钴、钼或钨这种的金属、或者这些金属的合金、例如铜-钨合金、铜-钼合金、铁-镍-钴合金等。通过对这种金属材料的胚料实施轧制加工法、冲压加工法这种的金属加工法，从而能够制作构成基板8的金属部件。
在壳体9的侧壁部设有贯通孔91。在贯通孔91，插入固定上述记载的高频基体1、将高频封装件10的内侧与外侧电连接的包含化铝质烧结体的绝缘端子。换言之，在高频封装件10中，高频基体1发挥输入输出端子的作用。
<高频模块的结构>
图18表示本发明的一实施方式所涉及的高频模块100的立体图。该图中，高频模块100具备本发明的实施方式所涉及的高频封装件10、半导体元件11以及盖体12。
半导体元件11例如是激光二极管(LD)。半导体元件11也可以是PD等。在LD的情况下，可以在壳体9设置安装高频基体1、绝缘端子的贯通孔91以外，还设置贯通孔来安装光纤。
盖体12在壳体9的上端被接合，以使得覆盖高频封装件10的内部。盖体12在在俯视下为矩形状，大小为10mm×10mm～50mm×50mm，高度为0.5mm～2mm。盖体12例如能够利用铁、铜、镍、铬、钴、钼或钨这种的金属、或者这些金属的合金、例如铜-钨合金、铜-钼合金、铁-镍-钴合金等。通过对这种金属材料的胚料实施轧制加工法、冲压加工法这种的金属加工，从而能够制作构成盖体12的金属部件。
以上，本发明并不限定于上述实施方式，在不脱离本发明的主旨的范围内能够进行各种的变更等。再有，属于权利要求书的变更等全部是在本发明的范围内。

Claims (8)

1.一种高频基体，其特征在于，具备：
绝缘基体，在上表面具有凹部；
第1线路导体，位于所述绝缘基体的上表面；和
第2线路导体，位于所述绝缘基体的上表面，并且在俯视下与所述第1线路导体空出间隔并与所述第1线路导体并行地延伸，
所述凹部位于所述第1线路导体与所述第2线路导体之间，并且所述凹部的介电常数比所述绝缘基体的介电常数低。
2.根据权利要求1所述的高频基体，其特征在于，
所述第1线路导体具有分离的第1分离部，所述第2线路导体具有分离的第2分离部，
第1电容器位于所述第1分离部的上表面，并且第2电容器位于所述第2分离部的上表面，
在俯视下，所述凹部从所述第1分离部的端部至所述第2分离部的端部的位置，与所述第1线路导体以及所述第2线路导体并行地延伸。
3.根据权利要求2所述的高频基体，其特征在于，
所述第1分离部以及所述第2分离部凹陷。
4.根据权利要求1至3的任意一项所述的高频基体，其特征在于，
在所述凹部的端部的侧壁具有切口部。
5.根据权利要求4所述的高频基体，其特征在于，
在所述切口部的表面具有金属化层。
6.根据权利要求1至5的任意一项所述的高频基体，其特征在于，
在所述绝缘基体的上表面还具有接地导体层，所述接地导体层位于与所述第1线路导体、所述第2线路导体空出间隔的位置。
7.一种高频封装件，其特征在于，具备：
基板；
壳体，与所述基板的上表面接合，并且具有贯通孔；和
被固定于所述壳体的所述贯通孔的权利要求1至6的任意一项所述的高频基体。
8.一种高频模块，其特征在于，具备：
权利要求7所述的高频封装件；
半导体元件，被安装于所述基板的上表面，并且与所述高频封装件的所述高频基体电连接；和
盖体，与所述壳体的上端接合，覆盖所述半导体元件并且覆盖所述高频封装件的内部。
CN202310740388.8A 2016-10-21 2017-09-11 高频基体、高频封装件以及高频模块 Pending CN116779547A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-206673 2016-10-21
JP2016206673 2016-10-21
PCT/JP2017/032658 WO2018074100A1 (ja) 2016-10-21 2017-09-11 高周波基体、高周波パッケージおよび高周波モジュール
CN201780064943.2A CN109863591B (zh) 2016-10-21 2017-09-11 高频基体、高频封装件以及高频模块

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780064943.2A Division CN109863591B (zh) 2016-10-21 2017-09-11 高频基体、高频封装件以及高频模块

Publications (1)

Publication Number Publication Date
CN116779547A true CN116779547A (zh) 2023-09-19

Family

ID=62018970

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780064943.2A Active CN109863591B (zh) 2016-10-21 2017-09-11 高频基体、高频封装件以及高频模块
CN202310740388.8A Pending CN116779547A (zh) 2016-10-21 2017-09-11 高频基体、高频封装件以及高频模块

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780064943.2A Active CN109863591B (zh) 2016-10-21 2017-09-11 高频基体、高频封装件以及高频模块

Country Status (5)

Country Link
US (1) US10869387B2 (zh)
EP (1) EP3531449A4 (zh)
JP (3) JP6777755B2 (zh)
CN (2) CN109863591B (zh)
WO (1) WO2018074100A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112119489B (zh) * 2018-08-21 2024-03-12 Ngk电子器件株式会社 布线基板、封装体及模块
JP2020077729A (ja) * 2018-11-07 2020-05-21 ルネサスエレクトロニクス株式会社 半導体装置
EP3882937A1 (en) * 2020-03-19 2021-09-22 Murata Manufacturing Co., Ltd. Electronic device with differential transmission lines equipped with capacitors separated by a cavity, and corresponding manufacturing method
JP7001734B2 (ja) * 2020-04-27 2022-01-20 島田理化工業株式会社 プリント配線基板
WO2023100964A1 (ja) * 2021-12-03 2023-06-08 京セラ株式会社 配線基板及び電子装置
WO2023145651A1 (ja) * 2022-01-28 2023-08-03 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112969U (zh) 1980-01-29 1981-08-31
JP3241139B2 (ja) * 1993-02-04 2001-12-25 三菱電機株式会社 フィルムキャリア信号伝送線路
JP3493301B2 (ja) * 1998-01-26 2004-02-03 京セラ株式会社 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2001044644A (ja) * 1999-07-27 2001-02-16 Kyocera Corp 多層回路基板およびその製法
DE60037961T2 (de) * 1999-12-21 2009-01-29 International Business Machines Corp. Verfahren und Struktur zur Reduzierung des Leistungsrauschens
JP3667274B2 (ja) * 2001-11-12 2005-07-06 京セラ株式会社 高周波用パッケージ
US20040131318A1 (en) * 2002-08-30 2004-07-08 Kyocera Corporation Optical element housing package and optical module
JP2005050974A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体パッケージおよび光通信モジュール並びに半導体装置
JP2006032783A (ja) 2004-07-20 2006-02-02 Hitachi Cable Ltd 電子部品実装構造及びそれを用いた光トランシーバ
US7659790B2 (en) 2006-08-22 2010-02-09 Lecroy Corporation High speed signal transmission line having reduced thickness regions
JP2008125038A (ja) 2006-11-16 2008-05-29 Shinko Electric Ind Co Ltd 高周波用基板構造及び高周波用パッケージ
US20090059540A1 (en) * 2007-08-31 2009-03-05 Giboney Kirk S Shielded high-frequency circuit module
EP2246884B1 (en) * 2008-01-30 2013-07-31 Kyocera Corporation High frequency wiring board
US20110048796A1 (en) 2008-01-30 2011-03-03 Kyocera Corporation Connector, Package Using the Same and Electronic Device
JP2008311682A (ja) 2008-09-16 2008-12-25 Kyocera Corp 配線基板
JP5257088B2 (ja) 2009-01-15 2013-08-07 富士通オプティカルコンポーネンツ株式会社 パッケージ
JP5859219B2 (ja) 2011-04-22 2016-02-10 日本オクラロ株式会社 差動伝送線路、及び通信装置
CN203027596U (zh) * 2011-12-19 2013-06-26 嘉基电子科技(苏州)有限公司 一种软性电路板及其组合
US8748753B2 (en) 2012-03-02 2014-06-10 Sae Magnetics (H.K.) Ltd. Printed circuit board
EP3176817B1 (en) 2014-07-30 2020-08-12 KYOCERA Corporation Package for housing an electronic component and electronic device comprising such a package

Also Published As

Publication number Publication date
JP7244687B2 (ja) 2023-03-22
US10869387B2 (en) 2020-12-15
JP7025504B2 (ja) 2022-02-24
WO2018074100A1 (ja) 2018-04-26
CN109863591A (zh) 2019-06-07
JP2022060326A (ja) 2022-04-14
EP3531449A1 (en) 2019-08-28
CN109863591B (zh) 2023-07-07
US20190246495A1 (en) 2019-08-08
EP3531449A4 (en) 2020-04-08
JP6777755B2 (ja) 2020-10-28
JPWO2018074100A1 (ja) 2019-08-15
JP2021007173A (ja) 2021-01-21

Similar Documents

Publication Publication Date Title
CN109863591B (zh) 高频基体、高频封装件以及高频模块
JP6923431B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
US20230380052A1 (en) High-frequency board, high-frequency package, and high-frequency module
JP7021041B2 (ja) 配線基板、電子部品パッケージおよび電子装置
US11901247B2 (en) Insulating component, semiconductor package, and semiconductor apparatus
JP7027578B2 (ja) 配線基体、電子部品収納用パッケージおよび電子装置
EP3937223A1 (en) Wiring board, package for electronic component, and electronic device
JP7254011B2 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
JP7230251B2 (ja) 配線基板、電子部品パッケージおよび電子装置
WO2020218608A1 (ja) 配線基板、電子部品用パッケージおよび電子装置
WO2021107114A1 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination