CN116344332A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN116344332A
CN116344332A CN202111600437.5A CN202111600437A CN116344332A CN 116344332 A CN116344332 A CN 116344332A CN 202111600437 A CN202111600437 A CN 202111600437A CN 116344332 A CN116344332 A CN 116344332A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
manufacturing
gas
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111600437.5A
Other languages
English (en)
Inventor
李仕强
张晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN202111600437.5A priority Critical patent/CN116344332A/zh
Publication of CN116344332A publication Critical patent/CN116344332A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明实施例公开了一种半导体器件及其制作方法。半导体器件的制作方法包括：提供衬底；对所述衬底预通设定气体，使所述设定气体与所述衬底中的杂质发生化学反应，以去除所述衬底中的杂质；在所述衬底上形成外延层。与现有技术相比，本发明实施例有利于抑制衬底中的杂质向外延层扩散，提升了半导体器件的性能。

Description

半导体器件及其制作方法
技术领域
本发明实施例涉及微电子技术领域，尤其涉及一种半导体器件及其制作方法。
背景技术
III族氮化物材料在实现光电器件以及高电子迁移率晶体管器件(High ElectronMobility Transistor，HEMT)方面具有独特的优势，其研究也经历了漫长的发展过程。氮化镓(GaN)半导体材料具有禁带宽度大、电子饱和漂移速率高、击穿场强高、耐高温等显著优点，与第一代半导体硅和第二代半导体砷化镓相比，更适合于制作高温、高压、高频和大功率的电子器件，具有广阔的应用前景，已成为目前半导体行业研究的热点。
在现有技术中，为了提升GaN的晶体质量，采用的技术方案一是使用成核层技术，二是选用晶格常数与GaN较接近的材料作为衬底。在技术方案二中，晶格常数与GaN接近的材料虽然能有效提升GaN的晶体质量，但是由于生长工艺和抛光工艺的影响，衬底表面会掺杂进一些杂质。并且，这些杂质在GaN会有向外延层扩散的趋势，导致GaN中的杂质变多，影响了制作出的半导体器件的性能。例如，对于SiC衬底，掺入SiC衬底表面的杂质包括氮和氧。而在GaN外延生长过程中，SiC衬底中的氧杂质会扩散至GaN外延层，而氧杂质在GaN中以施主的形式存在，因此氧杂质的增加导致GaN外延层的漏电增加，使得半导体器件的性能大幅降低。
发明内容
本发明实施例提供一种半导体器件及其制作方法，以抑制衬底中的杂质向外延层扩散，提升半导体器件的性能。
第一方面，本发明实施例提供了一种半导体器件的制作方法，包括：
提供衬底；
对所述衬底预通设定气体，使所述设定气体与所述衬底中的杂质发生化学反应，以去除所述衬底中的杂质；
在所述衬底上形成外延层。
可选地，所述衬底中的杂质包括氧杂质；
所述设定气体为在第一预设温度下与所述氧杂质发生化学反应，且在第二预设温度下进行分解的气体。
可选地，所述设定气体包括镓或铝中的至少一种。
可选地，对所述衬底预通设定气体的方式为循环预通。
可选地，所述循环预通中的一个循环包括：
提供第一预设温度条件，并向所述衬底表面通入所述设定气体，以使所述设定气体与所述衬底中的杂质发生化学反应，形成中间化合物；
提供第二预设温度条件和排气通道，以使所述中间化合物分解并随尾气排出。
可选地，所述外延层包括成核层，所述成核层与所述衬底接触；
所述循环预通处理的循环次数与所述成核层的厚度呈负相关。
可选地，所述成核层的厚度为X，循环次数为Y，预设厚度为Z；
若X＞Z，则Y为恒定值；
若X≤Z，则Y为X的减函数。
可选地，所述恒定值为1或2。
可选地，X和Y的函数关系表示为：Y＝ROUND(-0.1*X+Q)，其中，ROUND表示四舍五入后取整，Q为整数。
可选地，Z的取值范围为：30nm～40nm。
可选地，对所述衬底预通设定气体的通气方式包括：恒定流量方式、多脉冲方式和流量渐变方式中的至少一种。
可选地，所述流量渐变方式包括：流量递增、流量递减、流量先增后减和流量先减后增中的至少一种。
可选地，所述流量渐变方式包括：流量无级渐变和流量阶梯渐变中的至少一种。
第二方面，本发明实施例还提供了一种半导体器件，采用如本发明任意实施例所述的制作方法进行制作。
本发明实施例提供了一种新的半导体器件的制作方法，包括：提供衬底；对所述衬底预通设定气体，使所述设定气体与所述衬底中的杂质发生化学反应，以去除所述衬底中的杂质；在所述衬底上形成外延层。即本发明实施例通过在生长外延层之前，对衬底预通设定气体，通过设定气体与衬底中的杂质发生化学反应来减少衬底中的杂质含量，有利于抑制衬底中的杂质向外延层扩散，提升了半导体器件的性能。
附图说明
图1为本发明实施例提供的一种半导体器件的制作方法的流程示意图；
图2为本发明实施例提供的一帧半导体器件的结构示意图；
图3为本发明实施例提供的一种预通设定气体的流量随时间变化的示意图；
图4为本发明实施例提供的另一种预通设定气体的流量随时间变化的示意图；
图5为本发明实施例提供的又一种预通设定气体的流量随时间变化的示意图；
图6为本发明实施例提供的又一种预通设定气体的流量随时间变化的示意图；
图7为本发明实施例提供的又一种预通设定气体的流量随时间变化的示意图；
图8为本发明实施例提供的又一种预通设定气体的流量随时间变化的示意图；
图9为本发明实施例提供的又一种预通设定气体的流量随时间变化的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种半导体器件的制作方法。图1为本发明实施例提供的一种半导体器件的制作方法的流程示意图。参见图1，半导体器件的制作方法包括以下步骤：
S110、提供衬底。
其中，衬底的材料可以是氮化镓(GaN)、铝镓氮(AlGaN)、铟镓氮(InGaN)、铝铟镓氮(AlInGaN)、磷化铟(InP)、砷化镓(GaAs)、碳化硅(SiC)、金刚石、蓝宝石、锗和硅中的一种或多种的组合，或任何其他能够生长III族氮化物的材料。示例性地，衬底的材料为SiC，衬底中的杂质包括氧杂质和氮杂质。
S120、对衬底预通设定气体，使设定气体与衬底中的杂质发生化学反应，以去除衬底中的杂质。
其中，设定气体是指能够与衬底中的杂质发生化学反应的气体，具体可以根据衬底的材料、杂质的类型确定。示例性地，衬底的材料为SiC，衬底中的杂质包括氧杂质，设定气体为在第一预设温度下与氧杂质发生化学反应，且在第二预设温度下进行分解的气体。这样设置，有利于将氧杂质排出，避免了氧杂质和设定气体合成的物质进一步影响外延层的性能。示例性地，设定气体包括镓或铝中的至少一种，优选地，设定气体为镓，即在形成外延层之前对衬底进行预通镓。其中，相比于氧化铝，镓与氧形成的氧化镓进行分解所需的温度较低，有利于预通镓去除杂质的工艺实现。
S130、在衬底上形成外延层。
其中，外延层可以是多层外延结构，可以包括基于III-V族化合物的半导体材料。
由此可见，本发明实施例通过在生长外延层之前，对衬底预通设定气体，通过设定气体与衬底中的杂质发生化学反应来减少衬底中的杂质含量，有利于抑制衬底中的杂质向外延层扩散，提升了半导体器件的性能。
在上述各实施例的基础上，可选地，对衬底预通设定气体的方式为循环预通。其中，循环预通是指预通设定气体的次数可以是两次或两次以上。这样设置，有利于将衬底中的杂质去除干净。
在本发明的一种实施方式中，可选地，循环预通中的一个循环包括：提供第一预设温度条件，并向衬底表面通入设定气体，以使设定气体与衬底中的杂质发生化学反应，形成中间化合物；提供第二预设温度条件和排气通道，以使中间化合物分解并随尾气排出。其中，第一预设温度条件是指能够使杂质与设定气体发生化学反应的温度条件，第二预设温度条件是指能够使中间化合物进行分解的温度条件。具体地，以在SiC衬底上预通镓为例进行说明，第一预设温度条件为低温条件，第二预设温度条件为高温条件。一个循环包括：首先，在低温时向SiC衬底表面通入Ga，Ga与SiC衬底中氧反应生成氧化镓；然后，升至高温，高温下氧化镓分解成Ga与氧随尾气排出。这样设置，去除衬底中杂质的工艺简单，易于实现。
图2为本发明实施例提供的一帧半导体器件的结构示意图。参见图2，在上述各实施例的基础上，可选地，外延层为多层结构，从衬底10方向依次包括：成核层21、缓冲层22、沟道层23和势垒层24。其中，成核层21与衬底10接触，成核层21影响上方异质结材料的晶体质量、表面形貌以及电学性质等参数。成核层21随着不同的衬底10的材料而变化，主要起到匹配衬底10材料和异质结结构中的半导体材料层的作用。示例性地，成核层21的材料包括氮化铝(AlN)。缓冲层22既起到粘合接下来需要生长的半导体材料层的作用，又可以保护衬底10材料不被一些金属离子侵入。缓冲层22的材料可以是铝镓氮(AlGaN)、氮化镓(GaN)或铝铟镓氮(AlGaInN)等III族氮化物材料，优选地，缓冲层22的材料为铝含量可控的氮化镓((Al)GaN)。沟道层23和位于上方的势垒层24一起形成异质结结构，该沟道层23提供二维电子气运动的沟道。势垒层24靠近沟道层23，该势垒层24的材料可以为铝镓氮(AlGaN)或铝铟镓氮(AlGaInN)。
在上述各实施例的基础上，可选地，外延层还包括帽层，帽层位于势垒层24远离衬底10的一侧。帽层的材料可以是氮化镓(GaN)，可选地，帽层的厚度大于10nm，优选大于30nm，优选超过100nm。帽层可以是非掺杂、n型掺杂或n型局部掺杂等。帽层既可以使外延膜异质结稳定，也可免除介质层中的硅原子向p型氮化镓的扩散。
在上述各实施例中，可选地，循环预通处理的循环次数与成核层的厚度呈负相关。其中，成核层(例如，AlN)有降低半导体器件漏电的作用，成核层的厚度越厚，半导体器件的漏电越小。但是当成核层的厚度达到一定程度后，例如35nm，对减小漏电的作用会趋于饱和，即成核层的厚度增加不能再进一步减小半导体器件的漏电作用。结合预通设定气体的方法能够进一步减小半导体器件的漏电。由此可见，成核层的设置和预通设定气体的方法在抑制半导体器件的漏电方面起到了相辅相成的作用，因此，在成核层的厚度较厚时，可以适当减小循环预通处理的循环次数；相反，在成核层的厚度较薄时，可以适当增加循环预通处理的循环次数。
在实际应用中，循环预通处理的循环次数可以根据成核层的厚度确定。具体地，在一些情况下，成核层的厚度需要设置的较厚，此时半导体器件的漏电较少，但仍未达到半导体器件的性能要求，相应地，可以通过进行循环预通处理来达到半导体器件的漏电性能要求。在另一些情况下，成核层的厚度需要设置的较薄，此时半导体器件的漏电增加，相应地，可以通过增加循环预通处理的循环次数来抑制半导体器件的漏电增加。
为了实现半导体器件更优的性能和制作工艺更低的成本，发明人针对成核层的厚度和循环次数之间的关系进行了进一步地研究。在上述各实施例的基础上，可选地，设成核层的厚度为X，循环次数为Y，预设厚度为Z；若X＞Z，则Y为恒定值；若X≤Z，则Y为X的减函数。其中，预设厚度Z的设定与成核层厚度对半导体器件的漏电影响有关，当成核层达到预设厚度Z，对减小漏电的作用会趋于饱和。示例性地，预设厚度Z的取值范围为：30nm～40nm，优选为35nm。恒定值的设置与在衬底上预通设定气体对半导体器件的漏电影响有关，若成核层的厚度达到预设厚度Z，循环次数超过设定值对漏电效果的改善不明显，因此，设置循环次数为恒定值。示例性地，恒定值为1或2，优选为1。在一些情况下，成核层的厚度达到预设厚度Z后，循环次数为1次和循环次数为多次对漏电的抑制效果基本一样，因此循环一次有利于提升半导体器件的制作效率，降低半导体器件的制作成本。
可选地，X和Y的函数关系表示为：Y＝ROUND(-0.1*X+Q)，其中，ROUND表示四舍五入后取整，Q为整数。其中，Q的设置方式与在衬底上预通设定气体对半导体器件的漏电影响有关。示例性地，当X＝0(即未设置成核层)时，Y＝Q。也就是说，Q为循环次数的上限值，当循环次数达到Q，对减小漏电的作用会趋于饱和，即使增加Q的值，也不会带来更好的有益效果，例如，Q＝5。这样设置，有利于最大程度地确保去除衬底杂质的基础上，减小制作成本。
在上述各实施例中，可选地，当0<X≤35时，Y＝-0.1*X+5，Y四舍五入后取整数；当X>35nm时，Y＝1。这样设置，能够在确保半导体器件的漏电较小的基础上，最大程度地降低制作成本。
在上述各实施例的基础上，对衬底预通设定气体的通气方式有多种，例如，恒定流量方式、多脉冲方式和流量渐变方式等，下面进行具体说明。其中，多种通气方式可以任意组合，本发明不做限定。
图3为本发明实施例提供的一种预通设定气体的流量随时间变化的示意图。参见图3，在本发明的一种实施方式中，可选地，对衬底预通设定气体的通气方式为恒定流量方式。具体地，以预通镓(Ga)为例，在时刻t1之前，为预通Ga之前的阶段，Ga流量为0；在时刻t1-t2之间，为预通Ga的阶段，Ga流量为设定值；在时刻t2之后，为预通Ga之后的阶段，Ga流量为0。
图4为本发明实施例提供的另一种预通设定气体的流量随时间变化的示意图。参见图4，在本发明的一种实施方式中，可选地，对衬底预通设定气体的通气方式为脉冲方式。具体地，以预通镓(Ga)为例，在时刻t1之前，为预通Ga之前的阶段，Ga流量为0；在时刻t1-t2之间，为预通Ga的阶段，Ga流量在0和设定值之间多次跳变，呈脉冲状；在时刻t2之后，为预通Ga之后的阶段，Ga流量为0。
图5为本发明实施例提供的又一种预通设定气体的流量随时间变化的示意图。参见图5，在本发明的一种实施方式中，可选地，对衬底预通设定气体的通气方式为流量递减的渐变方式。具体地，以预通镓(Ga)为例，在时刻t1之前，为预通Ga之前的阶段，Ga流量为0；在时刻t1-t2之间，为预通Ga的阶段，Ga流量由设定值逐渐减小为0，呈流量递减；在时刻t2之后，为预通Ga之后的阶段，Ga流量为0。
需要说明的是，流量渐变的方式还可以如图6所示，呈流量递增；还可以如图7所示，呈流量先增后减；还可以如图8所示，呈流量先减后增。
还需要说明的是，在图5-图8中示例性地示出了流量渐变方式为流量无级渐变，即平滑的渐变方式，并非对本发明的限定。在其他实施例中，如图9所示，还可以设置流量渐变方式为流量阶梯渐变。
本发明实施例还提供了一种半导体器件，采用如本发明任意实施例所提供的制作方法进行制作，其具体原理和产生的效果类似，不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括：
提供衬底；
对所述衬底预通设定气体，使所述设定气体与所述衬底中的杂质发生化学反应，以去除所述衬底中的杂质；
在所述衬底上形成外延层。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述衬底中的杂质包括氧杂质；
所述设定气体为在第一预设温度下与所述氧杂质发生化学反应，且在第二预设温度下进行分解的气体。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述设定气体包括镓或铝中的至少一种。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，对所述衬底预通设定气体的方式为循环预通。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于，所述循环预通中的一个循环包括：
提供第一预设温度条件，并向所述衬底表面通入所述设定气体，以使所述设定气体与所述衬底中的杂质发生化学反应，形成中间化合物；
提供第二预设温度条件和排气通道，以使所述中间化合物分解并随尾气排出。
6.根据权利要求4所述的半导体器件的制作方法，其特征在于，所述外延层包括成核层，所述成核层与所述衬底接触；
所述循环预通处理的循环次数与所述成核层的厚度呈负相关。
7.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述成核层的厚度为X，循环次数为Y，预设厚度为Z；
若X＞Z，则Y为恒定值；
若X≤Z，则Y为X的减函数。
8.根据权利要求7所述的半导体器件的制作方法，其特征在于，X和Y的函数关系表示为：Y＝ROUND(-0.1*X+Q)，其中，ROUND表示四舍五入后取整，Q为整数。
9.根据权利要求7所述的半导体器件的制作方法，其特征在于，Z的取值范围为：30nm～40nm。
10.一种半导体器件，其特征在于，采用如权利要求1-9任一项所述的制作方法进行制作。
CN202111600437.5A 2021-12-24 2021-12-24 半导体器件及其制作方法 Pending CN116344332A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111600437.5A CN116344332A (zh) 2021-12-24 2021-12-24 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111600437.5A CN116344332A (zh) 2021-12-24 2021-12-24 半导体器件及其制作方法

Publications (1)

Publication Number Publication Date
CN116344332A true CN116344332A (zh) 2023-06-27

Family

ID=86891712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111600437.5A Pending CN116344332A (zh) 2021-12-24 2021-12-24 半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN116344332A (zh)

Similar Documents

Publication Publication Date Title
US9425281B2 (en) Enhancement mode III-nitride device and method for manufacturing thereof
CN112701160B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN110875387B (zh) 半导体器件和用于形成半导体器件的方法
JP2018528614A (ja) Ｉｉｉ族窒化物材料半導体構造における寄生チャネルの軽減
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
WO2022042672A1 (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
JP2016515299A (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
CN112736131B (zh) YAlN/GaN高电子迁移率晶体管及其制作方法
JP6841344B2 (ja) 半導体装置の製造方法、半導体装置
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JP2003151996A (ja) ２次元電子ガスを用いた電子デバイス
CN116960173B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
WO2023024550A1 (zh) 增强型GaN基HEMT器件、器件外延及其制备方法
CN114551593A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
JP2006114652A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2018098356A (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN116344332A (zh) 半导体器件及其制作方法
JP2000196067A (ja) 窒化物系ｉｉｉ―ｖ族化合物半導体装置
CN111326577B (zh) 功率器件外延结构的制备方法及功率器件外延结构
CN112342524B (zh) 一种氮化镓高铝组分的外延生长方法
JP2008103546A (ja) Ｉｉｉ−ｖ族化合物半導体素子及びｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
JP2006196557A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
CN113659006B (zh) 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination