CN116137969A - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN116137969A
CN116137969A CN202180060531.8A CN202180060531A CN116137969A CN 116137969 A CN116137969 A CN 116137969A CN 202180060531 A CN202180060531 A CN 202180060531A CN 116137969 A CN116137969 A CN 116137969A
Authority
CN
China
Prior art keywords
layer
circuit pattern
insulating layer
disposed
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180060531.8A
Other languages
English (en)
Inventor
李东建
朴正训
刘锡钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN116137969A publication Critical patent/CN116137969A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256Electrical insulation details, e.g. around high voltage areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0341Intermediate metal, e.g. before reinforcing of conductors by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0361Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

根据实施例的电路板包括:绝缘层;第一电路图案,设置在绝缘层的第一表面上;第一阻焊剂,设置在绝缘层的第一表面上;以及第一阻挡层,包括设置在第一阻焊剂与第一电路图案之间的1‑1部分和设置在绝缘层与第一电路图案之间的1‑2部分,其中,第一阻挡层的1‑1部分包括:1‑1金(Au)层,设置在第一电路图案的底表面上;以及1‑1钯(Pd)层,设置在1‑1金(Au)层的底表面上,第一阻挡层的1‑2部分包括:1‑2金(Au)层,围绕第一电路图案的侧表面和上表面;以及1‑2钯(Pd)层,围绕1‑2金(Au)层,并且,第一阻挡层的1‑1部分和1‑2部分确保第一电路图案不与第一阻焊剂和绝缘层接触。

Description

电路板
技术领域
实施例涉及一种电路板。
背景技术
随着电子元件的小型化、重量减轻和集成化的加快,电路的线宽已经变小。具体地,由于半导体芯片的设计规则是以纳米级集成的,其上安装有半导体芯片的封装基板或印刷电路板的电路线宽已经变小到数微米以下。
已经提出了各种方法来提高印刷电路板的电路集成度,即,减小电路线宽。为了在镀铜后形成图案的蚀刻步骤中防止电路线宽的损失的目的,已经提出了半加成工艺(SAP)方法和改进的半加成工艺(MSAP)。
为此,工业中已经使用了一种用于在绝缘层中嵌入铜箔以实现精细电路图案的埋入式线路基板(embedded trace substrate,下文称为“ETS”)方法。在ETS方法中,代替在绝缘层的表面上形成铜箔电路,在绝缘层中以嵌入形式制造铜箔电路,因此不存在由于蚀刻导致的电路损失,并且有利于电路间距变小。
同时,近来,已经努力开发出改进的5G(第五代)通信系统或5G之前的通信系统,以满足无线数据业务的需求。这里,5G通信系统使用超高频(毫米波)带(6GHz以下、28GHz、38GHz或更高频率)来实现高数据传输率。
此外,在5G通信系统中,已经开发出了诸如波束成形、大规模多输入多输出(massive multi-input multi-output,大规模MIMO)以及阵列天线的集成技术,以在超高频带中减少无线电波的路径损耗并且增加无线电波的传输距离。由于天线系统可以由波长在这些频带中的数百个有源天线组成,从而天线系统相对较大。
由于这种天线和AP模块被图案化或安装在印刷电路板上,因此印刷电路板的低损耗非常重要。这意味着构成有源天线系统的数个基板(即,天线基板、天线馈电基板、收发器基板以及基带基板)应集成到一个小型单元中。
此外,根据轻、薄以及紧凑的趋势来制造上述的应用于5G通信系统的电路板,因此电路图案逐渐变得更精细。
然而,包括传统精细电路图案的电路板中的图案之间的间隔随着图案之间的间距变小而变窄,因此出现可靠性问题。具体地,在可靠性评估时,在传统电路板中的构成电路图案的金属材料发生迁移,从而导致可靠性问题。
发明内容
技术问题
实施例提供一种具有新型结构的电路板及其制造方法。
此外,实施例提供一种能够抑制构成电路图案的金属材料迁移到绝缘层的电路板及其制造方法。
此外,实施例提供一种能够抑制构成电路图案的金属材料迁移到阻焊剂的电路板及其制造方法。
所提出的实施例要解决的技术问题不限于上述技术问题,并且根据以下描述提出的实施例所属领域的技术人员可以清楚地理解未提及的其他技术问题。
技术方案
根据实施例的电路板包括:绝缘层;第一电路图案,设置在绝缘层的第一表面上;第一阻焊剂,设置在绝缘层的第一表面上;以及第一阻挡层,包括设置在第一阻焊剂与第一电路图案之间的第一-第一部分和设置在绝缘层与第一电路图案之间的第一-第二部分,其中,第一阻挡层的第一-第一部分包括:第一-第一金(Au)层,设置在第一电路图案的下表面下方;以及第一-第一钯(Pd)层,设置在第一-第一金(Au)层的下表面下方,其中,第一阻挡层的第一-第二部分包括:第一-第二金(Au)层,设置为围绕第一电路图案的侧表面和上表面;以及第一-第二钯(Pd)层,设置为围绕第一-第二金(Au)层,并且其中,第一电路图案通过第一阻挡层的第一-第一部分和第一-第二部分不与第一阻焊剂和绝缘层接触。
此外,第一-第一金(Au)层具有第一宽度,并且第一电路图案的下表面具有小于第一宽度的第二宽度。
此外,第一-第一金(Au)层的下表面包括:第一区域,与第一电路图案的下表面接触;第二区域,与第一-第二钯(Pd)层接触;以及第三区域,与第一-第二金(Au)层接触。
此外,第一电路图案被埋置在绝缘层的下部区域中。
此外,第一电路图案的下表面与绝缘层的下表面位于同一平面上,并且第一阻挡层的第一-第一部分设置为从绝缘层的下表面向下突出。
此外,电路板还包括:第二电路图案,设置在绝缘层的第二表面上;第二阻焊剂,设置在绝缘层的第二表面上;以及第二阻挡层,包括设置在绝缘层与第二电路图案之间的第二-第一部分和设置在第二阻焊剂与第二电路图案之间的第二-第二部分。
此外,第二阻挡层的第二-第一部分包括:第二-第一金(Au)层,设置在第二电路图案的下表面下方;以及第二-第一钯(Pd)层,设置在第二-第一金(Au)层的下表面与绝缘层的上表面之间,其中,第二阻挡层的第二-第二部分包括:第二-第二金(Au)层,设置为围绕第二电路图案的侧表面和上表面;以及第二-第二钯(Pd)层,设置为围绕第二-第二金(Au)层,并且其中,第二电路图案通过第二阻挡层的第二-第一部分和第二-第二部分不与绝缘层和第二阻焊剂接触。
此外,第二-第一金(Au)层具有第一宽度,并且第二电路图案的下表面具有小于第一宽度的第二宽度。
此外,第二-第一金(Au)层的下表面包括:第一区域,与第二电路图案的下表面接触;第二区域,与第二-第二钯(Pd)层接触;以及第三区域,与第二-第二金(Au)层接触。
此外,第二电路图案设置为在绝缘层的上表面上突出。
另一方面,根据实施例的电路板的制造方法包括:制备承载板;在承载板上形成第一阻挡层的第一-第一部分;在第一阻挡层的第一-第一部分上形成第一电路图案;在第一电路图案上形成第一阻挡层的第一-第二部分;形成覆盖第一阻挡层的第一-第一部分上的第一电路图案的绝缘层;在绝缘层上形成第二阻挡层的第二-第一部分;在第二阻挡层的第二-第一部分上形成第二电路图案;在第二电路图案上形成第二阻挡层的第二-第二部分;去除承载板;在绝缘层的下表面的下方形成第一阻焊剂;以及在绝缘层的上表面上形成第二阻焊剂,其中,第一阻挡层的第一-第一部分包括:第一-第一金(Au)层,设置在第一电路图案的下表面下方;以及第一-第一钯(Pd)层,设置在第一-第一金(Au)层的下表面下方,其中,第一阻挡层的第一-第二部分包括:第一-第二金(Au)层,设置为围绕第一电路图案的侧表面和上表面;以及第一-第二钯(Pd)层,设置为围绕第一-第二金(Au)层,其中,第二阻挡层的第二-第一部分包括:第二-第一金(Au)层,设置在第二电路图案的下表面下方;以及第二-第一钯(Pd)层,设置在第二-第一金(Au)层的下表面与绝缘层的上表面之间,并且其中,第二阻挡层的第二-第二部分包括:第二-第二金(Au)层,设置为围绕第二电路图案的侧表面和上表面;以及第二-第二钯(Pd)层,设置为围绕第二-第二金(Au)层。
此外,第一电路图案通过第一阻挡层的第一-第一部分和第一-第二部分不与第一阻焊剂和绝缘层接触,并且第二电路图案通过第二阻挡层的第二-第一部分和第二-第二部分不与绝缘层和第二阻焊剂接触。
此外,第一-第一金(Au)层或第二-第一金(Au)层具有第一宽度,并且第一电路图案的下表面或第二电路图案的下表面具有小于第一宽度的第二宽度。
此外,第一-第一金(Au)层的下表面包括:第一区域,与第一电路图案的下表面接触;第二区域,与第一-第二钯(Pd)层接触;以及第三区域,与第一-第二金(Au)层接触。
此外,第一电路图案的下表面与绝缘层的下表面位于同一平面上,并且第一阻挡层的第一-第一部分设置为从绝缘层的下表面向下突出。
有益效果
实施例提供了一种包括绝缘层和电路图案的电路板。在这种情况下,电路图案包含金属材料。此外,包含金属材料的电路图案不与绝缘层直接接触。为此,阻挡层设置为围绕电路图案。因此,实施例可以防止构成电路图案的金属材料渗入绝缘层,从而提高电路板的导电性和/或物理可靠性。
例如,当电路图案包含铜时,阻挡层包括:金的金属层,设置为围绕电路图案并且包含金(Au);以及钯的金属层,设置为围绕金的金属层并且包含钯(Pd)。钯的金属层可以防止构成电路图案的铜渗透到绝缘层,因此能够通过抑制出现铜迁移来提高可靠性。此外,金的金属层设置在钯的金属层与电路图案之间以形成钯的金属层。在这种情况下,包含金(Au)的金的金属层的晶粒尺寸大于其它层,因此可以稳定地形成钯的金属层。例如,当将铟锡氧化物(ITO)用作阻挡层时,ITO可以是非金属的导电氧化物。此外,当电路图案使用银(Ag)时,阻挡层可以防止构成电路图案的银(Ag)渗入绝缘层。
此外,在实施例中,阻挡层还形成在电路图案中的设置在最外层的电路图案上。其可以防止构成最外层的电路图案的铜迁移到阻焊剂。
此外,阻挡层的一部分设置在实施例的埋入式线路基板(ETS)结构的埋置图案的表面上。在这种情况下,阻挡层设置为在阻挡图案的表面上突出,并且其可以用作安装焊盘,在安装焊盘上设置有用于安装器件的焊料层。也就是说,传统ETS结构的埋置图案形成为精细图案,因此其不能用作仅具有简单图案的安装焊盘,因此必须形成具有埋置在绝缘层中或在绝缘层的表面上方突出的结构的单独的安装焊盘。此时,当安装焊盘埋置在绝缘层中时,通过安装焊盘的宽度使精细图案之间的间隔变宽,因此具有电路集成度的问题。此外,当应用安装焊盘在绝缘层上突出的结构时,需要用单独工艺进行处理以形成该安装焊盘。另一方面,当在埋置图案上形成阻挡层时,实施例使得阻挡层的一部分具有在绝缘层的表面上突出的结构,因此阻挡层可以用作安装焊盘,从而简化制造工艺。
附图说明
图1是示出根据实施例的电路板的视图。
图2是示出根据实施例的包括通路的电路板的视图。
图3至图15是按工序顺序示出图1中所示的电路板的制造方法的视图。
具体实施方式
在下文中,将参照附图详细描述本发明的实施例。
然而,本发明的精神和范围不限于所描述的一部分实施例,而是可以以各种其它形式实现,并且在本发明的精神和范围内,实施例的一个或多个要素可以选择性地结合和替换使用。
另外,除非另有明确定义和描述,否则本发明的实施例中使用的术语(包括技术术语和科学术语)可以解释为与本发明所属领域的普通技术人员通常理解的含义相同的含义,并且术语(例如,在常用字典中定义的术语)可以被解释为具有与在现有技术的上下文中的含义一致的含义。另外,在本发明的实施例中使用的术语用于描述实施例,而不旨在限制本发明。
在本说明书中,除非在措辞中特别说明,否则单数形式也可以包括复数形式,并且当以“A(和)B以及C中的至少一个(或多个)”描述时,可以包括可以以A,B和C组合的全部组合中的至少一个。此外,在描述本发明的实施例的元件时,可以使用诸如第一、第二、A、B、(a)和(b)的术语。
这些术语仅用于区分这些元件与其元件,这些术语不限制这些元件素的实质、次序或顺序。另外,当一个元件被描述为与另一个元件“连接”、“结合”或“接触”时,其不仅可以包括该元件与其它元件直接“连接”、“结合”或“接触”,还包括该元件通过该元件与其它元件之间的另一个元件“连接”、“结合”或“接触”。
此外,当描述为形成或设置在每个元件的“上(上方)”或“下(下方)”时,“上(上方)”或“下(下方)”不仅可以包括两个元件彼此直接连接,还包括一个或多个其它元件形成或设置在两个元件之间。此外,当表述为“上(上方)”或“下(下方)”时,基于一个元件,其不仅可以包括向上方向,还可以包括向下方向。
图1是示出根据实施例的电路板的视图。
在描述本发明之前,随着近来5G技术的发展,对能够反映该技术的电路板的兴趣正在增加。此时,为了应用5G技术,电路板必须具有高多层结构,因此电路图案必须小型化。然而,尽管比较例能够形成精细图案,然而存在不能被稳定保护的问题。例如,用于5G的电路板所应用的电路图案具有窄的线宽,因此图案之间的间隔变窄。然而,尽管现有技术可以形成精细图案,当构成精细图案的金属材料发生迁移时,不能抑制该迁移,因此存在可靠性问题。因此,实施例提供了一种具有能够解决可靠性问题的新结构的电路板。
具体地,参照图1,电路板包括绝缘层140、第一电路图案130、第一阻挡层120和130、第二电路图案160、第二阻挡层150和170、第一保护层180以及第二保护层185。
在描述图1之前,根据实施例的电路板可以具有基于绝缘层的多层结构。也就是说,尽管图1中的电路板示出为包括单个绝缘层,然而实施例不限于此。例如,实施例的电路板可以包括多个绝缘层。例如,图1的绝缘层140可以表示多个绝缘层中的第一最外侧绝缘层,并且第一电路图案130可以表示在第一最外侧绝缘层上突出的第一外层电路图案。例如,图1的绝缘层140可以表示多个绝缘层中的第二最外侧绝缘层,并且第二电路图案160可以表示埋置在第一最外侧绝缘层中的第二外层电路图案。
绝缘层140可以表示多个堆叠结构中的任一特定层。绝缘层140是其上形成有能够改变布线的电路的基板,并且可以包括印刷电路板、布线板以及由能够在表面上形成电路图案的绝缘材料制成的绝缘基板。
例如,绝缘层140可以是刚性的或柔性的。例如,绝缘层140可以包含玻璃或塑料。具体地,绝缘层140可以包含化学钢化/半钢化玻璃(例如,钠钙玻璃、铝硅酸盐玻璃等)、钢化或柔性塑料(例如,聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)、聚碳酸酯(PC)等)或蓝宝石。
此外,绝缘层140可以包括光学各向同性膜。作为示例,绝缘层140可以包含环烯烃共聚物(COC)、环烯烃聚合物(COP)、光学各向同性PC、光学各向同性聚甲基丙烯酸甲酯(PMMA)等。
此外,绝缘层140可以部分地弯曲,同时具有弯曲表面。也就是说,绝缘层140可以部分地具有平面,并且可以部分地弯曲,同时具有弯曲表面。具体地,绝缘层140的端部可以弯曲同时具有弯曲表面,或者弯曲或弯折同时具有包括随机曲率的表面。因此,实施例的电路板可应用于具有各种形状的电子设备。
此外,绝缘层140可以为具有柔性的柔性基板。此外,绝缘层140可以是弯曲或弯折的基板。此时,绝缘层140可以形成基于电路设计连接电路组件的用于电布线的布线布局,并且导电体可以设置在绝缘材料上。此外,电组件可以安装在绝缘层140上,可以形成被配置为连接电组件以构成电路的布线,并且除了电连接组件的功能之外,还可以机械固定这些组件。
电路图案可以设置在绝缘层140的表面上。
例如,第一电路图案130可以设置在绝缘层140的下表面的下方。
此外,第二电路图案160可以设置在绝缘层140的上表面上。
第一电路图案130可以以被埋置在绝缘层140的下部的方式形成。第一电路图案130的侧表面可以被绝缘层140围绕。然而,第一电路图案130的侧表面可以不与绝缘层140接触。也就是说,第一阻挡层的第一-第二部分120可以位于第一电路图案130的侧表面与绝缘层140之间。因此,第一电路图案130的侧表面可以以第一阻挡层的第一-第二部分120的厚度与绝缘层140间隔开。
此外,第一电路图案130的上表面可以位于绝缘层140中。具体地,第一电路图案130的上表面可以位于比绝缘层140的下表面高的位置。同时,第一电路图案130的上表面可以不与绝缘层140接触。也就是说,第一阻挡层的第一-第二部分120可以位于第一电路图案130的上表面与绝缘层140之间。因此,第一电路图案130的上表面可以以第一阻挡层的第一-第二部分120的厚度与绝缘层140间隔开。
第一电路图案130的下表面可以与绝缘层140的下表面位于同一平面上。
如上文所述,第一电路图案130的上表面、下表面以及侧表面不与绝缘层140接触。因此,实施例可以解决构成第一电路图案130的金属材料迁移到绝缘层140的问题。
也就是说,尽管第一电路图案130埋置在绝缘层140的下部,其可以通过第一阻挡层的第一-第二部分120不与绝缘层140直接接触。也就是说,第一阻挡层的第一-第二部分120可以位于第一电路图案130的侧表面和上表面与绝缘层140之间。因此,第一电路图案130的侧表面和上表面可以以第一阻挡层的第一-第二部分120的厚度与绝缘层140间隔开。
第二电路图案160设置为在绝缘层140的上表面上突出。在这种情况下,第二电路图案160可以不与绝缘层140接触。也就是说,第二电路图案160的下表面可以与绝缘层140的上表面间隔开预定间隔。也就是说,第二电路图案160的下表面可以位于比绝缘层140的上表面高的位置。具体地,第二阻挡层的第二-第一部分150可以位于第一电路图案130的下表面与绝缘层140的上表面之间。因此,第二电路图案160的下表面可以以第二阻挡层的第二-第一部分150的厚度与绝缘层140间隔开。
也就是说,尽管第二电路图案160设置在绝缘层140的上表面上,其可以通过第二阻挡层的第二-第一部分150不与绝缘层140直接接触。也就是说,第二阻挡层的第二-第一部分150可以位于第二电路图案160的下表面与绝缘层140的上表面之间。因此,第二电路图案160的下表面可以以第二阻挡层的第一部分的厚度与绝缘层140间隔开。
上述的第一电路图案130和第二电路图案160是用于传输电信号的布线,并且可以由具有高导电率的金属材料形成。优选地,第一电路图案130和第二电路图案160可以由具有高导电率并且相对便宜的铜(Cu)形成。
此外,通过由铜形成第一电路图案130和第二电路图案160,可能发生铜离子渗入绝缘层140的迁移。在这种情况下,在实施例中,在第一电路图案130与绝缘层140之间设置第一阻挡层。此外,在实施例中,在第二电路图案160与绝缘层140之间设置第二阻挡层。因此,实施例可以防止铜离子迁移渗入绝缘层140,从而提高精细图案的可靠性。
同时,在绝缘层140的下表面的下方设置第一保护层180。此外,在绝缘层140的上表面上设置第二保护层185。
可以由使用阻焊剂(SR)、氧化物以及Au中的任一种或多种的至少一层形成第一保护层180和第二保护层185。优选地,第一保护层180和第二保护层185可以是阻焊剂。
第一保护层180可以设置在绝缘层140的下表面的下方,以保护第一电路图案130。
例如,第一保护层180可以保护第一电路图案130的下表面。在这种情况下,第一电路图案130可以不与第一电路图案130直接接触。
第二保护层185可以设置为覆盖第二电路图案160。也就是说,第二电路图案160的侧表面可以被第二保护层185围绕。然而,第二电路图案160的侧表面可以不与第二保护层185接触。也就是说,第二阻挡层的第二-第二部分170可以位于第二电路图案160的侧表面与第二保护层185之间。因此,第二电路图案160的侧表面可以以第二阻挡层的第二-第二部分170的厚度与第二保护层185间隔开。
此外,第二电路图案160的上侧的至少一部分可以被第二保护层185覆盖。也就是说,第二电路图案160的上表面可以位于比第二保护层185的上表面低的位置。在这种情况下,第二电路图案160的上表面可以不与第二保护层185接触。也就是说,第二阻挡层的第二-第二部分170可以位于第二电路图案160的上表面与第二保护层185之间。因此,第二电路图案160的上表面可以以第二阻挡层的第二-第二部分170的厚度与第二保护层185间隔开。
第二电路图案160的下表面可以位于比绝缘层140的上表面高的位置,并且位于比第二保护层185的下表面高的位置。
如上文所述,第二电路图案160的上表面、下表面以及侧表面不与绝缘层140和第二保护层185接触。因此,实施例可以解决构成第二电路图案160的铜离子迁移到第二保护层185的问题。
也就是说,第二电路图案160在绝缘层140的上表面上突出,并且被第二保护层185覆盖。然而,第二电路图案160可以通过第二阻挡层的第二-第二部分170不与第二保护层185直接接触。也就是说,第二阻挡层的第二-第二部分170可以位于第二电路图案160的侧表面和上表面与第二保护层185之间。因此,第二电路图案160的侧表面和上表面可以以第二阻挡层的第二-第二部分170的厚度与第二保护层185间隔开。
在下文中,将描述第一阻挡层和第二阻挡层。
第一阻挡层可以设置在第一电路图案130与绝缘层140之间。此外,第一阻挡层可以设置在第一电路图案130与第一保护层180之间。
具体地,第一阻挡层包括设置在第一电路图案130与第一保护层180之间的第一-第一部分110。此外,第一阻挡层包括设置在第一电路图案130与绝缘层140之间的第一-第二部分120。
第一阻挡层的第一-第一部分110和第一-第二部分120中的每一者可以包括多个层。
也就是说,第一阻挡层的第一-第一部分110包括第一-第一金属层111。第一-第一金属层111可以由包含钯(Pd)的金属材料形成。第一-第一金属层111可以用于防止构成第一电路图案130的铜离子迁移到第一保护层180。
此外,第一阻挡层的第一-第一部分110包括设置在第一电路图案130的下表面与第一-第一金属层111之间的第一-第二金属层112。第一-第二金属层112可以为第一-第一金属层111的种子层。此外,第一-第二金属层112可以用于很大程度上阻挡构成第一电路图案130的铜离子的迁移。因此,在实施例中,使用具有相对较大晶粒尺寸的金(Au)在第一电路图案130与第一-第一金属层111之间形成第一-第二金属层112。在这种情况下,第一-第一金属层111可以被称为第一-第一钯层。此外,第一-第二金属层112可以被称为第一-第一金层。
第一-第二金属层112可以在第一电路图案130的下表面下方设置为具有第一宽度。在这种情况下,第一-第二金属层112的第一宽度可以大于第一电路图案130的下表面的第二宽度。因此,第一电路图案130可以不与第一保护层180接触。
第一-第一金属层111可以在第一-第二金属层112的下表面的下方设置为具有与第一-第二金属层112相同的第一宽度。
也就是说,第一阻挡层的第一-第二部分120包括第二-第一金属层121。第二-第一金属层121可以由包含钯(Pd)的金属材料形成。第二-第一金属层121可以用于防止构成第一电路图案130的铜离子迁移到绝缘层140。
此外,第一阻挡层的第一-第二部分120包括设置在第一电路图案130的侧表面和上表面与第二-第一金属层121之间的第二-第二金属层122。第二-第二金属层122可以为第二-第一金属层121的种子层。
因此,在实施例中,由包含具有相对较大晶粒尺寸的金(Au)的金属制成的第二-第二金属层122形成在第一电路图案130的侧表面和上表面上。可以通过将第二-第二金属层122作为种子层进行电镀来形成第二-第一金属层121。在这种情况下,第二-第一金属层121可以被称为第一-第二钯层。此外,第二-第二金属层122可以被称为第一-第二金层。
第二-第二金属层122可以设置为围绕第一电路图案130的侧表面和上表面。此外,第二-第一金属层121可以设置为围绕第二-第二金属层122。
同时,第一-第二金属层112的上表面可以包括与第一电路图案130的下表面接触的第一区域。此外,第一-第二金属层112的上表面可以包括与第二-第一金属层121接触的第二区域。此外,第一-第二金属层112的上表面可以包括与第二-第二金属层122接触的第三区域。因此,实施例的第一-第一金属层111可以不与第一电路图案130、第二-第一金属层121以及第二-第二金属层122接触。
第二阻挡层可以设置在第二电路图案160与绝缘层140之间。此外,第二阻挡层可以设置在第二电路图案160与第二保护层185之间。
具体地,第二阻挡层包括设置在第二电路图案160与绝缘层140之间的第二-第一部分150。此外,第二阻挡层包括设置在第二电路图案160与第二保护层185之间的第二-第二部分170。
第二阻挡层的第二-第一部分150和第二-第二部分170中的每一者可以包括多个层。
也就是说,第二阻挡层的第二-第一部分150包括第三-第一金属层151。第三-第一金属层151可以由包含钯(Pd)的金属材料形成。第三-第一金属层151可以用于防止构成第二电路图案160的铜离子迁移到绝缘层140。
此外,第二阻挡层的第二-第一部分150包括设置在第二电路图案160的下表面与第三-第一金属层151之间的第三-第二金属层152。第三-第二金属层152可以为第三-第一金属层151的种子层。因此,实施例的第三-第二金属层152包含具有相对较大晶粒尺寸的金(Au)并且形成在第二电路图案160的下表面上。此外,可以通过将第三-第二金属层152作为种子层进行电镀来形成第三-第一金属层151。在这种情况下,第三-第一金属层151可以被称为第二-第一钯层。此外,第三-第二金属层152可以被称为第二-第一金层。
第三-第二金属层152可以在第二电路图案160的下表面下方设置为具有第一宽度。在这种情况下,第三-第二金属层152的第一宽度可以大于第二电路图案160的下表面的第二宽度。因此,第二电路图案160可以不与绝缘层140接触。
第三-第一金属层151可以在第三-第二金属层152的下表面的下方设置为具有与第三-第二金属层152相同的第一宽度。
也就是说,第二阻挡层的第二-第二部分170包括第四-第一金属层171。第四-第一金属层171可以由包含钯(Pd)的金属材料形成。第二-第一金属层121可以用于防止构成第二电路图案160的铜离子迁移到第二保护层185。
此外,第二阻挡层的第二-第二部分170包括设置在第二电路图案160的侧表面和上表面与第四-第一金属层171之间的第四-第二金属层172。第四-第二金属层172可以为第四-第一金属层171的种子层。在实施例中,实施例的第四-第二金属层172包含具有相对较大晶粒尺寸的金(Au)并且形成在第二电路图案160的侧表面和上表面上。此外,可以通过将第四-第二金属层172作为种子层进行电镀来形成第四-第一金属层171。在这种情况下,第四-第一金属层171可以被称为第二-第二钯层。此外,第四-第二金属层172可以被称为第二-第二金层。
第四-第二金属层172可以设置为围绕第二电路图案160的侧表面和上表面。此外,第四-第一金属层171可以设置为围绕第四-第二金属层172。
同时,第三-第二金属层152的上表面可以包括与第二电路图案160的下表面接触的第一区域。此外,第三-第二金属层152的上表面可以包括与第四-第一金属层171接触的第二区域。此外,第三-第二金属层152的上表面可以包括与第四-第二金属层172接触的第三区域。因此,实施例的第三-第一金属层151可以不与第二电路图案160、第四-第一金属层171以及第四-第二金属层172接触。
诸如上述的实施例提供了一种包括绝缘层和电路图案的电路板。在这种情况下,电路图案由包含铜的金属材料形成。在这种情况下,由包含铜的金属材料形成的电路图案不与绝缘层直接接触。为此,在电路图案的周围设置阻挡层。例如,实施例包括设置在电路图案的周围并且包含金(Au)的金的金属层,以及设置在金的金属层周围并且包含钯(Pd)的钯的金属层。钯的金属层可以防止构成电路图案的铜渗透到绝缘层,因此,能够通过抑制发生铜迁移来提高可靠性。此外,金的金属层设置在钯的金属层与电路图案之间以形成钯的金属层。在这种情况下,金的金属层包含具有比其他层更大晶粒尺寸的金(Au),因此可以稳定地形成钯的金属层。
此外,在实施例中,阻挡层也形成在电路图案中的设置在最外层的电路图案上。这可以防止构成最外层的电路图案的铜迁移到阻焊剂。
此外,阻挡层的一部分设置在实施例的埋入式线路基板(ETS)结构的埋置图案的表面上。在这种情况下,阻挡层设置为在阻挡图案的表面上突出,并且其可以用作安装焊盘,在安装焊盘上设置有用于安装器件的焊料层。也就是说,传统ETS结构的埋置图案形成为精细图案,因此其不能用作仅具有简单图案的安装焊盘,因此必须形成具有埋置在绝缘层中或在绝缘层的表面上方突出的结构的单独的安装焊盘。此时,当安装焊盘埋置在绝缘层中时,通过安装焊盘的宽度使精细图案之间的间隔变宽,因此具有电路集成度的问题。此外,当应用安装焊盘在绝缘层上突出的结构时,需要用单独工艺进行处理以形成该安装焊盘。另一方面,当在埋置图案上形成阻挡层时,实施例允许阻挡层的一部分具有在绝缘层的表面上突出的结构,因此阻挡层可以用作安装焊盘,从而简化制造工艺。
图2是示出根据示例性实施例的包括通路的电路板的视图。
同时,尽管在图1中仅描述了电路图案,然而根据实施例的电路板100A可以包括设置在绝缘层140中的通路190。
参照图2,通路190可以形成为穿过绝缘层140。具体地,通路190可以电连接在第一电路图案130与第二电路图案160之间。在这种情况下,可以由包含铜的金属材料形成通路190。因此,构成通路190的铜离子可以迁移到绝缘层140。因此,实施例的通路190可以在水平方向上具有三层结构。也就是说,可以通过在穿过绝缘层140的通路孔(未示出)中电镀金属材料来形成通路190。
此时,当形成通路孔时,优选在通路孔的内壁上形成实施例的第五-第一金属层191。可以由包含钯的金属形成第五-第一金属层191。
此外,通路190可以包括形成在第五-第一金属层191的内表面上的第五-第二金属层192。第五-第二金属层192可以包含金。
此外,通路190可以包括第五-第三金属层193。第五第-三金属层193可包含铜。第五-第三金属层193可以形成为填充通路孔的内部。也就是说,本实施例的通路孔不是全部由第五-第三金属层193填充,在形成第五-第一金属层191和第五-第二金属层192之后形成第五-第三金属层193。因此,能够防止构成第五-第三金属层193的铜离子迁移到绝缘层140。
在下文中,将描述根据实施例的电路板的制造方法。图3至图15是按工序顺序示出图1中所示的电路板的制造方法的视图。
参照图3,制备用作基材的承载板210,以制造电路板。承载板210可以包括绝缘构件211和设置在绝缘构件211上的金属层212。
在这种情况下,尽管在附图中示出了金属层212仅设置在绝缘构件211的一个表面上,然而实施例不限于此。也就是说,金属层212可以设置在绝缘构件211的两侧,因此可以同时在绝缘构件212的两侧制造多个电路板。
接下来,参照图4,在承载板210上形成构成第一阻挡层的第一-第一部分110。
也就是说,第一阻挡层的第一-第一部分110可以包括设置在承载板210上的第一-第一金属层111和设置在第一-第一金属板111上的第一-第二金属层112。
第一-第一金属层111可以包含钯。此外,第一-第二金属层112可以包含金。可以通过化学镀铜工艺形成第一-第一金属层111和第一-第二金属层112。
接下来,参照图5,在第一阻挡层的第一-第一部分110上形成实施例的第一掩模M1。第一掩模M1可以包括暴露要形成第一电路图案130的区域的开口(未示出)。
此外,通过将第一阻挡层的第一部分作为种子层进行电镀来形成填充实施例的第一掩模M1的开口的第一电路图案130。
接下来,参考图6,去除第一掩模M1,并且在第一阻挡层的第一-第一部分110上形成第二掩模M2。第二掩模M2可以包括开口(未示出),该开口暴露要在第一阻挡层的第一-第二部分120中形成第二-第二金属层122的区域。
然后,通过将第一阻挡层的第一-第一部分110作为种子层进行电镀来形成填充实施例的第二掩模M2的开口的第二-第二金属层122。
接下来,参照图7,去除第二掩模M2,并且在第一阻挡层的第一-第一部分110上形成第三掩模M3。第三掩模M3可以包括开口(未示出),该开口暴露要在第一阻挡层的第一-第二部分120中的形成第二-第一金属层121的区域。
然后,通过将第一阻挡层的第一-第一部分110作为种子层进行电镀来形成填充实施例的第三掩模M3的开口的第二-第一金属层121。
接下来,参照图8,在第一阻挡层上形成覆盖第一电路图案130的绝缘层140。
接下来,参照图9,在绝缘层140上形成构成第二阻挡层的第二-第一部分150。
也就是说,第二阻挡层的第二-第一部分150包括设置在绝缘层140上的第三-第一金属层151和设置在第三-第一金属层151上的第三-第二金属层152。
第三-第一金属层151可以包含钯。此外,第三-第二金属层152可以包含金。可以通过化学镀铜工艺形成第三-第一金属层151和第三-第二金属层152。
接下来,参照图10,通过依次重复执行图5至图7的工序,在第二阻挡层的第二-第一部分150上形成第二电路图案160,并且在第二电路图案160上形成第二阻挡层的第二-第二部分170。第二阻挡层的第二-第二部分170包括第四-第一金属层171和第四-第二金属层172。
接下来,参照图11,可以执行去除第二阻挡层的第二-第一部分150的一部分的工序。
接下来,参照图12,可以执行去除承载板210的工序。
接下来,参照图13,可以执行去除第一阻挡层的第一-第一部分110的一部分的工序。
接下来,参照图14,可以执行在绝缘层140的下表面上形成第一保护层180并且在绝缘层140的上表面上形成第二保护层185的工序。
也就是说,第一保护层180设置在绝缘层140的下表面下方。此外,第二保护层185设置在绝缘层140的上表面上。
可以由使用阻焊剂(SR)、氧化物以及Au中的任一种或多种的至少一层形成第一保护层180和第二保护层185。优选地,第一保护层180和第二保护层185可以是阻焊剂。
同时,参照图15,根据另一实施例的第一保护层180A可以包括开口(未示出),该开口暴露第一阻挡层的第一-第一部分110的一部分。
此外,根据另一示例性实施例的第二保护层185A可以包括开口,该开口暴露第二阻挡层的第二-第二部分170的一部分。
因此,在实施例中,可以形成围绕第一电路图案130的第一阻挡层和围绕第二电路图案160的第二阻挡层。
在上述实施例中描述的特征、结构、效果等包括在本发明的至少一个实施例中,而不仅限于一个实施例。此外,实施例所述领域的技术人员可以针对其它实施例结合或修改在每个实施例中描述的特征、结构以及效果等。因此,应当理解,与这种结合和变化相关的内容应被解释为包括在实施例的范围内。
在上文中,对实施例进行了主要描述,但这些实施例仅是示例,而不限制实施例,并且实施例所属领域的技术人员可以理解,在不脱离本实施例的基本特征的情况下,可以做出上文未描述的各种变化和应用。例如,可以通过修改来实现实施例中具体示出的各个部件。并且,与这些改变和这些应用相关的差异应被解释为包括在所附权利要求中限定的实施例的范围内。

Claims (10)

1.一种电路板,包括:
绝缘层;
第一电路图案,设置在所述绝缘层的第一表面上;
第一阻焊剂,设置在所述绝缘层的所述第一表面上;以及
第一阻挡层,包括设置在所述第一阻焊剂与所述第一电路图案之间的第一-第一部分和设置在所述绝缘层与所述第一电路图案之间的第一-第二部分,
其中,所述第一阻挡层的所述第一-第一部分包括:
第一-第一金(Au)层,设置在所述第一电路图案的下表面下方;以及
第一-第一钯(Pd)层,设置在所述第一-第一金(Au)层的下表面下方,
其中,所述第一阻挡层的所述第一-第二部分包括:
第一-第二金(Au)层,设置为围绕所述第一电路图案的侧表面和上表面;以及
第一-第二钯(Pd)层,设置为围绕所述第一-第二金(Au)层,并且
其中,所述第一电路图案通过所述第一阻挡层的所述第一-第一部分和所述第一-第二部分不与所述第一阻焊剂和所述绝缘层接触。
2.根据权利要求1所述的电路板,其中,所述第一-第一金(Au)层具有第一宽度,并且
其中,所述第一电路图案的下表面具有小于所述第一宽度的第二宽度。
3.根据权利要求2所述的电路板,其中,所述第一-第一金(Au)层的所述下表面包括:
第一区域,与所述第一电路图案的下表面接触;
第二区域,与所述第一-第二钯(Pd)层接触;以及
第三区域,与所述第一-第二金(Au)层接触。
4.根据权利要求1所述的电路板,其中,所述第一电路图案设置在所述绝缘层的下部区域中。
5.根据权利要求4所述的电路板,其中,所述第一电路图案的所述下表面与所述绝缘层的下表面位于同一平面上,并且
其中,所述第一阻挡层的所述第一-第一部分设置为从所述绝缘层的所述下表面向下突出。
6.根据权利要求1所述的电路板,还包括:
第二电路图案,设置在所述绝缘层的第二表面上;
第二阻焊剂,设置在所述绝缘层的所述第二表面上;以及
第二阻挡层,包括设置在所述绝缘层与所述第二电路图案之间的第二-第一部分和设置在所述第二阻焊剂与所述第二电路图案之间的第二-第二部分。
7.根据权利要求6所述的电路板,其中,所述第二阻挡层的所述第二-第一部分包括:
第二-第一金(Au)层,设置在所述第二电路图案的下表面下方;以及
第二-第一钯(Pd)层,设置在所述第二-第一金(Au)层的下表面与所述绝缘层的上表面之间,
其中,所述第二阻挡层的所述第二-第二部分包括:
第二-第二金(Au)层,设置为围绕所述第二电路图案的侧表面和上表面;以及
第二-第二钯(Pd)层,设置为围绕所述第二-第二金(Au)层,
其中,所述第二电路图案通过所述第二阻挡层的所述第二-第一部分和所述第二-第二部分不与所述绝缘层和所述第二阻焊剂接触。
8.根据权利要求7所述的电路板,其中,所述第二-第一金(Au)层具有第一宽度,并且
其中,所述第二电路图案的下表面具有小于所述第一宽度的第二宽度。
9.根据权利要求8所述的电路板,其中,所述第二-第一金(Au)层的下表面包括:
第一区域,与所述第二电路图案的下表面接触;
第二区域,与所述第二-第二钯(Pd)层接触;以及
第三区域,与所述第二-第二金(Au)层接触。
10.根据权利要求7所述的电路板,其中,所述第二电路图案设置为在所述绝缘层的所述上表面上突出。
CN202180060531.8A 2020-05-21 2021-05-21 电路板 Pending CN116137969A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200060679A KR20210143999A (ko) 2020-05-21 2020-05-21 인쇄회로기판 및 이의 제조 방법
KR10-2020-0060679 2020-05-21
PCT/KR2021/006308 WO2021235877A1 (ko) 2020-05-21 2021-05-21 회로 기판

Publications (1)

Publication Number Publication Date
CN116137969A true CN116137969A (zh) 2023-05-19

Family

ID=78708670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180060531.8A Pending CN116137969A (zh) 2020-05-21 2021-05-21 电路板

Country Status (6)

Country Link
US (1) US20230199944A1 (zh)
EP (1) EP4156871A4 (zh)
JP (1) JP2023526651A (zh)
KR (1) KR20210143999A (zh)
CN (1) CN116137969A (zh)
WO (1) WO2021235877A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038195A (en) * 1990-02-09 1991-08-06 Ibm Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
JP2001024295A (ja) * 1999-07-06 2001-01-26 Sony Corp プリント配線板およびその形成方法
KR20120012348A (ko) * 2010-07-30 2012-02-09 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2016085998A (ja) * 2013-02-19 2016-05-19 パナソニック株式会社 半導体装置及びその製造方法
CN108886028A (zh) * 2016-03-25 2018-11-23 日立化成株式会社 有机插入体及有机插入体的制造方法

Also Published As

Publication number Publication date
JP2023526651A (ja) 2023-06-22
EP4156871A4 (en) 2024-07-10
KR20210143999A (ko) 2021-11-30
US20230199944A1 (en) 2023-06-22
EP4156871A1 (en) 2023-03-29
WO2021235877A1 (ko) 2021-11-25

Similar Documents

Publication Publication Date Title
JP2023530107A (ja) 回路基板
CN115669241A (zh) 电路板
KR20210114196A (ko) 인쇄회로기판 및 이의 제조 방법
US20220418106A1 (en) Printed circuit board
US20220346236A1 (en) Printed circuit board
US20220369458A1 (en) Printed circuit board
US20230247769A1 (en) Circuit board
US20230199944A1 (en) Circuit board
US20230049806A1 (en) Circuit board
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR20210070012A (ko) 인쇄회로기판 및 이의 제조 방법
US20220418107A1 (en) Printed circuit board
US20230189431A1 (en) Circuit board
US11778741B2 (en) Circuit board
US20230337366A1 (en) Circuit board and manufacturing method thereof
KR20200087511A (ko) 인쇄회로기판 및 이를 포함하는 안테나 모듈
US20230199959A1 (en) Circuit board
US20230403790A1 (en) Circuit board
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
KR20210070024A (ko) 인쇄회로기판 및 이의 제조 방법
CN116941334A (zh) 电路板
CN118355560A (zh) 射频器件封装件
KR20210091498A (ko) 인쇄회로기판 및 이의 제조 방법
CN117099488A (zh) 半导体封装
CN118044343A (zh) 电路板和包括该电路板半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination