JP2023526651A - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP2023526651A JP2023526651A JP2022571281A JP2022571281A JP2023526651A JP 2023526651 A JP2023526651 A JP 2023526651A JP 2022571281 A JP2022571281 A JP 2022571281A JP 2022571281 A JP2022571281 A JP 2022571281A JP 2023526651 A JP2023526651 A JP 2023526651A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit pattern
- insulating layer
- gold
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 121
- 239000010931 gold Substances 0.000 claims abstract description 120
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 112
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910052737 gold Inorganic materials 0.000 claims abstract description 67
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 43
- 229910000679 solder Inorganic materials 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 description 461
- 229910052751 metal Inorganic materials 0.000 description 143
- 239000002184 metal Substances 0.000 description 143
- 238000000034 method Methods 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 23
- 239000011241 protective layer Substances 0.000 description 22
- 238000002161 passivation Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 239000010949 copper Substances 0.000 description 17
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000007769 metal material Substances 0.000 description 14
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 10
- 229910001431 copper ion Inorganic materials 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- 238000013508 migration Methods 0.000 description 8
- 230000005012 migration Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004713 Cyclic olefin copolymer Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 239000006058 strengthened glass Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0256—Electrical insulation details, e.g. around high voltage areas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
Abstract
実施例に係る回路基板は、絶縁層と、前記絶縁層の第１面に配置された第１回路パターンと、前記絶縁層の第１面に配置される第１ソルダーレジストと、前記第１ソルダーレジストと前記第１回路パターンとの間に配置される第１－１部分と、前記絶縁層と前記第１回路パターンとの間に配置される第１－２部分とを含む第１バリア層と、を含み、前記第１バリア層の第１－１部分は、前記第１回路パターンの下面に配置される第１－１金（Ａｕ）層と、前記第１－１金（Ａｕ）層の下面に配置される第１－１パラジウム（Ｐｄ）層と、を含み、前記第１バリア層の第１－２部分は、前記第１回路パターンの側面および上面を囲んで配置される第１－２金（Ａｕ）層と、前記第１－２金（Ａｕ）層を囲んで配置される第１－２パラジウム（Ｐｄ）層と、を含み、前記第１回路パターンは、前記第１バリア層の第１－１部分および第１－２部分によって前記第１ソルダーレジストおよび前記絶縁層と接触しない。
Description
実施例は、回路基板およびその製造方法に関する。
電子部品の小型化、軽量化、集積化の加速に伴い回路の線幅が微細化している。特に、半導体チップのデザインのルールがナノメートルスケールに集積化することに伴い、半導体チップを実装するパッケージ基板または回路基板の回路線幅が数マイクロメートル以下に微細化している。
回路基板の回路集積度を高めるために、即ち、回路線幅を微細化するために多様な工法が提案されている。銅メッキの後パターンを形成するためにエッチングする段階における回路線幅の損失を防止するための目的で、ＳＡＰ（ｓｅｍｉ－ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）工法とＭＳＡＰ（ｍｏｄｉｆｉｅｄ ｓｅｍｉ－ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）等が提案された。
以後、より微細な回路パターンを具現するために、銅箔を絶縁層内に埋め込むＥＴＳ（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ、以下「ＥＴＳ」という）工法が当業界で使用されている。ＥＴＳ工法は、銅箔回路を絶縁層の表面に形成する代わりに、絶縁層内に埋め込む形式で製造するので、エッチングによる回路損失がなく、回路ピッチを微細化するのに有利である。
一方、最近無線データトラフィック需要を満たすために、改善された５Ｇ（５ｔｈｇｅｎｅｒａｔｉｏｎ）通信システムまたはｐｒｅ－５Ｇ通信システムを開発するための努力がなされている。ここで、５Ｇ通信システムは、高いデータ伝送率を達成するために超高周波（ｍｍＷａｖｅ）帯域（ｓｕｂ６ギガ（６ＧＨｚ）、２８ギガ（２８ＧＨｚ）、３８ギガ（３８ＧＨｚ）またはそれ以上の周波数）を使用する。
そして、超高周波帯域における電波の経路損失の緩和および電波の伝達距離を増加させるために、５Ｇ通信システムでは、ビームフォーミング（ｂｅａｍｆｏｒｍｉｎｇ）、巨大配列多重入出力（ｍａｓｓｉｖｅＭＩＭＯ）、アレイアンテナ（ａｒｒａｙａｎｔｅｎｎａ）などの集尺化技術が開発されている。このような周波数帯域で波長の数百個の活性アンテナで構成できる点を考慮すれば、アンテナシステムが相対的に大きくなる。
このようなアンテナおよびＡＰモジュールは、回路基板にパターンニングまたは実装されるので、回路基板の低損失が非常に重要である。これは、活性アンテナシステムを構成する複数の基板、すなわちアンテナ基板、アンテナ給電基板、送受信機（ｔｒａｎｓｃｅｉｖｅｒ）基板、そして基底帯域（ｂａｓｅｂａｎｄ）基板が単一の小型装置（ｏｎｅ ｃｏｍｐａｃｔ ｕｎｉｔ）に集積されなければならないということを意味する。
そして、上記のような５Ｇ通信システムに適用される回路基板は、軽薄短小化トレンドで製造され、これにより前記回路パターンはますます微細化されている。
しかし、従来の微細回路パターンを含む回路基板は、パターン間のピッチがますます小さくなり、パターン間の間隔が狭くなり、これによる信頼性の問題が発生している。具体的には、従来の回路基板では、信頼性評価時に回路パターンを構成する金属物質のマイグレーション（ｍｉｇｒａｔｉｏｎ）が発生し、これにより信頼性の問題が発生している。
実施例では、新しい構造の回路基板およびその製造方法を提供しようとする。
また、本実施例では、回路パターンを構成する金属物質が絶縁層にマイグレーションする現象を抑制できる回路基板およびその製造方法を提供しようとする。
また、実施例では、回路パターンを構成する金属物質がソルダーレジストにマイグレーションする現象を抑制できる回路基板およびその製造方法を提供しようとする。
提案される実施例において、解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないまた別の技術的課題は、下記の記載から提案される実施例が属する技術分野における通常の知識を有した者にとって明確に理解されるであろう。
実施例に係る回路基板は、絶縁層と、前記絶縁層の第１面に配置された第１回路パターンと、前記絶縁層の第１面に配置された第１ソルダーレジストと、前記第１ソルダーレジストと第１回路パターンとの間に配置される第１－１部分と、前記絶縁層と前記第１回路パターンとの間に配置される第１－２部分とを含む第１バリア層と、を含み、前記第１バリア層の第１－１部分は、前記第１回路パターンの下面に配置される第１－１金（Ａｕ）層と、前記第１－１金（Ａｕ）層の下面に配置される第１－１パラジウム（Ｐｄ）層と、を含み、前記第１バリア層の第１－２部分は、前記第１回路パターンの側面および上面を囲んで配置される第１－２金（Ａｕ）層と、前記第１－２金（Ａｕ）層を囲んで配置される第１－２パラジウム（Ｐｄ）層と、を含み、前記第１回路パターンは、前記第１バリア層の第１－１部分および第１－２部分によって前記第１ソルダーレジストおよび前記絶縁層と接触しない。
また、前記第１－１金（Ａｕ）層は、第１幅を有し、前記第１回路パターンの下面は、前記第１幅よりも小さい第２幅を有する。
また、前記第１－１金（Ａｕ）層の下面は、前記第１回路パターンの下面と接触する第１領域と、前記第１－２パラジウム（Ｐｄ）層と接触する第２領域と、前記第１－２の金（Ａｕ）層と接触する第３領域と、を含む。
また、前記第１回路パターンは、前記絶縁層の下部領域に埋め込まれて配置される。
また、前記第１回路パターンの下面は、前記絶縁層の下面と同一平面上に位置し、前記第１バリア層の前記第１－１部分は、前記絶縁層の下面から下に突出して配置される。
また、前記絶縁層の第２面に配置された第２回路パターンと、前記絶縁層の第２面に配置された第２ソルダーレジストと、前記絶縁層と前記第２回路パターンとの間に配置される第２－１部分と、前記第２ソルダーレジストと前記第２回路パターンとの間に配置される第２－２部分とを含む第２バリア層と、を含む。
また、前記第２バリア層の第２－１部分は、前記第２回路パターンの下面に配置される第２－１金（Ａｕ）層と、前記第２－１金（Ａｕ）層の下面と前記絶縁層の上面との間に配置される第２－１パラジウム（Ｐｄ）層と、を含み、前記第２バリア層の第２－２部分は、前記第２回路パターンの側面および上面を囲んで配置される第２－２金（Ａｕ）層と、前記第２－２金（Ａｕ）層を囲んで配置される第２－２パラジウム（Ｐｄ）層と、を含み、前記第２回路パターンは、前記第２バリア層の第２－１部分および第２－２部分によって前記絶縁層および前記第２ソルダーレジストと接触しない。
また、前記第２－１金（Ａｕ）層は、第１幅を有し、前記第２回路パターンの下面は、前記第１幅よりも小さい第２幅を有する。
また、前記第２－１金（Ａｕ）層の下面は、前記第２回路パターンの下面と接触する第１領域と、前記第２－２パラジウム（Ｐｄ）層と接触する第２領域と、前記第２－２金（Ａｕ）層と接触する第３領域と、を含む。
また、前記第２回路パターンは、前記絶縁層の上面上に突出して配置される。
一方、実施例に係る回路基板の製造方法は、キャリアボードを準備し、前記キャリアボード上に第１バリア層の第１－１部分を形成し、前記第１バリア層の第１－１部分上に第１回路パターンを形成し、前記第１回路パターン上に前記第１バリア層の第１－２部分を形成し、前記第１バリア層の第１－１部分上に前記第１回路パターンを覆う絶縁層を形成し、前記絶縁層上に第２バリア層の第２－１部分を形成し、前記第２バリア層の第２－１部分上に第２回路パターンを形成し、前記第２回路パターン上に前記第２バリア層の第２－２部分を形成し、前記キャリアボードを除去し、前記絶縁層の下面に第１ソルダーレジストを形成し、前記絶縁層の上面に第２ソルダーレジストを形成することを含み、前記第１バリア層の第１－１部分は、前記第１回路パターンの下面に配置される第１－１金（Ａｕ）層と、前記第１－１金（Ａｕ）層の下面に配置される第１－１パラジウム（Ｐｄ）層とを含み、前記第１バリア層の第１－２部分は、前記第１回路パターンの側面および上面を囲んで配置される第１－２金（Ａｕ）層と、前記第１－２金（Ａｕ）層を囲んで配置される第１－２パラジウム（Ｐｄ）層とを含み、前記第２バリア層の第２－１部分は、前記第２回路パターンの下面に配置される第２－１金（Ａｕ）層と、前記第２－１金（Ａｕ）層の下面と前記絶縁層の上面との間に配置される第２－１パラジウム（Ｐｄ）層とを含み、前記第２バリア層の第２－２部分は、前記第２回路パターンの側面および上面を囲んで配置される第２－２金（Ａｕ）層と、前記第２－２金（Ａｕ）層を囲んで配置される第２－２パラジウム（Ｐｄ）層とを含む。
また、前記第１回路パターンは、前記第１バリア層の第１－１部分および第１－２部分によって前記第１ソルダーレジストおよび前記絶縁層と接触せず、前記第２回路パターンは、前記第２バリア層の第２－１部分および第２－２部分によって前記絶縁層および前記第２ソルダーレジストと接触しない。
また、前記第１－１金（Ａｕ）層または前記第２－１金（Ａｕ）層は、第１幅を有し、前記第１回路パターンの下面または前記第２回路パターンの下面は、前記第１幅よりも小さい第２幅を有する。
また、前記第１－１金（Ａｕ）層の下面は、前記第１回路パターンの下面と接触する第１領域と、前記第１－２パラジウム（Ｐｄ）層と接触する第２領域と、前記第１－２の金（Ａｕ）層と接触する第３領域と、を含む。
また、前記第１回路パターンの下面は、前記絶縁層の下面と同一平面上に位置し、前記第１バリア層の前記第１－１部分は、前記絶縁層の下面から下に突出して配置される。
実施例では、絶縁層および回路パターンを含む回路基板を提供する。このとき、前記回路パターンは、金属物質を含む。そして、前記金属物質を含む回路パターンは、前記絶縁層と直接接触しない。このために、前記回路パターンの周囲にはバリア層が配置される。これにより、実施例では、前記回路パターンを構成する金属物質が前記絶縁層に浸透することを防止することができ、これによる回路基板の電気的および／または物理的信頼性を向上させることができる。
例えば、前記回路パターンが銅を含む場合、前記バリア層は、回路パターンの周囲を包んで配置され、金（Ａｕ）を含む金金属層と、前記金金属層の周囲を包んで配置され、パラジウム（Ｐｄ）を含むパラジウム金属層とを含むことができる。前記パラジウム金属層は、前記回路パターンを構成する銅が前記絶縁層に浸透することを防止することができ、これによる銅のマイグレーションの発生を抑制して信頼性を向上させることができる。また、金金属層は、前記パラジウム金属層の形成のために、前記パラジウム金属層と前記回路パターンとの間に配置される。このとき、前記金金属層は、グレーンサイズが他の層に対して大きい金（Ａｕ）を含み、これにより前記パラジウム金属層を安定して形成できる効果をもたらす。例えば、前記バリア層としてＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を用いる場合、このＩＴＯは、金属ではなく伝導性酸化物であり得る。また、前記回路パターンが銀（Ａｇ）を用いる場合、前記バリア層は、前記回路パターンを構成する銀（Ａｇ）が絶縁層に浸透することを防止することができる。
また、本実施例では、回路パターンのうち最外層に配置される回路パターンについても、上記のようなバリア層を形成する。これは、前記最外層の回路パターンを構成する銅がソルダーレジストにマイグレーションすることを防止することができる。
また、本実施例では、ＥＴＳ（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ）構造において、埋め込みパターンの表面上に前記バリア層の一部が配置される。このとき、前記バリア層は、前記埋め込みパターンの表面上に突出して配置され、これは素子実装のためのソルダー層が配置される実装パッドの機能を果たすことができる。即ち、ＥＴＳ構造において、従来は埋め込みパターンが微細パターンに形成されるため、単純なパターンのみで実装パッドの機能ができず、これにより絶縁層の内部に埋め込みまたは絶縁層の表面上に突出する構造の別の実装パッドを形成しなければならなかった。このとき、前記実装パッドが絶縁層の内部に埋め込まれる場合、前記実装パッドの幅による微細パターンの間隔が広くなり、これによる回路集積度に問題があった。また、前記実装パッドが前記絶縁層の外部に突出する構造の場合、これを形成するための別の工程を行わなければならなかった。これに対し、実施例では、埋め込みパターン上に前記バリア層を形成するにあたり、前記バリア層の一部が絶縁層の表面上に突出した構造を有し、これにより前記バリア層を実装パッドとして用いることができ、これによる製造工程を簡素化することができる。
以下、添付された図面を参照して、本発明の好ましい実施例を詳細に説明する
但し、本発明の技術思想は、説明されるいくつかの実施例に限定されるものではなく、互いに異なる多様な形態で実現され、本発明の技術思想の範囲内であれば、実施例の間、その構成要素のうち一つ以上を選択に結合、置換して使用することができる。
また、本発明の実施例において使用される用語（技術および科学的用語を含む）は、明らかに特に定義され記述されない限り、本発明の属する技術分野で通常の知識を有する者にとって一般的に理解され得る意味と解釈され、事前に定義された用語のように一般的に使用される用語は、関連技術の文脈上の意味を考慮して、その意味を解釈することができるであろう。また、本発明の実施例で使用された用語は、実施例を説明するためのものであり、本発明を制限しようとするものではない。
本明細書において、単数形は、文言で特別に言及しない限り、複数形も含むことができ、「Ａおよび（と）Ｂ、Ｃのうちの少なくとも一つ（又は一つ以上）」と記載される場合、Ａ、Ｂ、Ｃと組み合わせするすべての組み合わせのうち一つ以上を含むことができる。また、本発明の実施例の構成要素を説明するにあたり、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。
このような用語は、その構成要素を他の構成要素と区別するためのものであるだけで、その用語によって該当構成要素の本質や順序又は手順などが限定されない。そして、ある構成要素が他の構成要素に「連結」、「結合」又は「接続」されると記載された場合、その構成要素はその他の構成要素に直接的に連結、又は連結される場合のみならず、その構成要素とその他の構成要素の間にあるまた他の構成要素によって「連結」、「結合」又は「接続」される場合も含むことができる。
また、各構成要素の「上（上部）又は、下（下部）」に形成又は配置されると記載される場合、上（上部）又は下（下部）は、２つの構成要素が互いに直接接触する場合のみならず、一つ以上のまた他の構成要素が前記２つの構成要素の間に形成又は配置される場合も含む。また、「上（上部）又は下（下部）」と表現される場合、一つの構成要素を基準として上側方向のみならず、下側方向の意味も含むことができる。
図１は、実施例に係る回路基板を示す図である。
本発明の説明に先立ち、最近では、５Ｇ技術の発達に伴い、これを反映できる回路基板に関心が高まっている。このとき、５Ｇ技術が適用されるためには回路基板が高多層構造を有する必要があり、これによる回路パターンが微細化されなければならない。しかし、比較例では、微細パターンを形成することは可能であるが、これを安定して保護することはできないという問題点がある。例えば、５Ｇのための回路基板に適用される回路パターンは、線幅が狭くなっており、これによるパターン間の間隔が狭くなっている。しかし、従来は微細パターンを形成することが可能であるが、微細パターンを構成する金属物質のマイグレーションが発生する場合、これを抑制することはできず、これによる信頼性の問題を有している。これにより、実施例では、このような信頼性の問題を解決することができる新しい構造の回路基板を提供しようとする。
具体的には、図１を参照すると、回路基板は、絶縁層１４０、第１回路パターン１３０、第１バリア層１１０、１２０、第２回路パターン１６０、第２バリア層１５０、１７０、第１保護層１８０、および第２保護層１８５を含む。
図１の説明に先立って、実施例による回路基板は、絶縁層を基準に多層構造を有することができる。即ち、図１における回路基板は、単一の絶縁層を含むものと示したが、実施例はこれに限定されない。例えば、実施例における回路基板は、複数の絶縁層を含むことができる。例えば、図１の絶縁層１４０は、複数の絶縁層のうち第１最外側の絶縁層を示すものであってもよく、第１回路パターン１３０は、前記第１最外側の絶縁層上に突出した第１外層回路パターンを示すものであってもよい。例えば、図１の絶縁層１４０は、複数の絶縁層のうち第２最外側の絶縁層を示すものであってもよく、第２回路パターン１６０は、前記第２最外側の絶縁層内に埋め込まれた第２外層回路パターンを示すものであってもよい。
絶縁層１４０は、複数の積層構造において、いずれかの特定の層を示したものであってもよい。絶縁層１４０は、配線を変更可能な電気回路が編成されている基板であって、表面に回路パターンを形成できる絶縁材料で作られたプリント、配線板、および絶縁基板を全て含むことができる。
例えば、絶縁層１４０は、リジッド（ｒｉｇｉｄ）またはフレキシブル（ｆｌｅｘｉｂｌｅ）であってもよい。例えば、前記絶縁層１４０は、ガラスまたはプラスチックを含むことができる。詳細には、前記絶縁層１４０は、ソーダライムガラス（ｓｏｄａ ｌｉｍｅ ｇｌａｓｓ）またはアルミノシリケートガラス等の化学強化／半強化ガラスを含むか、ポリイミド（Ｐｏｌｙｉｍｉｄｅ、ＰＩ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ、ＰＥＴ）、プロピレングリコール（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ、ＰＰＧ）、ポリカーボネート（ＰＣ）などの強化或は延性プラスチックを含むか、サファイアを含むことができる。
また、前記絶縁層１４０は、光等方性フィルムを含むことができる。一例として、前記絶縁層１４０は、ＣＯＣ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｃｏｐｏｌｙｍｅｒ）、ＣＯＰ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、光等方性ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ、ＰＣ）または光等方性ポリメチルメタクリレート（ＰＭＭＡ）等を含むことができる。
また、前記絶縁層１４０は、部分的に曲面を有して曲がることがある。即ち、前記絶縁層１４０は、部分的には平面を有し、部分的には曲面を有して曲がることがある。詳細には、前記絶縁層１４０は、終端が曲面を有して曲がるか、ランダムな曲率を含む表面を有して曲がるか折曲がることがある。これにより、実施例における回路基板は、多様な形状を有する電子機器に適用可能である。
また、前記絶縁層１４０は、柔軟な特性を有するフレキシブル（ｆｌｅｘｉｂｌｅ）基板であってもよい。また、前記絶縁層１４０は、湾曲（ｃｕｒｖｅｄ）または折り曲げ（ｂｅｎｄｅｄ）基板であってもよい。このとき、前記絶縁層１４０は、回路設計に基づいて回路部品を接続する電気配線を配線図形で表現し、絶縁物上に電気導体を再現することができる。また、前記絶縁層１４０は、電気部品を搭載し、これらを回路的に連結する配線を形成することができ、部品の電気的連結機能以外の部品を機械的に固定させることができる。
前記絶縁層１４０の表面には、回路パターンが配置され得る。
一例として、絶縁層１４０の下面には、第１回路パターン１３０が配置され得る。
また、絶縁層１４０の上面には、第２回路パターン１６０が配置され得る。
前記第１回路パターン１３０は、前記絶縁層１４０の下部に埋め込まれて形成され得る。第１回路パターン１３０の側面は、前記絶縁層１４０で囲まれてもよい。但し、前記第１回路パターン１３０の側面は、前記絶縁層１４０と接触しなくてもよい。即ち、前記第１回路パターン１３０の側面と前記絶縁層１４０との間には、第１バリア層の第１－２部分１２０が位置することもできる。したがって、前記第１回路パターン１３０の側面は、前記第１バリア層の第１－２部分１２０の厚さだけ前記絶縁層１４０から離隔し得る。
また、第１回路パターン１３０の上面は、前記絶縁層１４０の内部に位置することができる。明らかに、前記第１回路パターン１３０の上面は、前記絶縁層１４０の下面よりも高く位置することができる。一方、前記第１回路パターン１３０の上面は、前記絶縁層１４０と接触しなくてもよい。即ち、前記第１回路パターン１３０の上面と前記絶縁層１４０との間には、前記第１バリア層の第１－２部分１２０が位置することができる。したがって、前記第１回路パターン１３０の上面は、前記第１バリア層の第１－２部分１２０の厚さだけ前記絶縁層１４０から離隔し得る。
前記第１回路パターン１３０の下面は、前記絶縁層１４０の下面と同一平面上に位置することができる。
上記のように、第１回路パターン１３０の上面、下面、および側面は、前記絶縁層１４０と接触しない。これにより、実施例では、前記第１回路パターン１３０を構成する金属物質が前記絶縁層１４０にマイグレーションするという問題を解決することができる。
即ち、前記第１回路パターン１３０は、前記絶縁層１４０の下部に埋め込まれて配置されているが、前記第１バリア層の第１－２部分１２０によって前記絶縁層１４０と直接接触しなくてもよい。即ち、前記第１回路パターン１３０の側面および上面と前記絶縁層１４０との間には、前記第１バリア層の第１－２部分１２０が位置することができる。したがって、前記第１回路パターン１３０の側面および上面は、前記第１バリア層の前記第１－２部分１２０の厚さだけ前記絶縁層１４０から離隔し得る。
第２回路パターン１６０は、絶縁層１４０の上面上に突出して配置される。このとき、前記第２回路パターン１６０は、前記絶縁層１４０と接触しなくてもよい。即ち、前記第２回路パターン１６０の下面は、前記絶縁層１４０の上面から一定間隔で離隔して位置することができる。即ち、前記第２回路パターン１６０の下面は、前記絶縁層１４０の上面よりも高く位置することができる。具体的には、前記第１回路パターン１３０の下面と前記絶縁層１４０の上面との間には、第２バリア層の第２－１部分１５０が位置することができる。したがって、前記第２回路パターン１６０の下面は、前記第２バリア層の前記第２－１部分１５０の厚さだけ前記絶縁層１４０から離隔し得る。
即ち、前記第２回路パターン１６０は、前記絶縁層１４０の上面上に配置されているが、前記第２バリア層の前記第２－１部分１５０によって前記絶縁層１４０と直接接触しなくてもよい。即ち、前記第２回路パターン１６０の下面と前記絶縁層１４０の上面との間には、前記第２バリア層の第２－１部分１５０が位置することができる。したがって、前記第２回路パターン１６０の下面は、前記第２バリア層の前記第１部分の厚さだけ前記絶縁層１４０から離隔し得る。
上記のような第１回路パターン１３０および第２回路パターン１６０は、電気信号を伝達する配線であって、電気伝導性の高い金属物質からなることができる。好ましくは、前記第１回路パターン１３０および第２回路パターン１６０は、伝導性が高く、価格が比較的安価な銅（Ｃｕ）からなることができる。
そして、前記第１回路パターン１３０および第２回路パターン１６０が銅で形成されることにより、前記絶縁層１４０に銅イオンが浸透するマイグレーションが発生することがある。このとき、実施例における前記第１回路パターン１３０と絶縁層１４０との間には、第１バリア層が配置される。また、実施例における前記第２回路パターン１６０と絶縁層１４０との間には、第２バリア層が配置される。これにより、実施例では、前記銅イオンが前記絶縁層１４０に浸透するマイグレーションの発生を防止することができ、これによる微細パターンの信頼性を向上させることができる。
一方、前記絶縁層１４０の下面には、第１保護層１８０が配置される。また、絶縁層１４０の上面には、第２保護層１８５が配置される。
前記第１保護層１８０および第２保護層１８５は、ＳＲ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）、酸化物、およびＡｕのいずれか一つ以上を用いて、少なくとも一つ以上の層に形成され得る。好ましくは、前記第１保護層１８０および第２保護層１８５は、ソルダーレジストであり得る。
前記第１保護層１８０は、前記絶縁層１４０の下面に配置されて、前記第１回路パターン１３０を保護することができる。
例えば、第１保護層１８０は、前記第１回路パターン１３０の下面を保護することができる。このとき、前記第１回路パターン１３０は、前記第１回路パターン１３０と直接接触しなくてもよい。
前記第２保護層１８５は、第２回路パターン１６０を覆って配置され得る。即ち、前記第２回路パターン１６０の側面は、前記第２保護層１８５で囲まれてもよい。但し、前記第２回路パターン１６０の側面は、前記第２保護層１８５と接触しなくてもよい。即ち、前記第２回路パターン１６０の側面と前記第２保護層１８５との間には、第２バリア層の第２－２部分１７０が位置することができる。したがって、前記第２回路パターン１６０の側面は、前記第２バリア層の第２－２部分１７０の厚さだけ前記第２保護層１８５から離隔し得る。
また、第２回路パターン１６０の上側のうち少なくとも一部は、前記第２保護層１８５によって覆われてもよい。即ち、前記第２回路パターン１６０の上面は、前記第２保護層１８５の上面よりも低く位置することができる。このとき、前記第２回路パターン１６０の上面は、前記第２保護層１８５と接触しなくてもよい。即ち、前記第２回路パターン１６０の上面と前記第２保護層１８５との間には、前記第２バリア層の第２－２部分１７０が位置することができる。したがって、前記第２回路パターン１６０の上面は、前記第２バリア層の第２－２部分１７０の厚さだけ前記第２保護層１８５から離隔し得る。
前記第２回路パターン１６０の下面は、前記絶縁層１４０の上面よりも高く位置しながら、前記第２保護層１８５の下面よりも高く位置することができる。
上記のように、第２回路パターン１６０の上面、下面、および側面は、前記絶縁層１４０および前記第２保護層１８５と接触しない。これにより、実施例では、前記第２回路パターン１６０を構成する銅イオンが前記第２保護層１８５にマイグレーションするという問題を解決することができる。
即ち、前記第２回路パターン１６０は、前記絶縁層１４０の上面上に突出して前記第２保護層１８５によって覆われるが、前記第２バリア層の第２－２部分１７０によって前記第２保護層１８５と直接接触しなくてもよい。即ち、前記第２回路パターン１６０の側面および上面と前記第２保護層１８５との間には、前記第２バリア層の第２－２部分１７０が位置することができる。したがって、前記第２回路パターン１６０の側面および上面は、前記第２バリア層の前記第２－２部分１７０の厚さだけ前記第２保護層１８５から離隔し得る。
以下では、前記第１バリア層と第２バリア層について説明する。
第１バリア層は、第１回路パターン１３０と絶縁層１４０との間に配置され得る。また、第１バリア層は、第１回路パターン１３０と第１保護層１８０との間に配置され得る。
具体的には、前記第１バリア層は、前記第１回路パターン１３０と第１保護層１８０との間に配置される第１－１部分１１０を含む。また、前記第１バリア層は、前記第１回路パターン１３０と絶縁層１４０との間に配置される第１－２部分１２０を含む。
前記第１バリア層の第１－１部分１１０および第１－２部分１２０は、それぞれ複数の層に構成され得る。
即ち、第１バリア層の第１－１部分１１０は、第１－１金属層１１１を含む。前記第１－１金属層１１１は、パラジウム（Ｐｄ）を含む金属物質で形成され得る。前記第１－１金属層１１１は、第１回路パターン１３０を構成する銅イオンが第１保護層１８０にマイグレーションすることを防止する機能を果たすことができる。
また、第１バリア層の第１－１部分１１０は、前記第１回路パターン１３０の下面と前記第１－１金属層１１１との間に配置される第１－２金属層１１２を含む。前記第１－２金属層１１２は、前記第１－１金属層１１１のシード層であり得る。また、前記第１－２金属層１１２は、前記第１回路パターン１３０を構成する銅イオンのマイグレーションを一次的に遮断する機能を果たすことができる。したがって、実施例では、グレーンサイズが相対的に大きい金（Ａｕ）を用いて、前記第１－２金属層１１２を前記第１回路パターン１３０と前記第１－１金属層１１１との間に形成する。このとき、前記第１－１金属層１１１は、第１－１パラジウム層と言える。また、第１－２金属層１１２は、第１－１金層と言える。
前記第１－２金属層１１２は、前記第１回路パターン１３０の下面の下に第１幅を有して配置され得る。このとき、前記第１－２金属層１１２が有する第１幅は、前記第１回路パターン１３０の下面が有する第２幅よりも大きくてもよい。これにより、前記第１回路パターン１３０は、前記第１保護層１８０と接触しなくてもよい。
前記第１－１金属層１１１は、前記第１－２金属層１１２の下面の下に前記第１－２金属層１１２と同じ第１幅を有して配置され得る。
即ち、第１バリア層の第１－２部分１２０は、第２－１金属層１２１を含む。前記第２－１金属層１２１は、パラジウム（Ｐｄ）を含む金属物質で形成され得る。前記第２－１金属層１２１は、第１回路パターン１３０を構成する銅イオンが前記絶縁層１４０にマイグレーションすることを防止する機能を果たすことができる。
また、第１バリア層の第１－２部分１２０は、前記第１回路パターン１３０の側面および上面と前記第２－１金属層１２１との間に配置される第２－２金属層１２２を含む。前記第２－２金属層１２２は、前記第２－１金属層１２１のシード層であり得る。
したがって、実施例では、グレーンサイズが相対的に大きい金（Ａｕ）を含む金属で構成された第２－２の金属層１２２を前記第１回路パターン１３０の側面および上面に形成する。そして、前記第２－１金属層１２１は、前記第２－２金属層１２２をシード層としてめっきを行って形成され得る。このとき、前記第２－１金属層１２１は、第１－２パラジウム層と言える。また、前記第２－２金属層１２２は、第１－２金層と言える。
前記第２－２金属層１２２は、前記第１回路パターン１３０の側面および上面を囲んで配置され得る。また、前記第２－１金属層１２１は、前記第２－２金属層１２２を囲んで配置され得る。
一方、前記第１－２金属層１１２の上面は、前記第１回路パターン１３０の下面と接触する第１領域を含むことができる。また、前記第１－２金属層１１２の上面は、前記第２－１金属層１２１と接触する第２領域を含むことができる。また、前記第１－２金属層１１２の上面は、前記第２－２金属層１２２と接触する第３領域を含むことができる。これにより、実施例における第１－１金属層１１１は、前記第１回路パターン１３０、前記第２－１金属層１２１、および前記第２－２金属層１２２と接触しなくてもよい。
第２バリア層は、第２回路パターン１６０と絶縁層１４０との間に配置され得る。また、第２バリア層は、第２回路パターン１６０と第２保護層１８５との間に配置され得る。
具体的には、前記第２バリア層は、前記第２回路パターン１６０と絶縁層１４０との間に配置される第２－１部分１５０を含む。また、前記第２バリア層は、前記第２回路パターン１６０と第２保護層１８５との間に配置される第２－２部分１７０を含む。
前記第２バリア層の第２－１部分１５０および第２－２部分１７０は、それぞれ複数の層に構成され得る。
即ち、第２バリア層の第２－１部分１５０は、第３－１金属層１５１を含む。前記第３－１金属層１５１は、パラジウム（Ｐｄ）を含む金属物質で形成され得る。前記第３－１金属層１５１は、第２回路パターン１６０を構成する銅イオンが絶縁層１４０にマイグレーションすることを防止する機能を果たすことができる。
また、第２バリア層の第２－１部分１５０は、前記第２回路パターン１６０の下面と前記第３－１金属層１５１との間に配置される第３－２金属層１５２を含む。前記第３－２金属層１５２は、前記第３－１金属層１５１のシード層であり得る。したがって、実施例では、グレーンサイズが相対的に大きい金（Ａｕ）を含む第３－２金属層１５２を前記第２回路パターン１６０の下面に形成する。そして、前記第３－１金属層１５１は、前記第３－２金属層１５２をシード層としてめっきを行って形成され得る。このとき、前記第３－１金属層１５１は、第２－１パラジウム層と言える。また、第３－２金属層１５２は、第２－１金層と言える。
前記第３－２金属層１５２は、前記第２回路パターン１６０の下面の下に第１幅を有して配置され得る。このとき、前記第３－２金属層１５２が有する第１幅は、前記第２回路パターン１６０の下面が有する第２幅よりも大きくてもよい。これにより、前記第２回路パターン１６０は、前記絶縁層１４０と接触しなくてもよい。
前記第３－１金属層１５１は、前記第３－２金属層１５２の下面の下に前記第３－２金属層１５２と同じ第１幅を有して配置され得る。
即ち、第２バリア層の第２－２部分１７０は、第４－１金属層１７１を含む。前記第４－１金属層１７１は、パラジウム（Ｐｄ）を含む金属物質で形成され得る。前記第２－１金属層１２１は、第２回路パターン１６０を構成する銅イオンが前記第２保護層１８５にマイグレーションすることを防止する機能を果たすことができる。
また、第２バリア層の第２－２部分１７０は、前記第２回路パターン１６０の側面および上面と前記第４－１金属層１７１との間に配置される第４－２金属層１７２を含む。前記第４－２金属層１７２は、前記第４－１金属層１７１のシード層であり得る。実施例では、グレーンサイズが相対的に大きい金（Ａｕ）を含む第４－２金属層１７２を前記第２回路パターン１６０の側面および上面に形成する。そして、前記第４－１金属層１７１は、前記第４－２金属層１７２をシード層としてめっきを行って形成され得る。このとき、前記第４－１金属層１７１は、第２－２パラジウム層と言える。また、第４－２金属層１７２は、第２－２金層と言える。
前記第４－２金属層１７２は、前記第２回路パターン１６０の側面および上面を囲んで配置され得る。また、前記第４－１金属層１７１は、前記第４－２金属層１７２を囲んで配置され得る。
一方、前記第３－２金属層１５２の上面は、前記第２回路パターン１６０の下面と接触する第１領域を含むことができる。また、前記第３－２金属層１５２の上面は、前記第４－１金属層１７１と接触する第２領域を含むことができる。また、前記第３－２金属層１５２の上面は、前記第４－２金属層１７２と接触する第３領域を含むことができる。これにより、実施例における第３－１金属層１５１は、前記第２回路パターン１６０、前記第４－１金属層１７１、および前記第４－２金属層１７２と接触しなくてもよい。
上記のような実施例では、絶縁層および回路パターンを含む回路基板を提供する。このとき、前記回路パターンは、銅を含む金属物質で形成される。このとき、前記銅を含む金属物質で形成された回路パターンは、前記絶縁層と直接接触しない。このために、前記回路パターンの周囲には、バリア層が配置される。例えば、実施例では、回路パターンの周囲を包んで配置され、金（Ａｕ）を含む金金属層と、前記金金属層の周囲を包んで配置され、パラジウム（Ｐｄ）を含むパラジウム金属層とを含む。前記パラジウム金属層は、前記回路パターンを構成する銅が前記絶縁層に浸透することを防止することができ、これによる銅のマイグレーションの発生を抑制して信頼性を向上させることができる。また、金金属層は、前記パラジウム金属層の形成のために、前記パラジウム金属層と前記回路パターンとの間に配置される。このとき、前記金金属層は、グレーンサイズが他の層に対して大きい金（Ａｕ）を含み、これにより前記パラジウム金属層を安定して形成できる効果をもたらす。
また、本実施例では、回路パターンのうち最外層に配置される回路パターンについても、上記のようなバリア層を形成する。これにより、前記最外層の回路パターンを構成する銅がソルダーレジストにマイグレーションすることを防止することができる。
また、実施例では、ＥＴＳ構造において、埋め込みパターンの表面上に前記バリア層の一部が配置される。このとき、前記バリア層は、前記埋め込みパターンの表面上に突出して配置され、これは素子実装のためのソルダー層が配置される実装パッドの機能を果たすことができる。即ち、ＥＴＳ構造において、従来は埋め込みパターンが微細パターンに形成されるため、単純なパターンのみで実装パッドの機能ができず、これにより絶縁層の内部に埋め込みまたは絶縁層の表面上に突出する構造の別の実装パッドを形成しなければならなかった。このとき、前記実装パッドが絶縁層の内部に埋め込まれる場合、前記実装パッドの幅による微細パターンの間隔が広くなり、これによる回路集積度に問題があった。また、前記実装パッドが前記絶縁層の外部に突出する構造の場合、これを形成するための別の工程を行わなければならなかった。これに対し、実施例では、埋め込みパターン上に前記バリア層を形成するにあたり、前記バリア層の一部が絶縁層の表面上に突出した構造を有し、これにより前記バリア層を実装パッドとして用いることができ、これによる製造工程を簡素化することができる。
図２は、実施例に係るビアを含む回路基板を示す図である。
一方、図１では、回路パターンについてのみ説明したが、実施例における回路基板１００Ａは、絶縁層１４０内に配置されるビア１９０を含むことができる。
図２を参照すると、前記ビア１９０は、絶縁層１４０を貫通して形成され得る。具体的には、ビア１９０は、第１回路パターン１３０と第２回路パターン１６０との間を電気的に連結することができる。このとき、前記ビア１９０は、銅を含む金属物質で形成され得る。これにより、前記ビア１９０を構成する銅イオンが絶縁層１４０にマイグレーションすることがある。したがって、実施例におけるビア１９０は、水平方向に３層構造を有することができる。即ち、ビア１９０は、絶縁層１４０を貫通するビアホール（図示せず）内に金属物質をめっきして形成され得る。
このとき、実施例では、ビアホールが形成されると、前記ビアホールの内壁に第５－１金属層１９１を優先して形成する。前記第５－１金属層１９１は、パラジウムを含む金属で形成され得る。
また、前記ビア１９０は、前記第５－１金属層１９１の内側面に形成される第５－２金属層１９２を含むことができる。前記第５－２金属層１９２は、金を含むことができる。
また、前記ビア１９０は、第５－３金属層１９３を含むことができる。第５－３金属層１９３は、銅を含むことができる。第５－３金属層１９３は、前記ビアホールの内部を充填して形成され得る。即ち、実施例では、前記第５－３金属層１９３のみを用いて前記ビアホールの内部を充填するのではなく、前記第５－１金属層１９１および第５－２金属層１９２を形成した後、前記第５－３金属層１９３を形成する。これにより、前記第５－３金属層１９３を構成する銅イオンが前記絶縁層１４０にマイグレーションすることを防止することができる。
以下では、実施例に係る回路基板の製造方法について説明する。図３～図１５は、図１に示す回路基板の製造方法を工程順に示す図である。
図３を参照すると、回路基板の製造のために、基礎資材であるキャリアボード２１０を準備する。前記キャリアボード２１０は、絶縁部材２１１および前記絶縁部材２１１上に配置される金属層２１２を含むことができる。
このとき、図面上では、金属層２１２が絶縁部材２１１の一面のみに配置されると示したが、これに限定されない。即ち、金属層２１２は、絶縁部材２１１の両面に配置されてもよく、これにより前記絶縁部材２１１の両側で複数の回路基板を同時に製造することができる。
次に、図４を参照すると、前記キャリアボード２１０上に第１バリア層を構成する第１－１部分１１０を形成する。
即ち、前記第１バリア層の第１－１部分１１０は、前記キャリアボード２１０上に配置される第１－１金属層１１１および前記第１－１金属層１１１上に配置される第１－２金属層１１２を含む。
前記第１－１金属層１１１は、パラジウムを含むことができる。また、第１－２金属層１１２は、金を含むことができる。前記第１－１金属層１１１および前記第１－２金属層１１２は、化学銅めっき工程を通じて形成され得る。
次に、図５を参照すると、実施例では、前記第１バリア層の第１－１部分１１０上に第１マスクＭ１を形成する。前記第１マスクＭ１は、第１回路パターン１３０が形成される領域を露出する開口部（図示せず）を含むことができる。
そして、実施例では、前記第１バリア層の第１部分をシード層としてめっきを行い、前記第１マスクＭ１の開口部を満たす第１回路パターン１３０を形成する。
次に、図６を参照すると、実施例では、前記第１マスクＭ１を除去し、前記第１バリア層の第１－１部分１１０上に第２マスクＭ２を形成する。前記第２マスクＭ２は、第１バリア層の第１－２部分１２０のうち第２－２金属層１２２が形成される領域を露出する開口部（図示せず）を含むことができる。
そして、実施例では、前記第１バリア層の第１－１部分１１０をシード層としてめっきを行い、前記第２マスクＭ２の開口部を満たす第２－２金属層１２２を形成する。
次に、図７を参照すると、実施例では、前記第２マスクＭ２を除去し、前記第１バリア層の第１－１部分１１０上に第３マスクＭ３を形成する。前記第３マスクＭ３は、第１バリア層の第１－２部分１２０のうち第２－１金属層１２１が形成される領域を露出する開口部（図示せず）を含むことができる。
そして、実施例では、前記第１バリア層の第１－１部分１１０をシード層としてめっきを行い、前記第３マスクＭ３の開口部を満たす第２－１金属層１２１を形成する。
次に、図８を参照すると、実施例では、前記第１バリア層上に前記第１回路パターン１３０を覆う絶縁層１４０を形成する。
次に、図９を参照すると、前記絶縁層１４０上に第２バリア層を構成する第２－１部分１５０を形成する。
即ち、前記第２バリア層の第２－１部分１５０は、前記絶縁層１４０上に配置される第３－１金属層１５１および前記第３－１金属層１５１上に配置される第３－２金属層１５２を含む。
前記第３－１金属層１５１は、パラジウムを含むことができる。また、第３－２金属層１５２は、金を含むことができる。前記第３－１金属層１５１および前記第３－２金属層１５２は、化学銅めっき工程を通じて形成され得る。
次に、図１０を参照すると、図５～図７の工程を順次に再度行い、前記第２バリア層の第２－１部分１５０上に第２回路パターン１６０を形成し、前記第２回路パターン１６０上に第２バリア層の第２－２部分１７０を形成する。前記第２バリア層の第２－２部分１７０は、第４－１金属層１７１および第４－２金属層１７２を含む。
次に、図１１を参照すると、実施例では、前記第２バリア層の第２－１部分１５０の一部を除去する工程を行うことができる。
次に、図１２を参照すると、実施例では、前記キャリアボード２１０を除去する工程を行うことができる。
次に、図１３を参照すると、実施例では、前記第１バリア層の第１－１部分１１０の一部を除去する工程を行うことができる。
次に、図１４を参照すると、実施例では、絶縁層１４０の下面に第１保護層１８０を形成し、前記絶縁層１４０の上面に第２保護層１８５を形成する工程を行うことができる。
即ち、前記絶縁層１４０の下面には、第１保護層１８０が配置される。また、前記絶縁層１４０の上面には、第２保護層１８５が配置される。
前記第１保護層１８０および第２保護層１８５は、ＳＲ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）、酸化物、およびＡｕのうちいずれか一つ以上を用いて、少なくとも一つ以上の層に形成され得る。好ましくは、前記第１保護層１８０および第２保護層１８５は、ソルダーレジストであり得る。
一方、図１５を参照すると、他の実施例における第１保護層１８０Ａは、前記第１バリア層の第１－１部分１１０の一部を露出する開口部（図示せず）を含むことができる。
また、他の一実施例における第２保護層１８５Ａは、前記第２バリア層の第２－２部分１７０の一部を露出する開口部を含むことができる。
これにより、実施例では、前記第１回路パターン１３０を包む第１バリア層と、前記第２回路パターン１６０を包む第２バリア層とを形成することができる。
以上の実施例で説明された特徴、構造、効果などは、少なくとも一つの実施例に含まれ、必ず１つの実施例に限定されるものではない。また、各実施例に例示された特徴、構造、効果などは、実施例が属する分野で通常の知識を有する者によって、他の実施例に対して組合せまたは変形して実施可能である。したがって、このような組合せと変形に係る内容は、実施例の範囲に含まれると解釈されるべきである。
以上では実施例を中心に説明したが、これは単なる例示に過ぎず、実施例を限定するものではなく、実施例が属する分野で通常の知識を有した者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上で例示されていない多様な変形と応用が可能であることが理解できるであろう。例えば、実施例に具体的に示された各構成要素は、変形して実施することができるものである。そして、このような変形と応用に係る差異点は、添付された請求の範囲で設定する実施例の範囲に含まれると解釈されるべきである。
Claims (10)
- 絶縁層と、
前記絶縁層の第１面に配置された第１回路パターンと、
前記絶縁層の第１面に配置される第１ソルダーレジストと、
前記第１ソルダーレジストと前記第１回路パターンとの間に配置される第１－１部分と、前記絶縁層と前記第１回路パターンとの間に配置される第１－２部分とを含む第１バリア層と、を含み、
前記第１バリア層の第１－１部分は、
前記第１回路パターンの下面に配置される第１－１金（Ａｕ）層と、
前記第１－１金（Ａｕ）層の下面に配置される第１－１パラジウム（Ｐｄ）層と、を含み、
前記第１バリア層の第１－２部分は、
前記第１回路パターンの側面および上面を囲んで配置される第１－２金（Ａｕ）層と、
前記第１－２金（Ａｕ）層を囲んで配置される第１－２パラジウム（Ｐｄ）層と、を含み、
前記第１回路パターンは、前記第１バリア層の第１－１部分および第１－２部分によって前記第１ソルダーレジストおよび前記絶縁層と接触しない、回路基板。 - 前記第１－１金（Ａｕ）層は、第１幅を有し、
前記第１回路パターンの下面は、前記第１幅よりも小さい第２幅を有する、請求項１に記載の回路基板。 - 前記第１－１金（Ａｕ）層の下面は、
前記第１回路パターンの下面と接触する第１領域と、
前記第１－２パラジウム（Ｐｄ）層と接触する第２領域と、
前記第１－２金（Ａｕ）層と接触する第３領域と、を含む、請求項２に記載の回路基板。 - 前記第１回路パターンは、
前記絶縁層の下部領域内に配置される、請求項１に記載の回路基板。 - 前記第１回路パターンの下面は、前記絶縁層の下面と同一平面上に位置し、
前記第１バリア層の前記第１－１部分は、前記絶縁層の下面から下に突出して配置される、請求項４に記載の回路基板。 - 前記絶縁層の第２面に配置された第２回路パターンと、
前記絶縁層の第２面に配置される第２ソルダーレジストと、
前記絶縁層と前記第２回路パターンとの間に配置される第２－１部分と、前記第２ソルダーレジストと前記第２回路パターンとの間に配置される第２－２部分とを含む第２バリア層と、を含む、請求項１に記載の回路基板。 - 前記第２バリア層の第２－１部分は、
前記第２回路パターンの下面に配置される第２－１金（Ａｕ）層と、
前記第２－１金（Ａｕ）層の下面と前記絶縁層の上面との間に配置される第２－１パラジウム（Ｐｄ）層と、を含み、
前記第２バリア層の第２－２部分は、
前記第２回路パターンの側面および上面を囲んで配置される第２－２金（Ａｕ）層と、
前記第２－２金（Ａｕ）層を囲んで配置される第２－２パラジウム（Ｐｄ）層と、を含み、
前記第２回路パターンは、前記第２バリア層の第２－１部分および第２－２部分によって前記絶縁層および前記第２ソルダーレジストと接触しない、請求項６に記載の回路基板。 - 前記第２－１金（Ａｕ）層は、第１幅を有し、
前記第２回路パターンの下面は、前記第１幅よりも小さい第２幅を有する、請求項７に記載の回路基板。 - 前記第２－１金（Ａｕ）層の下面は、
前記第２回路パターンの下面と接触する第１領域と、
前記第２－２パラジウム（Ｐｄ）層と接触する第２領域と、
前記第２－２金（Ａｕ）層と接触する第３領域と、を含む、請求項８に記載の回路基板。 - 前記第２回路パターンは、
前記絶縁層の上面上に突出して配置される、請求項７に記載の回路基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200060679A KR20210143999A (ko) | 2020-05-21 | 2020-05-21 | 인쇄회로기판 및 이의 제조 방법 |
| KR10-2020-0060679 | 2020-05-21 | ||
| PCT/KR2021/006308 WO2021235877A1 (ko) | 2020-05-21 | 2021-05-21 | 회로 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023526651A true JP2023526651A (ja) | 2023-06-22 |
| JPWO2021235877A5 JPWO2021235877A5 (ja) | 2024-05-13 |
Family
ID=78708670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022571281A Pending JP2023526651A (ja) | 2020-05-21 | 2021-05-21 | 回路基板 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20230199944A1 (ja) |
| EP (1) | EP4156871A4 (ja) |
| JP (1) | JP2023526651A (ja) |
| KR (1) | KR20210143999A (ja) |
| CN (1) | CN116137969A (ja) |
| WO (1) | WO2021235877A1 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5038195A (en) * | 1990-02-09 | 1991-08-06 | Ibm | Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate |
| JP2001024295A (ja) * | 1999-07-06 | 2001-01-26 | Sony Corp | プリント配線板およびその形成方法 |
| KR20120012348A (ko) * | 2010-07-30 | 2012-02-09 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
| JP2016085998A (ja) * | 2013-02-19 | 2016-05-19 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| KR102334181B1 (ko) * | 2016-03-25 | 2021-12-03 | 쇼와덴코머티리얼즈가부시끼가이샤 | 유기 인터포저 및 유기 인터포저의 제조 방법 |
| JP6563366B2 (ja) * | 2016-06-13 | 2019-08-21 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2020
- 2020-05-21 KR KR1020200060679A patent/KR20210143999A/ko unknown
-
2021
- 2021-05-21 EP EP21808883.9A patent/EP4156871A4/en active Pending
- 2021-05-21 JP JP2022571281A patent/JP2023526651A/ja active Pending
- 2021-05-21 CN CN202180060531.8A patent/CN116137969A/zh active Pending
- 2021-05-21 US US17/926,681 patent/US20230199944A1/en active Pending
- 2021-05-21 WO PCT/KR2021/006308 patent/WO2021235877A1/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN116137969A (zh) | 2023-05-19 |
| WO2021235877A1 (ko) | 2021-11-25 |
| US20230199944A1 (en) | 2023-06-22 |
| EP4156871A1 (en) | 2023-03-29 |
| EP4156871A4 (en) | 2024-07-10 |
| KR20210143999A (ko) | 2021-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070065789A (ko) | 회로판 및 그 제조방법 | |
| US20230247769A1 (en) | Circuit board | |
| JP2023530107A (ja) | 回路基板 | |
| US12089329B2 (en) | Printed circuit board comprising via portions | |
| JP2023526651A (ja) | 回路基板 | |
| US20190252325A1 (en) | Chip package structure and manufacturing method thereof | |
| US20220369458A1 (en) | Printed circuit board | |
| US20220346236A1 (en) | Printed circuit board | |
| US11239143B2 (en) | Semiconductor structure and manufacturing method thereof | |
| KR20210070012A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| KR20200087511A (ko) | 인쇄회로기판 및 이를 포함하는 안테나 모듈 | |
| US20240314937A1 (en) | Circuit board | |
| US20230189431A1 (en) | Circuit board | |
| US20230337366A1 (en) | Circuit board and manufacturing method thereof | |
| EP4436322A1 (en) | Circuit board and semiconductor package comprising same | |
| US11778741B2 (en) | Circuit board | |
| US20220418107A1 (en) | Printed circuit board | |
| US20230199959A1 (en) | Circuit board | |
| US20230403790A1 (en) | Circuit board | |
| KR20210146030A (ko) | 패키지기판 및 이의 제조 방법 | |
| KR20240127151A (ko) | 회로 기판 및 이를 포함하는 반도체 패키지 | |
| KR20240100898A (ko) | 안테나 기판 및 이를 포함하는 안테나 패키지 | |
| KR20230089386A (ko) | 회로 기판 및 이를 포함하는 반도체 패키지 | |
| KR20210070024A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| KR20000032827A (ko) | 다층 회로기판의 접점부 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240425 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240425 |