CN115803856B - 半导体装置用接合线 - Google Patents

半导体装置用接合线 Download PDF

Info

Publication number
CN115803856B
CN115803856B CN202280004128.8A CN202280004128A CN115803856B CN 115803856 B CN115803856 B CN 115803856B CN 202280004128 A CN202280004128 A CN 202280004128A CN 115803856 B CN115803856 B CN 115803856B
Authority
CN
China
Prior art keywords
coating layer
bonding wire
wire according
concentration
measurement points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202280004128.8A
Other languages
English (en)
Other versions
CN115803856A (zh
Inventor
小田大造
江藤基稀
山田隆
榛原照男
大石良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Chemical and Materials Co Ltd
Original Assignee
Nippon Steel Chemical and Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Chemical and Materials Co Ltd filed Critical Nippon Steel Chemical and Materials Co Ltd
Priority to CN202311044669.6A priority Critical patent/CN117038618A/zh
Priority claimed from PCT/JP2022/013456 external-priority patent/WO2022270076A1/ja
Publication of CN115803856A publication Critical patent/CN115803856A/zh
Application granted granted Critical
Publication of CN115803856B publication Critical patent/CN115803856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0607—Wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/03—Alloys based on nickel or cobalt based on nickel
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/04—Alloys based on a platinum group metal
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/567—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of platinum group metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/431—Pre-treatment of the preform connector
    • H01L2224/4312—Applying permanent coating, e.g. in-situ coating
    • H01L2224/43125—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/432—Mechanical processes
    • H01L2224/4321—Pulling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45105—Gallium (Ga) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45109—Indium (In) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/4512—Antimony (Sb) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45123—Magnesium (Mg) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

提供一种新型Cu接合线，其带来良好的FAB形状的同时，抑制高温环境下的电化腐蚀，从而实现良好的第二接合部的接合可靠性。特征如下：该半导体装置用接合线含有：由Cu或Cu合金构成的芯材、形成于该芯材的表面的Pd和Ni的合计浓度在90原子％以上的被覆层；在通过俄歇电子光谱法即AES以在被覆层中深度方向的测定点在50个以上的方式进行测定从而获得的该线深度方向的浓度分布图中，被覆层的厚度为10nm以上130nm以下，将被覆层的所有测定点相关的Pd的原子％的浓度CPd与Ni的原子％的浓度CNi之比CPd/CNi的平均值设为X时，该平均值X在0.2以上35.0以下，被覆层中与该平均值X的绝对偏差在0.3X以内的测定点的总数占被覆层的测定点总数50％以上。

Description

半导体装置用接合线
技术领域
本发明涉及半导体装置用接合线。进一步地，涉及含有该接合线的半导体装置。
背景技术
在半导体装置中，半导体芯片上形成的电极与引线框或基板上的电极之间通过接合线连接。接合线的连接工序如下：与半导体芯片上的电极进行第一接合，进而在形成线弧后，将线部于引线框或基板上的外部电极上进行第二接合。第一接合通过电弧热量输入将线前端加热熔融，通过表面张力形成无空气焊球(FAB：Free Air Ball；以下也仅称为“焊球”、“FAB”)后，将该焊球部压接于半导体芯片上的电极上(以下称为“焊球接合”)。另外，第二接合不形成焊球，而是通过施加超声波、荷重从而将线部压接于外部电极上(以下称为“楔接合”)。
迄今为止接合线的材料都以金(Au)为主，而以LSI用途为中心，正在逐步取代为铜(Cu)(例如专利文献1～3)，此外，在近年电动汽车或混合动力汽车普及的背景下，在车载设备用途、乃至空调或太阳能发电系统等大电力机器的功率器件(功率半导体装置)的用途上，因热传导率或熔断电流高，而期待替代为高效率且高可靠性的Cu。
Cu与Au相比存在易于氧化的缺点，作为防止Cu接合线的表面氧化的方法，在Cu芯材的表面覆盖Pd等金属的构造被提出(专利文献4)。另外，在Cu芯材的表面以Pd进行被覆，进而向Cu芯材中添加Pd、Pt，从而改善第一接合部的接合可靠性的Pd被覆Cu接合线也被提了出来(专利文献5)。
现有技术文献
专利文献
专利文献1：特开昭61－48543号公报
专利文献2：特表2018－503743号公报
专利文献3：国际公开第2017/221770号
专利文献4：特开2005－167020号公报
专利文献5：国际公开第2017/013796号
发明内容
发明要解决的技术问题
车载设备或功率器件在工作时，与一般的电子机器相比，更倾向于暴露在高温下，因此便需要所使用的接合线在严酷的高温环境下仍能呈现出良好的接合可靠性。
本发明人们基于车载设备或功率器件所需要的特性实施了评估，发现存在以下情况：现有的具有Pd被覆层的Cu接合线在线的连接工序中，Pd被覆层会部分剥离从而露出芯材的Cu，被覆Pd部与露出Cu部的接触区域会暴露在包含因高温环境下而从密封树脂产生的氧气或水蒸气、硫类化合物排放气体的环境中，从而会发生Cu的局部腐蚀，即发生电化腐蚀，由此便无法充分获得第二接合部的接合可靠性。另一方面，不具有Pd被覆层的裸露Cu接合线虽不发生电化腐蚀，但其FAB形状差，甚至第一接合部的接合性不足。
本发明提供在取得良好的FAB形状的同时，抑制高温环境下的电化腐蚀，且拥有良好的第二接合部的接合可靠性的新型Cu接合线。
用于解决技术问题的技术手段
本发明人们对所述问题进行了深入研究，最终发现具有下述构成而能够解决所述问题，从而完成了本发明。
即，本发明含有以下内容。
[1]一种半导体装置用接合线，含有：由Cu或Cu合金构成的芯材、以及形成于该芯材表面的Pd和Ni合计浓度为90原子％以上的被覆层；
在通过俄歇电子光谱法(AES)以被覆层中深度方向的测定点在50个以上的方式进行测定从而获得的该线深度方向的浓度分布图中，
被覆层的厚度为10nm以上130nm以下，
将被覆层的所有测定点的Pd浓度CPd(原子％)与Ni浓度CNi(原子％)之比CPd/CNi的平均值设为X时，该平均值X在0.2以上35.0以下，
被覆层中与该平均值X的绝对偏差在0.3X以内的测定点总数占被覆层测定点总数的50％以上。
[2]如[1]记载的接合线，被覆层中与平均值X的绝对偏差在0.2X以内的测定点的总数占被覆层的测定点总数的50％。
[3]如[1]或[2]记载的接合线，对被覆层的所有测定点的CPd或CNi以最小二乘法进行直线近似时，被覆层的深度范围内该近似直线的最大值与最小值的差在20原子％以下。
[4]如[1]～[3]中任一项记载的接合线，线的深度方向的浓度分布图是从线的表面起通过Ar溅射向深度方向下挖，并在下述＜条件＞下通过AES测定而得到的。
＜条件＞以线的宽度中心为测定面的宽度中心的方式定位，且测定面的宽度为线直径的5％以上15％以下，测定面的长度为测定面宽度的5倍。
[5]如[1]～[4]中任一项记载的接合线，线的表面含有Au。
[6]如[5]记载的接合线，线表面的Au浓度为10原子％以上90原子％以下。
[7]如[6]记载的接合线，线表面的Au浓度在下述＜条件＞下通过AES测定。
＜条件＞以线的宽度中心为测定面的宽度中心的方式定位，且测定面的宽度为线直径的5％以上15％以下，测定面的长度为测定面宽度的5倍。
[8]如[1]～[7]中任一项记载的接合线，用线形成无空气焊球(FAB:Free AirBall)时，测定与该FAB的压接方向垂直的截面的结晶取向，在测定结果中，与压接方向的角度差为15度以下的＜100＞结晶取向的占比为30％以上。
[9]如[8]记载的接合线，与压接方向的角度差为15度以下的＜100＞结晶取向的占比为50％以上。
[10]如[1]～[9]中任一项记载的接合线，含有从B、P及Mg构成的组中选择的1种以上的元素(以下称为“第1添加元素”)；相对于线整体，第1添加元素的总计浓度为1质量ppm以上100质量ppm以下。
[11]如[1]～[10]中任一项记载的接合线，含有从Se、Te、As及Sb构成的组中选择的1种以上的元素(以下称为“第2添加元素”)；相对于线整体，第2添加元素的总计浓度为1质量ppm以上100质量ppm以下。
[12]如[1]～[11]中任一项记载的接合线，含有从Ga、Ge及In构成的组中选择的1种以上的元素(以下称为“第3添加元素”)；相对于线整体，第3添加元素的总计浓度为0.011质量％以上1.5质量％以下。
[13]一种半导体装置，含有[1]～[12]中任一项记载的接合线。
发明效果
根据本发明，能够提供在取得良好的FAB形状的同时，抑制高温环境下的电化腐蚀，且拥有良好的第二接合部的接合可靠性的新型Cu接合线。
附图说明
图1是用于说明通过AES进行组成分析时测定面的位置及尺寸的示意图。
图2是用于说明与FAB的压接方向垂直的截面的示意图
具体实施方式
以下，以优选实施方式对本发明进行详细说明。在进行说明时有参照附图的情况，但各附图仅在能理解发明的程度上，简要表示构成要素的形状、大小及配置。本发明并不局限于下述实施方式及例示物，在不脱离本发明的专利申请的范围及与之等同的范围内，可以任意变更而实施。
[半导体装置用接合线]
本发明的半导体装置用接合线(以下有时仅称为“本发明的线”、“线”)的特征如下：
含有：由Cu或Cu合金构成的芯材、以及形成于该芯材表面的Pd和Ni的合计浓度在90原子％以上的被覆层；
在通过俄歇电子光谱法(AES)以在被覆层中深度方向的测定点在50个以上的方式进行测定从而获得的该线深度方向的浓度分布图中，
该被覆层的厚度在10nm以上130nm以下，
将被覆层的所有测定点的Pd浓度CPd(原子％)与Ni浓度CNi(原子％)的比CPd/CNi的平均值设为X时，该平均值X在0.2以上35.0以下，
被覆层中与该平均值X的绝对偏差在0.3X以内的测定点的总数占被覆层的测定点总数的50％以上。
如上所述，用于车载设备或功率器件的接合线需要在严酷的高温环境下仍能呈现出良好的接合可靠性。例如，用于车载设备的接合线需要具备在超过150℃的高温环境下的接合可靠性。本发明人们根据车载设备等所需求的特性进行了评价，发现：在现有的具备Pd被覆层的Cu接合线中，高温环境下会发生电化腐蚀，从而存在无法充分获得第二接合部的接合可靠性的情况。此外，不具备Pd被覆层的裸露Cu接合线虽不发生电化腐蚀，但FAB形状差，进而导致第一接合部的压接形状差，从而无法充分对应高密度安装所需求的窄间距连接。
与之相对地，本发明人们发现，通过如下的接合线，能够在取得良好的FAB形状的同时，抑制高温环境下的电化腐蚀，且拥有良好的第二接合部的接合可靠性：含有由Cu或Cu合金构成的芯材、以及形成于该芯材表面的Pd和Ni的合计浓度在90原子％以上的被覆层；在以通过俄歇电子光谱法(AES)以被覆层中深度方向的测定点在50个以上的方式进行测定从而获得的该线深度方向的浓度分布图中，被覆层的厚度为10nm以上130nm以下，将被覆层的所有测定点相关的Pd浓度CPd(原子％)与Ni浓度CNi(原子％)的比CPd/CNi的平均值设为X时，该平均值X在0.2以上35.0以下，被覆层中与该平均值X的绝对偏差在0.3X以内的测定点总数占被覆层测定点总数的50％以上。本发明对车载设备或功率器件的Cu接合线的实用化及促进有显著贡献。
＜由Cu或Cu合金构成的芯材＞
本发明的接合线含有由Cu或Cu合金构成的芯材(以下有时仅称为“Cu芯材”)。
Cu芯材只要是由Cu或Cu合金构成即可，对此不做特殊限制，使用作为半导体装置用接合线而被熟知的构成现有的Pd被覆Cu线的公知Cu芯材即可。
在本发明中，Cu芯材中的Cu浓度，例如在Cu芯材的中心(轴芯部)可以为：97原子％以上、97.5原子％以上、98原子％以上、98.5原子％以上、99原子％以上、99.5原子％以上、99.8原子％以上、99.9原子％以上或99.99原子％以上等。
Cu芯材例如可以含有从后述的第1添加元素、第2添加元素、第3添加元素中选择的1种以上的掺杂剂。这些掺杂剂的优选含量如后述。
在一种实施方式中，Cu芯材由Cu和不可避免的杂质构成。在另一种实施方式中，Cu芯材由Cu与从后述的第1添加元素、第2添加元素、第3添加元素中选择的1种以上的元素以及不可避免的杂质构成。需要说明的是，针对Cu芯材的用语“不可避免的杂质”中也包含构成后述的被覆层的元素。
＜被覆层＞
本发明的接合线含有：形成于Cu芯材表面的Pd和Ni的合计浓度在90原子％以上的被覆层(以下也仅称为“被覆层”)。
为了在取得良好的FAB形状的同时，抑制高温环境下的电化腐蚀，且带来良好的第二接合部的接合可靠性，本发明的线的被覆层在以通过AES以被覆层中深度方向的测定点在50个以上的方式进行测定从而获得的该线深度方向的浓度分布图(以下也仅称为“接合线深度方向的浓度分布图”)中，满足以下(1)至(3)全部条件是非常重要的。
(1)该被覆层的厚度在10nm以上130nm以下
(2)将被覆层的所有测定点相关的Pd浓度CPd(原子％)与Ni浓度CNi(原子％)的比CPd/CNi的平均值设为X时，该平均值X在0.2以上35.0以下
(3)被覆层中与该平均值X的绝对偏差在0.3X以内的测定点总数占被覆层测定点总数的50％以上
在本发明中，通过AES获取线深度方向的浓度分布图时，以在被覆层中其深度方向的测定点达50个以上的方式进行测定。一般通过AES进行的深度方向的分析能够以亚纳米数量级的测定间隔进行，因此在与本发明作为对象的被覆层的厚度之间的关系中，将测定点定为50个以上是较为容易的。假设测定的结果，测定点个数不足50个时，可以降低溅射速度或是减少溅射时间从而使得测定点个数达50个以上，并进行再度测定。由此，通过AES以深度方向的测定点在被覆层中达50个以上的方式测定，从而能够获得接合线深度方向的浓度分布图。虽与被覆层的厚度也有关，但优选以被覆层的测定点总数达70个(更优选为100个)的方式来决定AES的测定点间隔。从而，在优选的一种实施方式中，本发明的线的被覆层，在通过AES以深度方向的测定点在被覆层中达50个以上的方式测定，从而获得的该线深度方向的浓度分布图中，满足所述(1)至(3)的全部条件。
－条件(1)－
条件(1)涉及被覆层的厚度。通过含有在条件(2)、(3)的组合中满足条件(1)的被覆层，本发明的线能够在抑制高温环境下的电化腐蚀从而带来良好的第二接合部的接合可靠性的同时，带来良好的FAB形状，进而带来良好的第一接合部的压接形状。
关于条件(1)，从实现良好的FAB形状的观点出发，被覆层的厚度(基于线深度方向的浓度分布图的计算方法后述)为10nm以上，优选为12nm以上、14nm以上、15nm以上、16nm以上、18nm以上或20nm以上，更优选为25nm以上、30nm以上、40nm以上或50nm以上，进一步优选为60nm以上、70nm以上、80nm以上或90nm以上。被覆层的厚度若不足10nm，则在FAB形成时发生偏心从而使FAB形状变差，同时第一接合部的压接形状也有恶化的倾向。另外，从实现良好的FAB形状的观点出发，被覆层的厚度上限为130nm以下，优选为125nm以下、120nm以下、115nm以下或110nm以下。若被覆层的厚度超过130nm，则FAB形成时会发生变形或熔融不良从而使FAB形状恶化，同时第一接合部的压接形状也有恶化的倾向。
－条件(2)－
条件(2)涉及到所述被覆层的所有测定点相关的Pd浓度CPd(原子％)和Ni浓度CNi(原子％)的比CPd/CNi的平均值X。通过含有在条件(1)、(3)之上满足条件(2)的被覆层，本发明的线能够在抑制高温环境下的电化腐蚀从而带来良好的第二接合部的接合可靠性的同时，带来良好的FAB形状，进而带来良好的第一接合部的压接形状。
关于条件(2)，从实现良好的第二接合部的接合可靠性的观点出发，平均值X为35.0以下，优选为34.0以下，更优选为32.0以下、30.0以下、28.0以下、26.0以下、25.0以下、24.0以下、22.0以下或20.0以下。若CPd/CNi超过35.0，则存在无法抑制高温环境下的电化腐蚀，从而无法在第二接合部中获得充分的高温接合可靠性的倾向。此外，从实现良好的第二接合部的接合性的观点出发，平均值X的下限为0.2以上，优选为0.4以上、0.5以上、0.6以上、0.8以上、1.0以上或超过1.0，更优选为1.5以上、2.0以上、2.5以上或3.0以上。平均值X若不足0.2，则存在无法获得充分的第二接合部的接合性(第二接合部的初期接合性)的倾向。
－条件(3)－
条件(3)涉及被覆层中与所述平均值X的绝对偏差在0.3X以内的测定点总数占被覆层的测定点总数的50％以上。通过含有在条件(1)、(2)的组合中满足条件(3)的被覆层，本发明的线能够在抑制高温环境下的电化腐蚀从而带来良好的第二接合部的接合可靠性的同时，带来良好的FAB形状，进而带来良好的第一接合部的压接形状。
条件(3)与条件(2)一起，表示在被覆层的厚度方向上，被覆层抑制Pd/Ni比率变动的同时，高浓度地含有PdNi合金，该PdNi合金以预定比率含有Pd和Ni。从在高温环境下实现更良好的第二接合部的接合可靠性的观点、实现更良好的FAB形状的观点出发，更优选为被覆层中的与平均值X的绝对偏差在0.2X以内(更优选为0.18X以内、0.16X以内或0.15X以内)的测定点的总数占被覆层的测定点总数的50％以上。
从在高温环境下实现更进一步良好的第二接合部的接合可靠性的观点、实现更进一步良好的FAB形状的观点出发，被覆层中的与平均值X的绝对偏差在预定范围(优选范围如上述)的测定点的总数相对被覆层的测定点总数：优选为55％以上或60％以上，更优选为65％以上、70％以上或75％以上，进一步优选为80％以上。
从能够进一步享受本发明的效果的观点出发，在线深度方向的浓度分布图中，对被覆层的所有测定点，将Pd浓度CPd(原子％)或Ni浓度CNi(原子％)以最小二乘法进行直线近似时，被覆层的深度(厚度)范围中该近似直线的最大值与最小值的差优选为20原子％以下，更优选为15原子％以下，进一步优选为10原子％以下、8原子％以下、6原子％以下或5原子％以下。其中，平均值X不足1的情况下，对被覆层的所有测定点，将CNi(原子％)以最小二乘法进行直线近似时，优选被覆层的深度范围内该近似直线的最大值与最小值的差在所述范围，另外，平均值X在1以上时，对被覆层的所有测定点，将CPd(原子％)以最小二乘法进行直线近似时，优选被覆层的深度范围内该近似直线的最大值与最小值的差在所述范围。
条件(1)的被覆层的厚度、条件(2)、(3)的平均值X或与该平均值X的绝对偏差、该绝对偏差在预定范围的测定点总数、绝对偏差在预定范围内的测定点的总数占被覆层的测定点总数的比例均能够通过从线的表面起以Ar溅射在深度方向(朝向线中心的方向)下挖，并由AES进行组成分析从而确认/决定。详细来说，通过1)进行线表面的组成分析后、重复2)Ar溅射和3)溅射后的表面的组成分析，能够获得从线的表面到深度(中心)方向的各元素的浓度变化(即深度方向的浓度分布图)，从而基于该浓度分布图确认/决定。在本发明中，获取深度方向的浓度分布图时，深度的单位进行SiO2换算。
进行1)线表面的组成分析、或3)溅射后的表面的组成分析时，测定面的位置及尺寸如下决定。需要说明的是，在下述中，测定面的宽度是指与线轴垂直的方向(线的粗细方向)的测定面的尺寸，测定面的长度是指线轴的方向(线的长度方向)的测定面的尺寸。参照图1进一步说明。图1是线1的俯视示意图，线轴的方向(线的长度方向)与图1的垂直方向(上下方向)对应，另外，与线轴垂直的方向(线的粗细方向)与图1的水平方向(左右方向)对应。在图1中，关于与线1的关系示出了测定面2，测定面2的宽度是与线轴垂直方向的测定面的尺寸wa，测定面2的长度是线轴的方向的测定面的尺寸la。
以将与线轴垂直方向的线的宽度中心作为测定面的宽度中心的方式定位，且以测定面的宽度为线直径的5％以上15％以下的方式决定测定面。以测定面的长度为测定面宽度的5倍的方式进行设定。在图1中，线的宽度以符号W表示，线的宽度中心以单点划线X表示。由此，测定面2以其宽度中心与线的宽度中心即单点划线X一致的方式定位，且测定面的宽度wa为线直径(与线的宽度W同值)的5％以上15％以下，即以0.05W以上0.15W以下的方式決定。另外，测定面的长度la满足la＝5wa的关系。通过所述方式决定测定面的位置及尺寸，从而能够高精度地测定是否满足：在高温环境下带来良好的第二接合部的接合可靠性的同时，实现良好的FAB形状的优选条件(1)～(3)。此外，优选对在线轴方向上相互间隔1mm以上的多处(n≧3)测定面实施，并采用其算术平均值。
所述的条件(1)的被覆层的厚度、条件(2)、(3)的平均值X或与该平均值X的绝对偏差、该绝对偏差在预定范围内的测定点的总数、绝对偏差在预定范围内的测定点的总数占被覆层的测定点总数的比例是基于在后述的[通过俄歇电子光谱法(AES)进行的被覆层的厚度分析]栏记载的条件下测定的结果而得出的。
对一种实施方式的本发明的线求得的深度方向的浓度分布图，以下对其倾向进行说明。从线的表面到一定的深度位置，Pd和Ni有以一定比率在高浓度下共存的倾向，即在存在Pd和Ni的合计浓度为90原子％以上的区域(被覆层)，并将该被覆层的所有测定点相关的Pd浓度CPd(原子％)和Ni浓度CNi(原子％)的比CPd/CNi的平均值记为X时，具有存在一定数量的与该平均值X的绝对偏差在0.3X以内的测定点的倾向。若进一步在深度方向上深入，则在Pd和Ni浓度下降的同时，有Cu浓度上升的倾向。在这样的深度方向的浓度分布图中，着眼于Pd浓度CPd(原子％)和Ni浓度CNi(原子％)，能够从Pd和Ni的合计浓度为90原子％以上的区域的厚度或测定点的总数求得被覆层的厚度或被覆层的测定点总数。另外，能够通过算数平均该被覆层的所有测定点的比CPd/CNi从而求得平均值X，通过确认被覆层的所有测定点与该平均值X的绝对偏差从而求得与该平均值X的绝对偏差在0.3X以内的测定点的总数。需要说明的是，如后续所述，线的表面进一步含有Au的情况下，在深度方向的浓度分布图中，从线的表面到极浅的位置，随着Au浓度降低，Pd和Ni浓度倾向于上升。此种情况下，同样着眼于Pd浓度CPd(原子％)和Ni浓度CNi(原子％)，根据其合计在90原子％以上的区域的厚度或测定点总数能够求得被覆层的厚度或被覆层的测定点总数，通过算数平均该被覆层的所有测定点相关的比CPd/CNi从而能够求得平均值X，通过确认被覆层的所有测定点与该平均值X的绝对偏差从而能够求得与该平均值X的绝对偏差在0.3X以内的测定点的总数。
－被覆层的其他优选条件－
优选在本发明的线中，被覆层在满足所述的条件(1)至(3)全部的基础上，基于线深度方向的浓度分布图，满足以下条件(4)及(5)的一方或两方。
(4)将被覆层的所有测定点相关的Pd浓度CPd(原子％)的平均值记为XPd时，被覆层中与该平均值XPd的绝对偏差在0.1XPd以内的测定点总数占被覆层的测定点总数的50％以上
(5)将被覆层的所有测定点相关的Ni浓度CNi(原子％)的平均值记为XNi时，被覆层中与该平均值XNi的绝对偏差在0.1XNi以内的测定点总数占被覆层的测定点总数的50％以上
需要说明的是，在条件(4)、(5)中，关于被覆层、被覆层厚度或测定点的总数，如上所述与条件(1)至(3)关联。含有在条件(1)至(3)之上，满足条件(4)及(5)一方或两方的被覆层的情况下，本发明的线能够在高温环境下获得特别良好的第二接合部的接合可靠性，并实现特别良好的FAB形状。
被覆层例如可以含有从后述的第1添加元素、第2添加元素、第3添加元素中选择的1种以上的掺杂剂。这些掺杂剂的优选含量如后述。
本发明的线，其表面也可以进一步含有Au。通过进一步含有Au，能够进一步改善第二接合部的接合性。
从进一步改善第二接合部的接合性的观点出发，本发明线的表面的Au浓度优选为10原子％以上，更优选为15原子％以上，进一步优选为20原子％以上、22原子％以上、24原子％以上、25原子％以上、26原子％以上、28原子％以上或30原子％以上。从实现良好的FAB形状的观点、实现良好的第一接合部的压接形状的观点出发，本发明的线的表面的Au浓度上限优选为90原子％以下，更优选为85原子％以下，进一步优选为80原子％以下、78原子％以下、76原子％以下、75原子％以下、74原子％以下、72原子％以下或70原子％以下。由此，在优选的一种实施方式中，本发明的线表面的Au浓度为10原子％以上90原子％以下。
在本发明中，以线表面为测定面，通过俄歇电子光谱法(AES)进行线表面的组成分析从而能够求得表面的Au浓度。在此，求表面的Au浓度时，不考虑碳(C)、硫(S)、氧(O)、氮(N)等气体成分及非金属元素等。
线表面的组成分析以与获取深度方向的浓度分布图的方法相关联地进行说明的与1)线表面的组成分析相同的条件实施。即，对线表面以俄歇电子光谱法(AES)进行组成分析时，测定面的位置及尺寸通过以下方式决定。
以将与线轴垂直方向的线的宽度中心作为测定面的宽度中心的方式定位，且以测定面的宽度为线直径的5％以上15％以下的方式决定测定面。以测定面的长度为测定面宽度的5倍的方式进行设定。通过以所述的方式决定测定面的位置及尺寸，从而能够对进一步改善第二接合部的接合性所优选的线表面的Au浓度进行高精度测定。此外，优选对在线轴方向上相互间隔1mm以上的多处(n≧3)测定面实施，并采用其算术平均值。
所述表面的Au浓度是基于在后述的[通过俄歇电子光谱法(AES)进行的线表面的组成分析]栏记载的条件下测定的结果而得出的。
在线的表面含有Au的情况下，线深度方向的浓度分布图中表示Au最大浓度的位置比表示Pd最大浓度的位置或表示Ni最大浓度的位置更加靠近线的表面侧。
在本发明的线中，Cu芯材与被覆层的边界在所述的接合线深度方向的浓度分布图中基于Pd和Ni的合计浓度而判定。Pd和Ni的合计浓度为90原子％的位置判定为边界，Pd和Ni的合计浓度不足90原子％的区域为Cu芯材，90原子％以上的区域为被覆层。本发明中Cu芯材与被覆层的边界不必要是晶界。从接合线表面向接合线中心侧确认浓度分布图，被覆层的厚度能够作为从Pd和Ni的合计浓度初次达90原子％的深度位置Z1到Pd和Ni的合计浓度初次降低至不足90原子％的深度位置Z2(其中，Z2＞Z1)的距离而求得。
本发明的线以含有满足所述的条件(1)至(3)的被覆层为特征，而对于通过所述的边界判定法决定的被覆层，着眼于Pd浓度CPd(原子％)和Ni浓度CNi(原子％)来决定条件(2)及(3)的平均值X或与该平均值X的绝对偏差、该绝对偏差在预定范围的测定点的总数、绝对偏差在预定范围内的测定点的总数占被覆层的测定点总数的比例。
在一种实施方式中，被覆层由Pd和Ni以及不可避免的杂质构成。在另一种实施方式中，被覆层由：Pd和Ni；从Au、后述的第1添加元素、第2添加元素、第3添加元素中选择的1种以上的元素；以及不可避免的杂质构成。需要说明的是，针对被覆层的用语“不可避免的杂质”中也包含构成所述Cu芯材的元素。
本发明的接合线也可以进一步含有从B、P及Mg构成的组中选择的1种以上的元素(“第1添加元素”)。本发明的接合线含有第1添加元素时，第1添加元素相对线整体的总计浓度优选为1质量ppm以上。由此，能够实现获得了更加良好的第一接合部的压接形状的接合线。第1添加元素相对线整体的总计浓度更优选为2质量ppm以上，进一步优选为3质量ppm以上、5质量ppm以上、8质量ppm以上、10质量ppm以上、15质量ppm以上或20质量ppm以上。从抑制线的硬质化并降低第一接合时的芯片损伤的观点出发，第1添加元素的总计浓度优选为100质量ppm以下，更优选为90质量ppm以下、80质量ppm以下、70质量ppm以下、60质量ppm以下或50质量ppm以下。从而在优选的一种实施方式中，本发明的线含有第1添加元素，且第1添加元素相对线整体的的总计浓度为1质量ppm以上100质量ppm以下。
在本发明的线含有第1添加元素的情况下，第1添加元素可以被Cu芯材及被覆层任一方含有，也可以被两方含有。在本发明的接合线其表面含有Au的情况下，第1添加元素可以与该Au共同被含有。从实现带来更加良好的第一接合部的压接形状的接合线的观点出发，第1添加元素优选被Cu芯材含有。
本发明的线也可以进一步含有从Se、Te、As及Sb构成的组中选择的1种以上的元素(“第2添加元素”)。在本发明的线含有第2添加元素的情况下，第2添加元素相对线整体的总计浓度优选为1质量ppm以上。由此，能够改善高温高湿环境下第一接合部的接合可靠性。第2添加元素相对线整体的总计浓度更优选为2质量ppm以上，进一步优选为3质量ppm以上、5质量ppm以上、8质量ppm以上、10质量ppm以上、15质量ppm以上或20质量ppm以上。从实现良好的FAB形状的观点、实现良好的第一接合部的压接形状的观点出发，第2添加元素的总计浓度优选为100质量ppm以下，更优选为90质量ppm以下、80质量ppm以下、70质量ppm以下、60质量ppm以下或50质量ppm以下。因此在优选的一种实施方式中，本发明的线含有第2添加元素，且第2添加元素相对线整体的总计浓度为1质量ppm以上100质量ppm以下。
在本发明的线含有第2添加元素的情况下，第2添加元素可以被Cu芯材及被覆层任一方含有，也可以被两方含有。从实现带来更加良好的高温高湿环境下的第一接合部的接合可靠性的接合线的观点出发，第2添加元素优选被被覆层含有。在本发明的线在其表面含有Au的情况下，第2添加元素可以与该Au共同被含有。
本发明的线也可以进一步含有从Ga、Ge及In构成的组中选择的1种以上的元素(“第3添加元素”)。在本发明的线含有第3添加元素的情况下，第3添加元素相对线整体的总计浓度优选为0.011质量％以上。由此，能够改善高温环境下的第一接合部的接合可靠性。第3添加元素相对线整体的总计浓度更优选为0.015质量％以上，进一步优选为0.02质量％以上、0.025质量％以上、0.03质量％以上、0.031质量％以上、0.035质量％以上、0.04质量％以上、0.05质量％以上、0.07质量％以上、0.09质量％以上、0.1质量％以上、0.12质量％以上、0.14质量％以上、0.15质量％以上或0.2质量％以上。从实现良好的FAB形状的观点、实现良好的第一接合部的压接形状的观点、实现良好的第二接合部的接合性的观点出发，第3添加元素的总计浓度优选为1.5质量％以下，更优选为1.4质量％以下、1.3质量％以下或1.2质量％以下。因此在优选的一种实施方式中，本发明的线含有第3添加元素，且第3添加元素相对线整体的总计浓度为0.011质量％以上1.5质量％以下。
在本发明的线含有第3添加元素的情况下，第3添加元素可以被Cu芯材及被覆层任一方含有，也可以被两方含有。在本发明的线在其表面含有Au的情况下，第3添加元素可以与该Au共同被含有。
线中的第1添加元素、第2添加元素、第3添加元素的含量能够通过后述[元素含量的测定]记载的方法测定。
本发明的线中，Cu、Ni、Au、Pd的总计浓度例如可以为98.5质量％以上、98.6质量％以上、98.7质量％以上或98.8质量％以上等。
－其他的优选条件－
以下对本发明的线进一步满足的优选条件进行说明。
本发明的线在使用该线形成FAB时，优选在测定与该FAB的压接方向垂直的截面的结晶取向的结果，相对于压接方向的角度差在15度以下的＜100＞结晶取向的占比为30％以上。由此，能够实现特别良好的第一接合部的压接形状。
如上所述，接合线的连接工序为：与半导体芯片上的电极进行第一接合，在形成线弧后，在引线框或基板上的外部电极上将线部进行第二接合。第一接合以电弧热量输入加热熔融线前端，通过表面张力形成FAB后，将该FAB压接(焊球接合)在半导体芯片上的电极上。本发明人们发现：在与FAB的压接方向垂直的截面的结晶取向的测定结果中，相对于压接方向的角度差在15度以下的＜100＞结晶取向的占比(以下也仅称为“FAB的截面的＜100＞结晶取向的占比”)为30％以上的线能够实现特别良好的第一接合部的压接形状。
从实现更加良好的第一接合部的压接形状的观点出发，FAB的截面的＜100＞结晶取向的占比更优选为35％以上，进一步优选为40％以上，更进一步优选为45％以上，特别优选为50％以上、55％以上或60％的线。尤其是FAB的截面的＜100＞结晶取向的占比为50％以上的线能够实现特别良好的第一接合部的压接形状。因此，在优选的一种实施方式中，FAB的截面的＜100＞结晶取向的占比为30％以上，更优选为50％以上。FAB的截面的＜100＞结晶取向占比的上限不做特殊限定，例如可以为100％，也可以为99.5％以下、99％以下、98％以下等。
参照图2，说明与FAB的压接方向垂直的截面。图2中表示以电弧热量输入加热熔融线1的前端，通过表面张力形成FAB10时的示意图。将形成的FAB10压接于半导体芯片上的电极(未图示)上。在图2中，FAB10的压接方向是箭头Z所示的方向(图2的垂直方向(上下方向))，与压接方向Z垂直的截面是沿与该方向Z垂直的虚线A－A切断FAB而露出的截面。在此，使截面露出时作为基准的虚线A－A设置于露出截面的直径达到最大的位置、即以FAB的直径为D时露出截面的直径为D的位置。在露出截面的作业中，直线A－A有可能偏离目标从而使露出截面的直径小于D，但露出截面的直径若在0.9D以上，则其偏差对结晶取向的比例的影响小到可以无视，因此可以容许。
与FAB的压接方向垂直的截面的结晶取向能够以电子背散射衍射(EBSD：ElectronBackscattered Diffraction)法测定。EBSD法使用的装置由扫描电子显微镜和设于其上的检测器构成。EBSD法是通过将试样照射电子束时发生的反射电子的衍射图案投影在检测器上，并解析其衍射图案，从而决定各测定点的结晶取向的方法。通过EBSD法获得的数据的解析中可以使用专用软件(株式会社TSL制OIM analysis等)。将与FAB的压接方向垂直的截面作为检查面，通过使用装置所附带的解析软件，从而能够计算特定的结晶取向的比例。
在本发明中，FAB的截面的＜100＞结晶取向的比例被定义为：将＜100＞结晶取向的面积相对于测定面积以百分率表示的值。在计算该比例时，在测定面内仅采用能够以某可信度为基准确定的结晶取向，将结晶取向无法测定的部位、或即使能够测定而取向解析的可信度也很低的部位等从测定面积和＜100＞结晶取向的面积中除外从而计算。在此被除外的数据例如超过整体2成的情况下，测定对象受到某种污染的可能性高，因此应该从使截面露出起再度实施。此外，在本发明中，FAB的截面的＜100＞结晶取向的比例是测量3个以上的FAB从而获得的各个比例值的算术平均。
关于FAB的截面中＜100＞结晶取向的比例为30％以上的线能够实现特别良好的第一接合部的压接形状的理由，本发明人们做出了以下推断。
众所周知，金属通过在特定的结晶面、结晶方向上滑动(将该面、该方向称为“滑动面”、“滑动方向”)从而变形。用本发明的线形成的FAB主要由作为芯材的Cu或Cu合金构成，其结晶构造为面心立方构造。为此种结晶构造的情况下，若与压接方向垂直的截面的结晶取向为＜100＞，则在相对于压接面45度方向上会发生金属滑动而变形，因此FAB在相对于压接面45度方向上，相对于与压接面平行的平面呈放射状扩散变形。其结果，推测压接形状会更加接近正圆。
在本发明中，通过调整被覆层的厚度或被覆层中Pd与Ni浓度比、芯材的Cu纯度，从而FAB的截面中＜100＞结晶取向的比例倾向处于所期望的范围。例如，关于被覆层的厚度影响FAB的截面中＜100＞结晶取向的比例的理由，本发明人们做出了如下推断。即，认为熔融阶段被覆层的Pd和Ni朝向FAB中心侧适度地扩散混合，固溶而含有该适度扩散混合的Pd和Ni的Cu或Cu合金的＜100＞结晶取向相对于压接方向配向。进而，推断出若被覆层的厚度在预定的范围内，则熔融时的Pd和Ni的扩散混合适度，从而＜100＞结晶取向容易相对于压接方向配向，另一方面，被覆层的厚度若过薄，则容易成为无配向性的随机结晶取向，若被覆层的厚度过厚，则易优先形成不同的结晶取向。
本发明的线的直径不做特殊限制，可以根据具体的目的而适当决定，也可以优选15μm以上、18μm以上或20μm以上等。该直径的上限不做特殊限定，例如可以为80μm以下、70μm以下或50μm以下等。
＜线的制造方法＞
对本发明的半导体装置用接合线的一种示例的制造方法进行说明。
首先，将高纯度(4N～6N；99.99～99.9999质量％以上)的原料铜通过连续铸造加工至大径(直径约3～6mm)，从而获得铸锭。
在添加上述的第1添加元素、第2添加元素、第3添加元素等掺杂剂的情况下，作为其添加方法，例如为使Cu芯材中含有的方法、使被覆层中含有的方法、使其附着在Cu芯材的表面的方法、以及使附着在被覆层的表面的方法，也可以将多种这些方法进行组合。不论采用何种添加方法，均能发挥本发明的效果。使Cu芯材中含有掺杂剂的方法中，将含有必要浓度掺杂剂的铜合金作为原料使用，并制造Cu芯材即可。向作为原材料的Cu中添加掺杂剂从而获得该铜合金的情况下，可以直接向Cu中添加高纯度的掺杂剂成分，也可以使用含有掺杂剂成分为1％程度的母合金。使掺杂剂含于被覆层中的方法中，使形成被覆层时的Pd、Ni镀浴等(湿式镀敷的情况)或靶材(干式镀敷的情况)中含有掺杂剂即可。使掺杂剂附着于Cu芯材的表面的方法或使掺杂剂附着于被覆层的表面的方法中，以Cu芯材的表面或被覆层的表面为附着面，从(1) (2)镀层法(湿式)、(3)蒸镀法(干式)中选择实施1种以上的附着处理即可。
对大径的铸锭进行锻造、轧制、拉丝，制作直径约0.7～2.0mm的由Cu或Cu合金构成的线(以下也称为“中间线”)。
作为在Cu芯材的表面形成被覆层的方法，可以使用电解电镀、化学镀、蒸镀法等，但工业上优选使用能够稳定控制膜厚的电解电镀。例如，也可以在中间线表面形成被覆层。被覆层也可以在大径的铸锭阶段附着，或者也可以在将中间线拉丝从而进一步细线化后(例如拉丝至最终的Cu芯材的直径后)，在该Cu芯材表面形成被覆层。被覆层例如可以通过在Cu芯材的表面设置以预定比率含有Pd和Ni的PdNi合金层而形成，从形成与Cu芯材的密合性优秀的被覆层的观点出发，也可以通过在Cu芯材的表面施行导电性金属的冲击镀敷后，设置以预定比率含有Pd和Ni的PdNi合金层从而形成。此外，形成以预定比率含有Pd和Ni的PdNi合金层后，也可以进一步设置含有Pd和Ni的1种以上的层(例如Pd层、Ni层、PdNi合金层)。
形成表面含有Au的线的情况下，能够以与上述相同的方法，通过在被覆层的表面设置Au层来形成。
拉丝加工可以使用能够设置多个金刚石涂层的模具的连续拉丝装置来实施。根据需要，也可以在拉丝加工的途中阶段施行热处理。形成表面含有Au的线时，能够以通过热处理使构成元素在线表面的Au层和下层的PdNi合金层(设置时为Pd层、Ni层、PdNi合金层)之间互相扩散，使线表面的Au浓度达到所述优选范围的方式，形成线表面含有Au的区域(例如含有Au、Pd和Ni的合金区域)。作为其方法，在一定的炉内温度下，在电炉中在一定速度下连续扫描线，从而促进合金化的方法，因能够切实控制合金的组成和厚度而优选。需要说明的是，可以采用最初开始便附着含有Au、Pd和Ni的1种以上的合金区域的方法来代替在被覆层表面设置Au层后通过热处理形成含有Au的区域的方法。
本发明的线在带来良好的FAB形状的同时，能够抑制高温环境下的电化腐蚀，从而点来良好的第二接合部的接合可靠性。因此，本发明的接合线尤为适用于作为车载设备或功率器件用的接合线使用。
[半导体装置的制造方法]
使用本发明的半导体装置用接合线，能够通过连接半导体芯片上的电极与引线框或电路基板上的电极，从而制造半导体装置。
在一种实施方式中，本发明的半导体装置含有电路基板、半导体芯片、以及使电路基板和半导体芯片导通的接合线，特点在于该接合线是本发明的线。
在本发明的半导体装置中，电路基板和半导体芯片不做特殊限定，使用可用于构成半导体装置的公知的电路基板及半导体芯片即可。或者，也可以用引线框代替电路基板。例如特开2020－150116号公报记载的半导体装置，可以是含有引线框和安装于该引线框的半导体芯片的半导体装置的构成。
作为半导体装置，例如为用于电气制品(例如电脑、移动电话、数码相机、电视、空调、太阳能发电系统等)以及交通工具(例如摩托车、汽车、电车、船舶和飞机等)等的各种半导体装置。
实施例
以下示出实施例对本发明进行具体说明。但本发明并不局限于以下所示的实施例。
(样本)
首先对样本的制作方法进行说明。作为Cu芯材原材料的Cu，使用纯度为99.99质量％以上(4N)，且剩余部分由不可避免的杂质构成的Cu。此外，添加第1添加元素、第2添加元素、第3添加元素时，它们的纯度为99质量％以上且剩余部分由不可避免的杂质构成，或者使用在Cu中以高浓度配合有这些添加元素的母合金。
首先将原料装入石墨坩埚，用高频炉在N2气或Ar气等惰性气体中加热芯材的Cu合金至1090～1500而熔解后，通过连续铸造制造直径3～6mm的铸锭。而后，对获得的铸锭进行拉伸加工，制作直径0.7～2.0mm的中间线，进而用模具连续进行拉丝加工等，将线细径化为要进行被覆的线径。在拉丝加工中，使用市贩的润滑液，并将拉丝速度定为20～150m/分。为了除去线表面的氧化膜，被覆层的形成在通过盐酸或硫酸进行酸洗处理后，以覆盖芯材的Cu合金的整个表面的方式形成含有预定比率的Pd和Ni的PdNi合金层。进而，一部分的线(实施例No.24～29、36、37、48、49、67、68)在PdNi合金层上设置Au层。PdNi合金层和Au层的形成使用电解镀层法。Pd－Ni镀敷液和Au镀敷液准备市贩的镀敷液，并适当制备而使用。
其后，进一步进行拉丝加工等，并加工至最终线径根据需要，在拉丝加工途中，进行1～2次300～700℃、2～15秒间的中间热处理。进行中间热处理的情况下，在连续扫描线，并流通N2气或Ar气的同时进行。加工至最终线径后，连续扫描线，流通N2或Ar气同时进行调质热处理。调质热处理的热处理温度为200～600℃，线的进给速度为20～200m/分，热处理时间为0.2～1.0秒。被覆层薄的情况下，降低热处理温度，加快线的进给速度，被覆层厚的情况下，提高热处理温度，减慢线的进给速度。
(试验及评价方法)
以下对试验及评价方法进行说明。
[通过俄歇电子光谱法(AES)进行的线表面的组成分析]
关于线的表面含有Au的线，以线表面为测定面，如下所述通过俄歇电子光谱法(AES)测定并求得线表面的Au浓度。
首先将用于测定的接合线以直线状固定于试样支架。而后，以与线轴垂直的方向的线的宽度中心为测定面的宽度中心的方式定位，且以测定面的宽度为线直径的5％以上15％以下的方式决定测定面。测定面的长度为测定面的宽度的5倍。进而，使用AES装置(ULVAC－PHI公司制PHI－700)，在加速电圧10kV的条件下进行线表面的组成分析，求得表面Au浓度(原子％)。
需要说明的是，通过AES进行的组成分析对在线轴方向上互相间隔1mm以上的3处测定面实施，并采用其算术平均值。在求表面的Au浓度时，未考虑碳(C)、硫(S)、氧(O)、氮(N)等气体成分以及非金属元素等。
[通过俄歇电子光谱法(AES)进行的被覆层的厚度分析]
被覆层的厚度分析中使用通过AES进行的深度分析。通过AES进行的深度分析是指，通过交替进行组成分析和溅射从而分析深度方向的组成的变化，能够获得距接合线表面的深度(中心)方向的各元素的浓度变化(即深度方向的浓度分布图)。
具体来说，通过AES进行1)线表面的组成分析后，进而通过重复2)Ar的溅射和3)溅射后的表面的组成分析从而获得深度方向的浓度分布图。2)的溅射在Ar+离子、加速电圧2kV下进行。此外，在1)、3)的表面组成分析中，测定面的尺寸或通过AES进行的组成分析的条件与所述[通过俄歇电子光谱法(AES)进行的线表面的组成分析]栏中说明的相同。通过AES获取深度方向的浓度分布图时，以深度方向的测定点在被覆层中达50个以上的方式测定。
需要说明的是，深度方向的浓度分布图的获取，是在线轴方向上对相互间隔1mm以上的3处测定面实施的。
－被覆层的厚度和该被覆层的测定点总数－
在获得的深度方向的浓度分布图中，从线表面朝向线中心侧确认浓度分布图，将从Pd浓度CPd(原子％)和Ni浓度CNi(原子％)的合计初次达到90原子％的深度位置Z1到CPd和CNi的合计初次降低至不足90原子％的深度位置Z2(其中，Z2＞Z1)的距离作为测定出的被覆层的厚度而求出。此外，将从深度位置Z1到深度位置Z2的测定点的总数作为被覆层的测定点的总数而求得。被覆层的厚度采用对3处测定面获得的数值的算术平均值。另外，关于实施例的线，确认被覆层的测定点总数为50个～100个。
需要说明的是，在AES分析中测定的深度作为溅射速度和时间的乘积而被求得。通常，溅射速度是使用标准试样SiO2测定的，因此在AES中分析的深度也为SiO2换算值。即被覆层的厚度的单位使用SiO2换算值。
－平均值X和与该平均值X的绝对偏差在预定范围的测定点的总数－
在获得的深度方向的浓度分布图中，将被覆层的所有测定点相关的Pd浓度CPd(原子％)和Ni浓度CNi(原子％)的比CPd/CNi算术平均，求得平均值X。而后，对被覆层的所有测定点的比CPd/CNi算出与平均值X的绝对偏差，求出与平均值X的绝对偏差在0.3X以内的测定点总数，以及与平均值X的绝对偏差在0.2X以内的测定点总数。平均值X采用在3处测定面上获得的数值的算术平均值。
－CPd或CNi的近似直线的斜率(被覆层的深度范围的最大值与最小值的差)－
对被覆层的所有测定点，将CPd(原子％)或CNi(原子％)通过最小二乘法直线近似，求出被覆层的深度范围内该近似直线的最大值与最小值的差(原子％)。在此，平均值X不足1的情况下，对被覆层的所有测定点，将CNi(原子％)通过最小二乘法直线近似，在平均值X为1以上的情况下，对被覆层的所有测定点，将CPd(原子％)通过最小二乘法直线近似。被覆层的深度范围内该近似直线的最大值与最小值的差(原子％)采用对3处测定面获得的数值的算术平均值。
[元素含量的测定]
使用ICP发光分光分析装置、ICP质量分析装置对以强酸溶解接合线后的液体进行分析，作为线整体含有的元素的浓度来检测线中的第1添加元素、第2添加元素、第3添加元素的含量。作为分析装置，使用ICP－OES((株)日立High-Tech Science制“PS3520UVDDII”)或ICP－MS(Agilent Technologies(株)制“Agilent7700x ICP－MS”)。
[FAB形状]
FAB形状的评价中，在引线框上用市贩的引线接合器制作FAB，并以扫描电子显微镜(SEM)观察(评价数N＝100)。需要说明的是，设定电流值30～75mA、EFO的间隙为762μm、尾部的长度为254μm，并在N2+5％H2气以流量0.4～0.6L/分流通时形成FAB，其直径相对线径为1.5～1.9倍的范围。FAB形状的判定中，正球状判定为良好，如果偏心、变形、熔融不良则判定为不良。进而，遵从以下基准进行评价。
评价基准：
◎：不良5处以下
○：不良6～10处(实用上无问题)
×：不良11处以上
[FAB的截面的结晶取向的测定]
使用市贩的引线接合器，在所述[FAB形状]栏记载的条件下形成FAB，以与FAB的压接方向垂直的截面为测定面测定结晶取向。在本发明中，与FAB的压接方向垂直的截面是指，沿图2所示的虚线A－A切割FAB而露出的截面，作为基准的虚线A－A设置于露出截面的直径达到最大的位置。在测定中，使用EBSD法，通过利用装置附带的解析软件，通过上述步骤算出＜100＞结晶取向的比例。对3个FAB进行测定，将得到的比例的各值算术平均，作为FAB的截面中＜100＞结晶取向的比例。
[第二接合部的接合可靠性]
第二接合部的接合可靠性通过高温放置试验(HTSL：High Temperature StorageLife Test)进行评价。
将使用市贩的引线接合器在引线框的引脚部分进行了楔接合的样本通过市贩的热固化性环氧树脂密封，从而制作第二接合部的接合可靠性试验用的样本。引线框使用施行了1～3μm的镀Ag的Fe－42原子％Ni合金引线框。使用高温恒温机将制作的接合可靠性评价用的样本暴露于温度175℃的环境中。每500小时实施楔接合部的拉扯试验，将抗拉强度的值变为初期得到的抗拉强度的1/2的时间作为第二接合部的接合寿命。抗拉强度的值使用随意选择的楔接合部的50处测定值的算术平均值。高温放置试验后的拉扯试验在通过酸处理除去树脂，使楔接合部露出后进行。进而，遵从以下基准进行评价。
评价基准：
◎◎：接合寿命3000小时以上
◎：接合寿命2000小时以上不足3000小时
○：接合寿命1000小时以上不足2000小时
×：接合寿命不足1000小时
[第二接合部的接合性]
第二接合部的接合性通过二次接合窗口试验评价。二次接合窗口试验是如下的试验：在横轴上将第二接合时的超声波电流从30mA到80mA间隔10mA地设置6阶段，在纵轴上将第二接合时的荷重从20gf到70gf间隔10gf地设置6阶段，对所有的36个第二接合条件求出可接合条件的数量。
表1
(表1)
对于本试验对实施例及比较例的各线，使用市贩的引线接合器，在引线框的引脚部分在各条件下分别进行200根接合。使用施行了镀Ag的引线框，在工作台温度200℃、N2+5％H2气0.5L/分的流通下进行接合。进而，求出能够在不发生不接合或接合器停止的问题地连续接合的条件数，并遵循以下的基准进行评价。
评价基准：
◎：33条件以上
○：30～32条件
△：26～29条件
×：25条件以下
[第一接合部的接合可靠性]
第一接合部的接合可靠性通过高温放置试验(HTSL：High Temperature StorageLife Test)及高温高湿试验(HAST；Highly Accelerated Temperature and HumidityStress Test)两者来评价。
－HTSL－
将在一般的金属框上的硅基板上成膜厚度1.5μmAl－1.0质量％Si－0.5质量％Cu的合金而设置的电极上，使用市贩的引线接合器进行焊球接合后的样本，通过市贩的热固化性环氧树脂密封，从而制作第一接合部的接合可靠性试验用的样本。焊球在所述[FAB形状]栏记载的条件下形成。使用高温恒温机将制作的接合可靠性评价用的样本暴露于温度175℃的环境中。每500小时实施焊球接合部的抗剪试验，将剪切强度的值变为初期得到的剪切强度的1/2的时间作为第一接合部的接合寿命。剪切强度的值采用随意选择的焊球接合部的50处测定值的算术平均值。高温放置试验后的抗剪试验在通过酸处理除去树脂，使焊球接合部露出后进行。进而，遵从以下基准进行评价。
评价基准：
◎：接合寿命2000小时以上
○：接合寿命1000小时以上且不足2000小时
×：接合寿命不足1000小时
－HAST－
使用不饱和型压力锅试验机，将以与所述相同的步骤制作的第一接合部的接合可靠性评价用的样本暴露于温度130℃、相对湿度85％的高温高湿环境，并加上7V的偏压。每48小时实施焊球接合部的抗剪试验，将剪切强度的值变为初期得到的剪切强度的1/2的时间作为第一接合部的接合寿命。剪切强度的值采用随意选择的焊球接合部的50处测定值的算术平均值。抗剪试验在通过酸处理除去树脂，使焊球接合部露出后进行。进而，遵从以下基准进行评价。
评价基准：
◎：接合寿命384小时以上
○：接合寿命240小时以上且不足384小时
×：接合寿命不足240小时
[压接形状]
第一接合部的压接形状(焊球的挤压形状)的评价中，使用市贩的引线接合器，在所述[FAB形状]栏记载的条件下形成焊球，将其压接到在Si基板上成膜厚度1.5μm Al－1.0质量％Si－0.5质量％Cu的合金而设置的电极上，从正上方以光学显微鏡观察(评价数N＝100)。焊球的挤压形状的判定中，在挤压形状接近正圆时判定为良好，为椭圆形或花瓣状时判定为不良。进而，遵从以下基准进行评价。
评价基准：
◎：无不良
○：不良1～3处(实用上无问题)
△：不良4～5处(实用上无问题)
×：不良6处以上
[芯片损伤]
使用市贩的引线接合器，在所述[FAB形状]栏记载的条件下形成焊球，并将其压接至在Si基板上成膜厚度1.5μmAl－1.0质量％Si－0.5质量％Cu的合金而设置的电极上，而后以药液溶解线及电极，露出Si基板，通过以光学显微镜观察接合部正下方的Si基板从而进行芯片损伤的评价(评价数N＝50)。进而，遵从以下基准进行评价。
评价基准：
○：无裂纹及接合痕迹
△：无裂纹但有接合痕迹(3处以下)
×：此外的情况
实施例及比较例的评价结果在表2～5示出。
表2
表3
表4
表5
实施例No.1～68的任一接合线，均具备满足全部本申请特定的条件(1)～(3)的被覆层，可以确认在带来良好的FAB形状的同时，还带来了良好的第二接合部的接合可靠性。确认了尤其是，被覆层中与平均值X的绝对偏差在0.2X以内的测定点总数占被覆层的测定点总数50％以上的实施例No.1、3～35、37～39、41～68的线，更易实现尤为良好的第二接合部的接合可靠性。需要说明的是，实施例No.8、11、17、23、27、28、32、35、58的线实现了特别优秀的第二接合部的接合可靠性，至少对于这些实施例的线可以确定，将被覆层的所有测定点有关的CPd(原子％)的平均值记为XPd时，被覆层中与该平均值XPd的绝对偏差在0.1XPd以内的测定点总数占被覆层的测定点总数50％以上，且将被覆层的所有测定点有关的CNi(原子％)的平均值记为XNi时，被覆层中与该平均值XNi的绝对偏差在0.1XNi以内的测定点总数占被覆层的测定点总数的50％以上。
另外，表面含有Au的实施例No.24～29、36、37、48、49、67、68的线，第二接合部的初期接合性格外优秀。
进而，可以确认总计含有第1添加元素1质量ppm以上的实施例No.30～37、46～49、58～60、64～68的线，带来了特别良好的第一接合部的压接形状。可以确认总计含有第2添加元素1质量ppm以上的实施例No.38～49、61～68的线，带来了特别良好的高温高湿环境下的第一接合部的接合可靠性。可以确认总计含有第3添加元素0.011质量％以上的实施例No.50～68的线，带来了特别良好的高温环境下的第一接合部的接合可靠性。
另一方面，比较例No.1～6的线具备不满足本申请特定的条件(1)～(3)的至少1个的被覆层，可以确认其FAB形状、第二接合部的接合可靠性均不良。
确认了使用接合线形成FAB时，在测定与该FAB的压接方向垂直的截面的结晶取向的结果中，若相对于压接方向的角度差为15度以下的＜100＞结晶取向的比例在30％以上，则能够实现良好的第一接合部的压接形状(实施例No.69、70、72～78)。确认了尤其是若该＜100＞结晶取向的比例达50％以上，则能够实现特别优秀的第一接合部的压接形状(实施例No.70、72、75、76)。

Claims (48)

1.一种半导体装置用接合线，含有由Cu或Cu合金构成的芯材、和形成于该芯材表面的Pd与Ni的合计浓度在90原子％以上的被覆层，
在通过俄歇电子光谱法即AES以在被覆层中深度方向的测定点在50个以上的方式进行测定从而获得的线深度方向的浓度分布图中，
被覆层的厚度为10nm以上130nm以下，
将被覆层的所有测定点相关的Pd的原子％的浓度CPd与Ni的原子％的浓度CNi之比CPd/CNi的平均值设为X时，该平均值X在0.2以上35.0以下，
被覆层中与该平均值X的绝对偏差在0.3X以内的测定点的总数占被覆层的测定点总数50％以上。
2.如权利要求1所述的接合线，被覆层的厚度为20nm以上。
3.如权利要求1所述的接合线，被覆层的厚度为30nm以上。
4.如权利要求1所述的接合线，被覆层的厚度为40nm以上。
5.如权利要求1所述的接合线，被覆层的厚度为50nm以上。
6.如权利要求1所述的接合线，被覆层的厚度为60nm以上。
7.如权利要求1所述的接合线，被覆层的厚度为120nm以下。
8.如权利要求1所述的接合线，平均值X为30.0以下。
9.如权利要求1所述的接合线，平均值X为25.0以下。
10.如权利要求1所述的接合线，平均值X为20.0以下。
11.如权利要求1所述的接合线，平均值X为0.4以上。
12.如权利要求1所述的接合线，平均值X为0.5以上。
13.如权利要求1所述的接合线，平均值X为1.0以上。
14.如权利要求1所述的接合线，平均值X为2.0以上。
15.如权利要求1所述的接合线，被覆层中与平均值X的绝对偏差在0.3X以内的测定点的总数占被覆层的测定点总数60％以上。
16.如权利要求1所述的接合线，被覆层中与平均值X的绝对偏差在0.3X以内的测定点的总数占被覆层的测定点总数70％以上。
17.如权利要求1所述的接合线，被覆层中与平均值X的绝对偏差在0.3X以内的测定点的总数占被覆层的测定点总数80％以上。
18.如权利要求1所述的接合线，被覆层中与平均值X的绝对偏差在0.2X以内的测定点的总数占被覆层的测定点总数50％以上。
19.如权利要求18所述的接合线，被覆层中与平均值X的绝对偏差在0.2X以内的测定点的总数占被覆层的测定点总数60％以上。
20.如权利要求18所述的接合线，被覆层中与平均值X的绝对偏差在0.2X以内的测定点的总数占被覆层的测定点总数70％以上。
21.如权利要求18所述的接合线，被覆层中与平均值X的绝对偏差在0.2X以内的测定点的总数占被覆层的测定点总数80％以上。
22.如权利要求1所述的接合线，在被覆层的所有测定点中，通过最小二乘法将CPd或CNi直线近似时，被覆层的深度范围中近似直线的最大值与最小值的差在20原子％以下。
23.如权利要求22所述的接合线，在被覆层的所有测定点中，通过最小二乘法将CPd或CNi直线近似时，被覆层的深度范围中近似直线的最大值与最小值的差在15原子％以下。
24.如权利要求22所述的接合线，在被覆层的所有测定点中，通过最小二乘法将CPd或CNi直线近似时，被覆层的深度范围中近似直线的最大值与最小值的差在10原子％以下。
25.如权利要求1所述的接合线，线的深度方向的浓度分布图是从线的表面起通过Ar溅射向深度方向下挖，并在下述＜条件＞下通过AES测定而得到的，
＜条件＞以线的宽度中心为测定面的宽度中心的方式定位，且测定面的宽度为线直径的5％以上15％以下，测定面的长度为测定面宽度的5倍。
26.如权利要求1所述的接合线，线的表面含有Au。
27.如权利要求26所述的接合线，线表面的Au浓度为10原子％以上90原子％以下。
28.如权利要求27所述的接合线，线表面的Au浓度为20原子％以上。
29.如权利要求27所述的接合线，线表面的Au浓度为30原子％以上。
30.如权利要求27所述的接合线，线表面的Au浓度在下述＜条件＞下通过AES测定，
＜条件＞以线的宽度中心为测定面的宽度中心的方式定位，且测定面的宽度为线直径的5％以上15％以下，测定面的长度为测定面宽度的5倍。
31.如权利要求1所述的接合线，在用线形成无空气焊球即FAB时，测定与该FAB的压接方向垂直的截面的结晶取向的结果，与压接方向的角度差为15度以下的＜100＞结晶取向的占比为30％以上。
32.如权利要求31所述的接合线，与压接方向的角度差为15度以下的＜100＞结晶取向的占比为50％以上。
33.如权利要求31所述的接合线，与压接方向的角度差为15度以下的＜100＞结晶取向的占比为60％以上。
34.如权利要求31所述的接合线，以FAB的直径为D时，与FAB的压接方向垂直的截面的直径在0.9D以上。
35.如权利要求1所述的接合线，含有从B、P及Mg构成的组中选择的1种以上的元素，以下称为“第1添加元素”；相对于线整体，第1添加元素的总计浓度为1质量ppm以上100质量ppm以下。
36.如权利要求35所述的接合线，相对于线整体，第1添加元素的总计浓度为3质量ppm以上。
37.如权利要求35所述的接合线，相对于线整体，第1添加元素的总计浓度为5质量ppm以上。
38.如权利要求35所述的接合线，相对于线整体，第1添加元素的总计浓度为10质量ppm以上。
39.如权利要求1所述的接合线，含有从Se、Te、As及Sb构成的组中选择的1种以上的元素，以下称为“第2添加元素”；相对于线整体，第2添加元素的总计浓度为1质量ppm以上100质量ppm以下。
40.如权利要求39所述的接合线，相对于线整体，第2添加元素的总计浓度为3质量ppm以上。
41.如权利要求39所述的接合线，相对于线整体，第2添加元素的总计浓度为5质量ppm以上。
42.如权利要求39所述的接合线，相对于线整体，第2添加元素的总计浓度为10质量ppm以上。
43.如权利要求1所述的接合线，含有从Ga、Ge及In构成的组中选择的1种以上的元素，以下称为“第3添加元素”；相对于线整体，第3添加元素的总计浓度为0.011质量％以上1.5质量％以下。
44.如权利要求43所述的接合线，相对于线整体，第3添加元素的总计浓度为0.02质量％以上。
45.如权利要求43所述的接合线，相对于线整体，第3添加元素的总计浓度为0.031质量％以上。
46.如权利要求43所述的接合线，相对于线整体，第3添加元素的总计浓度为0.05质量％以上。
47.如权利要求43所述的接合线，相对于线整体，第3添加元素的总计浓度为0.1质量％以上。
48.一种半导体装置，含有权利要求1～47中任一项所述的接合线。
CN202280004128.8A 2021-06-25 2022-03-23 半导体装置用接合线 Active CN115803856B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311044669.6A CN117038618A (zh) 2021-06-25 2022-03-23 半导体装置用接合线

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-105514 2021-06-25
JP2021105514 2021-06-25
PCT/JP2022/013456 WO2022270076A1 (ja) 2021-06-25 2022-03-23 半導体装置用ボンディングワイヤ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311044669.6A Division CN117038618A (zh) 2021-06-25 2022-03-23 半导体装置用接合线

Publications (2)

Publication Number Publication Date
CN115803856A CN115803856A (zh) 2023-03-14
CN115803856B true CN115803856B (zh) 2023-08-18

Family

ID=83688399

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202280004128.8A Active CN115803856B (zh) 2021-06-25 2022-03-23 半导体装置用接合线
CN202311044669.6A Pending CN117038618A (zh) 2021-06-25 2022-03-23 半导体装置用接合线

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311044669.6A Pending CN117038618A (zh) 2021-06-25 2022-03-23 半导体装置用接合线

Country Status (9)

Country Link
US (2) US11721660B2 (zh)
EP (1) EP4134458A4 (zh)
JP (4) JP7157279B1 (zh)
KR (2) KR20240015610A (zh)
CN (2) CN115803856B (zh)
DE (1) DE112022002498T5 (zh)
MY (1) MY197450A (zh)
TW (2) TW202307225A (zh)
WO (2) WO2022270312A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023248491A1 (ja) * 2022-06-24 2023-12-28 日鉄ケミカル＆マテリアル株式会社 半導体装置用ボンディングワイヤ
JP7494400B1 (ja) 2023-05-30 2024-06-03 日鉄マイクロメタル株式会社 ボンディングワイヤ

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190763A (ja) * 2005-01-05 2006-07-20 Nippon Steel Corp 半導体装置用ボンディングワイヤ
JP2006216929A (ja) * 2005-01-05 2006-08-17 Nippon Steel Corp 半導体装置用ボンディングワイヤ
JP2007012776A (ja) * 2005-06-29 2007-01-18 Nippon Steel Materials Co Ltd 半導体装置用ボンディングワイヤ
CN103339719A (zh) * 2011-12-21 2013-10-02 田中电子工业株式会社 被覆Pd的铜球焊线
CN104157625A (zh) * 2013-05-14 2014-11-19 田中电子工业株式会社 高速信号线用接合线
JP2015119004A (ja) * 2013-12-17 2015-06-25 新日鉄住金マテリアルズ株式会社 半導体装置用ボンディングワイヤ
WO2015163297A1 (ja) * 2014-04-21 2015-10-29 新日鉄住金マテリアルズ株式会社 半導体装置用ボンディングワイヤ
JP6047214B1 (ja) * 2015-11-02 2016-12-21 田中電子工業株式会社 ボールボンディング用貴金属被覆銅ワイヤ
WO2016204138A1 (ja) * 2015-06-15 2016-12-22 日鉄住金マイクロメタル株式会社 半導体装置用ボンディングワイヤ
EP3147938A1 (en) * 2015-07-23 2017-03-29 Nippon Micrometal Corporation Bonding wire for semiconductor device
CN107004610A (zh) * 2015-07-23 2017-08-01 日铁住金新材料股份有限公司 半导体装置用接合线
CN107041160A (zh) * 2015-02-26 2017-08-11 日铁住金新材料股份有限公司 半导体装置用接合线
WO2019031498A1 (ja) * 2017-08-09 2019-02-14 日鉄ケミカル＆マテリアル株式会社 半導体装置用Ｃｕ合金ボンディングワイヤ
WO2020246094A1 (ja) * 2019-06-04 2020-12-10 田中電子工業株式会社 パラジウム被覆銅ボンディングワイヤ、パラジウム被覆銅ボンディングワイヤの製造方法、これを用いた半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59153893A (ja) * 1983-02-18 1984-09-01 Furukawa Electric Co Ltd:The 銀被覆導体とその製造方法
DE3312713A1 (de) * 1983-04-08 1984-10-11 The Furukawa Electric Co., Ltd., Tokio/Tokyo Silberbeschichtete elektrische materialien und verfahren zu ihrer herstellung
JPS6148543A (ja) 1984-08-10 1986-03-10 Sumitomo Electric Ind Ltd 半導体素子結線用銅合金線
JPS6148534A (ja) 1984-08-15 1986-03-10 Toshiba Corp 線材加熱炉
JP2005167020A (ja) 2003-12-03 2005-06-23 Sumitomo Electric Ind Ltd ボンディングワイヤーおよびそれを使用した集積回路デバイス
WO2006073206A1 (ja) 2005-01-05 2006-07-13 Nippon Steel Materials Co., Ltd. 半導体装置用ボンディングワイヤ
KR101057271B1 (ko) * 2008-01-25 2011-08-16 가부시키가이샤 닛데쓰 마이크로 메탈 반도체 장치용 본딩 와이어
JP5616739B2 (ja) 2010-10-01 2014-10-29 新日鉄住金マテリアルズ株式会社 複層銅ボンディングワイヤの接合構造
US9059003B2 (en) * 2012-02-27 2015-06-16 Nippon Micrometal Corporation Power semiconductor device, method of manufacturing the device and bonding wire
SG2013016399A (en) 2013-03-05 2014-10-30 Heraeus Materials Singapore Pte Ltd Coated copper wire for bonding applications
JP5420783B1 (ja) 2013-04-05 2014-02-19 田中電子工業株式会社 高速信号線用ボンディングワイヤ
SG10201408586XA (en) 2014-12-22 2016-07-28 Heraeus Materials Singapore Pte Ltd Corrosion and moisture resistant bonding wire
WO2017221434A1 (ja) 2016-06-20 2017-12-28 日鉄住金マイクロメタル株式会社 半導体装置用ボンディングワイヤ
JP2020150116A (ja) 2019-03-13 2020-09-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6807426B2 (ja) 2019-04-12 2021-01-06 田中電子工業株式会社 金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法
WO2021065036A1 (ja) 2019-10-01 2021-04-08 田中電子工業株式会社 ワイヤ接合構造とそれに用いられるボンディングワイヤ及び半導体装置
CN115362537A (zh) 2020-03-25 2022-11-18 日铁新材料股份有限公司 半导体装置用接合线
CN112376090A (zh) 2020-11-10 2021-02-19 烟台一诺电子材料有限公司 一种铜基镀钯镍合金键合丝的制备方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190763A (ja) * 2005-01-05 2006-07-20 Nippon Steel Corp 半導体装置用ボンディングワイヤ
JP2006216929A (ja) * 2005-01-05 2006-08-17 Nippon Steel Corp 半導体装置用ボンディングワイヤ
JP2007012776A (ja) * 2005-06-29 2007-01-18 Nippon Steel Materials Co Ltd 半導体装置用ボンディングワイヤ
CN103339719A (zh) * 2011-12-21 2013-10-02 田中电子工业株式会社 被覆Pd的铜球焊线
CN104157625A (zh) * 2013-05-14 2014-11-19 田中电子工业株式会社 高速信号线用接合线
JP2015119004A (ja) * 2013-12-17 2015-06-25 新日鉄住金マテリアルズ株式会社 半導体装置用ボンディングワイヤ
WO2015163297A1 (ja) * 2014-04-21 2015-10-29 新日鉄住金マテリアルズ株式会社 半導体装置用ボンディングワイヤ
CN107041160A (zh) * 2015-02-26 2017-08-11 日铁住金新材料股份有限公司 半导体装置用接合线
WO2016204138A1 (ja) * 2015-06-15 2016-12-22 日鉄住金マイクロメタル株式会社 半導体装置用ボンディングワイヤ
EP3147938A1 (en) * 2015-07-23 2017-03-29 Nippon Micrometal Corporation Bonding wire for semiconductor device
CN107004610A (zh) * 2015-07-23 2017-08-01 日铁住金新材料股份有限公司 半导体装置用接合线
JP6047214B1 (ja) * 2015-11-02 2016-12-21 田中電子工業株式会社 ボールボンディング用貴金属被覆銅ワイヤ
WO2019031498A1 (ja) * 2017-08-09 2019-02-14 日鉄ケミカル＆マテリアル株式会社 半導体装置用Ｃｕ合金ボンディングワイヤ
WO2020246094A1 (ja) * 2019-06-04 2020-12-10 田中電子工業株式会社 パラジウム被覆銅ボンディングワイヤ、パラジウム被覆銅ボンディングワイヤの製造方法、これを用いた半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20230335528A1 (en) 2023-10-19
JP7217392B1 (ja) 2023-02-02
JP7157279B1 (ja) 2022-10-19
JPWO2022270312A1 (zh) 2022-12-29
TW202309302A (zh) 2023-03-01
WO2022270312A1 (ja) 2022-12-29
MY197450A (en) 2023-06-19
KR20230001012A (ko) 2023-01-03
EP4134458A1 (en) 2023-02-15
EP4134458A4 (en) 2024-04-10
JPWO2022270076A1 (zh) 2022-12-29
JP7217393B1 (ja) 2023-02-02
CN115803856A (zh) 2023-03-14
JP2023004999A (ja) 2023-01-17
KR20240015610A (ko) 2024-02-05
KR102497489B1 (ko) 2023-02-08
US20230215834A1 (en) 2023-07-06
TW202307225A (zh) 2023-02-16
US11721660B2 (en) 2023-08-08
WO2022270438A1 (ja) 2022-12-29
CN117038618A (zh) 2023-11-10
JPWO2022270438A1 (zh) 2022-12-29
DE112022002498T5 (de) 2024-02-29

Similar Documents

Publication Publication Date Title
CN115803856B (zh) 半导体装置用接合线
CN115836384B (zh) 半导体装置用接合线
WO2022270049A1 (ja) 半導体装置用ボンディングワイヤ
WO2022270050A1 (ja) 半導体装置用ボンディングワイヤ
CN117546279A (zh) 半导体装置用接合线
WO2022270075A1 (ja) 半導体装置用ボンディングワイヤ
JP7494400B1 (ja) ボンディングワイヤ
WO2023249037A1 (ja) 半導体装置用ボンディングワイヤ
TW202418418A (zh) 半導體裝置用接合線

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant