JP6807426B2 - 金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法 - Google Patents

金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法 Download PDF

Info

Publication number
JP6807426B2
JP6807426B2 JP2019076471A JP2019076471A JP6807426B2 JP 6807426 B2 JP6807426 B2 JP 6807426B2 JP 2019076471 A JP2019076471 A JP 2019076471A JP 2019076471 A JP2019076471 A JP 2019076471A JP 6807426 B2 JP6807426 B2 JP 6807426B2
Authority
JP
Japan
Prior art keywords
gold
wire
bonding wire
ball
coated silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019076471A
Other languages
English (en)
Other versions
JP2020174161A (ja
Inventor
優希 安徳
優希 安徳
将太 川野
将太 川野
雄祐 ▲崎▼田
雄祐 ▲崎▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Denshi Kogyo KK
Original Assignee
Tanaka Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2019076471A priority Critical patent/JP6807426B2/ja
Application filed by Tanaka Denshi Kogyo KK filed Critical Tanaka Denshi Kogyo KK
Priority to KR1020197030247A priority patent/KR102288721B1/ko
Priority to CN201980001958.3A priority patent/CN112088425A/zh
Priority to SG11202004295WA priority patent/SG11202004295WA/en
Priority to PCT/JP2019/030377 priority patent/WO2020208839A1/ja
Priority to TW108127421A priority patent/TWI739139B/zh
Priority to US16/869,694 priority patent/US11289442B2/en
Publication of JP2020174161A publication Critical patent/JP2020174161A/ja
Application granted granted Critical
Publication of JP6807426B2 publication Critical patent/JP6807426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/43Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/43Manufacturing methods
    • H01L2224/431Pre-treatment of the preform connector
    • H01L2224/4312Applying permanent coating, e.g. in-situ coating
    • H01L2224/43125Plating, e.g. electroplating, electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/43Manufacturing methods
    • H01L2224/432Mechanical processes
    • H01L2224/4321Pulling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/43Manufacturing methods
    • H01L2224/438Post-treatment of the connector
    • H01L2224/43848Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45565Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45599Material
    • H01L2224/456Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4845Details of ball bonds
    • H01L2224/48451Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/8503Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • H01L2224/85207Thermosonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06506Wire or wire-like electrical connections between devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01016Sulfur [S]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01034Selenium [Se]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01052Tellurium [Te]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、金被覆銀ボンディングワイヤとその製造方法、及びそのワイヤを用いた半導体装置とその製造方法に関する。
半導体チップの電極とリードフレームや回路基板等の回路基材の外部電極とは、例えばワイヤボンディングにより接続される。ワイヤボンディングでは、例えばボール接合と呼ばれる方式により半導体チップの電極にボンディングワイヤの一端を接合(第1接合)し、ウェッジ接合と呼ばれる方式によりボンディングワイヤの他端を回路基材の外部電極に接合(第2接合)することが一般的である。ボール接合においては、ボンディングワイヤの一端を放電等により溶融させ、表面張力等により球形状に凝固させてボールを形成する。凝固したボールはフリーエアーボール(Free Air Ball:FAB)と呼ばれ、超音波併用熱圧着ボンディング法等により半導体チップの電極に接続される。
ボンディングワイヤには、金ワイヤ、銀ワイヤ、銅ワイヤ、アルミニウムワイヤ等の金属ワイヤ、またこれらに他の金属を被覆した被覆ワイヤ等が用いられている。半導体装置は、ワイヤボンディングにより接続された半導体チップ及び回路基材を樹脂封止することにより構成され、例えばメモリチップを内蔵する半導体記憶装置等が知られている。このような半導体装置においては、例えば装置の小型化、記憶容量の高容量化のような高性能化、高機能化等を図るために、素子の形成密度や配線密度の高密度化が進められており、それに伴って半導体チップの電極の形成ピッチの狭ピッチ化が図られている。電極間が狭ピッチ化されると、ボンディングワイヤの一端をボールボンディングしたボール圧縮部において、隣接するボール圧縮部間にイオンマイグレーションが発生し、電極間に短絡が発生する現象(イオンマイグレーション)が発生しやすくなる。
イオンマイグレーションは、集積回路の信頼性や健全性を損なう要因となる。イオンマイグレーションの形態としては、一般的にデンドライトと呼ばれる基板表層の並行した電極間において樹枝状に金属が析出した状態、あるいはCAF(Conductive Anodic Filament)と呼ばれる基板内層を主としてガラス繊維とエポキシ樹脂との境界で、陽極から溶出した金属イオンが析出した状態がある。半導体装置において懸念されるイオンマイグレーションの形態はデンドライトである。半導体装置では、半導体チップや基材とエポキシ樹脂との境に隙間が生じる場合があり、エポキシ樹脂から浸透した水分と絶縁されたチップ上の電極間に印加される電界が作用し、陽極の金属のイオン化が生じ、金属イオンがボール圧縮部間を移動した後に陰極で還元されて析出する。この現象は電界が印加されている間、連続的に生じるため、樹枝状に析出した金属はやがて陽極に達することにより、絶縁劣化や短絡が起きる。
イオンマイグレーションの起こり易さは、導体金属の種類、電極間に印加される電界強度等によって異なることが知られている。導体金属に関しては、一般的に銀(Ag)→銅(Cu)→鉛(Pb)→錫(Sn)→亜鉛(Zn)→金(Au)の順に発生しやすいとされている。例えば、イオンマイグレーションは金ボンディングワイヤを用いたボール圧縮部間では発生しにくい反面、銀ボンディングワイヤを用いたボール圧縮部間では発生しやすい。銀ボンディングワイヤは金ボンディングワイヤより安価であるのに対し、耐久性や導電性が同等であり、また、銅ボンディングワイヤに比べて変形能が高く応力を吸収しやすいため、熱応力によるクラック等の破壊耐性に優れている。しかし、その反面、銀ボンディングワイヤは上記したように電極間の狭ピッチ化等に基づいてイオンマイグレーションが発生しやすくなる。また、電界強度は電極間に印加する電圧と電極間距離によって決定され、電界強度が高くなるにつれてイオンマイグレーションが起こり易くなる。近年、半導体装置は消費電力の低下が推進され、印加される電圧は低くなる傾向にある反面、狭ピッチ化が進むにつれて電界強度はますます高くなると予測されるため、その抑制が強く求められている。しかし、銀のイオンマイグレーションを抑制するために、金やパラジウムを合金化する方法が知られているが、銀合金線は純銀にパラジウムや金を合金化させていることで電気抵抗が高くなるという問題が生じている。
そこで、銀ボンディングワイヤに関しては、銀芯材の表面に金や金合金の被覆層を形成することも提案されている。しかし、被覆層中の金は銀の電界印加や水分によるイオン化の抑制材として機能するものの、単に被覆層を形成しただけではイオンマイグレーションを有効に抑制することができない。すなわち、金被覆銀ボンディングワイヤの一端を溶融させてボールを形成した際に、被覆層中の金が溶融した銀芯材中に入り込み、この状態で凝固させることによって、FABの表面への銀の露出量が増加する。このようなFABを電極に接合した場合、ボール圧縮部の表面に比較的多く存在する銀がイオンマイグレーションを起こすため、ボール圧縮部間の絶縁劣化や短絡を効果的に抑制することができない。
従来の被覆銀ボンディングワイヤに関して、例えば国際公開2013/129253号(特許文献1)は、Ag又はAg合金ワイヤの表面にPd、Au、Zn、Pt、Ni、Snの1種以上又はこれらの合金もしくはこれら金属の酸化物又は窒化物を有するワイヤ被覆層を有するボンディングワイヤを開示している。特許文献1には、パワー半導体装置内の接続に被覆層を有するAg又はAg合金ワイヤを用いた場合に、Agイオンとして溶出するマイグレーション等を防止することが開示されている。しかしながら、特許文献1は金属ワイヤをウェッジ接合することを前提としているため、FAB形成時に被覆層の構成元素がAgワイヤ中に入り込むことを考慮しておらず、さらに構成元素のAgワイヤ中への入り込みを抑制するための構成を開示していない。
また、特開2001−196411号公報(特許文献2)は、Ag線と、Ag線を被覆するAu膜とを有し、Au膜はNa、Se、Ca、Si、Ni、Be、K、C、Al、Ti、Rb、Cs、Mg、Sr、Ba、La、Y、Ceの少なくとも1つの元素を含むボンディングワイヤを開示している。特許文献2は、Au被覆したAgワイヤではFABの形状が軸対称にならないことから、Au膜に上記した元素を含有させてアーク放電が一点に集中することを抑制し、表面全体からアークを生じさせてFABの形状を安定化させることを開示している。しかしながら、特許文献2はFAB形成時にAuがAg線中に入り込むことを考慮しておらず、さらにAuのAg線への入り込みを抑制するための構成を開示していない。従って、特許文献2は金被覆銀ボンディングワイヤを用いた際にイオンマイグレーションが生じることを示唆しておらず、さらにイオンマイグレーションを抑制するための金被覆銀ボンディングワイヤの構成を開示していない。
国際公開2013/129253号 特開2001−196411号公報
本発明が解決しようとする課題は、ボール圧縮部間のイオンマイグレーションに基づく短絡等を抑制することを可能にした金被覆銀ボンディングワイヤとその製造方法を提供することにある。また、そのような金被覆銀ボンディングワイヤを用いることによって、電極間が狭ピッチ化された場合においても、ボール圧縮部間の絶縁信頼性等を高めることを可能にした半導体装置とその製造方法を提供することを課題とする。
本発明における第1の金被覆銀ボンディングワイヤは、銀を主成分として含む芯材と、芯材の表面に設けられ、金を主成分として含む被覆層とを有する。本発明の第1の金被覆銀ボンディングワイヤは、ワイヤの全体量に対して、2質量%以上7質量%以下の範囲で金を含み、かつ1質量ppm以上80質量ppm以下の範囲で硫黄、セレン、及びテルルから選ばれる少なくとも1つの硫黄族元素を含む。
本発明における第2の金被覆銀ボンディングワイヤは、銀を主成分として含む芯材と、芯材の表面に設けられ、金を主成分として含む被覆層とを有する。本発明の第2の金被覆銀ボンディングワイヤは、ワイヤの全体量に対して、2質量%以上7質量%以下の範囲で金を含み、かつ硫黄、セレン、及びテルルから選ばれる少なくとも1つの硫黄族元素を含み、金被覆銀ボンディングワイヤの一端にフリーエアーボールを形成したとき、フリーエアーボールは、ボンディングワイヤとフリーエアーボールの断面図において、ワイヤとボールとのネック部を結ぶ線の中点からボールの最下点に相当する位置まで伸ばした垂線上で、ネック部を結ぶ線の中点から60%以上の位置に相当する箇所に金濃化領域を有する。
本発明の金被覆銀ボンディングワイヤの製造方法は、銀を主成分として含む芯材と、芯材の表面に設けられ、金を主成分として含む被覆層とを有する金被覆銀ボンディングワイヤの製造方法であって、金被覆銀ボンディングワイヤは、ワイヤの全体量に対して、2質量%以上7質量%以下の範囲で金を含み、かつ1質量ppm以上80質量ppm以下の範囲で硫黄、セレン、及びテルルから選ばれる少なくとも1つの硫黄族元素を含む。
本発明の半導体装置は、少なくとも1つの電極を有する1つ又は複数の半導体チップと、リードフレーム又は基板とを備え、半導体チップの電極とリードフレームとの間、半導体チップの電極と基板の電極との間、及び複数の半導体チップの電極間から選ばれる少なくとも1つを金被覆銀ボンディングワイヤで接続した半導体装置において、金被覆銀ボンディングワイヤは、銀を主成分として含む芯材と、芯材の表面に設けられ、金を主成分として含む被覆層とを有し、金被覆銀ボンディングワイヤは、ワイヤの全体量に対して、2質量%以上7質量%以下の範囲で金を含み、かつ1質量ppm以上80質量ppm以下の範囲で硫黄、セレン、及びテルルから選ばれる少なくとも1つの硫黄族元素を含む。
本発明の半導体装置の製造方法は、少なくとも1つの電極を有する1つ又は複数の半導体チップと、リードフレーム又は基板とを備え、半導体チップの電極とリードフレームとの間、半導体チップの電極と基板の電極との間、及び複数の半導体チップの電極間から選ばれる少なくとも1つを金被覆銀ボンディングワイヤで接続した半導体装置の製造方法であって、金被覆銀ボンディングワイヤは、銀を主成分として含む芯材と、芯材の表面に設けられ、金を主成分として含む被覆層とを有し、金被覆銀ボンディングワイヤは、ワイヤの全体量に対して、2質量%以上7質量%以下の範囲で金を含み、かつ1質量ppm以上80質量ppm以下の範囲で硫黄、セレン、及びテルルから選ばれる少なくとも1つの硫黄族元素を含む。
本発明の金被覆銀ボンディングワイヤ及びその製造方法によれば、被覆層が含有する硫黄族元素(硫黄、セレン、及びテルルの少なくとも1つ)が、ボンディングワイヤの一端にフリーエアーボール(FAB)を形成する際に、FABの表面に金濃化領域の形成を促進する。FAB表面の金濃化領域によりイオンマイグレーションが抑制される。従って、本発明の金被覆銀ボンディングワイヤの一端を電極にボール接合した際の電極間の短絡等を抑制することができ、さらに大気中でボールボンディングをすることが期待できる。
本発明の半導体装置及びその製造方法によれば、FAB表面に形成された金濃化領域によって、イオンマイグレーションの発生が抑制される。従って、電極間が狭ピッチ化した場合においても、絶縁劣化や短絡等を抑制することをできるため、半導体装置の製造性や信頼性等を高めることができる。
実施形態の金被覆銀ボンディングワイヤを示す縦断面図である。 実施形態の金被覆銀ボンディングワイヤを示す横断面図である。 実施形態の金被覆銀ボンディングワイヤの一端にFABを形成した状態を示す断面図である。 従来の金被覆銀ボンディングワイヤの一端に形成されたFAB表面の金濃化領域を示すEPMA画像である。 実施形態の金被覆銀ボンディングワイヤの一端に形成されたFAB表面の金濃化領域を示すEPMA画像である。 実施形態の金被覆銀ボンディングワイヤの一端に形成されたFAB表面の金濃化領域の分析位置の一例を示す断面図である。 実施形態の金被覆銀ボンディングワイヤの一端に形成されたFAB表面の金濃化領域の分析位置の他の例を示す断面図である。 実施形態の半導体装置の樹脂封止する前の段階を示す断面図である。 実施形態の半導体装置の樹脂封止した段階を示す断面図である。 実施形態の半導体装置における半導体チップの電極に接合されたボール圧縮部を示す断面図である。 図10に示すボール圧縮部を拡大して示す断面図である。
以下、本発明の実施形態の金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法について、図面を参照して説明する。各実施形態において、実質的に同一の構成部位には同一の符号を付し、その説明を一部省略する場合がある。図面は模式的なものであり、厚さと平面寸法との関係、各部の厚さの比率、縦寸法と横寸法との比率等は現実のものとは異なる場合がある。
(金被覆銀ボンディングワイヤ及びその製造方法)
図1及び図2に示すように、実施形態の金被覆銀ボンディングワイヤ1は、銀(Ag)を主成分とする芯材(銀芯材とも記す)2と、芯材2の表面に設けられ、金(Au)を主成分として含むと共に、硫黄(S)、セレン(Se)、及びテルル(Te)から選ばれる少なくとも1つの硫黄族元素を含む被覆層3とを有する。実施形態の金被覆銀ボンディングワイヤ1において、芯材2及び被覆層3の全体量(ワイヤ1の全体量)に対して、金は2質量%以上7質量%以下の範囲で含まれ、硫黄族元素は1質量ppm以上80質量ppm以下の範囲で含まれる。
銀を主成分とする芯材(銀芯材)2は、実施形態のボンディングワイヤ1を主として構成するものであり、ボンディングワイヤ1の機能を主として担うものである。このような芯材2は、純銀により構成してもよいし、銀に添加元素を加えた銀合金により構成してもよい。ただし、銀ボンディングワイヤとしての機能を損なわないように、芯材2は銀を主成分として含むものとする。ここで、銀を主成分として含むとは、芯材2が50質量%以上の銀を含むことを意味する。芯材2を銀合金で構成する場合、リン(P)、金(Au)、パラジウム(Pd)、白金(Pt)、ニッケル(Ni)、銅(Cu)、鉄(Fe)、カルシウム(Ca)、ロジウム(Rh)、ゲルマニウム(Ge)、ガリウム(Ga)、及びインジウム(In)から選ばれる少なくとも1つの元素を含む銀合金を適用することが好ましいが、これに限定されるものではない。
芯材2を構成する銀合金における添加元素は、電極との接合性及び機械的強度の向上等に効果を示す。ただし、添加元素の含有量が多すぎると芯材2の抵抗が増加し、銀ボンディングワイヤとしての機能が低下するおそれがあることから、金被覆銀ボンディングワイヤ1の比抵抗が2.3μΩ・cm以下の範囲となるように添加元素の含有量を設定することが好ましい。具体的には、銀合金中の銀含有量は98質量%以上であることが好ましい。純銀及び銀合金のいずれで芯材2を構成する場合においても、不可避的な不純物を含んでいてもよいが、金被覆銀ボンディングワイヤ1の比抵抗が2.3μΩ・cm以下の範囲となる不純物量であることが好ましい。
実施形態の金被覆銀ボンディングワイヤ1は、上記した銀を主成分とする芯材2の表面に設けられた被覆層3を有する。被覆層3は金を主成分として含んでいる。ここで、金を主成分として含むとは、被覆層3が50質量%以上の金を含むことを意味する。被覆層3は、さらに硫黄、セレン、及びテルルから選ばれる少なくとも1つの硫黄族元素を含んでいる。なお、被覆層3は金及び硫黄族元素以外の元素を含んでいてもよい。
被覆層3中の硫黄族元素は、後に詳述するように、金被覆銀ボンディングワイヤ1にFABを形成した際に、FABの表面領域への金濃化領域の形成を促進する。金濃化領域とは、FABを形成したときにボール内部よりもボール表面に金の濃度が高い領域が形成されるが、その領域を指す。金濃化領域をFABの表面領域に形成することによって、金被覆銀ボンディングワイヤ1に形成したFABを用いてボール接合を行った際に、ボール圧縮部間のイオンマイグレーションを抑制することができる。すなわち、金を主成分とする被覆層3が硫黄族元素を含むことによって、溶融ボールの内部への金の入り込みが抑えられるため、FABの表面領域に金濃化領域を形成することができる。従って、FAB表面の銀濃度を低く抑えることができるため、ボール圧縮部間のイオンマイグレーションの発生を抑制することができる。
本発明で主張するFAB表面の金濃化領域が形成されるメカニズムは完全に解明されていないが、FABが形成される過程において、被覆層3中の硫黄族元素は溶融状態の被覆層3の表面張力に作用し、金濃化領域の形成に寄与していると推測される。従来の金被覆銀ボンディングワイヤの場合、溶融銀の表面張力は溶融金の表面張力よりも小さく、表面張力の違いにより発生する流れ(マランゴニ対流)が表面張力の小さい方から大きい方へ、つまり溶融銀(溶融ボール)から溶融金(溶融状態の被覆された金)に向かって発生するため、溶融金はボール内部へ移動する。一方、硫黄族元素が被覆層3に存在する場合、溶融した被覆層3の表面張力は溶融銀よりも小さくなり、マランゴニ対流の向きが溶融金から溶融銀の方向へと反転するため、溶融金はFAB内部へ入り込まない。
上述した被覆層3中の硫黄族元素の効果が発揮されるタイミング及び金濃化領域が形成される過程について、FABの形成過程に沿って説明する。FABは金被覆銀ボンディングワイヤ1をリード又はバンプ上に第2接合した後、所定長さのワイヤが繰り出され、切断されたボンディングワイヤ1の先端と放電トーチの間にアーク放電を生じさせ、ワイヤ先端を溶融することにより形成される。ボンディングワイヤ1は第2接合の際キャピラリで押し潰されることにより変形するため、ボンディングワイヤ1とキャピラリが接触する領域は被覆層3が存在せず、芯材2が露出した状態となる。溶融ボール形成の初期段階では、この芯材2が露出したワイヤ先端のみ溶融されたボールは被覆層3が存在していない箇所が存在するため、金濃化領域は形成されない。変形していないワイヤ部が溶融されると、被覆層3中の硫黄族元素が溶融時の表面張力に作用し、溶融金はFABの内部へ入り込むことなくFABの表面領域に存在する。やがて、小さいボールから大きいボールへと成長してゆくが、金はボンディングワイヤ1から連続的に供給される。溶融金はアーク放電の熱により溶融した芯材2と合金化される。
被覆層3を有する金被覆銀ボンディングワイヤ1において、金はワイヤ1の全体量に対して、2質量%以上7質量%以下の範囲で含まれる。ワイヤ1の全体量に対する金の含有量が2質量%未満であると、銀芯材2を主体とする金被覆銀ボンディングワイヤ1に形成されたFABを用いたボール圧縮部間のイオンマイグレーションを抑制することができない。ワイヤ1の全体量に対する金の含有量が7質量%を超えると、溶融時のボール形状、ひいてはFAB形状の形成性等が低下すると共に、金被覆銀ボンディングワイヤ1の製造コストが上昇する。ワイヤ1の直径や被覆層3の厚さにもよるが、ワイヤ1の全体量に対する金の含有量は3.5質量%以上がより好ましく、5.5質量%以下がより好ましい。
被覆層3中に主として存在する硫黄族元素は、上記した金被覆銀ボンディングワイヤ1の全体量に対して、1質量ppm以上80質量ppm以下の範囲で含まれることが好ましい。ワイヤ1の全体量に対する硫黄族元素の含有量が1質量ppm未満であると、FABの形成時における金の濃化効果、それによる金濃化領域の形成性を十分に得ることができない。ワイヤ1の全体量に対する硫黄族元素の含有量が80質量ppmを超えると、被覆層3にクラックや割れ等が生じやすくなり、被覆層3の形成効果が低下すると共に、伸線加工等の加工性が低下し、所望の線径の金被覆銀ボンディングワイヤ1が得られにくくなる。なお、硫黄族元素は2種類以上を混合して適用してもよく、その場合には硫黄族元素の合計量が上記した含有範囲となるように調整する。
金被覆銀ボンディングワイヤ1の全体量における金の含有量及び硫黄族元素の含有量の算出方法について述べる。まず、金含有量を算出するために、ボンディングワイヤ1を希硝酸に入れ、芯材2を溶解した後、溶解液を採取する。この溶解液に塩酸を加え、超純水で定容液とする。被覆層3は希王水で溶解し、超純水で定容液とする。これらの定容液中の金の定量分析をICP発光分光分析法(ICP−AES:Inductively Coupled Plasma Atomic Emission Spectroscopy)で行うことにより、金含有量を測定する。
次に、硫黄族元素の含有量を算出する。被覆層3のセレン及びテルルの含有量は、ボンディングワイヤ1を希硝酸に入れ、芯材2を溶融した後に被覆層3を抽出する。さらに、被覆層3を希王水で加熱分解した後、超純水で定容した溶液を用いて測定する。この定容液中のセレン及びテルルの定量分析をICP質量分析法(ICP−MS:Inductively Coupled Plasma Mass Spectrometry)を用いて測定する。一方、芯材2のセレン及びテルルの含有量は、ボンディングワイヤ1を希硝酸に入れ、芯材2を溶融した液を用いてICP−MSにより測定する。その後、被覆層3及び芯材2の金の含有量とセレン及びテルルの含有量からボンディングワイヤ1全体における金含有量とセレン及びテルルの含有量を算出する。また、上記以外にもICP−AESに水素化物発生装置を取り付けて、セレン及びテルルの水素化物を生成することによって分析する方法もある。
また、芯材2及び被覆層3の硫黄(S)の含有量は、ボンディングワイヤ1に対して燃焼赤外線吸収法を用いて測定する。測定1回あたりのボンディングワイヤ1の重量は0.5g以上とすることが好ましい。試料が溶けにくい場合、必要に応じて助燃材を使用してもよい。
上述した金被覆銀ボンディングワイヤ1は、13μm以上50μm以下の線径(図1に示す直径D)を有することが好ましい。ワイヤ1の線径が13μm未満であると、半導体装置の製造時にボンディングワイヤ1を用いてワイヤボンディングを行った際に、強度や導電性等が低下してワイヤボンディングの信頼性等が低下するおそれがある。ワイヤ1の線径が50μmを超えると、電極に対するボンディング性が低下するおそれがある。例えば、狭ピッチ化された半導体装置の電極の開口面積は小さくなり、電極の開口面積が80μm以下となる。そこで、金被覆銀ボンディングワイヤ1のFABを電極の開口面積内に収めるようにFABを形成した場合、非対称ボール(偏芯ボール)が形成されるリスクが上昇するため、電極に対するボンディング性が低下するおそれがある。
上記した線径を有する金被覆銀ボンディングワイヤ1において、線径に応じて被覆層3の厚さは20nm以上500nm以下であることが好ましい。被覆層3の厚さは、金を主成分とする領域のワイヤ1の表面から垂直方向に対して芯材2に向かう深さ方向の厚さを示すものである。被覆層3の厚さが20nm未満であると、金被覆銀ボンディングワイヤ1に形成されたFABを用いたボール圧縮部間のイオンマイグレーションを、金を主成分とする被覆層3により十分に抑制できないおそれがある。被覆層3の厚さが500nmを超えると、被覆層3の形成性が低下するおそれがある。なお、被覆層3の厚さは金被覆銀ボンディングワイヤ1の線径に応じて設定することが好ましい。
被覆層3における金含有量は、多ければ多いほどイオンマイグレーションを抑制する効果が大きくなるため、少なくとも金が被覆層3中に50質量%以上含まれていればよく、さらに、金含有量は80%質量以上が好ましく、99質量%以上がより好ましい。被覆層3の金含有量は、ボンディングワイヤ1の表面からオージェ電子分光(AES:Auger Electron Spectroscopy)によるワイヤ最表面の定量分析にて測定できる。なお、ここでいう金含有量は、検出される金属元素の合計量に対する値であり、表面に吸着等で存在している炭素や酸素等は含めない。
被覆層3の厚さは、以下のようにして測定するものとする。すなわち、金被覆銀ボンディングワイヤ1において、その表面からAESにより深さ方向に元素濃度分析を実施して、表面近傍に存在する金の含有量の最大値を100%としたときの50%に位置する箇所を境界部とし、その境界部から表面までの領域を被覆層3の厚さとして求める。金被覆銀ボンディングワイヤ1の表面から深さ方向へは、AES分析によって測定することができる。例えば、ワイヤ表面から銀芯材2に向かって被覆層3の各元素濃度を分析する手段として、AES分析による濃度測定が有効である。ここでは一例として日本電子製のオージェ電子分光装置(商品名:JAMP−9500F)を用いて、一次電子線の加速電圧10kV、照射電流50nA、ビーム径約4μmφに設定し、Arイオンスパッタ速度をSiO換算値で約3.0nm/minの条件により実施した。
次に、実施形態の金被覆銀ボンディングワイヤ1を用いてワイヤボンディングを行うにあたって、図3に示すように、金被覆銀ボンディングワイヤ1の一端にFAB4が形成される。FAB4の形成条件としては、例えば金被覆銀ボンディングワイヤ1の線径が13μm以上50μm以下である場合に、放電電流値が30mA以上120mA以下、FAB4直径がワイヤ線径の1.5倍以上2.0倍以下となるようにアーク放電条件を設定する。ボンダー装置は、例えばキューリック・アンド・ソッファ社製のボンダー装置(全自動ボンダー:IConn PLUS)などの市販品を使用することができる。当該ボンダー装置を使用する場合、装置の設定として放電時間が50μs以上1000μs以下、EFO−Gapが20mil以上40mil以下(約635μm以上1143μm以下)、テール長さが6mil以上12mil以下(約152μm以上305μm以下)を適用することが好ましい。また、当該ボンダー装置以外のボンダー装置を用いる場合には、当該ボンダー装置と同等の条件、例えばFAB4の直径が当該ボンダー装置と同等の大きさになる条件であればよい。
このとき、実施形態の金被覆銀ボンディングワイヤ1を用いた場合、被覆層3に含有させた硫黄族元素により、FAB4の表面領域、例えば形成されるFAB4の直径にもよるが表面から深さ方向に対して10μm以下(あるいはFAB4の直径に対して10%以下)の範囲に金濃化領域5が形成される。この金濃化領域5はFAB4と電極との接合後も維持されるため、イオンマイグレーションの抑制に対して効果を発揮する。金濃化領域5は上記の範囲内でFAB4の表面から内部に向かって濃度勾配が存在する。しかし、金濃化領域5の濃度勾配はあまり重要ではなく、イオンマイグレーションを抑制するためには、FAB4の表面の金濃度がより重要である。
すなわち、従来の金被覆銀ボンディングワイヤのように、銀芯材の表面に硫黄族元素を含有していない金層を形成した場合、金層を有するワイヤの一端を溶融させてボールを形成した際に、銀芯材により主として構成される溶融ボールの内部への金層中の金が入り込むことで、溶融ボールのネック側に対して、部分的に金濃化領域が形成されるものの、ボール表面の大部分に対して金濃化領域が形成されない。溶融ボールを凝固させて形成したFAB表面の組成はそのまま維持される。従って、図4に示すように、銀芯材の表面に金層を形成していても、イオンマイグレーションの抑制に対して効果的な位置に金濃化領域を形成することができない。
これに対して、被覆層3が所定量の硫黄族元素を含んでいると、溶融ボールの内部への金の入り込みが抑制され、溶融ボールの内部に吸収されなかった金が表面近傍に存在して金濃化領域を形成する。この表面近傍に金濃化領域を有する溶融ボールを凝固させてFAB4を形成することによって、図5に示すようにFAB4の表面領域に金濃化領域5が形成される。金濃化領域5は、上述したようにボール圧縮部間のイオンマイグレーションの発生を抑制する効果を示す。なお、FAB4の金濃化領域5は、イオンマイグレーションの発生を抑制する上で、金被覆銀ボンディングワイヤ1とFAB4とのネック部6から60%以上の表面に形成されていることが好ましい。金濃化領域5はFAB4の全表面に形成されていなくてもよく、ネック部6から60%以上の表面に金濃化領域5が形成されていれば、イオンマイグレーションの抑制効果を得ることができる。なお、ここで規定するFAB4のネック部6から60%以上の表面とは、ボンディングワイヤ1とFAB(ボール)4の断面図において、ワイヤ1とボール4とのネック部6を結ぶ線の中点からボール4の最下点に相当する位置まで伸ばした垂線上で、ネック部6を結ぶ線の中点から60%以上の位置に相当する箇所(ボール4の表面)を意味する。具体的な金濃化領域5の形成範囲の特定方法及び測定方法については、後に詳述する。
図4及び図5に示すように金濃化領域5の形成は、ボール断面から電子線マイクロアナライザ(EPMA:Electron Probe Micro Analyzer)の面分析(例えば、加速電圧15kV、照射電流290nA)により観察することができる。
上記したイオンマイグレーションの抑制効果を良好に得る上で、金濃化領域5の銀と金の合計量に対する金濃度は8質量%以上であることが好ましく、さらに10質量%以上であることがより好ましい。言い換えると、FAB4の表面の銀及び金の合計量に対する金濃度を8質量%以上とすることによって、FAB4を用いて形成したボール圧縮部間のイオンマイグレーションを抑制することができる。FAB4の表面の金濃度が8質量%未満で、FAB4の表面における金濃度が低いと、相対的に表面の銀濃度が上昇することになるため、上記したイオンマイグレーションを効果的に抑制することができない。すなわち、そのようなFAB4の表面は金濃化領域5の効果を示さない。
前述したように、金濃化領域5はボンディングワイヤ1とFAB(ボール)4の断面図において、ワイヤ1とボール4とのネック部6を結ぶ線の中点からボール4の最下点に相当する位置まで伸ばした垂線上で、ネック部6を結ぶ線の中点から60%以上の位置に相当するボール4の表面に形成されている。FAB4の表面に形成される金濃化領域5の形成範囲について、図6及び図7の断面図を参照して述べる。なお、図6及び図7は断面図であるが、金濃化領域5の形成範囲及び分析位置を明確に示すためにハッチングを入れていない。また、図6は以下に記す点Aと点Bが水平である場合を示す。まず、ワイヤ1とボール(FAB)4の断面図において、ワイヤ1とボール4とのネック部(境界部)を示す点A、点Bを通り、ワイヤの長手方向(軸方向)に対して垂直な線(線AB)を引き、この点A及び点Bの中点を点Nとする。次に、ボール4の先端部(点C/最下点)を通り、ワイヤ1の長手方向に対して垂直な線(線C)を引く。ボール4の左右に線ABと線Cに対して垂直な線(線FG、線HI)を任意に引く。次に、線ABと線FGとの交点を点A’、線Cと線FGの交点を点C’、線HIと線ABの交点を点B’、線HIと線Cの交点を点C”とする。次に、点A’と点C’を通る線A’C’上にある任意の点を点D’とする。同様に、線B’C”上にある任意の点を点E’とする。また、点D’、点E’をボール4の円周上に投影させた点を点D、点Eとする。さらに、線A’C’上において、点A’からの距離が50%の点を点D’、60%の点を点D’、70%の点を点D’とし、各々の点をボール4の円周上に投影させた点を点D、点D、点Dとする。同様に線B’C”上において、点B’からの距離が50%の点を点E’、60%の点を点E’、70%の点を点E’とし、各々の点をボール4の円周上に投影させた点を点E、点E、点Eとする。
ここで、図6はネック部6の点Aと点Bが水平の場合を示しているが、点Aと点Bが水平でない場合を図7に示す。そのような場合には、ワイヤ1とボール4との境界部を示す点Aと点Bを通る線(線AB)を引き、この線ABの中点を点Nとする。次に、ボール4の先端部(点C/最下点)を通り、ワイヤ1の長手方向に対して垂直な線(線C)を引く。線ABの中点である点Nを通り、線Cに平行な線A’B’をボール4の左右外側まで延ばして引く。線C及び線A’B’を基準とし、図6と同様にして、線FG、線HIを引いて、線A’B’と線FGとの交点(点A’)、線Cと線FGの交点(点C’)、線HIと線A’B’の交点(点B’)、線HIと線Cの交点(点C”)をそれぞれ設定する。そして、点A’と点C’を通る線A’C’上にある任意の点を点D’とし、線B’C”上にある任意の点を点E’とする。点D’、点E’をボール4の円周上に投影させた点を点D、点Eとする。さらに、線A’C’上において、点A’からの距離が50%の点を点D’、60%の点を点D’、70%の点を点D’とし、各々の点をボール4の円周上に投影させた点を点D、点D、点Dとする。同様に線B’C”上において、点B’からの距離が50%の点を点E’、60%の点を点E’、70%の点を点E’とし、各々の点をボール4の円周上に投影させた点を点E、点E、点Eとする。
FAB4の表面に形成された金濃化領域5の形成範囲を確認する方法として、上記した図6及び図7に示すFAB4の点Dと点Eをライン分析する方法がある。ライン分析で各々の点を計測し、金濃度が8質量%以上となれば、その点まで金濃化領域5が形成されているということができる。金濃化領域5は、ワイヤ1側から徐々にボール4の先端側に向かって形成されていくので、この点Dと点Eに金濃化領域が存在しているということは、これらの点よりもワイヤ4側の円周上(図に示す曲線ADと曲線BE)にも金濃化領域5が形成されていることを示す。点D及び点Eが点A’及び点B’からの距離が60%の点D’及び点E’に相当する点(点D及び点E)であれば、イオンマイグレーションを有効に防ぐことができる。すなわち、点Dと点Eはボール接合したとき、ボール圧縮部とチップ電極との接合界面の末端付近に位置する部分であるため、隣り合うボールボンディングされたボール圧縮部に最も近い箇所に相当する。そのため、これらの点D及び点Eに金濃化領域5が形成されることがイオンマイグレーションを防ぐためには最も有効である。ただし、まれにボール圧縮部を形成する際、キャピラリとの接触、塑性変形時のダメージ、チップ上の電極との接合時に印加される超音波との摩擦等により、曲線AD及び曲線BEにおいて、金が濃化していない領域が局所的に露出する可能性がある。しかし、金濃化領域5が点D及び点Eに形成されることがイオンマイグレーションの抑制効果に重要なため、曲線AD及び曲線BEに金濃化領域5が局所的に形成されていない場合でも、イオンマイグレーションの抑制効果に悪影響を及ぼさない。
実施形態の金被覆銀ボンディングワイヤ1の一端に形成されたFAB4表面の金濃化領域5の金濃度の測定方法について、具体的に述べる。まず、ワイヤ1に形成されたFAB4(ボールにつながっているワイヤ部も含む)を円筒状の型(かた)内に、ボール4のワイヤ1の長手方向と平行な断面が研磨できる向きに置き、埋め込み樹脂を流し込み、硬化剤を添加して硬化させる。その後、硬化させた円筒状の樹脂をなるべくボール4の中心付近が露出するように研磨器にて粗研磨する。おおよそボール4の中心断面近くまで研磨したら、最終研磨仕上げ及びボール中心部を含む面がちょうど露出して分析面の位置になるようにイオンミリング装置にて微調整する。ワイヤ1の断面の幅がワイヤ1の直径の長さになれば、切断面がボール4の中心部を含む面である目安となる。
金濃化領域5の形成の有無を定量的に測定するには、上記のFAB4の分析面(研磨断面)において、ボール4の外側(埋め込み樹脂側)からボール4の内部中心に向けて、電界放出型走査電子顕微鏡(FE−SEM:Field Emission−Scanning Electron Microscope)付属のエネルギー分散型X線分析(EDX:Energy Dispersive X−ray Spectrometry)によってライン分析することで金濃化領域5を確認できる。ライン分析条件は、日立ハイテクノロジーズ社製のFE−SEM SU8220とブルカー社製のXFlash(R)5060FQを用いて、加速電圧6keV、測定長さ2μm、測定間隔0.03μm、測定時間60秒とする。ライン分析の濃度プロファイルにて、FAB4と埋め込み樹脂の界面からFAB4内部の100nmまでの位置の間に、金濃度が銀及び金の合計量に対して8質量%以上の箇所が存在していれば、金濃化領域5が形成されていると判断できる。ここで、FAB4と埋め込み樹脂の界面は、ボール断面のFE−SEM画像のコントラストの差により容易に判断でき、画像とライン分析のグラフを対比することで必要とされる箇所に金濃化領域が形成されているか確認できる。
次に、実施形態の金被覆銀ボンディングワイヤの製造方法について説明する。なお、実施形態の金被覆銀ボンディングワイヤの製造方法は、特に以下に示す製造方法に限定されるものではない。実施形態の金被覆銀ボンディングワイヤ1は、例えば、芯材2となる銀を主成分とする銀線材表面に、金を主成分として含むと共に、硫黄、セレン、及びテルルから選ばれる少なくとも1つの硫黄族元素を含む金層を形成することによりワイヤ素材を作製すると共に、金被覆銀ボンディングワイヤ1に求められる線径への伸線加工を施し、必要に応じて熱処理等を施すことにより得られる。金被覆銀ボンディングワイヤ1を得るための伸線加工は、ワイヤ素材に施してもよいし、銀線材に施してもよい。
芯材2として銀を用いる場合には、所定の純度の銀を溶解させ、また銀合金を用いる場合には、所定の純度の銀を添加元素と共に溶解させることによって、銀芯材材料又は銀合金芯材材料が得られる。溶解には、アーク加熱炉、高周波加熱炉、抵抗加熱炉、連続鋳造炉等の加熱炉が用いられる。大気中からの酸素や水素の混入を防止する目的で、加熱炉の銀溶湯の上部は真空あるいはアルゴン、窒素等の不活性ガス雰囲気に保持することが好ましい。溶解させた芯材材料は、加熱炉から所定の線径となるように鋳造凝固させるか、溶融した芯材材料を鋳型に鋳造してインゴットを作り、そのインゴットをロール圧延した後、所定の線径まで伸線して銀線材(純銀線材及び銀合金線材を含む)が得られる。
銀線材の表面に金層を形成する方法としては、例えばめっき法(湿式法)や蒸着法(乾式法)が用いられる。めっき法は電解めっき法と無電解めっき法のいずれの方法であってもよい。ストライクめっきやフラッシュめっき等の電解めっきでは、めっき速度が速く、また金めっきに適用すると、金層の銀線材への密着性が良好であるために好ましい。めっき法で金層内に硫黄族元素を含有させるためには、例えば上記電解めっきにおいて、金めっき液に硫黄、セレン、及びテルルから選ばれる少なくとも1つを含むめっき添加剤を含有させためっき液を使用する。この際、めっき添加剤の種類や量を調整することによって、被覆層3中の硫黄族元素含有量を調整することができ、さらにワイヤ1中の硫黄族元素含有量を調整することができる。
蒸着法としては、スパッタ法、イオンプレーティング法、真空蒸着法等の物理蒸着(PVD)や、熱CVD、プラズマCVD、有機金属気相成長法(MOCVD)等の化学蒸着(CVD)を利用することができる。これらの方法によれば、形成後の金被覆層の洗浄が不要であり、洗浄時の表面汚染等の懸念がない。蒸着法によって金層内に硫黄族元素を含有させる手法としては、硫黄族元素を含有させた金ターゲットを用いて、マグネトロンスパッタリング等によって金層を形成する手法がある。それ以外の方法を適用する場合も、金材料に硫黄族元素を含有させた原料を用いればよい。
このようにして、硫黄族元素を含む金層を被覆した銀線材を最終線径まで伸線し、必要に応じて熱処理することによって、銀芯材2の表面に被覆層3を設けた金被覆銀ボンディングワイヤ1が製造される。伸線加工は銀線材の段階で実施してもよいし、またある程度の線径まで銀線材に伸線加工を施し、金層を形成した後に最終線径まで伸線加工してもよい。伸線加工と熱処理は、段階的に行われてもよい。
伸線加工の加工率は、製造される金被覆銀ボンディングワイヤ1の最終線径や用途等に応じて決定される。伸線加工の加工率は、一般的には銀線材を最終線径に加工するまでの加工率として90%以上であることが好ましい。この加工率は、ワイヤ断面積の減少率として算出することができる。伸線加工は、複数のダイヤモンドダイスを用いて、段階的に線径を縮小するように行うことが好ましい。この場合、ダイヤモンドダイス1つあたりの減面率(加工率)は5%以上15%以下が好ましい。
金層を被覆した銀線材を最終線径まで伸線した後に、最終熱処理を実施することが好ましい。最終熱処理は、最終線径において、ワイヤ1内部に残留する金属組織の歪みを除去する歪み取り熱処理や必要とされるワイヤ特性を考慮して実行される。歪み取り熱処理は、必要とされるワイヤ特性を考慮して、温度及び時間を決定することが好ましい。その他、ワイヤ製造の任意の段階で、目的に応じた熱処理を施してもよい。このような熱処理としては、ワイヤの伸線過程での歪み取り熱処理、金層を形成した後に接合強度を上げるための拡散熱処理等がある。拡散熱処理を行うことで、芯材2と被覆層3との接合強度を向上させることができる。熱処理は、所定の温度に加熱された加熱雰囲気内にワイヤを通過させて熱処理を行う走間熱処理が、熱処理条件を調節しやすいために好ましい。走間熱処理の場合、熱処理時間はワイヤの通過速度と加熱容器内のワイヤの通過距離によって算出することができる。加熱容器としては電気炉等が使用される。
(半導体装置及びその製造方法)
次に、実施形態の金被覆銀ボンディングワイヤ1を用いた半導体装置について、図8ないし図11を参照して説明する。なお、図8は実施形態の半導体装置の樹脂封止する前の段階を示す断面図、図9は実施形態の半導体装置の樹脂封止した段階を示す断面図、図10は実施形態の半導体装置における半導体チップの電極に接合されたボール圧縮部を示す断面図、図11は図10に示すボール圧縮部を拡大して示す断面図である。
実施形態の半導体装置10(樹脂封止する前の半導体装置10X)は、図8及び図9に示すように、外部電極11を有する回路基板12と、回路基板12上に配置され、少なくとも1つの電極(チップ電極)13をそれぞれ有する複数の半導体チップ14(14A、14B、14C)と、回路基板12の外部電極11と半導体チップ14の電極13、及び複数の半導体チップ14の電極13間を接続するボンディングワイヤ15(金被覆銀ボンディングワイヤ1)とを備えている。回路基板12には、例えば樹脂材やセラミックス材等の絶縁基材の表面や内部に配線網を設けたプリント配線板やセラミックス回路基板等が用いられる。
なお、図8及び図9は回路基板12上に複数の半導体チップ14を実装した半導体装置10を示しているが、半導体装置10の構成はこれに限られるものではない。例えば、半導体チップはリードフレーム上に実装されていてもよく、その場合には半導体チップの電極はリードフレームの外部電極として機能するアウターリードにボンディングワイヤ15を介して接続される。半導体チップの回路基板やリードフレームに対する搭載数は、1つ及び複数のいずれであってもよい。ボンディングワイヤ15は、回路基板12の外部電極11と半導体チップ14の電極13、リードフレームと半導体チップの電極、及び複数の半導体チップ14の電極13間の少なくとも1つに適用される。
図8及び図9に示す半導体装置10の複数の半導体チップ14のうち、半導体チップ14A、14Cは回路基板12のチップ実装領域にダイボンディング材16を介して実装されている。半導体チップ14Bは半導体チップ14A上にダイボンディング材16を介して実装されている。半導体チップ14Aの1つの電極13はボンディングワイヤ15を介して回路基板12の外部電極11と接続されており、他の1つの電極13はボンディングワイヤ15を介して半導体チップ14Bの電極13と接続されており、さらに他の1つの電極13はボンディングワイヤ15を介して半導体チップ14Cの電極13と接続されている。半導体チップ14Bの他の1つの電極13は、ボンディングワイヤ15を介して回路基板12の外部電極11と接続されている。半導体チップ14Cの他の1つの電極13は、ボンディングワイヤ15を介して回路基板12の外部電極11と接続されている。
半導体チップ14は、シリコン(Si)半導体や化合物半導体等からなる集積回路(IC)を備えている。チップ電極13は、例えば、少なくとも最表面にアルミニウム(Al)層、AlSiCu、AlCu等のアルミニウム合金層を有するアルミニウム電極からなる。アルミニウム電極は、例えばシリコン(Si)基板の表面に、内部配線と電気的に接続するようにAlやAl合金等の電極材料を被覆することにより形成される。半導体チップ14は、外部電極11及びボンディングワイヤ15を介して、外部デバイスとの間でデータ通信を行ったり、また外部デバイスから電力が供給される。
回路基板12の外部電極11は、回路基板12に実装された半導体チップ14の電極13とボンディングワイヤ15を介して電気的に接続されている。実施形態の半導体装置10において、ボンディングワイヤ15は上記した実施形態の金被覆銀ボンディングワイヤ1からなる。ボンディングワイヤ15において、その一端はチップ電極13にボール接合(第1接合)されており、他端は外部電極11にウェッジ接合(第2接合)されている(正ボンディング)。なお、ボール接合(第1接合)及びウェッジ接合(第2接合)の形成順は逆であってもよい。すなわち、ボンディングワイヤ15の一端を外部電極11にボール接合(第1接合)し、他端をチップ電極13にウェッジ接合(第2接合)してもよい(逆ボンディング)。複数の半導体チップ14の電極13間をボンディングワイヤ15で接続する場合も同様である。なお、ボンディングワイヤ15で電気的に接合される半導体チップ14の電極13とは、半導体チップ14上にある電極にあらかじめ接合したバンプ(図示しない)も含むものとする。
例えば、ボンディングワイヤ15の一端をチップ電極13にボール接合するにあたって、ボンディングワイヤ15の一端を放電等により溶融し、表面張力等により球状に凝固させることによって、図3に示したようなFAB4を形成する。前述したように、FAB4の形成工程において、ワイヤ1表面の被覆層3によって、FAB4の表面領域には金濃化領域5が形成される。このようなFAB4を、超音波併用熱圧着ボンディング法等によりチップ電極13にボンディングすることによって、チップ電極13上に図10や図11に示すボール圧縮部17が形成される。この後、複数の半導体チップ14及びボンディングワイヤ15を樹脂封止するように、回路基材12上に封止樹脂層18を形成することによって、半導体装置10が製造される。半導体装置とは具体的にいうと、ロジックIC、アナログIC、ディスクリート半導体、メモリ、光半導体等がある。
FAB4の表面領域には図3に示した金濃化領域5が形成されているため、ボール圧縮部17の表面にもFAB4と同様に金濃化領域5が形成される。ここで、FAB4をアルミニウム電極等のチップ電極13に接合する際に、アルミニウム等のチップ電極13の構成元素と金濃化領域5を有するFAB4の構成元素とが混合もしくは合金化した接合部が形成される。ボール圧縮部17の金濃化領域5は、接合部の形成に関与していない部分において、チップ電極13から露出した表面に存在する。ボール圧縮部17の金濃化領域5は、FAB4と同様に、少なくともボール圧縮部17の表面、さらに例えばボール圧縮部17の表面から深さ方向に対して10μm以下(あるいはFABの直径に対して10%以下)の範囲に形成されており、銀及び金の合計量に対して8質量%以上の金濃度を有している。これによって、ボール圧縮部17間のイオンマイグレーションの発生を抑制することができる。
前述したように、イオンマイグレーションは電界の印加と水分により金属のイオン化が起き、金属イオンがボール圧縮部間を移動した後に析出し、絶縁劣化や短絡が起きる現象であり、銀はイオンマイグレーションを起こしやすい金属である。このような点に対して、ボール圧縮部17の表面領域にイオンマイグレーションが生じにくい金が濃化した領域(金濃化領域)5が存在しており、相対的に表面の銀濃度が低下しているため、金被覆銀ボンディングワイヤ1を用いて形成したボール圧縮部17間のイオンマイグレーションを抑制することができる。従って、ボール圧縮部17間の絶縁不良や短絡等による半導体装置10の信頼性や健全性の低下を抑制し、絶縁信頼性等に優れる半導体装置10を提供することが可能になる。さらに、図10に示したように、チップ電極13の形成ピッチPが100μm以下というように狭ピッチ化された場合においても、ボール圧縮部17間の絶縁不良や短絡等を効果的に抑制することができる。
なお、ボール圧縮部17の金濃化領域5は、基本的にFAB4の金濃化領域5と同様な構成を有しており、具体的な構成は前述した通りである。また、ボール圧縮部17の金濃化領域5の特定や測定は、前述したFAB4の金濃化領域5と同様にして実施され、それぞれ同様な条件を有することが好ましい。
次に、本発明の実施例について説明する。本発明は以下の実施例に限定されない。例1〜44は実施例であり、例45〜60は比較例である。
(実施例1〜44)
芯材として、連続鋳造で作製した純度99%の銀芯材を用意し、連続伸線を行って中間線径0.05mm〜1.0mmまで加工した。さらに、中間線径の銀線材に金被覆層を以下のようにして形成した。硫黄、セレン、テルル各々の添加剤を適量で添加した金電解めっき浴中に、銀線材を連続的に送線しながら浸漬した状態で、銀線材に電流密度0.20A/dm以上1.0A/dm以下で電流を流し、硫黄族元素を含む金被覆層を形成した。この後、最終線径のφ20μmまで伸線加工したワイヤに最終熱処理を施し、実施例1から実施例36の金被覆銀ボンディングワイヤを作製した。これらの金被覆銀ボンディングワイヤを後述する特性評価に供した。
(比較例45〜50)
Auめっき浴中に硫黄族元素の添加剤を添加しない以外は、実施例と同様にして、金被覆銀ボンディングワイヤを作製した。これらの金被覆銀ボンディングワイヤを後述する特性評価に供した。
(比較例51〜60)
被覆層中の硫黄族元素含有量が表1に示す値となるように調整したAuめっき浴を用いる以外は、実施例と同様にして、金被覆銀ボンディングワイヤを作製した。これらの金被覆銀ボンディングワイヤを後述する特性評価に供した。
(含有量測定)
金被覆銀ボンディングワイヤ中の金含有量及び硫黄族元素含有量は、前述した方法にしたがって測定した。その結果を表1に示す。
(ワイヤ外観検査)
中間線径及び最終線径の金被覆銀ボンディングワイヤの外観をキーエンス社製のレーザー顕微鏡(商品名:VK−X200)を用いて、高倍率による金被膜の割れ(亀裂)の有無を確認した。主に伸線加工時に発生する引張応力により、金被膜に亀裂が発生して銀芯材の露出が10ワイヤ中1本でも見られた場合を「B」(不合格)、1本もみられなかった場合を「A」(合格)とした。その結果を表1に示す。
(金濃化領域の測定)
次に、作製した金被覆銀ボンディングワイヤを市販のワイヤボンディング装置(キューリックアンドソッファ社製、IConn PLUS)を用いて、FABの直径が36μmになるようEFO条件を設定し、大気中にてFABを形成した。その後、FABをFE−SEM/EDXによってネック部からの位置が各々50%、60%、70%である点D(点D、点D、点D)、点E(点E、点E、点E)の位置でライン分析した。各点のライン分析の結果、金濃度が金と銀の合計に対して8質量%未満であれば「B」(金濃化領域なし)、8質量%以上存在していれば、「A」(金濃化領域あり)とした。なお、結果はネック部からの形成範囲が同じとなる点(点D、点E)、(点D、点E)、(点D、点E)が共に条件を満たすことがイオンマイグレーションの解決に必要なことから、それぞれの点で共に条件を満たした場合のみ「A」(金濃化領域あり)と判定した。例えば、点D、点E共に判定がAの場合、金濃化領域の分析位置60%の判定は「A」とし、点D、点Eの少なくともどちらか一方の判定がBの場合、金濃化領域の分析位置60%の判定は「B」とした。それらの結果を表1に示す。
(イオンマイグレーション評価)
作製した金被覆銀ボンディングワイヤを市販のワイヤボンディング装置(キューリックアンドソッファ社製、IConn PLUS)を用いて、FABの直径が36μmになるようEFO条件を設定し、大気中にてFABを形成した。その後、150℃に加熱した評価用Siチップ上のアルミニウム合金パッドに超音波併用熱圧着方式によるボールボンディング法により、圧着ボールの平均直径が45μmになる接合条件にて、第1次ボンディングをおこない、電解めっきを用いてNi上にAuめっきが施されたBGA基板のリード端子との間で超音波併用熱圧着方式によるステッチ方式ボンディング法により第2次ボンディングを所定の接合条件で行い、1チップあたり計32本のワイヤを結線した。結線されたワイヤは、チップ電極とリード端子との間を結線した2本のワイヤと1対のチップ電極で、計16回路が構成されている。これらの回路に対して、バイアスを印加することのできる専用の治具に装着することにより、マルチメーター等の電圧源から治具の端子を通してBGA基板上のリード端子から、最終的に結線された回路のボール圧縮部に電圧を印加した。このボール圧縮部は陽極あるいは陰極のいずれかに該当することになる。すなわち、1チップあたり陽極と陰極の対が8対形成される。陽極と陰極間はチップ内で絶縁されており、陽極及び陰極となるボール圧縮部間の距離は、ボンディングの位置精度や圧着ボールの直径により僅かに変動するものの125μmとなる。
イオンマイグレーション評価の事前に、結線を施した状態のBGA基板を高温炉にて175℃、3時間の条件にてベーク処理を行った。続いて、ベーク処理を施したBGA基板を専用治具に装着し、チップ電極上に純水を滴下した。その後、定電圧源(ヒューレット・パッカード社製、E3632A)を用いて、8対の陽極−陰極に対して電極間の電界強度が16kVとなるように2Vの定電圧を印加した。定電圧印加時間は60秒とした。イオンマイグレーション発生の有無は、印加時間経過後に実体顕微鏡を用いて目視判定を行った。陽極―陰極間に樹枝状に析出した金属(デンドライト)が確認された場合、イオンマイグレーション発生有りと判定した。イオンマイグレーションが8対中1対以上発生した場合を「B」(不合格)、全く発生しなかった場合を「A」(合格)と判定した。判定結果を表1に示す。
Figure 0006807426
表1に示すように、実施例1〜36の金被覆銀ボンディングワイヤによれば、表面の適切な領域に金濃化領域を有するFABを形成することができる。さらに、そのようなFABを半導体チップの電極にボール接合して半導体装置を製造した際に、ボール圧縮部間の絶縁不良や短絡等を抑制することができる。従って、絶縁信頼性等に優れる健全なワイヤ接合構造及び半導体装置を安価に提供することが可能になる。これに対して、表1の比較例45〜50の結果に示すように、被覆層に硫黄族元素を添加しないと金濃化領域が形成されないことが分かる。また、表1の比較例52、54、57、60の結果に示すように、被覆層中の硫黄族元素の含有量が多すぎる(ワイヤ全体量に対して80ppmを超える量)と金被覆層に亀裂や割れ等が発生する。さらに、表1の比較例51、53、55、56、58、59の結果に示すように、被覆層中の硫黄族元素の含有量が少なすぎ(ワイヤ全体量に対して1ppm未満の量)と、FABの表面の一部に金濃化領域が形成されるものの、イオンマイグレーションの抑制に必要な金濃化領域を形成することができない。従って、比較例の金被覆銀ボンディングワイヤでは、その一端に形成したFABを用いたボール圧縮部間の絶縁不良や短絡等を抑制することができない。
1…金被覆銀ボンディングワイヤ、2…芯材(銀芯材)、3…被覆層、4…FAB(ボール)、5…金濃化領域、6…ネック部、10…半導体装置、11…外部電極、12…回路基板、13…チップ電極、14…半導体チップ、15…ボンディングワイヤ、16…ダイボンディング材、17…ボール圧縮部、18…封止樹脂層。

Claims (4)

  1. 銀を主成分として含む芯材と、
    前記芯材の表面に設けられ、金を主成分として含むと共に、硫黄、セレン、及びテルルから選ばれる少なくとも1つの硫黄族元素を含む被覆層とを有する金被覆銀ボンディングワイヤであって、
    前記金被覆銀ボンディングワイヤは、前記ワイヤの全体量に対して、2質量%以上7質量%以下の範囲で金を含み、かつ1質量ppm以上80質量ppm以下の範囲で前記硫黄族元素を含む、金被覆銀ボンディングワイヤ。
  2. 銀を主成分として含む芯材と、
    前記芯材の表面に設けられ、金を主成分として含むと共に、硫黄、セレン、及びテルルから選ばれる少なくとも1つの硫黄族元素を含む被覆層とを有する金被覆銀ボンディングワイヤであって、
    前記金被覆銀ボンディングワイヤは、前記ワイヤの全体量に対して、2質量%以上7質量%以下の範囲で金を含み
    前記硫黄族元素は、前記ボンディングワイヤの全体量に対して、1質量ppm以上80質量ppm以下の範囲で含まれ、
    前記金被覆銀ボンディングワイヤの一端にフリーエアーボールを形成したとき、前記フリーエアーボールは、前記ボンディングワイヤと前記フリーエアーボールの断面図において、ワイヤとボールとのネック部を結ぶ線の中点からボールの最下点に相当する位置まで伸ばした垂線上で、ネック部を結ぶ線の中点から60%以上の位置に相当する箇所に金濃化領域を有する、金被覆銀ボンディングワイヤ。
  3. 前記金濃化領域における金濃度は、前記銀と前記金との合計量に対して8質量%以上である、請求項2に記載の金被覆銀ボンディングワイヤ。
  4. 少なくとも1つの電極を有する1つ又は複数の半導体チップと、
    リードフレーム又は基板とを備え、
    前記半導体チップの電極と前記リードフレームとの間、前記半導体チップの電極と前記基板の電極との間、及び前記複数の半導体チップの電極間から選ばれる少なくとも1つを金被覆銀ボンディングワイヤで接続した半導体装置であって、
    前記金被覆銀ボンディングワイヤは、銀を主成分として含む芯材と、
    前記芯材の表面に設けられ、金を主成分として含むと共に、硫黄、セレン、及びテルルから選ばれる少なくとも1つの硫黄族元素を含む被覆層とを有し、
    前記金被覆銀ボンディングワイヤは、前記ワイヤの全体量に対して、2質量%以上7質量%以下の範囲で金を含み、かつ1質量ppm以上80質量ppm以下の範囲で前記硫黄族元素を含む、半導体装置。
JP2019076471A 2019-04-12 2019-04-12 金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法 Active JP6807426B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2019076471A JP6807426B2 (ja) 2019-04-12 2019-04-12 金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法
CN201980001958.3A CN112088425A (zh) 2019-04-12 2019-08-01 金覆盖银接合线和其制造方法及半导体装置和其制造方法
SG11202004295WA SG11202004295WA (en) 2019-04-12 2019-08-01 Gold-Coated Silver Bonding Wire And Manufacturing Method Thereof, And Semiconductor Device And Manufacturing Method Thereof
PCT/JP2019/030377 WO2020208839A1 (ja) 2019-04-12 2019-08-01 金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法
KR1020197030247A KR102288721B1 (ko) 2019-04-12 2019-08-01 금 피복 은 본딩 와이어와 그 제조 방법, 및 반도체 장치와 그 제조 방법
TW108127421A TWI739139B (zh) 2019-04-12 2019-08-01 金被覆銀接合線及其製造方法、和半導體裝置及其製造方法
US16/869,694 US11289442B2 (en) 2019-04-12 2020-05-08 Gold-coated silver bonding wire and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019076471A JP6807426B2 (ja) 2019-04-12 2019-04-12 金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2020174161A JP2020174161A (ja) 2020-10-22
JP6807426B2 true JP6807426B2 (ja) 2021-01-06

Family

ID=72751037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019076471A Active JP6807426B2 (ja) 2019-04-12 2019-04-12 金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法

Country Status (7)

Country Link
US (1) US11289442B2 (ja)
JP (1) JP6807426B2 (ja)
KR (1) KR102288721B1 (ja)
CN (1) CN112088425A (ja)
SG (1) SG11202004295WA (ja)
TW (1) TWI739139B (ja)
WO (1) WO2020208839A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201607523RA (en) * 2016-09-09 2018-04-27 Heraeus Materials Singapore Pte Ltd Coated wire
JP7293142B2 (ja) * 2020-01-07 2023-06-19 東芝デバイス&ストレージ株式会社 半導体装置
CN116324000A (zh) * 2020-10-20 2023-06-23 日铁新材料股份有限公司 半导体装置用Ag合金接合线
CN117038618A (zh) 2021-06-25 2023-11-10 日铁新材料股份有限公司 半导体装置用接合线
WO2022270050A1 (ja) * 2021-06-25 2022-12-29 日鉄マイクロメタル株式会社 半導体装置用ボンディングワイヤ
EP4174202A4 (en) 2021-06-25 2024-05-29 Nippon Micrometal Corporation CONNECTION WIRE FOR SEMICONDUCTOR DEVICE

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196411A (ja) * 2000-01-11 2001-07-19 Noge Denki Kogyo:Kk 金被覆した銀線ボンディングワイヤ
US9740442B2 (en) 2010-12-21 2017-08-22 Sato Holdings Kabushiki Kaisha Virtual input/output device for printers
JP5728126B2 (ja) 2012-02-27 2015-06-03 日鉄住金マイクロメタル株式会社 パワー半導体装置及びその製造方法並びにボンディングワイヤ
JP5399581B1 (ja) * 2013-05-14 2014-01-29 田中電子工業株式会社 高速信号用ボンディングワイヤ
CN103474408B (zh) 2013-09-26 2016-04-20 辽宁凯立尔电子科技有限公司 一种表面有镀金层的金银合金键合丝及其制备方法
MY175700A (en) * 2014-01-31 2020-07-06 Tatsuta Electric Wire & Cable Co Ltd Wire bonding and method of manufacturing wire bonding
JP6516465B2 (ja) * 2014-12-17 2019-05-22 日鉄ケミカル&マテリアル株式会社 半導体装置用ボンディングワイヤ
WO2017221434A1 (ja) * 2016-06-20 2017-12-28 日鉄住金マイクロメタル株式会社 半導体装置用ボンディングワイヤ
US10658326B2 (en) * 2016-07-20 2020-05-19 Samsung Electronics Co., Ltd. Bonding wire having a silver alloy core, wire bonding method using the bonding wire, and electrical connection part of semiconductor device using the bonding wire

Also Published As

Publication number Publication date
CN112088425A (zh) 2020-12-15
KR20200120862A (ko) 2020-10-22
TWI739139B (zh) 2021-09-11
JP2020174161A (ja) 2020-10-22
TW202038256A (zh) 2020-10-16
KR102288721B1 (ko) 2021-08-13
SG11202004295WA (en) 2020-11-27
US20200350273A1 (en) 2020-11-05
WO2020208839A1 (ja) 2020-10-15
US11289442B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
JP6807426B2 (ja) 金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法
KR101280668B1 (ko) 본딩 와이어의 접합 구조 및 그 형성 방법
WO2021065036A1 (ja) ワイヤ接合構造とそれに用いられるボンディングワイヤ及び半導体装置
JP6507329B1 (ja) パラジウム被覆銅ボンディングワイヤ、ワイヤ接合構造、半導体装置及び半導体装置の製造方法
CN113169077B (zh) 钯覆盖铜接合线及其制造方法
WO2013018238A1 (ja) ボールボンディングワイヤ
JP7168760B2 (ja) パラジウム被覆銅ボンディングワイヤ、パラジウム被覆銅ボンディングワイヤの製造方法、及びこれを用いたワイヤ接合構造、半導体装置並びにその製造方法
JP6869920B2 (ja) ボールボンディング用貴金属被覆銀ワイヤおよびその製造方法、ならびにボールボンディング用貴金属被覆銀ワイヤを使用した半導体装置およびその製造方法
JP6869919B2 (ja) ボールボンディング用貴金属被覆銀ワイヤおよびその製造方法、ならびにボールボンディング用貴金属被覆銀ワイヤを使用した半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201207

R150 Certificate of patent or registration of utility model

Ref document number: 6807426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250