TWI739139B - 金被覆銀接合線及其製造方法、和半導體裝置及其製造方法 - Google Patents

金被覆銀接合線及其製造方法、和半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI739139B
TWI739139B TW108127421A TW108127421A TWI739139B TW I739139 B TWI739139 B TW I739139B TW 108127421 A TW108127421 A TW 108127421A TW 108127421 A TW108127421 A TW 108127421A TW I739139 B TWI739139 B TW I739139B
Authority
TW
Taiwan
Prior art keywords
gold
bonding wire
wire
mass
coated silver
Prior art date
Application number
TW108127421A
Other languages
English (en)
Other versions
TW202038256A (zh
Inventor
安徳優希
川野将太
﨑田雄祐
Original Assignee
日商田中電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商田中電子工業股份有限公司 filed Critical 日商田中電子工業股份有限公司
Publication of TW202038256A publication Critical patent/TW202038256A/zh
Application granted granted Critical
Publication of TWI739139B publication Critical patent/TWI739139B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/431—Pre-treatment of the preform connector
    • H01L2224/4312—Applying permanent coating, e.g. in-situ coating
    • H01L2224/43125—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/432—Mechanical processes
    • H01L2224/4321—Pulling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/43848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01034—Selenium [Se]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本發明提供一種金被覆銀接合線，可抑制因為球體壓縮部之間的離子遷移所造成的短路等。本發明之金被覆銀接合線1，具有包含銀作為主成分的芯材2與設於芯材2表面而具有包含金作為主成分之被覆層3。金被覆銀接合線1中，相對於線的總量，在2質量%以上7質量%以下的範圍內包含金，且在1質量ppm以上80質量ppm以下的範圍內包含選自硫、硒及碲中的至少1種硫族元素。

Description

金被覆銀接合線及其製造方法、和半導體裝置及其製造方法
本發明係關於一種金被覆銀接合線及其製造方法、和使用該線的半導體裝置及其製造方法。
半導體晶片的電極與引線框架或電路基板等的電路基材之外部電極，係藉由例如打線接合連接。打線接合，例如，一般係藉由稱為球體接合的方式將接合線的一端與半導體晶片之電極接合（第1接合），再藉由稱為楔型接合的方式將接合線的另一端與電路基材之外部電極接合（第2接合）。球體接合中，藉由放電等使接合線的一端熔融，並藉由表面張力等使其凝固為球形而形成球體。經凝固的球體稱為焊球（Free Air Ball：FAB），其藉由超音波併用熱壓接接合法等連接於半導體晶片的電極。
接合線可使用金線、銀線、銅線、鋁線等的金屬線，或是將其他金屬被覆於該等線的被覆線等。半導體裝置，係藉由將以打線接合連接之半導體晶片及電路基材進行樹脂密封而構成，例如內建記憶體晶片的半導體記憶裝置等已為人所知。這樣的半導體裝置中，例如為了達成裝置的小型化、儲存容量的高容量化這樣的高性能化、高機能化等，而朝向元件的形成密度及配線密度的高密度化邁進，伴隨於此，亦企圖使半導體晶片之電極的形成間距窄化。若電極之間的間距窄化，則在將接合線的一端進行球體接合的球體壓縮部，於相鄰的球體壓縮部之間會發生離子遷移，導致容易發生在電極之間產生短路的現象（離子遷移）。
離子遷移是有損積體電路之可靠性及完整性的主要原因。作為離子遷移的形態，一般具有枝晶（dendrite）的狀態及電路板微短路（CAF，Conductive Anodic Filament）的狀態；該枝晶，係金屬在與基板表層並排的電極之間析出成為樹枝狀；該CAF，係以基板內層為主，從陽極熔出的金屬離子在玻璃纖維與環氧樹脂的交界析出。在半導體裝置中可能會發生的離子遷移之形態為枝晶。半導體裝置中，具有在半導體晶片或基材與環氧樹脂的交界產生間隙的情況，從環氧樹脂浸透的水分與施加於絕緣晶片的電極之間的電場作用，導致陽極的金屬發生離子化，金屬離子移動經過球體壓縮部之間後，在陰極還原而析出。此現象在施加電場的期間連續發生，因此析出為樹枝狀的金屬最終到達陽極，而引發絕緣劣化或短路。
已知離子遷移發生的容易程度，根據導體金屬的種類、施加於電極間的電場強度等而有所不同。關於導體金屬，一般而言，容易產生者依序為銀（Ag）→銅（Cu）→鉛（Pb）→錫（Sn）→鋅（Zn）→金（Au）。例如，離子遷移不易在使用金接合線的球體壓縮部之間發生，相反地，容易在使用銀接合線的球體壓縮部之間發生。銀接合線雖比金接合線更為低價，但耐久性及導電性相同，而且相較於銅接合線，其變形能高而容易吸收應力，因此承受由熱應力造成之裂縫等破壞的性能優良。然而，另一方面，銀接合線容易因為上述電極間距窄化等而發生離子遷移。又，電場強度係根據施加於電極之間的電壓與電極之間的距離而決定，隨著電場強度變高而容易發生離子遷移。近年來，半導體裝置往低耗電發展，具有施加電壓變低的傾向，另一方面，隨著間距窄化的發展，預測電場強度會越來越高，因而強烈要求抑制此現象。然而，為了抑制銀的離子遷移，已知將金或鈀合金化的方法，但銀合金線會因為純銀與鈀或金合金化而具有電阻變高這樣的問題。
於是，關於銀接合線，亦有人提出在銀芯材的表面形成金或金合金的被覆層。然而，被覆層中的金雖具有作為抑制銀因為施加電場及水分而離子化之材料的功能，但僅形成被覆層並無法有效抑制離子遷移。亦即，在使金被覆銀接合線的一端熔融而形成球體時，被覆層中的金進入熔融的銀芯材中，在該狀態下凝固，因而使得銀在FAB表面的露出量增加。在將這樣的FAB與電極接合的情況，大量存在於球體壓縮部表面的銀發生離子遷移，因此無法有效抑制球體壓縮部之間的絕緣劣化或短路。
關於以往的被覆銀接合線，例如國際公開2013/129253號（專利文獻1）揭示一種接合線，其係在Ag或Ag合金線的表面具有線被覆層，而該線被覆層具有Pd、Au、Zn、Pt、Ni、Sn中的1種以上或該等的合金或該等金屬之氧化物或氮化物。專利文獻1中揭示在將具有被覆層的Ag或Ag合金線用於功率半導體裝置內之連接的情況，防止作為Ag離子熔出的遷移等。然而，專利文獻1係以將金屬線進行楔型接合為前提，因此並未考慮在形成FAB時被覆層的構成元素進入Ag線中的情況，而且並未揭示用以抑制構成元素進入Ag線中的構成。
又，日本特開2001-196411號公報（專利文獻2）揭示一種接合線，其具有Ag線與被覆Ag線的Au膜，而Au膜則包含Na、Se、Ca、Si、Ni、Be、K、C、Al、Ti、Rb、Cs、Mg、Sr、Ba、La、Y、Ce中的至少1種元素。專利文獻2揭示，被覆了Au的Ag線，因為FAB的形狀無法成為軸對稱，因此使Au膜含有上述元素而抑制電弧放電集中在一點，從表面整體產生電弧而使FAB的形狀穩定化。然而，專利文獻2中，並未考慮在形成FAB時Au進入Ag線中的情況，而且亦未揭示用以抑制Au進入Ag線的構成。因此，專利文獻2並未暗示在使用金被覆銀接合線時會發生離子遷移，而且未揭示用以抑制離子遷移的金被覆銀接合線的構成。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開2013/129253號 [專利文獻2]日本特開2001-196411號公報
[發明所欲解決之課題]
本發明所欲解決的課題，係提供一種金被覆銀接合線及其製造方法，其可抑制因為球體壓縮部之間的離子遷移所造成之短路等。又，另一課題係提供一種半導體裝置及其製造方法，其藉由使用這種金被覆銀接合線，即使在電極間距窄化的情況，亦可提高球體壓縮部之間的絕緣可靠性等。 [解決課題之手段]
本發明中的第1金被覆銀接合線，具有包含銀作為主成分的芯材與設於芯材表面且包含金作為主成分的被覆層。本發明的第1金被覆銀接合線中，相對於線的總量，在2質量%以上7質量%以下的範圍內包含金，且在1質量ppm以上80質量ppm以下的範圍內包含選自硫、硒及碲中的至少1種硫族元素。
本發明中的第2金被覆銀接合線，具有包含銀作為主成分的芯材與設於芯材表面且包含金作為主成分的被覆層。本發明的第2金被覆銀接合線，相對於線的總量，在2質量%以上7質量%以下的範圍內包含金，且包含選自硫、硒及碲中的至少1種硫族元素，在將金被覆銀接合線的一端形成焊球時，焊球在接合線與焊球的剖面圖中，在從線與球體之頸部連線的中點延伸至相當於球體最低點之位置的垂線上、從頸部連線之中點開始到相當於60%以上的位置之處具有金濃化區域。
本發明的金被覆銀接合線的製造方法，係具有包含銀作為主成分的芯材與設於芯材表面且包含金作為主成分之被覆層的金被覆銀接合線的製造方法，其中，金被覆銀接合線，相對於線的總量，在2質量%以上7質量%以下的範圍內包含金，且在1質量ppm以上80質量ppm以下的範圍內包含選自硫、硒及碲中的至少1種硫族元素。
本發明的半導體裝置，具備至少具有1個電極的1個或多個半導體晶片與引線框架或基板，並為以金被覆銀接合線連接選自半導體晶片的電極與引線框架之間、半導體晶片的電極與基板的電極之間、及多個半導體晶片的電極之間的至少1者，其中，金被覆銀接合線具有包含銀作為主成分的芯材與設於芯材表面且包含金作為主成分的被覆層，而金被覆銀接合線，相對於線的總量，在2質量%以上7質量%以下的範圍內包含金，且在1質量ppm以上80質量ppm以下的範圍內包含選自硫、硒及碲中的至少1種硫族元素。
本發明的半導體裝置的製造方法，其用以製造具備至少具有1個電極的1個或多個半導體晶片與引線框架或基板，並為以金被覆銀接合線連接選自半導體晶片的電極與引線框架之間、半導體晶片的電極與基板的電極之間、及多個半導體晶片的電極之間的至少1者，其中，金被覆銀接合線具有包含銀作為主成分的芯材與設於芯材表面且包含金作為主成分的被覆層，而金被覆銀接合線中，相對於線的總量，在2質量%以上7質量%以下的範圍內包含金，且在1質量ppm以上80質量ppm以下的範圍內包含選自硫、硒及碲中的至少1種硫族元素。 [發明之效果]
根據本發明的金被覆銀接合線及其製造方法，被覆層所含有之硫族元素（硫、硒及碲中的至少1者），在接合線的一端形成焊球（FAB）時，在FAB的表面促進金濃化區域的形成。因為FAB表面的金濃化區域使得離子遷移受到抑制。因此，將本發明的金被覆銀接合線的一端對於電極進行球體接合時可抑制電極之間的短路等，更可期待在大氣中進行球體接合。
根據本發明的半導體裝置及其製造方法，藉由形成於FAB表面的金濃化區域，可抑制離子遷移的發生。因此，即使在電極間距窄化的情況中，亦可抑制絕緣劣化及短路等，因此可提高半導體裝置的製造性及可靠性等。
以下，參照圖式說明本發明之實施態樣的金被覆銀接合線及其製造方法、和半導體裝置及其製造方法。各實施態樣中，對於實質上相同的構成部位賦予相同的符號，並具有部分省略該說明的情況。圖式為示意，其厚度與平面尺寸的關係、各部分的厚度比例、縱向尺寸與橫向尺寸的比例等可能與現實不同。 （金被覆銀接合線及其製造方法）
如第一圖及第二圖所示，實施態樣的金被覆銀接合線1，具有以銀（Ag）作為主成分的芯材（亦記載為銀芯材）2、與設於芯材2表面、包含金（Au）作為主成分並且包含選自硫（S）、硒（Se）、及碲（Te）中至少1種硫族元素的被覆層3。實施態樣的金被覆銀接合線1中，相對於芯材2及被覆層3的總量（線1的總量），在2質量%以上7質量%以下的範圍內包含金，在1質量ppm以上80質量ppm以下的範圍內包含硫族元素。
以銀作為主成分的芯材（銀芯材）2，主要構成實施態樣之接合線1，其主要擔任接合線1的功能。這樣的芯材2可由純銀構成，亦可由在銀中加入添加元素的銀合金所構成。然而，為了不損及作為銀接合線的功能，芯材2係包含銀作為主成分。此處，包含銀作為主成分，係指芯材2含有50質量%以上的銀。以銀合金構成芯材2的情況，較佳係使用包含選自磷（P）、金（Au）、鈀（Pd）、鉑（Pt）、鎳（Ni）、銅（Cu）、鐵（Fe）、鈣（Ca）、銠（Rh）、鍺（Ge）、鎵（Ga）、及銦（In）中至少1種元素的銀合金，但不限於此。
構成芯材2的銀合金中的添加元素，在提升與電極之接合性及機械強度等呈現效果。然而，若添加元素的含量太多，則芯材2的電阻增加，而具有作為銀接合線的功能降低的疑慮，因此較佳係以使金被覆銀接合線1的比電阻在2.3μΩ･cm以下之範圍的方式設定添加元素的含量。具體而言，銀合金中的銀含量較佳為98質量%以上。在以純銀及銀合金的任一者構成芯材2的情況中，雖亦可含不可避的雜質，但雜質量較佳係在使金被覆銀接合線1的比電阻於2.3μΩ･cm以下的範圍內。
實施態樣的金被覆銀接合線1具有被覆層3，其設於上述以銀作為主成分的芯材2表面。被覆層3包含金作為主成分。此處，包含金作為主成分係指被覆層3包含50質量%以上的金。被覆層3更包含選自硫、硒及碲中的至少1種硫族元素。另外，被覆層3亦可包含金及硫族元素以外的元素。
被覆層3中的硫族元素，如後段中詳細敘述，在金被覆銀接合線1上形成FAB時，促進FAB的表面區域形成金濃化區域。在形成FAB時，會在球體表面形成比球體內部更高金濃度的區域，而金濃化區域則係指該區域。藉由在FAB的表面區域形成金濃化區域，在使用形成於金被覆銀接合線1的FAB進行球體接合時，可抑制球體壓縮部之間的離子遷移。亦即，以金作為主成分的被覆層3藉由包含硫族元素，而抑制金進入熔融球體的內部，因此可在FAB的表面區域形成金濃化區域。因此，因為能夠降低FAB表面的銀濃度，而可抑制球體壓縮部之間發生離子遷移。
本發明中主張的FAB表面形成金濃化區域的機制雖未完全解開，但推測係在FAB形成的過程中，被覆層3中的硫族元素在熔融狀態之被覆層3的表面張力中產生作用，而對於金濃化區域的形成有所貢獻。以往的金被覆銀接合線的情況，熔融銀的表面張力小於熔融金的表面張力，而因為表面張力不同而產生的流動（馬蘭哥尼對流）從表面張力較小者朝向較大者，亦即從熔融銀（熔融球體）往熔融金（以熔融狀態被覆的金）發生流動，導致熔融金往球體內部移動。另一方面，被覆層3中存在硫族元素的情況，熔融的被覆層3的表面張力變得小於熔融銀，使得馬蘭哥尼對流的方向反轉而從熔融金往熔融銀的方向流動，使得熔融金不會進入FAB內部。
以下順著FAB的形成過程說明上述被覆層3中硫族元素發揮效果的時間點及金濃化區域形成的過程。在引線或凸塊上將金被覆銀接合線1進行第2接合後，抽出既定長度的線，並在切斷的接合線1前端與放電炬之間產生電弧放電而使線前端熔融，藉此形成FAB。接合線1在第2接合時，被焊管壓扁而變形，因此接合線1與焊管接觸的區域不存在被覆層3，成為芯材2露出的狀態。熔融球體形成的初期階段，僅在該芯材2露出之線前端熔融的球體具有不存在被覆層3之處，因此不會形成金濃化區域。若未變形的線部熔融，則被覆層3中的硫族元素在熔融時的表面張力中發揮作用，熔融金不會進入FAB的內部，而存在FAB的表面區域。在短時間內，隨著從小球體成長為大球體，而從接合線1連續地供給金。熔融金與因為電弧放電的熱而熔融的芯材2合金化。
具有被覆層3的金被覆銀接合線1中，相對於線1的總量，在2質量%以上7質量%以下的範圍內包含金。金含量相對於線1的總量若小於2質量%，則在使用以銀芯材2為主體的金被覆銀接合線1上所形成之FAB時，無法抑制球體壓縮部之間的離子遷移。金含量相對於線1的總量若超過7質量%，則熔融時的球體形狀、甚至是FAB形狀的形成性等降低，而且金被覆銀接合線1的製造成本上升。雖亦與線1的直徑及被覆層3的厚度相關，但金含量相對於線1的總量較佳為3.5質量%以上，更佳為5.5質量%以下。
主要存在於被覆層3中的硫族元素，相對於上述金被覆銀接合線1的總量，較佳係以1質量ppm以上80質量ppm以下的範圍包含於其中。硫族元素的含量相對於線1的總量若小於1質量ppm，則在FAB形成時無法充分得到金的濃化效果、由該效果所得到的金濃化區域之形成性。硫族元素的含量相對於線1的總量若超過80質量ppm，則被覆層3容易產生裂縫或破裂等，導致被覆層3的形成效果降低，且拉線加工等的加工性降低，難以得到預期線徑的金被覆銀接合線1。另外，硫族元素可混合2種以上使用，此情況中，以使硫族元素的總量在上述含有範圍內的方式進行調整。
以下敘述金被覆銀接合線1總量中的金含量及硫族元素含量的計算方法。首先，為了算出金含量，將接合線1放入稀硝酸，熔解芯材2後，採集熔解液。在該熔解液中加入鹽酸，以超純水作為定容液。以稀王水熔解被覆層3，以超純水作為定容液。以ICP發光光譜分析法（ICP-AES：Inductively Coupled Plasma Atomic Emission Spectroscopy）對於該等定容液中的金進行定量分析，藉此測量金含量。
接著，算出硫族元素的含量。被覆層3的硒及碲中的含量，係將接合線1放入稀硝酸，熔融芯材2後對於被覆層3進行萃取。然後以稀王水將被覆層3加熱分解後，使用以超純水定容的熔液進行測量。使用ICP質量分析法（ICP-MS：Inductively Coupled Plasma Mass Spectrometry）對於該定容液中的硒及碲進行定量分析。另一方面，將接合線1放入稀硝酸，使用將芯材2熔融的液體，藉由ICP-MS測量芯材2的硒及碲中的含量。之後，從被覆層3及芯材2的金含量與硒及碲含量算出接合線1整體之中的金含量與硒及碲含量。又，除了上述之外，亦具有在ICP-AES上安裝氫化物產生裝置，藉由產生硒及碲的氫化物而進行分析的方法。
又，芯材2及被覆層3的硫（S）含量，係使用燃燒紅外線吸收法對於接合線1進行測量。每1次測量時，接合線1的重量較佳為0.5g以上。試料難熔的情況，亦可因應需求使用助燃材料。
上述金被覆銀接合線1，較佳係具有13μm以上50μm以下的線徑（第一圖所示的直徑D）。線1的線徑若小於13μm，則在製造半導體裝置時使用接合線1進行打線接合時，會有強度及導電性等降低而導致打線接合的可靠性等降低的疑慮。線1的線徑若超過50μm，則具有對於電極的接合性降低的疑慮。例如，間距窄化的半導體裝置之電極其開口面積變小，而電極的開口面積成為80μm以下。於是，在以將金被覆銀接合線1的FAB限制於電極之開口面積內的方式形成FAB的情況，形成非對稱球體（偏芯球體）的風險上升，而具有對於電極之接合性降低的疑慮。
具有上述線徑的金被覆銀接合線1中，較佳係因應線徑使被覆層3的厚度為20nm以上500nm以下。被覆層3的厚度，係表示從以金作為主成分之區域的線1表面相對於垂直方向往芯材2之深度方向的厚度。被覆層3的厚度若小於20nm，則在使用形成於金被覆銀接合線1之FAB時，具有無法藉由以金作為主成分的被覆層3充分抑制球體壓縮部間之離子遷移的疑慮。被覆層3的厚度若超過500nm，則具有被覆層3的形成性降低的疑慮。另外，被覆層3的厚度較佳係因應金被覆銀接合線1的線徑設定。
被覆層3中的金含量越多則抑制離子遷移的效果越大，因此被覆層3中至少可含有50質量%以上的金，金含量更佳為80%質量以上，再佳為99質量%以上。從接合線1的表面，以歐傑電子光譜（AES：Auger Electron Spectroscopy）進行線最表面的定量分析，藉此可測量被覆層3的金含量。另外，此處所指的金含量，係與檢測之金屬元素總量相對的值，不包含因為吸附等而存在於表面的碳或氧等。
被覆層3的厚度係以下述方式測量。亦即，金被覆銀接合線1中，藉由AES從該表面在深度方向上實施元素濃度分析，在將存在於表面附近的金含量之最大值設為100%時，以位於50%之處作為交界部，求出該交界部至表面的區域作為被覆層3的厚度。可藉由AES分析從金被覆銀接合線1的表面往深度方向進行測量。例如，作為從線表面往銀芯材2分析被覆層3之各元素濃度的手段，以AES分析進行的濃度測量係為有效。此處作為一例，可使用日本電子製的歐傑電子能譜儀（商品名稱：JAMP-9500F），設定為一次電子束的加速電壓10kV、照射電流50nA、光束直徑約4μmφ，並以Ar離子濺鍍速度在SiO2 換算值下約3.0nm/min的條件據以實施。
接著，在使用實施態樣的金被覆銀接合線1進行打線接合時，如第三圖所示，在金被覆銀接合線1的一端形成FAB4。作為FAB4的形成條件，例如，金被覆銀接合線1的線徑在13μm以上50μm以下的情況，係以放電電流值在30mA以上120mA以下、FAB4直徑為線徑之1.5倍以上2.0倍以下的方式設定電弧放電條件。接合裝置可使用例如KULICKE AND SOFFA公司製的接合裝置（全自動接合機：IConn PLUS）等的市售品。使用該接合裝置的情況，作為裝置的設定，較佳係使用放電時間為50μs以上1000μs以下、EFO-Gap為20mil以上40mil以下（約635μm以上1143μm以下）、尾端長度為6mil以上12mil以下（約152μm以上305μm以下）。又，使用該接合裝置以外之接合裝置的情況，只要係與該接合裝置相同的條件，例如FAB4的直徑成為與該接合裝置相同尺寸的條件即可。
此時，使用實施態樣的金被覆銀接合線1的情況，藉由被覆層3所含有的硫族元素，在FAB4的表面區域，雖與所形成之FAB4的直徑有關，但例如在從表面相對深度方向10μm以下（或相對於FAB4的直徑在10%以下）的範圍內形成金濃化區域5。該金濃化區域5，在FAB4與電極接合後亦能夠維持，因此可發揮抑制離子遷移的效果。金濃化區域5，在上述的範圍內，從FAB4的表面往內部存在濃度梯度。然而，金濃化區域5的濃度梯度並不太重要，為了抑制離子遷移，FAB4表面的金濃度更為重要。
亦即，如以往的金被覆銀接合線，在銀芯材的表面形成不含硫族元素之金層的情況，在使具有金層之線的一端熔融而形成球體時，因為金層中的金進入以銀芯材為主而構成的熔融球體內部，雖相對於熔融球體的頸側部分地形成金濃化區域，但對於球體表面的大部分並未形成金濃化區域。使熔融球體凝固而形成的FAB表面其組成則維持該狀態。因此，如第四圖所示，即使在銀芯材表面形成金層，亦無法在可有效抑制離子遷移的位置形成金濃化區域。
相對於此，若被覆層3包含既定量的硫族元素，則可抑制金進入熔融球體的內部，而未被吸收至熔融球體內部的金則存在表面附近而形成金濃化區域。使該表面附近具有金濃化區域的熔融球體凝固而形成FAB4，藉此可在第五圖所示的FAB4的表面區域形成金濃化區域5。金濃化區域5，如上所述，展現抑制球體壓縮部之間發生離子遷移的效果。另外，FAB4的金濃化區域5，為了抑制離子遷移的發生，較佳係從金被覆銀接合線1與FAB4的頸部6開始60%以上的表面中形成。金濃化區域5未形成於FAB4的整個表面也無妨，只要從頸部6開始60%以上的表面上形成有金濃化區域5，就可得到抑制離子遷移的效果。另外，此處規定的從FAB4的頸部6開始60%以上的表面，係指接合線1與FAB（球體）4的剖面圖中，從線1與球體4的頸部6連線之中間點延伸至相當於球體4最低點之位置的垂線上，從頸部6連線之中間點至相當於60%以上之處（球體4的表面）。特定金濃化區域5之形成範圍的具體方法及測量方法於後段中詳細敘述。
如第四圖及第五圖所示的金濃化區域5的形成，可藉由電子探針顯微分析（EPMA：Electron Probe Micro Analyzer）的面分析（例如，加速電壓15kV，照射電流290nA）從球體剖面進行觀察。
為了良好地得到上述離子遷移的抑制效果，相對於金濃化區域5之銀與金的總量，金濃度較佳為8質量%以上，再者，更佳為10質量%以上。換言之，相對於FAB4的表面的銀及金的總量，藉由使金濃度在8質量%以上，可抑制使用FAB4所形成之球體壓縮部之間的離子遷移。若因為FAB4表面的金濃度小於8質量%而導致FAB4表面中的金濃度低落，則表面的銀濃度相對上升，因而無法有效抑制上述離子遷移。亦即，這種FAB4的表面無法展現金濃化區域5的效果。
如上所述，金濃化區域5，係在接合線1與FAB（球體）4的剖面圖中，在從線1與球體4的頸部6連線之中點延伸至相當於球體4最低點之處的垂線上，形成於從頸部6連線之中點至相當於60%以上之處的球體4表面。關於形成於FAB4表面之金濃化區域5的形成範圍，參照第六圖及第七圖的剖面圖進行敘述。另外，第六圖及第七圖為剖面圖，但為了明確顯示金濃化區域5的形成範圍及分析位置，因此並未描繪影線。又，第六圖顯示以下所示之點A與點B為水平的情況。首先，在線1與球體（FAB）4的剖面圖中，拉出一條通過表示線1與球體4之頸部（交界部）的點A、點B而相對線的長邊方向（軸向）垂直的線（線AB），將該點A及點B之中點作為點N。接著，拉出一條通過球體4之前端部（點C/最低點）而相對線1之長邊方向垂直的線（線C）。在球體4的左右任意拉出相對於線AB與線C垂直的線（線FG、線HI）。接著，使線AB與線FG的交點為點A’，使線C與線FG的交點為點C’，使線HI與線AB的交點為點B’，使線HI與線C的交點為點C”。接著，使通過點A’與點C’之線A’C’上任意的一點為點D’。相同地，使線B’C”上任意的一點為點E’。又，將點D’、點E’投影在球體4之圓周上的點作為點D、點E。然後在線A’C’上，使從點A’距離50%的點為點D1 ’，使距離60%的點為點D2 ’，使距離70%的點為點D3 ’，並使將各點投影至球體4的圓周上所得到的點為點D1 、點D2 、點D3 。相同地，在線B’C”上，使從點B’距離50%的點為點E1 ’，使距離60%的點為點E2 ’，使距離70%的點為點E3 ’，並使將各點投影至球體4的圓周上所得到的點為點E1 、點E2 、點E3 。
此處，第六圖顯示頸部6的點A與點B水平的情況，而點A與點B非水平的情況則顯示於第七圖。此情況中，拉一條通過表示線1與球體4之交界部的點A與點B的線（線AB），以該線AB之中點為點N。接著，拉一條通過球體4前端部（點C/最低點）而相對線1之長邊方向垂直的線（線C）。將通過線AB之中點、即點N而與線C平行的線A’B’延伸至球體4的左右外側。以線C及線A’B’為基準，與第六圖相同地，拉出線FG、線HI，分別設定線A’B’與線FG的交點（點A’）、線C與線FG的交點（點C’）、線HI與線A’B’的交點（點B’）、線HI與線C的交點（點C”）。接著，使通過點A’與點C’之線A’C’上的任一點為點D’，使線B’C”上的任一點為點E’。使將點D’、點E’投影至球體4之圓周上的點為點D、點E。然後在線A’C’上，使從點A’距離50%的點為點D1 ’，使距離60%的點為點D2 ’，使距離70%的點為點D3 ’，並使將各點投影至球體4之圓周上的點為點D1 、點D2 、點D3 。相同地，在線B’C”上，使從點B’距離50%的點為點E1 ’，使距離60%的點為點E2 ’，使距離70%的點為點E3 ’，並使將各點投影至球體4之圓周上的點為點E1 、點E2 、點E3 。
作為確認FAB4的表面上所形成之金濃化區域5其形成範圍的方法，具有對於上述第六圖及第七圖所示之FAB4的點D與點E進行線性分析的方法。線性分析中測量各點，若金濃度在8質量%以上，則可形成金濃化區域5至該點為止。金濃化區域5係從線1側逐漸朝向球體4的前端側形成，因此該點D與點E存在金濃化區域，表示相較於該等的點更靠近線1側的圓周上（圖中所示的曲線AD與曲線BE）亦形成有金濃化區域5。點D及點E若為相當於從點A’及點B’距離60%的點D2 ’及點E2 ’的點（點D2 及點E2 ），則可有效防止離子遷移。亦即，點D2 與點E2 在球體接合時，係位於球體壓縮部與晶片電極之接合界面末端附近的部分，因此相當於最靠近相鄰球體接合的球體壓縮部之處。因此，在該等的點D2 及點E2 形成金濃化區域5，對於防止離子遷移最為有效。然而，極少的情況中，在形成球體壓縮部時，因為與焊管的接觸、塑性變形時的損傷、與晶片上之電極接合時所施加之超音波的摩擦等，可能導致曲線AD及曲線BE中局部露出金未濃化之區域。然而，點D2 及點E2 形成有金濃化區域5對於抑制離子遷移的效果而言係為重要，因此即使在曲線AD及曲線BE中局部未形成金濃化區域5的情況，亦不會對於抑制離子遷移的效果有不良的影響。
具體敘述實施態樣之金被覆銀接合線1的一端上所形成之FAB4表面的金濃化區域5之金濃度的測量方法。首先，在圓筒狀的模具（mold）內，將形成於線1之FAB4（亦包含與球體相連的線部）放置於可對於球體4的與線1之長邊方向平行的剖面進行研磨的方向，倒入包埋樹脂，添加硬化劑使其硬化。之後，藉由研磨器，以盡量使球體4之中心附近露出的方式，對於已硬化之圓筒狀樹脂進行粗研磨。大約研磨至球體4之中心剖面附近後，進行最終研磨加工，以及藉由離子研磨裝置進行微調而使包含球體中心部的面稍微露出而成為分析面的位置。若線1的剖面寬度成為線1的直徑長度，則切剖面則成為包含球體4之中心部的面的基準。
為了定量地測量是否形成金濃化區域5，在上述的FAB4的分析面（研磨剖面）中，以場發式掃描電子顯微鏡（FE-SEM：Field Emission-Scanning Electron Microscope）附屬的能量分散型X光分析（EDX：Energy Dispersive X-ray Spectrometry）從球體4的外側（包埋樹脂側）往球體4的內部中心進行線性分析，藉此可確認金濃化區域5。線性分析條件，係使用Hitachi High-Technologies公司製的FE-SEM SU8220與BRUKER公司製的XFlash（R）5060FQ，加速電壓6keV，測量長度2μm，測量間隔0.03μm，測量時間60秒。根據線性分析的濃度分布（profile），從FAB4與包埋樹脂的界面至FAB4內部的100nm的位置之間，若存在金濃度相對於銀及金的總量為8質量%以上之處，則可判斷形成有金濃化區域5。此處，FAB4與包埋樹脂的界面，可由球體剖面的FE-SEM影像之對比的差距輕易判斷，藉由將影像與線性分析的圖表對比，可確認是否在必要之處形成金濃化區域。
接著說明實施態樣的金被覆銀接合線的製造方法。另外，實施態樣的金被覆銀接合線的製造方法，並未特別限定於以下所示的製造方法。實施態樣的金被覆銀接合線1，可由例如下述方法而得：在以成為芯材2的銀作為主成分的銀線材表面上，形成包含金作為主成分並且包含選自硫、硒及碲中的至少1種硫族元素之金層，藉此製作線的材料，並且實施拉線加工而使金被覆銀接合線1成為所要求之線徑，再因應需求實施熱處理等。用以得到金被覆銀接合線1的拉線加工，亦可對於線的材料實施，亦可對於銀線材實施。
使用銀作為芯材2的情況，使既定純度的銀熔解，另外，使用銀合金的情況，使既定純度的銀與添加元素一起熔解，藉此可得到銀芯材之材料或銀合金芯材之材料。熔解可使用電弧加熱爐、高頻加熱爐、電阻加熱爐、連續鑄造爐等的加熱爐。以防止來自大氣中的氧或氫混入為目的，加熱爐的銀熔湯上方較佳係保持在真空或氬、氮等的非活性氣體環境。經熔解的芯材之材料，由加熱爐以成為既定線徑的方式進行鑄造凝固，或是將已熔融之芯材的材料在鑄型中進行鑄造而製作鑄錠，再將該鑄錠進行輥壓延後，拉線至既定的線徑，藉此可得到銀線材（包含純銀線材及銀合金線材）。
作為在銀線材的表面形成金層的方法，例如可使用鍍覆法（濕式法）或蒸鍍法（乾式法）。鍍覆法可為電鍍法與無電鍍法的任一方法。衝擊電鍍或閃鍍等的電鍍，其鍍覆速度快，且若用於鍍金則金層對於銀線材的密合性良好，因而較佳。為了以鍍覆法使金層內含有硫族元素，例如，在上述電鍍中，使用在金鍍覆液中含有鍍覆添加劑的鍍覆液，該鍍覆添加劑係選自硫、硒及碲中的至少1種。此時，藉由調整鍍覆添加劑的種類及量，可調整被覆層3中的硫族元素含量，進一步可調整線1中的硫族元素含量。
作為蒸鍍法，可使用濺鍍法、離子植入法、真空蒸鍍法等的物理蒸鍍（PVD）或熱CVD、電漿CVD、有機金屬氣相成長法（MOCVD）等的化學蒸鍍（CVD）。根據該等的方法，形成後不需要洗淨金被覆層，而不會有在洗淨時造成表面汙染等的可能性。作為以蒸鍍法使金層內含有硫族元素的手法，具有使用含硫族元素的金靶材，並以磁控濺鍍等形成金層的手法。使用其以外之方法的情況，只要使用在金材料中含有硫族元素的原料即可。
如此，將被覆了包含硫族元素之金層的銀線材拉線至最終線徑，因應需求進行熱處理，藉此可製造銀芯材2的表面設有被覆層3的金被覆銀接合線1。拉線加工可在銀線材的階段實施，或亦可對於銀線材實施拉線加工至一定程度的線徑，並在形成金層後再進行拉線加工至最終線徑。拉線加工與熱處理亦可階段性進行。
拉線加工的加工率，可因應欲製造之金被覆銀接合線1的最終線徑及用途等決定。拉線加工的加工率，一般而言，作為將銀線材加工至最終線徑的加工率，較佳為90%以上。該加工率可由線剖面積的減少率算出。拉線加工，較佳係以使用多個鑽石模階段性縮小線徑的方式進行。此情況中，每一個鑽石模的面積減少率（加工率）較佳為5%以上15%以下。
將被覆有金層的銀線材拉線至最終線徑後，較佳係實施最終熱處理。最終熱處理，係在最終線徑下，考量將殘留於線1內部之金屬組織的應變去除的去應變熱處理及必要之線特性而實行。去應變熱處理，較佳係考量必要之線特性來決定溫度及時間。此外，可在線製造的任何階段，因應目的實施熱處理。作為這樣的熱處理，具有在線的拉線過程中的去應變熱處理、形成金層後用以提升接合強度的擴散熱處理等。藉由進行擴散熱處理，可提升芯材2與被覆層3的接合強度。熱處理中，使線通過加熱至既定溫度的加熱環境內以進行熱處理的行進間熱處理，因為容易調節熱處理條件而較佳。行進間熱處理的情況，可由線的通過速度與線在加熱容器內的通過距離而算出熱處理時間。作為加熱容器，可使用電爐等。 （半導體裝置及其製造方法）
接著，參照第八圖至第十一圖說明使用實施態樣的金被覆銀接合線1的半導體裝置。另外，第八圖係顯示實施態樣之半導體裝置進行樹脂密封之前的階段的剖面圖，第九圖係實施態樣之半導體裝置進行樹脂密封之階段的剖面圖，第十圖係顯示實施態樣之半導體裝置中與半導體晶片之電極接合的球體壓縮部的剖面圖，第十一圖係放大顯示第十圖所示之球體壓縮部的剖面圖。
實施態樣的半導體裝置10（樹脂密封前的半導體裝置10X），如第八圖及第九圖所示，具備：電路基板12，具有外部電極11；多個半導體晶片14（14A、14B、14C），配置於電路基板12上，分別具有至少1個電極（晶片電極）13；及接合線15（金被覆銀接合線1），將電路基板12的外部電極11與半導體晶片14的電極13、及多個半導體晶片14的電極13之間連接。電路基板12，係使用例如在樹脂材或陶瓷材等的絕緣基材表面或內部設置配線網的印刷線路板或陶瓷電路基板等。
另外，第八圖及第九圖顯示在電路基板12上裝設多個半導體晶片14的半導體裝置10，但半導體裝置10的構成不限於此。例如，半導體晶片亦可裝設於引線框架上，此情況中，半導體晶片的電極透過接合線15而連接發揮作為引線框架之外部電極之功能的外部引線。半導體晶片對於電路基板或引線框架的搭載數量可為1個及多個的任一情況。接合線15被應用於電路基板12的外部電極11與半導體晶片14的電極13、引線框架與半導體晶片的電極、及多個半導體晶片14的電極13之間的至少1者。
第八圖及第九圖所示的半導體裝置10的多個半導體晶片14之中，半導體晶片14A、14C係透過晶粒接合材16裝設於電路基板12的晶片裝設區域。半導體晶片14B係透過晶粒接合材16裝設於半導體晶片14A上。半導體晶片14A的一個電極13透過接合線15與電路基板12的外部電極11連接，另一個電極13則透過接合線15與半導體晶片14B的電極13連接，再另一個電極13則透過接合線15與半導體晶片14C的電極13連接。半導體晶片14B的另一個電極13，透過接合線15與電路基板12的外部電極11連接。半導體晶片14C的另一個電極13，透過接合線15與電路基板12的外部電極11連接。
半導體晶片14，具備矽（Si）半導體或化合物半導體等所構成之積體電路（IC）。晶片電極13，例如，係由至少最表面具有鋁（Al）層、AlSiCu、AlCu等的鋁合金層的鋁電極所構成。鋁電極，例如係由下述方法形成：在矽（Si）基板的表面，以與內部配線電性連接的方式被覆Al或Al合金等的電極材料。半導體晶片14，透過外部電極11及接合線15，與外部裝置之間進行資料傳輸，或從外部裝置供給電力。
電路基板12的外部電極11，透過接合線15與裝設於電路基板12的半導體晶片14的電極13電性連接。實施態樣的半導體裝置10中，接合線15係由上述實施態樣的金被覆銀接合線1所構成。接合線15中，其一端在晶片電極13上進行球體接合（第1接合），另一端在外部電極11上進行楔型接合（第2接合）（正接合）。另外，球體接合（第1接合）及楔型接合（第2接合）的形成順序亦可相反。亦即，亦可使接合線15的一端在外部電極11上進行球體接合（第1接合），使另一端在晶片電極13進行楔型接合（第2接合）（逆接合）。以接合線15將多個半導體晶片14的電極13之間連接的情況亦相同。另外，以接合線15電性接合的半導體晶片14的電極13，亦包含預先接合於半導體晶片14上之電極的凸塊（無圖示）。
例如，在使接合線15的一端於晶片電極13進行球體接合時，藉由放電等使接合線15的一端熔融，因表面張力等而凝固為球狀，藉此形成第三圖所示的FAB4。如上所述，FAB4的形成步驟中，藉由線1表面的被覆層3，在FAB4的表面區域形成金濃化區域5。藉由超音波併用熱壓接接合法等將這樣的FAB4接合於晶片電極13，藉此在晶片電極13上形成第十圖或第十一圖所示的球體壓縮部17。之後，以將多個半導體晶片14及接合線15進行樹脂密封的方式，於電路基材12上形成密封樹脂層18，而製造半導體裝置10。半導體裝置具體而言具有邏輯IC、類比IC、離散半導體、記憶體、光半導體等。
FAB4的表面區域形成有如第三圖所示之金濃化區域5，因此在球體壓縮部17的表面亦與FAB4相同地形成有金濃化區域5。此處，在將FAB4接合於鋁電極等的晶片電極13時，形成由鋁等的晶片電極13之構成元素與具有金濃化區域5的FAB4之構成元素混合或合金化而成的接合部。球體壓縮部17的金濃化區域5，在與接合部之形成不相關的部分中，存在於從晶片電極13露出的表面。球體壓縮部17的金濃化區域5，與FAB4相同地，至少形成於球體壓縮部17的表面，再者例如從球體壓縮部17之表面相對深度方向在10μm以下（或相對於FAB的直徑在10%以下）的範圍內，相對於銀及金的總量，具有8質量%以上的金濃度。藉此，可抑制球體壓縮部17之間發生離子遷移。
如上所述，離子遷移係因為電場的施加與水分而引起金屬的離子化，而金屬離子移動經過球體壓縮部之間後析出，導致絕緣劣化或短路的現象，銀為容易發生離子遷移的金屬。對於此點，預先使球體壓縮部17的表面區域存在不易發生離子遷移之金濃化的區域（金濃化區域）5，相對降低了表面的銀濃度，因此可抑制在使用金被覆銀接合線1而形成的球體壓縮部17之間的離子遷移。因此，可抑制因為球體壓縮部17之間的絕緣不良或短路等造成半導體裝置10的可靠性及完整性降低，而能夠提供絕緣可靠性等優良的半導體裝置10。再者，如第十圖所示，晶片電極13的形成間距P窄至100μm以下的情況，亦可有效抑制球體壓縮部17之間的絕緣不良或短路等。
另外，球體壓縮部17的金濃化區域5，基本上具有與FAB4的金濃化區域5相同的構成，具體構成如上所述。又，球體壓縮部17的金濃化區域5的特定及測量，較佳係與上述FAB4的金濃化區域5相同地實施，且分別具有相同的條件。 [實施例]
接著說明本發明的實施例。本發明不限於以下的實施例。例1~44為實施例，例45~60為比較例。 （實施例1~44）
準備以連續鑄造所製作之純度99%的銀芯材作為芯材，進行連續拉線，加工至中間線徑0.05mm~1.0mm。然後以下述方式在中間線徑的銀線材上形成金被覆層。在適量添加硫、硒、碲各種添加劑的金電鍍浴中，在一邊連續送入銀線材一邊浸漬的狀態下，以電流密度0.20A/dm2 以上1.0A/dm2 以下對銀線材通電，形成包含硫族元素的金被覆層。之後，對於拉線加工至最終線徑φ20μm的線實施最終熱處理，製作從實施例1至實施例36的金被覆銀接合線。將該等的金被覆銀接合線提供至後述的特性評價。 （比較例45~50）
Au鍍覆浴中不添加硫族元素的添加劑，除此之外，與實施例相同地製作金被覆銀接合線。將該等的金被覆銀接合線提供至後述特性評價。 （比較例51~60）
使用以成為表1所示之值的方式調整被覆層中之硫族元素含量的Au鍍覆浴，除此之外，與實施例相同地製作金被覆銀接合線。將該等的金被覆銀接合線提供至後述的特性評價。 （含量測量）
金被覆銀接合線中的金含量及硫族元素含量係以前述方法測量。該結果顯示於表1。 （線外觀檢査）
對於中間線徑及最終線徑的金被覆銀接合線的外觀，使用KEYENCE公司製的雷射顯微鏡（商品名稱：VK-X200），以高倍率確認金被膜有無破損（龜裂）。在10條線中，只要發現1條具有主要因為拉線加工時產生的拉伸應力導致金被膜產生龜裂而使銀芯材露出的情況，則為「B」（不合格），1條也沒發現的情況則為「A」（合格）。結果顯示於表1。 （金濃化區域的測量）
接著，使用市售的打線接合裝置（KULICKE AND SOFFA公司製，IConn PLUS），以使FAB的直徑為36μm的方式設定EFO條件，在大氣中使所製作之金被覆銀接合線形成FAB。之後，以FE-SEM/EDX對於FAB在分別距離頸部50%、60%、70%的點D（點D1 、點D2 、點D3 ）、點E（點E1 、點E2 、點E3 ）的位置進行線性分析。各點的線性分析結果，若金濃度相對於金與銀的總合小於8質量%則為「B」（無金濃化區域）、若存在8質量%以上，則為「A」（具有金濃化區域）。另外，結果為了解決離子遷移，從頸部開始形成範圍相同的點（點D1 、點E1 ）、（點D2 、點E2 ）、（點D3 、點E3 ）必須同時滿足條件，因此僅將在各點同時滿足條件的情況判定為「A」（具有金濃化區域）。例如，點D2 、點E2 同時判定為A的情況，金濃化區域的分析位置60%的判定才為「A」，若點D2 、點E2 的至少任一點判定為B的情況，則金濃化區域的分析位置60%的判定即為「B」。該等的結果顯示於表1。 （離子遷移評價）
使用市售的打線接合裝置（KULICKE AND SOFFA公司製，IConn PLUS），以使FAB的直徑為36μm的方式設定EFO條件，而在大氣中使所製作之金被覆銀接合線形成FAB。之後，藉由以超音波併用熱壓接方式所進行的球體接合法，在加熱至150℃的評價用Si晶片上的鋁合金墊上，以壓接球體的平均直徑成為45μm的接合條件，進行第1次接合，以超音波併用熱壓接方式所進行的訂合式接合法(stitch bonding)，在與使用電鍍於Ni上鍍Au的BGA基板的引線端子之間，以既定接合條件進行第2次接合，每1個晶片共接32條線。經連接的線，係由將晶片電極與引線端子之間連結的2條線與1對晶片電極，構成總計16個電路。對於該等的電路，裝設可施加偏壓的專用治具，從萬用電表等的電壓源通過治具的端子，從BGA基板上的引線端子，對於最後接線之電路的球體壓縮部施加電壓。該球體壓縮部相當於陽極或陰極任一者。亦即，每1個晶片中形成8對陽極與陰極的對。陽極與陰極之間在晶片內絕緣，成為陽極及陰極的球體壓縮部之間的距離，雖因為接合的位置精度及壓接球體的直徑而有些許變動，但為125μm。
評價離子遷移之前，預先在高溫爐中，以175℃、3小時的條件，對於經實施接線之狀態的BGA基板進行烘烤處理。接著，將經過烘烤處理的BGA基板裝設於專用治具，在晶片電極上滴下純水。之後，使用定電壓源（Hewlett-Packard公司製，E3632A），以使電極間的電場強度為16kV的方式對於8對的陽極-陰極施加2V的定電壓。定電壓施加時間為60秒。在經過施加時間後，使用實體顯微鏡以目視判定是否發生離子遷移。陽極-陰極間確認到析出為樹枝狀之金屬（枝晶）的情況，則判定發生離子遷移。8對之中有1對以上發生離子遷移的情況判定為「B」（不合格），完全未發生的情況判定為「A」（合格）。判定結果顯示於表1。
[表1]
  金含量 [質量%] 硫族元素含量[質量ppm] 線外觀檢査 金濃化區域 的分析位置 IM評價 ＊1
S Se Te 總量 (S+Se+Te) 50% 60% 70%
實施例 1 4.5 - - 1.8 1.8 A A A B A
2 3.8 - - 11.8 11.8 A A A A A
3 2.1 - - 6.1 6.1 A A A A A
4 6.0 - - 28.8 28.8 A A A A A
5 5.2 - - 19.8 19.8 A A A A A
6 4.4 - - 18.0 18.0 A A A A A
7 4.8 - - 31.2 31.2 A A A A A
8 4.0 - - 40.0 40.0 A A A A A
9 3.5 - - 75.3 75.3 A A A A A
10 3.3 - - 7.3 7.3 A A A A A
11 4.6 - - 4.8 4.8 A A A A A
12 2.7 - - 67.5 67.5 A A A A A
13 6.2 - - 78.7 78.7 A A A A A
14 2.4 - 3.1 - 3.1 A A A B A
15 6.8 - 48.3 - 48.3 A A A A A
16 4.2 - 1.2 - 1.2 A A A B A
17 3.6 - 39.6 - 39.6 A A A A A
18 5.5 - 16.5 - 16.5 A A A A A
19 3.7 - 12.6 - 12.6 A A A A A
20 4.5 - 56.7 - 56.7 A A A A A
21 5.0 - 21.0 - 21.0 A A A A A
22 2.5 - 60.8 - 60.8 A A A A A
23 4.0 - 76.4 - 76.4 A A A A A
24 2.8 2.2 - - 2.2 A A A B A
25 6.6 26.4 - - 26.4 A A A A A
26 5.8 3.8 - - 3.8 A A A B A
27 5.3 33.4 - - 33.4 A A A A A
28 3.0 51.3 - - 51.3 A A A A A
29 4.5 8.6 - - 8.6 A A A A A
30 4.0 10.8 - - 10.8 A A A A A
31 2.5 62.5 - - 62.5 A A A A A
32 3.5 5.3 - - 5.3 A A A A A
33 4.3 2.8 - - 2.8 A A A B A
34 4.2 3.1 8.2 - 11.3 A A A A A
35 5.3 7.6 7.2 - 14.8 A A A A A
36 2.9 2.0 2.4 - 4.4 A A A A A
37 6.4 9.0 33.2 - 42.2 A A A A A
38 4.1 1.6 - 20.1 21.7 A A A A A
39 5.5 4.6 - 6.4 11.0 A A A A A
40 5.0 3.9 - 11.6 15.5 A A A A A
41 3.6 1.1 - 12.2 13.3 A A A A A
42 3.0 - 8.2 11.3 19.5 A A A A A
43 6.2 - 20.7 25.2 45.9 A A A A A
44 4.7 - 17.2 14.8 32.0 A A A A A
比較例 45 1.5 - - - 0.0 A B B B B
46 7.5 - - - 0.0 A B B B B
47 1.3 - - - 0.0 A B B B B
48 8.7 - - - 0.0 A B B B B
49 0.6 - - - 0.0 A B B B B
50 10.2 - - - 0.0 A B B B B
51 4.8 - 0.5 - 0.5 A A B B B
52 3.7 - 88.8 - 88.8 B - - - -
53 2.5 - 0.2 - 0.2 A A B B B
54 6.8 - 102.0 - 102.0 B - - - -
55 4.1 - - 0.2 0.2 A A B B B
56 3.0 - - 0.7 0.7 A A B B B
57 5.1 - - 91.8 91.8 B - - - -
58 3.2 0.3 - 0.2 0.5 A A B B B
59 6.0 0.4 - 0.4 0.8 A A B B B
60 5.4 - 55.7 63.1 118.8 B - - - -
＊1：離子遷移(IM)評價
如表1所示，根據實施例1~36的金被覆銀接合線，可形成在表面的適當區域具有金濃化區域的FAB。再者，在將這種FAB於半導體晶片的電極上進行球體接合而製造半導體裝置時，可抑制球體壓縮部之間發生絕緣不良或短路等，因此可以低價提供絕緣可靠性等優良且完整的線接合結構及半導體裝置。相對於此，如表1的比較例45~50的結果所示，可知若被覆層中未添加硫族元素，則未形成金濃化區域。又，如表1的比較例52、54、57、60的結果所示，被覆層中的硫族元素的含量太多（相對於線總量超過80ppm的量），則會在金被覆層發生龜裂或破損等。再者，如表1的比較例51、53、55、56、58、59的結果所示，被覆層中的硫族元素的含量若太少（相對線總量小於1ppm的量），則雖在FAB表面的一部份形成金濃化區域，但無法形成抑制離子遷移所必須之金濃化區域。因此，比較例的金被覆銀接合線，無法抑制在使用形成於其一端之FAB的球體壓縮部之間的絕緣不良或短路等。
1:金被覆銀接合線 2:芯材（銀芯材） 3:被覆層 4:FAB（球體） 5:金濃化區域 6:頸部 10:半導體裝置 10X:樹脂密封前的半導體裝置 11:外部電極 12:電路基板 13:晶片電極 14:半導體晶片 14A:半導體晶片 14B:半導體晶片 14C:半導體晶片 15:接合線 16:晶粒接合材 17:球體壓縮部 18:密封樹脂層 D:直徑
第一圖係顯示實施態樣之金被覆銀接合線的縱剖面圖。 第二圖係顯示實施態樣之金被覆銀接合線的橫剖面圖。 第三圖係顯示實施態樣之金被覆銀接合線的一端形成有FAB之狀態的剖面圖。 第四圖係顯示以往的金被覆銀接合線的一端上所形成之FAB表面的金濃化區域的EPMA影像。 第五圖係顯示實施態樣之金被覆銀接合線的一端上所形成之FAB表面的金濃化區域的EPMA影像。 第六圖係顯示實施態樣之金被覆銀接合線的一端上所形成之FAB表面的金濃化區域的分析位置之一例的剖面圖。 第七圖係顯示實施態樣之金被覆銀接合線的一端上所形成之FAB表面的金濃化區域的分析位置之另一例的剖面圖。 第八圖係顯示實施態樣之半導體裝置進行樹脂密封前之階段的剖面圖。 第九圖係顯示實施態樣之半導體裝置完成樹脂密封之階段的剖面圖。 第十圖係顯示實施態樣之半導體裝置中與半導體晶片之電極接合的球體壓縮部的剖面圖。 第十一圖係將第十圖所示的球體壓縮部放大顯示的剖面圖。
1:金被覆銀接合線
2:芯材(銀芯材)
3:被覆層
D:直徑

Claims (6)

  1. 一種金被覆銀接合線，具有：芯材，包含銀作為主成分；及被覆層，設於該芯材的表面且包含金作為主成分，並包含選自硫、硒及碲中的至少1種硫族元素；其中，該金被覆銀接合線中，相對於該線的總量，在2質量%以上7質量%以下的範圍內包含金，且在1質量ppm以上80質量ppm以下的範圍內包含該硫族元素。
  2. 一種金被覆銀接合線，具有：芯材，包含銀作為主成分；及被覆層，設於該芯材的表面且包含金作為主成分，並包含選自硫、硒及碲中的至少1種硫族元素；其中，該金被覆銀接合線中，相對於該線的總量，在2質量%以上7質量%以下的範圍內包含金；相對於該接合線的總量，在1質量ppm以上80質量ppm以下的範圍內包含該硫族元素；在該金被覆銀接合線的一端形成焊球時，該焊球在該接合線與該焊球的剖面圖之中，在從線與球體之頸部的連線之中點延伸至相當於球體最低點之位置的垂線上、相當於距離頸部連線之中點60%以上之位置之處具有金濃化區域。
  3. 如申請專利範圍第2項之金被覆銀接合線，其中該金濃化區域中的金濃度，相對於該銀與該金的總量，在8質量%以上。
  4. 一種金被覆銀接合線的製造方法，其係具備包含銀作為主成分的芯材與設於該芯材表面且包含金作為主成分之被覆層的金被覆銀接合線的製造方法，其中，該金被覆銀接合線中，相對於該線的總量，在2質量%以上7質量%以下的範圍內包含金，且在1質量ppm以上80質量ppm以下的範圍內包含選自硫、硒及碲中的至少1種硫族元素。
  5. 一種半導體裝置，其係具備至少具有1個電極的一或多個半導體晶片與引線框架或基板，並為以金被覆銀接合線連接選自該半導體晶片之電極與該引線框架之間、該半導體晶片的電極與該基板的電極之間、及該多個半導體晶片的電極之間的至少1者，其中，該金被覆銀接合線具有：芯材，包含銀作為主成分；與被覆層，設於該芯材表面且包含金作為主成分，並包含選自硫、硒及碲中的至少1種硫族元素；該金被覆銀接合線中，相對於該線的總量，在2質量%以上7質量%以下的範圍內包含金，且在1質量ppm以上80質量ppm以下的範圍內包含該硫族元素。
  6. 一種半導體裝置的製造方法，其係具備至少具有1個電極的一或多個半導體晶片與引線框架或基板，並為以金被覆銀接合線連接選自該半導體晶片的電極與該引線框架之間、該半導體晶片的電極與該基板的電極之間、及該多個半導體晶片的電極之間中的至少1者， 其中，該金被覆銀接合線具有包含銀作為主成分的芯材與設於該芯材表面且包含金作為主成分的被覆層；該金被覆銀接合線中，相對於該線的總量，在2質量%以上7質量%以下的範圍內包含金，且在1質量ppm以上80質量ppm以下的範圍內包含選自硫、硒及碲中的至少1種硫族元素。
TW108127421A 2019-04-12 2019-08-01 金被覆銀接合線及其製造方法、和半導體裝置及其製造方法 TWI739139B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-076471 2019-04-12
JP2019076471A JP6807426B2 (ja) 2019-04-12 2019-04-12 金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
TW202038256A TW202038256A (zh) 2020-10-16
TWI739139B true TWI739139B (zh) 2021-09-11

Family

ID=72751037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127421A TWI739139B (zh) 2019-04-12 2019-08-01 金被覆銀接合線及其製造方法、和半導體裝置及其製造方法

Country Status (7)

Country Link
US (1) US11289442B2 (zh)
JP (1) JP6807426B2 (zh)
KR (1) KR102288721B1 (zh)
CN (1) CN112088425A (zh)
SG (1) SG11202004295WA (zh)
TW (1) TWI739139B (zh)
WO (1) WO2020208839A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201607523RA (en) * 2016-09-09 2018-04-27 Heraeus Materials Singapore Pte Ltd Coated wire
JP7293142B2 (ja) * 2020-01-07 2023-06-19 東芝デバイス＆ストレージ株式会社 半導体装置
KR20230069202A (ko) * 2020-10-20 2023-05-18 닛데쓰마이크로메탈가부시키가이샤 반도체 장치용 Ag 합금 본딩 와이어
WO2022270050A1 (ja) * 2021-06-25 2022-12-29 日鉄マイクロメタル株式会社 半導体装置用ボンディングワイヤ
JP7157279B1 (ja) 2021-06-25 2022-10-19 日鉄マイクロメタル株式会社 半導体装置用ボンディングワイヤ
JP7157280B1 (ja) 2021-06-25 2022-10-19 日鉄マイクロメタル株式会社 半導体装置用ボンディングワイヤ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196411A (ja) * 2000-01-11 2001-07-19 Noge Denki Kogyo:Kk 金被覆した銀線ボンディングワイヤ
TWI524443B (zh) * 2012-02-27 2016-03-01 Nippon Micrometal Corp 功率半導體裝置及其製造方法、以及接合線
US20180026004A1 (en) * 2016-07-20 2018-01-25 Samsung Electronics Co., Ltd. Bonding wire, wire bonding method using the bonding wire, and electrical connection part of semiconductor device using the bonding wire

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9740442B2 (en) 2010-12-21 2017-08-22 Sato Holdings Kabushiki Kaisha Virtual input/output device for printers
CN103474408B (zh) 2013-09-26 2016-04-20 辽宁凯立尔电子科技有限公司 一种表面有镀金层的金银合金键合丝及其制备方法
JP6516465B2 (ja) * 2014-12-17 2019-05-22 日鉄ケミカル＆マテリアル株式会社 半導体装置用ボンディングワイヤ
WO2017221434A1 (ja) * 2016-06-20 2017-12-28 日鉄住金マイクロメタル株式会社 半導体装置用ボンディングワイヤ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196411A (ja) * 2000-01-11 2001-07-19 Noge Denki Kogyo:Kk 金被覆した銀線ボンディングワイヤ
TWI524443B (zh) * 2012-02-27 2016-03-01 Nippon Micrometal Corp 功率半導體裝置及其製造方法、以及接合線
US20180026004A1 (en) * 2016-07-20 2018-01-25 Samsung Electronics Co., Ltd. Bonding wire, wire bonding method using the bonding wire, and electrical connection part of semiconductor device using the bonding wire

Also Published As

Publication number Publication date
WO2020208839A1 (ja) 2020-10-15
JP2020174161A (ja) 2020-10-22
US11289442B2 (en) 2022-03-29
JP6807426B2 (ja) 2021-01-06
TW202038256A (zh) 2020-10-16
KR102288721B1 (ko) 2021-08-13
SG11202004295WA (en) 2020-11-27
CN112088425A (zh) 2020-12-15
US20200350273A1 (en) 2020-11-05
KR20200120862A (ko) 2020-10-22

Similar Documents

Publication Publication Date Title
TWI739139B (zh) 金被覆銀接合線及其製造方法、和半導體裝置及其製造方法
TWI427719B (zh) The joint structure of the joining wire and its forming method
TWI812853B (zh) 線接合構造、使用於該線接合構造的接合線及半導體裝置
WO2020246094A1 (ja) パラジウム被覆銅ボンディングワイヤ、パラジウム被覆銅ボンディングワイヤの製造方法、これを用いた半導体装置及びその製造方法
US11876066B2 (en) Palladium-coated copper bonding wire, wire bonding structure, semiconductor device, and manufacturing method of semiconductor device
JP2007012776A (ja) 半導体装置用ボンディングワイヤ
JP7168760B2 (ja) パラジウム被覆銅ボンディングワイヤ、パラジウム被覆銅ボンディングワイヤの製造方法、及びこれを用いたワイヤ接合構造、半導体装置並びにその製造方法
US20210280553A1 (en) Palladium-coated copper bonding wire and method for manufacturing same
JP6869920B2 (ja) ボールボンディング用貴金属被覆銀ワイヤおよびその製造方法、ならびにボールボンディング用貴金属被覆銀ワイヤを使用した半導体装置およびその製造方法
JP6869919B2 (ja) ボールボンディング用貴金属被覆銀ワイヤおよびその製造方法、ならびにボールボンディング用貴金属被覆銀ワイヤを使用した半導体装置およびその製造方法