TW202418418A - 半導體裝置用接合線 - Google Patents

半導體裝置用接合線 Download PDF

Info

Publication number
TW202418418A
TW202418418A TW112147834A TW112147834A TW202418418A TW 202418418 A TW202418418 A TW 202418418A TW 112147834 A TW112147834 A TW 112147834A TW 112147834 A TW112147834 A TW 112147834A TW 202418418 A TW202418418 A TW 202418418A
Authority
TW
Taiwan
Prior art keywords
wire
less
concentration
coating layer
bonding
Prior art date
Application number
TW112147834A
Other languages
English (en)
Inventor
宇野智裕
小山田哲哉
小田大造
江藤基稀
Original Assignee
日商日鐵化學材料股份有限公司
日商日鐵新材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日鐵化學材料股份有限公司, 日商日鐵新材料股份有限公司 filed Critical 日商日鐵化學材料股份有限公司
Publication of TW202418418A publication Critical patent/TW202418418A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種新穎之半導體裝置用接合線，其於嚴酷之高溫環境下亦抑制電偶腐蝕，獲得良好之第2接合部之接合可靠性。該接合線之特徵在於含有包含Cu或Cu合金之芯材、及形成於該芯材之表面之含有除Cu以外之導電性金屬之被覆層，且於藉由歐傑電子能譜法(AES)進行測定所獲得之該線之深度方向之濃度分佈中，被覆層之測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之合計C Pd＋C Ni之平均值為50原子%以上，且被覆層之測定點處之C Pd與C Ni之比C Pd/C Ni之平均值為0.2以上20以下，被覆層之厚度dt為20 nm以上180 nm以下，該線之表面中之Au之濃度C Au為10原子%以上85原子%以下，藉由背向散射電子繞射(EBSD)法對該線之表面進行分析所獲得之晶粒之線圓周方向之平均尺寸為35 nm以上200 nm以下。

Description

半導體裝置用接合線
本發明係關於一種半導體裝置用接合線。進而關於一種包含該接合線之半導體裝置。
於半導體裝置中，形成於半導體晶片上之電極、與引線框架或基板上之電極之間係利用接合線而連接。接合線之連接工藝係對半導體晶片上之電極進行第1接合，繼而形成迴路後，將線部第2接合於引線框架或基板上之外部電極，從而結束。第1接合係藉由電弧加熱對線前端進行加熱而使其熔融，利用表面張力形成無空氣焊球(FAB：Free Air Ball；以下，亦簡稱為「焊球」)後，將該焊球部壓接接合(以下為「焊球接合」)於半導體晶片上之電極。又，第2接合係不形成焊球而藉由施加超音波、負載來將線部壓接接合(以下為「楔型接合」)於外部電極上。繼而，於連接工藝之後，以密封樹脂密封接合部而獲得半導體裝置。
迄今為止，接合線之材料主要為金(Au)，但正在以LSI(large scale integration，大規模積體電路)用途為中心逐漸替換成銅(Cu)(例如，專利文獻1～3)，又，近年來，於電動汽車或油電混合車逐漸普及之背景下，在車載用裝置用途中，進而在空調或太陽光發電系統等大功率機器中之功率裝置(功率半導體裝置)用途中，就熱導率或熔斷電流較高之方面而言，亦期待替換成高效且可靠性亦較高之Cu。
與Au相比，Cu存在易氧化之缺點，作為防止Cu接合線之表面氧化之方法，亦提出有以Pd等金屬被覆Cu芯材之表面而成之結構(專利文獻4)。又，亦提出有一種被覆有Pd之Cu接合線，該被覆有Pd之Cu接合線係以Pd被覆Cu芯材之表面，進而向Cu芯材中添加Pd、Pt，藉此改善了第1接合部之接合可靠性(專利文獻5)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開昭61-48543號公報 [專利文獻2]日本專利特表2018-503743號公報 [專利文獻3]國際公開第2017/221770號 [專利文獻4]日本專利特開2005-167020號公報 [專利文獻5]國際公開第2017/013796號
[發明所欲解決之問題]
車載用裝置或功率裝置於作動時會較一般之電子機器暴露於更高之溫度下，故而關於所使用之接合線，要求其於嚴酷之高溫環境下呈現良好之接合可靠性。
本發明人等基於對車載用裝置或功率裝置所要求之特性而實施評價，結果發現，先前之具有Pd被覆層之Cu接合線存在以下情況：於線之連接步驟中，Pd被覆層局部地發生剝離，芯材之Cu露出，被覆Pd部與露出Cu部之接觸區域被暴露在包含高溫環境下自密封樹脂產生之氧氣或水蒸氣、硫化物系釋氣的環境中，因此Cu發生局部腐蝕、即電偶腐蝕，無法充分地獲得第2接合部之接合可靠性。本發明人等確認到，尤其於線較細(特別是線徑18 μm以下)之情形、或暴露於更高溫環境(特別是190℃以上)下之情形時，難以抑制電偶腐蝕並改善第2接合部之接合可靠性。
本發明提供一種新穎之Cu接合線，其於嚴酷之高溫環境下亦抑制電偶腐蝕，獲得良好之第2接合部之接合可靠性。 [解決問題之技術手段]
本發明人等對上述問題進行了銳意研究，結果發現藉由具有下述構成而能夠解決上述問題，從而完成了本發明。
即，本發明包括以下內容。 [1]一種半導體裝置用接合線，其含有包含Cu或Cu合金之芯材、及形成於該芯材之表面之含有除Cu以外之導電性金屬之被覆層，且 於藉由歐傑電子能譜法(AES)進行測定所獲得之該線之深度方向之濃度分佈中，被覆層之測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之合計C Pd＋C Ni之平均值為50原子%以上，被覆層之測定點處之C Pd與C Ni之比C Pd/C Ni之平均值為0.2以上20以下，且被覆層之厚度dt為20 nm以上180 nm以下， 該線之表面中之Au之濃度C Au為10原子%以上85原子%以下， 藉由背向散射電子繞射(EBSD)法對該線之表面進行分析所獲得之晶粒之線圓周方向之平均尺寸為35 nm以上200 nm以下。 [2]如[1]所記載之接合線，其中於藉由AES進行測定所獲得之該線之深度方向之濃度分佈中，Au之濃度C Au為10原子%以上之區域之厚度da為0.5 nm以上25 nm以下。 [3]如[1]或[2]所記載之接合線，其中於藉由EBSD法對線之表面之結晶方位進行測定所得之結果中，線長度方向之結晶方位中相對於線長度方向而角度差為15度以下之＜111＞結晶方位之比率為30%以上95%以下。 [4]如[1]至[3]中任一項所記載之接合線，其中線之深度方向之濃度分佈係一面藉由Ar濺射自線之表面向深度方向進行深入挖掘，一面於下述＜條件＞下藉由AES進行測定而獲得， ＜條件＞以線之寬度之中心成為測定面之寬度之中心之方式進行定位，且測定面之寬度為線直徑之5%以上15%以下，測定面之長度為測定面之寬度之5倍。 [5]如[1]至[4]中任一項所記載之接合線，其中線之表面中之Au之濃度係於下述＜條件＞下藉由AES而測定， ＜條件＞以線之寬度之中心成為測定面之寬度之中心之方式進行定位，且測定面之寬度為線直徑之5%以上15%以下，測定面之長度為測定面之寬度之5倍。 [6]如[1]至[5]中任一項所記載之接合線，其包含選自由B、P、In及Mg所組成之群中之一種以上之元素(以下，稱為「第1添加元素」)，且相對於線整體，第1添加元素之總計濃度為1質量ppm以上100質量ppm以下。 [7]如[1]至[6]中任一項所記載之接合線，其包含選自由Se、Te、As及Sb所組成之群中之一種以上之元素(以下，稱為「第2添加元素」)，且相對於線整體，第2添加元素之總計濃度為1質量ppm以上100質量ppm以下。 [8]如[1]至[7]中任一項所記載之接合線，其包含選自由Ga、Ge及Ag所組成之群中之一種以上之元素(以下，稱為「第3添加元素」)，且相對於線整體，第3添加元素之總計濃度為0.011質量%以上1.5質量%以下。 [9]一種半導體裝置，其包含如[1]至[8]中任一項所記載之接合線。 [發明之效果]
根據本發明，可提供一種新穎之Cu接合線，該新穎之Cu接合線於嚴酷之高溫環境下亦抑制電偶腐蝕，獲得良好之第2接合部之接合可靠性。
以下，根據本發明之較佳之實施方式來詳細地說明本發明。於說明時，有時亦會參照圖式，但圖式僅在可理解發明之程度內概略性地示出構成元件之形狀、大小及配置。本發明並不限定於下述實施方式及例示物，可於不脫離本發明之申請專利範圍及其同等範圍內進行任意變更而實施。
[半導體裝置用接合線] 本發明之半導體裝置用接合線(以下，亦簡稱為「本發明之線」、「線」)之特徵在於含有包含Cu或Cu合金之芯材、及 形成於該芯材之表面之含有除Cu以外之導電性金屬之被覆層，且 於藉由歐傑電子能譜法(AES)進行測定所獲得之該線之深度方向之濃度分佈中，被覆層之測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之合計C Pd＋C Ni之平均值為50原子%以上，被覆層之測定點處之C Pd與C Ni之比C Pd/C Ni之平均值為0.2以上20以下，且被覆層之厚度dt為20 nm以上180 nm以下， 該線之表面中之Au之濃度C Au為10原子%以上85原子%以下， 藉由背向散射電子繞射(EBSD)法對該線之表面進行分析所獲得之晶粒之線圓周方向之平均尺寸為35 nm以上200 nm以下。
如上所述，對於用於車載用裝置或功率裝置之接合線，要求其於嚴酷之高溫環境下呈現良好之接合可靠性。例如，對於用於車載用裝置之接合線，要求其具有如超過150℃之高溫環境下之接合可靠性。本發明人等基於對車載用裝置等所要求之特性而實施評價，結果發現，先前之具有Pd被覆層之Cu接合線存在以下情況：於高溫環境下發生電偶腐蝕，無法充分地獲得第2接合部之接合可靠性。尤其於線較細(特別是線徑18 μm以下)之情形時，發生電偶腐蝕之區域之體積上之影響呈變高趨勢，第2接合部之接合可靠性容易變差。
就該方面而言，對車載用裝置等所要求之特性變得越發嚴酷，要求更高溫下之動作保證。評價高溫環境下之接合線之接合可靠性時，大多數假定嚴酷之高溫環境，進行暴露於溫度175℃之環境下之高溫放置試驗(HTSL：High Temperature Storage Life Test)，但發明人等假定了更嚴酷之高溫環境而進行溫度200℃下之HTSL。結果發現，即便是於溫度175℃下呈現出良好之第2接合部之接合可靠性的接合線，於溫度200℃下，第2接合部之接合可靠性仍會受損。於200℃之高溫環境下，超出了大部分密封樹脂之玻璃轉移溫度，樹脂發生改性、分解，自密封樹脂產生之氧氣或水蒸氣、硫化物系釋氣之量呈顯著增加趨勢。如此，溫度200℃下之HTSL係促進腐蝕之嚴酷之試驗。
相對於此，本發明人等發現根據下述接合線，於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，亦獲得良好之第2接合部之接合可靠性，上述接合線係含有包含Cu或Cu合金之芯材、及形成於該芯材之表面之含有除Cu以外之導電性金屬之被覆層，且於藉由AES進行測定所獲得之該線之深度方向之濃度分佈中，被覆層之測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之合計C Pd＋C Ni之平均值為50原子%以上，被覆層之測定點處之C Pd與C Ni之比C Pd/C Ni之平均值為0.2以上20以下，且被覆層之厚度dt為20 nm以上180 nm以下，該線之表面中之Au之濃度C Au為10原子%以上85原子%以下，藉由EBSD法對該線之表面進行分析所獲得之晶粒之線圓周方向之平均尺寸為35 nm以上200 nm以下。本發明明顯有助於車載用裝置或功率裝置中之Cu接合線之實用化、及發展。
＜包含Cu或Cu合金之芯材＞ 本發明之線含有包含Cu或Cu合金之芯材(以下，亦簡稱為「Cu芯材」)。
Cu芯材只要包含Cu或Cu合金，便無特別限定，可使用構成作為半導體裝置用接合線而為人所知之先前之被覆有Pd之Cu線的公知之Cu芯材。
於本發明中，關於Cu芯材中之Cu之濃度，例如於Cu芯材之中心(軸芯部)，可設為97原子%以上、97.5原子%以上、98原子%以上、98.5原子%以上、99原子%以上、99.5原子%以上、99.8原子%以上、99.9原子%以上或99.99原子%以上等。
Cu芯材例如可含有選自下述第1添加元素、第2添加元素及第3添加元素中之一種以上之摻雜劑。該等摻雜劑之較佳之含量如下所述。
於較佳之一實施方式中，Cu芯材包含Cu及不可避免之雜質。於另一較佳之實施方式中，Cu芯材包含：Cu；選自下述第1添加元素、第2添加元素及第3添加元素中之一種以上之元素；以及不可避免之雜質。再者，Cu芯材所提及之用語「不可避免之雜質」亦包括構成下述被覆層之元素。
＜被覆層＞ 本發明之線包含形成於Cu芯材之表面之含有除Cu以外之導電性金屬之被覆層(以下，亦簡稱為「被覆層」)。
為了於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，亦抑制電偶腐蝕而獲得良好之第2接合部之接合可靠性，本發明之線中之被覆層之重點在於，於藉由AES進行測定所獲得之該線之深度方向之濃度分佈(以下，亦簡稱為「深度方向之濃度分佈」)中，滿足以下(1)至(3)之條件，除其等以外還滿足以下(4)及(5)之條件。 (1)被覆層之測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之合計C Pd＋C Ni之平均值為50原子%以上 (2)被覆層之測定點處之C Pd與C Ni之比C Pd/C Ni之平均值為0.2以上20以下 (3)被覆層之厚度dt為20 nm以上180 nm以下 (4)該線之表面中之Au之濃度C Au為10原子%以上85原子%以下 (5)藉由EBSD法對該線之表面進行分析所獲得之晶粒之線圓周方向之平均尺寸(以下，亦簡稱為「晶粒之寬度」)為35 nm以上200 nm以下
於本發明中，在藉由AES來獲取線之深度方向之濃度分佈時，較佳為以其深度方向之測定點於被覆層中達到50個點以上之方式進行測定。一般而言，藉由AES進行之深度方向之分析能夠以次奈米級之測定間距進行分析，因此在與本發明之對象被覆層之厚度之關係中較容易將測定點設為50個點以上。假如於測定結果為測定點數量不滿50個點之情形時，則降低濺射速度或縮短濺射時間等，使測定點數量成為50個點以上而再次進行測定。藉此，藉由AES，以深度方向之測定點於被覆層中達到50個點以上之方式進行測定，可獲得線之深度方向之濃度分佈。因此，於較佳之一實施方式中，關於本發明之線中之被覆層，在藉由AES以深度方向之測定點於被覆層中達到50個點以上之方式進行測定所獲得之該線之深度方向之濃度分佈中，滿足上述(1)至(3)之條件。
-條件(1)- 條件(1)係關於被覆層之測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之合計C Pd＋C Ni之平均值。
藉由包含在條件(2)～(5)之組合中滿足條件(1)之被覆層，使得本發明之線即便於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，亦可抑制電偶腐蝕而獲得良好之第2接合部之接合可靠性。
關於條件(1)中之合計C Pd＋C Ni之平均值，就即便於嚴酷之高溫環境下亦抑制電偶腐蝕而獲得良好之第2接合部之接合可靠性之觀點而言，上述合計C Pd＋C Ni之平均值為50原子%以上，較佳為55原子%以上，更佳為60原子%以上。若該平均值未達50原子%，則高溫環境下之第2接合部之接合可靠性呈變差趨勢。關於該平均值之上限，只要滿足條件(2)～(5)，便無特別限定，通常為95原子%以下，較佳為94原子%以下、92原子%以下或90原子%以下。
-條件(2)- 條件(2)係關於被覆層之測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值。
藉由包含在條件(1)、(3)～(5)之組合中滿足條件(2)之被覆層，使得本發明之線即便於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，亦可抑制電偶腐蝕而獲得良好之第2接合部之接合可靠性。
關於條件(2)中之比C Pd/C Ni之平均值，就實現高溫環境下之良好之第2接合部之接合可靠性之觀點而言，上述比C Pd/C Ni之平均值為20以下，較佳為15以下，更佳為14以下、12以下或10以下。若比C Pd/C Ni超過20，則於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，無法抑制電偶腐蝕，而於第2接合部無法獲得充分之高溫接合可靠性。又，就實現高溫環境下之良好之第2接合部之接合可靠性之觀點而言，比C Pd/C Ni之平均值之下限為0.2以上，較佳為0.4以上、0.5以上或0.6以上，更佳為0.8以上、1.0以上或超過1.0。
-條件(3)- 條件(3)係關於被覆層之厚度。藉由包含在條件(1)、(2)、(4)、(5)之組合中滿足條件(3)之被覆層，使得本發明之線即便於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，亦可抑制電偶腐蝕而獲得良好之第2接合部之接合可靠性。
關於條件(3)中之被覆層之厚度dt(基於線之深度方向之濃度分佈的計算方法如下所述)，就實現高溫環境下之良好之第2接合部之接合可靠性之觀點而言，上述被覆層之厚度dt為20 nm以上，較佳為25 nm以上、30 nm以上、32 nm以上、34 nm以上、36 nm以上或38 nm以上，更佳為40 nm以上、45 nm以上、50 nm以上或55 nm以上，進而較佳為60 nm以上、65 nm以上或70 nm以上。若被覆層之厚度dt未達20 nm，則於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，會無法抑制電偶腐蝕，而於第2接合部無法獲得充分之高溫接合可靠性。又，就實現高溫環境下之良好之第2接合部之接合可靠性之觀點而言，被覆層之厚度dt之上限為180 nm以下，較佳為170 nm以下、160 nm以下或150 nm以下，更佳為140 nm以下、135 nm以下或130 nm以下。若被覆層之厚度超過180 nm，則於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，會無法抑制電偶腐蝕，而於第2接合部無法獲得充分之高溫接合可靠性。
關於條件(1)中之合計C Pd＋C Ni之平均值、條件(2)中之比C Pd/C Ni之平均值、及條件(3)中之被覆層之厚度dt，可藉由一面藉由Ar濺射自線之表面向深度方向(朝向線中心之方向)進行深入挖掘，一面藉由AES進行組成分析來進行確認、決定。詳細而言，可在進行1)線表面之組成分析後，反覆進行2)利用Ar進行之濺射與3)濺射後之表面之組成分析，藉此獲取自線之表面至深度(中心)方向之各元素之濃度變化(所謂之深度方向之濃度分佈)，基於該濃度分佈來進行確認、決定。於本發明中，在獲取深度方向之濃度分佈時，深度之單位以SiO 2換算。
於進行1)線表面之組成分析或3)濺射後之表面之組成分析時，測定面之位置及尺寸係如下決定。再者，以下，測定面之寬度係指垂直於線軸之方向(線之粗度方向、線圓周方向)上之測定面之尺寸，測定面之長度係指線軸之方向(線之長度方向、線長度方向)上之測定面之尺寸。參照圖1進一步進行說明。圖1係線1之俯視概略圖，所示出之方向如下所述：線軸之方向(線之長度方向)對應於圖1之垂直方向(上下方向)，又，垂直於線軸之方向(線之粗度方向)對應於圖1之水平方向(左右方向)。於圖1中，在與線1之關係中示出測定面2，測定面2之寬度係垂直於線軸之方向上之測定面之尺寸w a，測定面2之長度係線軸之方向上之測定面之尺寸l a。再者，關於測定面所提及之「測定面之寬度」或「測定面之長度」之含義在下述條件(5)中之藉由EBSD法進行之分析中亦同樣如此。
藉由AES進行測定時，以垂直於線軸之方向之線之寬度之中心成為測定面之寬度之中心之方式進行定位，且，以測定面之寬度成為線直徑之5%以上15%以下之方式來決定測定面。測定面之長度設定成測定面之寬度之5倍。於圖1中，線之寬度以符號W表示，線之寬度之中心以單點鏈線X表示。因此，測定面2係以其寬度之中心與線之寬度之中心即單點鏈線X一致之方式進行定位，且，以測定面之寬度w a成為線直徑(與線之寬度W之值相同)之5%以上15%以下、即0.05 W以上0.15 W以下之方式來決定。又，測定面之長度l a滿足l a＝5w a之關係。藉由如上所述地決定測定面之位置及尺寸，可精度良好地測定條件(1)～(3)是否成立，該條件(1)～(3)適於在線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時亦抑制電偶腐蝕而實現良好之第2接合部之接合可靠性。
關於針對一實施方式之本發明之線所求得之深度方向之濃度分佈，以下對其趨勢進行說明。自線之表面至距極淺之位置，呈Au濃度降低之同時Pd及Ni之濃度上升之趨勢(關於Au，將於下文中與條件(4)相關聯地進行敍述)。向深度方向深入，直至固定之深度位置為止，Pd與Ni以規定之比率高濃度地共存。進一步向深度方向深入，Pd與Ni之濃度降低之同時Cu之濃度上升。
於此種深度方向之濃度分佈中，可著眼於作為芯材之Cu之濃度C Cu(原子%)，判定Cu芯材與被覆層之交界，求出被覆層之厚度dt及關於被覆層之測定點。首先，以C Cu為基準判定Cu芯材與被覆層之交界。將C Cu為50原子%之位置判定為交界，將C Cu為50原子%以上之區域作為Cu芯材，將未達50原子%之區域作為被覆層。於本發明中，Cu芯材與被覆層之交界未必為晶粒界。繼而，關於被覆層之厚度，可自線表面朝向線中心側來確認濃度分佈，求出自線表面位置Z0起至作為芯材之Cu之濃度C Cu首次達到50原子%之深度位置Z1為止之距離，將其作為被覆層之厚度。此處，線表面位置Z0至深度位置Z1之測定點相當於關於被覆層之測定點。於本發明中，根據深度方向之濃度分佈來決定被覆層之厚度時，深度之單位以SiO 2換算。又，較佳為獲取線長度方向上彼此相隔1 mm以上之複數個部位(n≧3)之測定面之濃度分佈，採用其算術平均值。
又，於此種深度方向之濃度分佈中，可著眼於Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)，藉由對被覆層之全部測定點處之C Pd與C Ni之合計值進行算術平均化而求出該合計C Pd＋C Ni之平均值，又，藉由對被覆層之全部測定點處之比C Pd/C Ni之值進行算術平均化而求出比C Pd/C Ni之平均值。
條件(1)中之合計C Pd＋C Ni之平均值、條件(2)中之比C Pd/C Ni之平均值、及條件(3)中之被覆層之厚度dt係基於在下述[藉由歐傑電子能譜法(AES)進行之被覆層之厚度分析]欄中所記載之條件下所測得之結果者。
-條件(4)- 條件(4)係關於線之表面中之Au之濃度C Au(原子%)。
藉由包含在條件(1)～(3)、(5)之組合中滿足條件(4)之被覆層，使得本發明之線即便於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，亦可抑制電偶腐蝕而獲得良好之第2接合部之接合可靠性。
關於條件(4)，就實現高溫環境下之良好之第2接合部之接合可靠性之觀點而言，本發明之線之表面中之Au之濃度C Au為10原子%以上，較佳為15原子%以上，更佳為20原子%以上，進而較佳為25原子%以上，進而更佳為30原子%以上、32原子%以上、34原子%以上、35原子%以上、36原子%以上、38原子%以上或40原子%以上。若該C Au未達10原子%，則於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，無法抑制電偶腐蝕而於第2接合部無法獲得充分之高溫接合可靠性。就實現高溫環境下之良好之第2接合部之接合可靠性之觀點而言，該C Au之上限為85原子%以下，較佳為80原子%以下、78原子%以下或76原子%以下，更佳為75原子%以下、74原子%以下、72原子%以下或70原子%以下。若該C Au超過85原子%，則於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，無法抑制電偶腐蝕而於第2接合部無法獲得充分之高溫接合可靠性。
條件(4)中之線表面之Au之濃度C Au可將線表面作為測定面，藉由歐傑電子能譜法(AES)進行線表面之組成分析而求出。此處，求出表面中之Au之濃度時，不考慮碳(C)、硫(S)、氧(O)、氮(N)等氣體成分、及非金屬元素等。
線表面之組成分析可在與關於獲取深度方向之濃度分佈之方法所說明之1)線表面之組成分析相同之條件下實施。即，藉由歐傑電子能譜法(AES)對線表面進行組成分析時，如下所述地決定測定面之位置及尺寸。
以垂直於線軸之方向上之線之寬度之中心成為測定面之寬度之中心之方式進行定位，且，以測定面之寬度成為線直徑之5%以上15%以下之方式來決定測定面。測定面之長度設定成測定面之寬度之5倍。藉由如上所述地決定測定面之位置及尺寸，可精度良好地測定線表面中之Au之濃度，該線表面中之Au之濃度適於在線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時亦抑制電偶腐蝕而實現良好之第2接合部之接合可靠性。又，較佳為對線長度方向上彼此相隔1 mm以上之複數個部位(n≧3)之測定面進行組成分析，採用其算術平均值。
上述之條件(4)中之線表面之Au之濃度C Au係基於在下述[藉由歐傑電子能譜法(AES)進行之線表面之組成分析]欄中所記載之條件下所測得之結果者。
-條件(5)- 條件(5)係關於藉由EBSD法對線之表面進行分析所獲得之晶粒之線圓周方向之平均尺寸(「晶粒之寬度」)。
藉由包含在條件(1)～(4)之組合中滿足條件(5)之被覆層，使得本發明之線即便於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，亦可抑制電偶腐蝕而獲得良好之第2接合部之接合可靠性。線表面之晶粒形成沿線長度方向伸長之組織。發明人等經由研究發現，縮小晶粒之線圓周方向之平均尺寸即晶粒之寬度可有效地改善第2接合部之接合可靠性。作為比較，確認到藉由對線長度方向之晶粒之平均長度、或者以圓當量進行換算所得之晶粒之平均粒徑進行控制，卻難以改善第2接合部之接合可靠性。
關於條件(5)，就實現高溫環境下之良好之第2接合部之接合可靠性之觀點而言，藉由EBSD法對本發明之線之表面進行分析所獲得之晶粒之寬度為200 nm以下，較佳為180 nm以下、160 nm以下或150 nm以下，更佳為140 nm以下或130 nm以下，進而較佳為120 nm以下、115 nm以下或110 nm以下。本發明人等確認到，若該晶粒之寬度為140 nm以下，則尤其容易於高溫環境下實現更良好之第2接合部之接合可靠性，故較佳，其中，若該晶粒之寬度為120 nm以下，則即便於線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，亦容易實現特別優異之第2接合部之接合可靠性。
如上所述，本發明人等確認到，於先前之可靠性評價條件即175℃之高溫加熱下不會產生問題之線，在200℃之高溫加熱下大多數亦會產生問題。相對於此，發現藉由在上述之條件(1)～(4)之組合中將晶粒之寬度縮小至一定範圍內而滿足條件(5)，可達成下述格外優異之效果，即，即便暴露於200℃之嚴酷之高溫環境下之情形時，亦可抑制電偶腐蝕而獲得良好之第2接合部之接合可靠性。
該效果奏效之原因尚無定論，但認為於下述Cu系接合線中線表面之晶粒之寬度為一定值以下之情形時，抑制第2接合時之被覆層之破損等，而於高溫環境下亦可顯著地抑制電偶腐蝕之發生，上述Cu系接合線包含如滿足條件(1)～(4)之於表面含有Au並且以規定比例含有Pd及Ni作為主成分之被覆層。對於提昇由含有Pd及Ni之合金(以下，亦稱為「含Pd-Ni合金」)所獲得之與電偶腐蝕、耐水性等有關聯之第2接合可靠性之作用而言，有效的是使含Pd-Ni合金之晶粒之寬度降低至一定範圍內。就該方面而言，於僅含Pd之被覆層之情形時，確認到即便使晶粒之寬度降低至一定範圍內，亦不會改善第2接合部之接合可靠性，故明確了使晶粒之寬度降低至一定範圍內時所奏效之上述效果僅特異性地表現於含Pd-Ni合金中。
關於該晶粒之寬度之下限，就實現高溫環境下之良好之第2接合部之接合可靠性之觀點、及實現第1接合部之良好之壓接形狀之觀點而言，上述晶粒之寬度之下限為35 nm以上，較佳為40 nm以上、42 nm以上或44 nm以上，更佳為45 nm以上、46 nm以上或48 nm以上，進而較佳為50 nm以上、52 nm以上、54 nm以上或55 nm以上。若該晶粒之寬度未達35 nm，則高溫環境下之第2接合部之接合可靠性呈變差趨勢。又，確認到若該晶粒之寬度未達35 nm，則第1接合中之壓接形狀亦容易變差。
條件(5)中之線表面之晶粒之寬度可藉由背向散射電子繞射(EBSD：Electron Backscattered Diffraction)法對線之表面進行分析而獲得。用於EBSD法之裝置包含掃描式電子顯微鏡及為其配備之檢測器。EBSD法係如下所述之方法：將對試樣照射電子束時所產生之反射電子之繞射圖樣投影至檢測器上，並對該繞射圖樣進行解析，藉此決定各測定點之結晶方位。於對藉由EBSD法所獲得之資料進行解析時，可使用EBSD測定裝置自帶之解析軟體(TSL Solutions股份有限公司製造 OIM analysis等)。
於藉由EBSD法對線表面之晶粒之寬度進行測定時，如下所述地決定測定面之位置及尺寸。
首先，將供測定之接合線呈直線狀固定於試樣保持器。繼而，以垂直於線軸之方向上之線之寬度之中心成為測定面之寬度之中心之方式進行定位，且，以測定面之寬度成為線直徑之20%以上40%以下之方式來決定測定面。藉由如上所述地決定測定面之位置及尺寸，可抑制線表面之曲率之影響，可精度良好地測定並算出線表面之晶粒之寬度，該線表面之晶粒之寬度適於在線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時亦抑制電偶腐蝕而實現良好之第2接合部之接合可靠性。再者，測定面之長度只要設定成測定面之寬度之2～5倍即可。較佳為在測定倍率處於5千倍至2萬倍之範圍內、測定點間距處於0.02～0.05 μm之範圍內進行測定。
參照圖1進一步進行說明。如上所述，於圖1中，線之寬度以符號W表示，線之寬度之中心以單點鏈線X表示。因此，測定面2係以其寬度之中心與線之寬度之中心即單點鏈線X一致之方式進行定位，且，以測定面之寬度w a成為線直徑(與線之寬度W之值相同)之20%以上40%以下、即0.2 W以上0.4 W以下之方式來決定。又，測定面之長度l a滿足2w a≦l a≦5w a之關係。藉由如上所述地決定測定面之位置及尺寸，可抑制線表面之曲率之影響，可精度良好地測定並算出線表面之晶粒之寬度，該線表面之晶粒之寬度適於在線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時亦抑制電偶腐蝕而實現良好之第2接合部之接合可靠性。
藉由EBSD法來測定線表面之晶粒之寬度時，為了避免線表面之污垢、附著物、凹凸、傷痕等之影響，較佳為於測定面內，僅採用能夠以某種可靠度為基準進行鑑定之結晶方位，而將無法測定結晶方位之部位、或者即便能夠測定但方位解析之可靠度較低之部位等排除在外進行計算。例如，於使用TSL Solutions公司製造之OIM analysis作為解析軟體之情形時，較佳為使CI值(可靠性指數，Confidence Index)未達0.1之測定點除外進行解析。再者，於排除在外之資料例如超出總體之3成之情形時，測定對象存在某種污染之可能性較高，因此較理想為自測定試樣之準備起再次進行實施。此處之「線表面之晶粒」並不僅指露出至線表面之晶粒，而是統指於EBSD測定中作為晶粒被識別之晶粒。
又，於藉由EBSD法來測定線表面之晶粒之寬度時，較佳為將相鄰之測定點間之方位差為5度以上之交界視作晶粒界，求出晶粒之寬度。一般而言，利用解析軟體進行之線表面之晶粒之寬度之計算如下所述：(i)於測定面之寬度方向(線圓周方向)上畫線，根據該線上之晶粒界之間距求出各晶粒之線圓周方向之尺寸；(ii)對各晶粒之線圓周方向之尺寸進行算術平均化，而算出晶粒之線圓周方向之平均尺寸。對線長度方向上彼此隔開之複數根線(N數較佳為10以上，更佳為20以上)實施上述計算，採用其平均值作為晶粒之寬度。
條件(5)中之線表面之晶粒之寬度係基於在下述[藉由背向散射電子繞射(EBSD)法進行之線表面之結晶解析]欄中所記載之條件下所測得之結果者。
被覆層例如可含有選自下述第1添加元素、第2添加元素、及第3添加元素中之一種以上之摻雜劑。該等摻雜劑之較佳之含量如下所述。
於一實施方式中，被覆層包含：Pd、Ni及Au、以及不可避免之雜質。於另一實施方式中，被覆層包含：Pd、Ni及Au、選自下述第1添加元素、第2添加元素及第3添加元素中之一種以上之元素、以及不可避免之雜質。再者，被覆層中提及之用語「不可避免之雜質」亦包括構成上述Cu芯材之元素。
本發明之線可進而含有選自由B、P、In及Mg所組成之群中之一種以上之元素(「第1添加元素」)。於本發明之線含有第1添加元素之情形時，相對於線整體，第1添加元素之總計濃度較佳為1質量ppm以上。藉此，可實現獲得更良好之第1接合部之壓接形狀之接合線。相對於線整體，第1添加元素之總計濃度更佳為2質量ppm以上，進而較佳為3質量ppm以上、5質量ppm以上、8質量ppm以上、10質量ppm以上、15質量ppm以上或20質量ppm以上。就抑制線之硬質化而減少第1接合時之晶片損傷之觀點而言，第1添加元素之總計濃度較佳為100質量ppm以下，更佳為90質量ppm以下、80質量ppm以下、70質量ppm以下、60質量ppm以下或50質量ppm以下。因此，於較佳之一實施方式中，本發明之線包含第1添加元素，且相對於線整體，第1添加元素之總計濃度為1質量ppm以上100質量ppm以下。
於本發明之線含有第1添加元素之情形時，第1添加元素可包含於Cu芯材及被覆層中之任一者中，亦可包含於該兩者中。就實現獲得進一步良好之第1接合部之壓接形狀的接合線之觀點而言，第1添加元素較佳為包含於Cu芯材中。
本發明之線可進而含有選自由Se、Te、As及Sb所組成之群中之一種以上之元素(「第2添加元素」)。於本發明之線含有第2添加元素之情形時，相對於線整體，第2添加元素之總計濃度較佳為1質量ppm以上。藉此，可改善高溫高濕環境下之第1接合部之接合可靠性。相對於線整體，第2添加元素之總計濃度更佳為2質量ppm以上，進而較佳為3質量ppm以上、5質量ppm以上、8質量ppm以上、10質量ppm以上、15質量ppm以上或20質量ppm以上。就實現良好之第1接合部之壓接形狀之觀點而言，第2添加元素之總計濃度較佳為100質量ppm以下，更佳為90質量ppm以下、80質量ppm以下、70質量ppm以下、60質量ppm以下或50質量ppm以下。因此，於較佳之一實施方式中，本發明之線包含第2添加元素，且相對於線整體，第2添加元素之總計濃度為1質量ppm以上100質量ppm以下。
於本發明之線含有第2添加元素之情形時，第2添加元素可包含於Cu芯材及被覆層中之任一者中，亦可包含於該兩者中。就實現獲得進一步良好之高溫高濕環境下之第1接合部之接合可靠性的接合線之觀點而言，第2添加元素較佳為包含於被覆層中。
本發明之線可進而含有選自由Ga、Ge及Ag所組成之群中之一種以上之元素(「第3添加元素」)。於本發明之線含有第3添加元素之情形時，相對於線整體，第3添加元素之總計濃度較佳為0.011質量%以上。藉此，可改善高溫環境下之第1接合部之接合可靠性。相對於線整體，第3添加元素之總計濃度更佳為0.015質量%以上，進而較佳為0.02質量%以上、0.025質量%以上、0.03質量%以上、0.031質量%以上、0.035質量%以上、0.04質量%以上、0.05質量%以上、0.07質量%以上、0.09質量%以上、0.1質量%以上、0.12質量%以上、0.14質量%以上、0.15質量%以上或0.2質量%以上。就實現良好之第1接合部之壓接形狀之觀點、及實現良好之第2接合部之接合性之觀點而言，第3添加元素之總計濃度較佳為1.5質量%以下，更佳為1.4質量%以下、1.3質量%以下或1.2質量%以下。因此，於較佳之一實施方式中，本發明之線包含第3添加元素，且對於線整體，第3添加元素相之總計濃度為0.011質量%以上1.5質量%以下。
於本發明之線含有第3添加元素之情形時，第3添加元素可包含於Cu芯材及被覆層中之任一者中，亦可包含於該兩者中。
線中之第1添加元素、第2添加元素、及第3添加元素之含量可藉由下述[元素含量之測定]中所記載之方法進行測定。
＜其他較佳條件＞ 以下，對本發明之線適宜進而滿足之條件進行說明。
本發明之線較佳為除上述之條件(1)～(5)以外，進而滿足選自以下(6)及(7)中之一者以上之條件。 (6)於藉由AES進行測定所獲得之該線之深度方向之濃度分佈中，Au之濃度C Au為10原子%以上之區域之厚度da為0.5 nm以上25 nm以下 (7)於藉由EBSD法對線之表面之結晶方位進行測定所得之結果中，線長度方向之結晶方位中相對於線長度方向而角度差為15度以下之＜111＞結晶方位之比率為30%以上95%以下
-條件(6)- 條件(6)係關於線之深度方向之濃度分佈中之Au之濃度C Au為10原子%以上之區域之厚度da。
藉由包含除條件(1)～(5)以外還滿足條件(6)之被覆層，使得即便於在更低溫(例如175℃)下進行第2接合之情形時，亦可實現良好之第2接合部之初始接合性(以下，亦稱為「第2接合性」)。進而，即便於該低溫接合時，亦可實現在溫度200℃等嚴酷之高溫環境下獲得良好之接合可靠性的第2接合部。
關於條件(6)，就實現低溫連接時之良好之第2接合性之觀點、及即便於低溫連接時亦實現在嚴酷之高溫環境下獲得良好之接合可靠性的第2接合部之觀點而言，線之深度方向之濃度分佈中之Au之濃度C Au為10原子%以上之區域之厚度da較佳為0.5 nm以上，更佳為1nm以上、2 nm以上或3nm以上，進而較佳為4 nm以上、5 nm以上或6 nm以上，其上限較佳為25 nm以下、20 nm以下、15 nm以下或14 nm以下，更佳為12 nm以下。尤其是若該區域之厚度da處於4～12 nm之範圍內，則於接合溫度低至175℃之情形時，亦容易實現良好之第2接合性，又，於此情形時，容易實現在嚴酷之高溫環境下獲得良好之接合可靠性的第2接合部，故較佳。
關於Au之濃度C Au為10原子%以上之區域之厚度da，可於線之深度方向之濃度分佈中，自線表面朝向線中心側確認濃度分佈，求出自線表面位置Z0起至Au之濃度首次降低至未達10原子%之深度位置Z2為止之距離，將其作為Au之濃度C Au為10原子%以上之區域之厚度da。又，較佳為與上述條件(1)～(3)同樣地，獲取線長度方向上彼此相隔1 mm以上之複數個部位(n≧3)之測定面之深度方向之濃度分佈，採用其算術平均值。
條件(6)中之Au之濃度C Au為10原子%以上之區域之厚度da係基於在下述[藉由歐傑電子能譜法(AES)進行之被覆層之厚度分析]欄中所記載之條件下所測得之結果者。
-條件(7)- 條件(7)係關於在藉由EBSD法對線之表面之結晶方位進行測定所得之結果中，線長度方向之結晶方位相對於線長度方向而角度差為15度以下之＜111＞結晶方位之比率(以下，亦簡稱為「線表面之＜111＞結晶方位之比率」)。
如上所述，利用接合線進行之連接工藝對半導體晶片上之電極進行第1接合，繼而形成迴路後，將線部第2接合於引線框架或基板上之外部電極，從而結束。藉由包含除條件(1)～(5)以外還滿足條件(7)之被覆層，可實現能夠穩定地形成所需之迴路形狀之接合線。
關於條件(7)，就實現呈現良好之迴路形狀穩定性之線之觀點而言，線表面之＜111＞結晶方位之比率較佳為30%以上，更佳為35%以上，進而較佳為40%以上、45%以上、50%以上、55%以上或60%，其上限較佳為95%以下，更佳為90%以下，進而較佳為85%以下、84%以下、82%以下或80%以下。尤其是若線表面之＜111＞結晶方位之比率處於40%以上85%以下之範圍內，則可實現呈現良好之迴路形狀穩定性之線。
線表面之＜111＞結晶方位之比率可藉由EBSD法對線之表面之結晶方位進行測定而獲得。用於EBSD法之裝置或解析軟體如上述條件(5)之關聯說明中所述，又，將線之表面作為測定面之情況、或該測定面之位置及尺寸亦如上所述。進而，又，解析時，於測定面內，僅採用能夠以某種可靠度為基準進行鑑定之結晶方位，將無法測定結晶方位之部位、或者即便能夠測定但方位解析之可靠度較低之部位等排除在外進行計算，該情況亦如上述條件(5)之關聯說明中所述。於本發明中，線表面之＜111＞結晶方位之比率較佳為對線長度方向上彼此相隔1 mm以上之複數個部位(n≧3)之測定面進行測定，而採用其算術平均值。
線表面之＜111＞結晶方位之比率呈以下趨勢，即，藉由調整被覆層中之Pd與Ni之濃度比、拉線之加工度、及加熱條件等，而處於所需之範圍內。關於提高線表面之＜111＞結晶方位之比率之條件，可藉由以下方式進行調整，例如降低被覆層中之Pd/Ni濃度比、提高加工率、使加熱溫度低溫化、及短時間化等。
條件(7)中之線表面之＜111＞結晶方位之比率係基於在下述[藉由背向散射電子繞射(EBSD)法進行之線表面之結晶解析]欄中所記載之條件下所測得之結果者。
本發明之線之直徑並無特別限定，只要根據具體之目的而適當決定即可。該直徑之下限例如可設為15 μm以上、16 μm以上等，該直徑之上限例如可設為80 μm以下、70 μm以下或50 μm以下等。如上所述，滿足所有特定之條件(1)～(5)之本發明之線，即便於較細之情形時，亦在嚴酷之高溫環境下亦抑制電偶腐蝕而獲得良好之第2接合部之接合可靠性。就可進一步享受本發明之該效果之觀點而言，本發明之線之直徑例如亦可為20 μm以下、18 μm以下等。
＜線之製造方法＞ 對本發明之半導體裝置用接合線之製造方法之一例進行說明。
首先，藉由連續鑄造，將高純度(4 N～6 N；99.99～99.9999質量%以上)之原料銅加工成大直徑(直徑約3～7 mm)，而獲得鑄錠。
於添加上述第1添加元素、第2添加元素、及第3添加元素等摻雜劑之情形時，作為其添加方法，例如可例舉包含於Cu芯材中之方法、包含於被覆層中之方法、覆著於Cu芯材之表面之方法、及覆著於被覆層之表面之方法，亦可將該等方法之複數種加以組合。無論採用何種添加方法皆可發揮本發明之效果。於使摻雜劑包含於Cu芯材中之方法中，可將以所需之濃度含有摻雜劑之銅合金用作原料，而製造Cu芯材。於向作為原材料之Cu中添加摻雜劑而獲得該銅合金之情形時，可直接向Cu中添加高純度之摻雜劑成分，亦可利用含有1%左右之摻雜劑成分之母合金。於使摻雜劑包含於被覆層中之方法中，可於形成被覆層時之Pd、Ni、Au之鍍浴等(濕式鍍覆之情形時)或靶材(乾式鍍覆之情形時)中含有摻雜劑。於覆著於Cu芯材之表面之方法或覆著於被覆層之表面之方法中，可將Cu芯材之表面或者被覆層之表面作為覆著面，實施選自(1)水溶液之塗佈⇒乾燥⇒熱處理、(2)鍍覆法(濕式)、(3)蒸鍍法(乾式)中之一種以上之覆著處理。
對大直徑之鑄錠進行鍛造、壓延、拉線，製作直徑約0.7～2.0 mm之包含Cu或Cu合金之線(以下，亦稱為「中間線」)。
作為於Cu芯材之表面形成被覆層之方法，可利用電解鍍覆、無電解鍍覆、蒸鍍法等，就工業方面而言，較佳為可穩定地控制膜厚之電解鍍覆。例如，可於大直徑之鑄錠之表面形成被覆層，亦可於中間線之表面形成被覆層，或者亦可在拉線後對中間線進一步進行細線化後(例如拉線至最終之Cu芯材之直徑後)，於該Cu芯材表面形成被覆層。其中，為了將上述之條件(5)中之線表面之晶粒之寬度輕易調整至所需之範圍內，被覆層較佳為於Cu芯材為最終線徑之50倍～500倍之大直徑階段時形成，較佳為於大直徑之鑄錠之表面形成被覆層。其原因在於，藉由於Cu芯材為大直徑之階段時形成被覆層，可於隨後之拉線加工等中提高被覆層之加工度，而容易於最終線徑時使晶粒微細化。
被覆層例如可藉由於Cu芯材之表面設置以規定比率含有Pd及Ni之PdNi合金層而形成，就形成與Cu芯材之密接性優異之被覆層之觀點而言，亦可藉由以下方式形成，即，對Cu芯材之表面實施導電性金屬之衝擊鍍後，再設置以規定比率含有Pd及Ni之PdNi合金層。又，亦可形成以規定比率含有Pd及Ni之PdNi合金層後，進而設置包含Pd及Ni中之一種以上之層(例如Pd層、Ni層、PdNi合金層)。如上所述，本發明之線包含表面含有Au之被覆層。該被覆層可藉由以下方式形成，即，藉由與上述相同之方法於PdNi合金層之表面(於形成之情形時，為包含Pd及Ni中之一種以上之層之表面)設置Au層。
拉線加工可使用能夠設置複數個金剛石塗層模具之連續拉線裝置來實施。亦可視需要於拉線加工之中途階段實施熱處理。藉由熱處理，可於線表面之Au層與下層之PdNi合金層(於設置之情形時，為Pd層、Ni層、PdNi合金層)之間使構成元素相互擴散，以滿足上述之條件(4)之方式，於線之表面形成包含Au之區域(例如，包含Au、Pd及Ni之合金區域)，調整線表面中之Au之濃度。作為其方法，以一定之爐內溫度於電爐中在固定之速度下對線連續地掃掠，藉此促進合金化，該方法可確實地控制合金之組成及厚度，故較佳。再者，除了於被覆層之表面設置Au層之後藉由熱處理而形成包含Au之區域之方法以外，亦可代替其而採用最開始便覆著含有Au及Pd、Ni中之一種以上之合金區域之方法。
以下，關於藉由電解鍍覆在Cu芯材之表面形成被覆層之實施方式，例示出適宜將上述條件(5)中之線表面之晶粒之寬度調整至所需範圍內之態樣。
於該較佳之態樣中，控制電解鍍覆、拉線加工、熱處理之諸多條件，將線表面之晶粒之寬度調整至所需範圍內。
首先，於電解鍍覆步驟中，為了誘發Pd、Ni之成核並抑制晶粒之生長，而將鍍浴之溫度設為較佳為60℃以下、更佳為50℃以下之低溫。關於鍍浴之溫度之下限，只要可順利地實施電解鍍覆，便無特別限定，例如可設為10℃以上、15℃以上、20℃以上等。又，於電解鍍覆步驟中，為了誘發Pd、Ni之成核並抑制晶粒之生長，較佳為攪拌鍍覆液而於液體流動狀態下實施鍍覆處理。因此，於較佳之一實施方式中，在電解鍍覆步驟中，在處於液體流動狀態之10～60℃(更佳為10～50℃)之鍍浴中實施鍍覆處理。
又，關於拉線加工及熱處理，較佳為於線之直徑處於最終線徑之5～50倍之範圍內的拉線加工中途實施中間熱處理。其原因在於，藉由實施適度之中間熱處理，而容易調整被覆層內部之加工應變，容易調整最終線徑時之晶粒之尺寸。
於特別較佳之一實施方式中，較佳為於Cu芯材為最終線徑之50倍～500倍的大直徑階段時，在處於液體流動狀態之10～60℃之鍍浴中進行電解鍍覆處理而於該Cu芯材之表面形成被覆層。進而，對該線進行拉線加工，於其直徑處於最終線徑之5～50倍之範圍內之拉線加工中途進行中間熱處理。
本發明之線即便於該線較細之情形、或暴露於溫度200℃等嚴酷之高溫環境下之情形時，亦可抑制電偶腐蝕而獲得良好之第2接合部之接合可靠性。因此，本發明之接合線尤其適宜用作車載用裝置或功率裝置用接合線。
[半導體裝置之製造方法] 使用本發明之半導體裝置用接合線，將半導體晶片上之電極與引線框架或電路基板上之電極進行連接，藉此可製造半導體裝置。
於一實施方式中，本發明之半導體裝置之特徵在於包含電路基板、半導體晶片、及用以使電路基板與半導體晶片導通之接合線，且該接合線為本發明之線。
於本發明之半導體裝置中，電路基板及半導體晶片並無特別限定，可使用能夠用於構成半導體裝置之公知之電路基板及半導體晶片。又或者，亦可使用引線框架代替電路基板。例如，可採用如日本專利特開2020-150116號公報中所記載之半導體裝置般包含引線框架、及安裝於該引線框架之半導體晶片的半導體裝置之構成。
作為半導體裝置，可例舉用於電氣製品(例如電腦、手機、數位相機、電視、空調、太陽光發電系統等)及交通工具(例如機車、汽車、電車、船舶及飛機等)等之各種半導體裝置。 [實施例]
以下，示出實施例來具體地說明本發明。但，本發明並不限定於以下所示之實施例。
(樣品) 首先，對樣品之製作方法進行說明。成為Cu芯材之原材料之Cu使用純度為99.99質量%以上(4 N)且餘量由不可避免之雜質所構成者。又，於添加第1添加元素、第2添加元素、及第3添加元素之情形時，其等使用純度為99質量%以上且餘量由不可避免之雜質所構成者，或者使用以高濃度向Cu中調配該等添加元素而成之母合金。
關於芯材之Cu合金，首先，於石墨坩堝中裝填原料，使用高頻爐，於N 2氣體或Ar氣體等惰性氛圍下加熱至1090℃～1500℃而熔解後，藉由連續鑄造製造直徑4～7 mm之鑄錠。繼而，對於所獲得之鑄錠，藉由電解鍍覆法來形成被覆層。關於被覆層之形成，為了去除鑄錠表面之氧化膜，而利用鹽酸或硫酸進行酸洗處理後，使用以規定比率含有Pd及Ni之PdNi合金之鍍覆液，以覆蓋該鑄錠之整個表面之方式形成以規定比率含有Pd及Ni之PdNi合金層，進而，於該PdNi合金層上設置Au層。此處，藉由電解鍍覆法進行之PdNi合金層、Au層之形成係將鍍浴溫度設為20～40℃，攪拌鍍覆液而於液體流動狀態下進行實施。
其後，進行引伸加工、拉線加工等，加工成最終線徑。為了控制線表面附近之晶粒之寬度，而視需要，於加工之中途進行1～2次之中間熱處理。關於中間熱處理之條件，於線直徑為0.1～0.3 mm時，將熱處理溫度設為200～600℃，將熱處理時間設為1～6秒。又，於進行中間熱處理之情形時，連續地掃掠線，並使N 2氣體或Ar氣體流入而進行。加工成最終線徑後，一面連續地掃掠線，並使N 2或者Ar氣體流入，一面進行調質熱處理。將調質熱處理之熱處理溫度設為200～600℃，將線之進給速度設為20～200 m/分鐘，將熱處理時間設為0.2～0.8秒。於被覆層較薄之情形或使晶粒之寬度變小之情形時，將熱處理溫度設定得較低，或者將線之進給速度設定得較快；於被覆層較厚之情形或使晶粒之寬度變大之情形時，將熱處理溫度設定得較高，或者將線之進給速度設定得較慢。
(試驗、評價方法) 以下，對試驗、評價方法進行說明。
[藉由歐傑電子能譜法(AES)進行之線表面之組成分析] 線表面之Au之濃度C Au係以線表面作為測定面，如下所述，藉由歐傑電子能譜法(AES)進行測定而求出。 首先，將供測定之接合線呈直線狀固定於試樣保持器。繼而，以垂直於線軸之方向上之線之寬度之中心成為測定面之寬度之中心之方式進行定位，且，以測定面之寬度成為線直徑之5%以上15%以下之方式決定測定面。將測定面之長度設為測定面之寬度之5倍。然後，使用AES裝置(ULVAC-PHI製造之PHI-700)，於加速電壓10 kV之條件下進行線表面之組成分析，求出表面Au濃度(原子%)。 再者，藉由AES進行之組成分析係對線長度方向上彼此相隔1 mm以上之3個部位之測定面實施，採用其算術平均值。求出表面中之Au之濃度時，並未考慮碳(C)、硫(S)、氧(O)、氮(N)等氣體成分、及非金屬元素等。
[藉由歐傑電子能譜法(AES)進行之被覆層之厚度分析] 於被覆層之厚度分析中，使用藉由AES進行之深度分析。藉由AES進行之深度分析係藉由交替地進行組成分析與濺射而分析深度方向之組成之變化，可獲得線表面至深度(中心)方向之各元素之濃度變化(所謂之深度方向之濃度分佈)。 具體而言，藉由AES，進行1)線表面之組成分析後，進而反覆進行2)利用Ar進行之濺射與3)濺射後之表面之組成分析，藉此獲取深度方向之濃度分佈。2)之濺射係於Ar +離子、加速電壓2 kV下進行。又，於1)、3)之表面之組成分析中，將測定面之尺寸及藉由AES進行之組成分析之條件設為與上述[藉由歐傑電子能譜法(AES)進行之線表面之組成分析]欄中所說明之條件相同。於藉由AES來獲取深度方向之濃度分佈時，以深度方向之測定點在被覆層中達到50個點以上之方式進行測定。 再者，深度方向之濃度分佈之獲取係對線長度方向上彼此相隔1 mm以上之3個部位之測定面實施。
-被覆層之厚度dt及該被覆層之測定點之總數- 於所獲取之深度方向之濃度分佈中，自線表面朝向線中心側確認濃度分佈，求出自線表面位置Z0起至作為芯材之Cu之濃度首次達到50原子%之深度位置為止之距離Z1，將其作為所測得之被覆層之厚度。又，求出自線表面位置Z0起至深度位置Z1為止之測定點之總數，將其作為被覆層之測定點之總數。被覆層之厚度dt採用自3個部位之測定面所獲取之數值之算術平均值。又，關於實施例之線，確認到被覆層之測定點之總數有50個點～100個點。 再者，關於藉由AES分析所測定之深度，以濺射速度與時間之積之形式求出。一般而言，濺射速度係使用作為標準試樣之SiO 2進行測定，因此藉由AES所分析出之深度為SiO 2換算值。亦即，被覆層之厚度之單位使用SiO 2換算值。
-C Pd＋C Ni之平均值- 於所獲取之深度方向之濃度分佈中，對被覆層之全部測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之合計C Pd＋C Ni進行算術平均化，求出平均值。C Pd＋C Ni之平均值採用自3個部位之測定面所獲取之數值之算術平均值。
-比C Pd/C Ni之平均值- 於所獲取之深度方向之濃度分佈中，對被覆層之全部測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni進行算術平均化，求出平均值。比C Pd/C Ni之平均值採用自3個部位之測定面所獲取之數值之算術平均值。
-C Au為10原子%以上之區域之厚度da- 於所獲取之深度方向之濃度分佈中，自線表面朝向線中心側確認濃度分佈，求出自線表面位置Z0起至Au之濃度首次降低至未達10原子%之深度位置Z2為止之距離，將其作為C Au為10原子%以上之區域之厚度。C Au為10原子%以上之區域之厚度da採用自3個部位之測定面所獲取之數值之算術平均值。
再者，關於上述[藉由歐傑電子能譜法(AES)進行之線表面之組成分析]及[藉由歐傑電子能譜法(AES)進行之被覆層之厚度分析]，用於檢測Pd、Au、Ni、Cu各元素之峰值如下所述。即，著眼於歐傑電子之微分光譜(以下，稱為「歐傑電子光譜」)中之各元素之負峰值(最小值)之能量值，使用Au(2022 eV)、Pd(333 eV)、Ni(849 eV)、Cu(922 eV)之峰值。 又，使用AES裝置所裝備之解析軟體(PHI MultiPak)，進行歐傑電子光譜之解析、濃度之計算。解析時，視需要實施最小平方法處理(Linear Least Squares：LLS處理)。詳細而言，於分離Cu與Ni之波峰時實施LLS處理。具體而言，於進行對象試樣之分析時，使用純Cu及純Ni獲取歐傑電子光譜，將該光譜用作元素之基準試樣之資料，實施LLS處理。於對象試樣中分別存在含Cu但不含Ni之部位(含Cu部)與含Ni但不含Cu之部位(含Ni部)之情形時，將該含Cu部、含Ni部之歐傑電子光譜用作元素之基準試樣之資料，於Ni元素、Cu元素之濃度解析中實施LLS處理。又，關於含Au之對象試樣，為了降低背景雜訊而施以LLS處理。此時，以歐傑電子光譜中Au之上述波峰能量值附近之歐傑電子光譜之波形為基準進行LLS處理。
[藉由背向散射電子繞射(EBSD)法進行之線表面之結晶解析] 線表面之結晶解析係以線之表面作為測定面，藉由EBSD法來進行。
-線表面之晶粒之寬度- 首先，將供測定之接合線呈直線狀固定於試樣保持器。繼而，以垂直於線軸之方向(線圓周方向)上之線之寬度之中心成為測定面之寬度之中心之方式進行定位，且，以測定面之寬度成為7 μm且測定面之長度成為15 μm之方式決定測定面。然後，使用EBSD測定裝置(日立高新技術公司製造之SU-70)，於測定倍率15,000倍、測定點間距0.03 μm下進行測定。測定時，加速電壓係根據試樣之表面狀態，於15～30 kV之範圍內進行適配化。繼而，使用EBSD測定裝置自帶之解析軟體(TSL Solutions公司製造之OIM analysis)，使CI值(可靠性指數，Confidence Index)未達0.1之測定點除外進行解析，將相鄰之測定點間之方位差為5度以上之交界視作晶粒界，將作為晶粒被識別之下限像素數或畫素數(於裝置自帶軟體之設定中，相當於晶粒尺寸之項目之最小尺寸)設定為2～5之值，求出晶粒之線圓周方向之平均尺寸、即晶粒之寬度(nm)。解析時，當上述被覆層之Pd與Ni之濃度比C Pd/C Ni為1以上時，使用Pd之晶體資料(fcc，晶格常數)；當C Pd/C Ni未達1時，使用Ni之晶體資料(fcc，晶格常數)。
再者，利用解析軟體進行之線表面之晶粒之寬度之計算係藉由以下方式進行：(i)於測定面之寬度方向(線圓周方向)上畫線，根據該線上之晶粒界之間距求出各晶粒之線圓周方向之尺寸，(ii)對各晶粒之線圓周方向之尺寸進行算術平均化，而算出晶粒之線圓周方向之平均尺寸。對線長度方向上彼此隔開之複數根線(N＝20～50)實施上述計算，採用其平均值。再者，於解析軟體中，若設定線之N數，則會等間距地自動設定線。
-線表面之結晶方位- 與上述同樣地操作，將供測定之接合線固定於試樣保持器，決定測定面後，觀察測定面之結晶方位，求出線長度方向之結晶方位中相對於線長度方向而角度差為15度以下之＜111＞結晶方位之比率。 再者，藉由EBSD法進行之結晶方位之測定係對線長度方向上彼此相隔1 mm以上之3個部位之測定面實施，採用其平均值。
[元素含量之測定] 關於線中之第1添加元素、第2添加元素、及第3添加元素之含量，使用ICP(inductively coupled plasma，感應耦合電漿)發射光譜分析裝置、ICP質量分析裝置對接合線經強酸溶解所得之液體進行分析，以線整體中所含之元素之濃度之形式檢測出。作為分析裝置，使用ICP-OES(inductively coupled plasma optical emission spectrometer，感應耦合電漿原子發射光譜儀)(Hitachi High-Tech Science(股)製造之「PS3520UVDDII」)或ICP-MS(inductively coupled plasma mass spectrometer，感應耦合電漿質譜儀)(安捷倫科技(股)製造之「Agilent 7700x ICP-MS」)。
[第2接合部之接合可靠性] 第2接合部之接合可靠性係利用高溫放置試驗(HTSL：High Temperature Storage Life Test)進行評價。
-200℃接合時之第2接合部之接合可靠性- 使用市售之焊線機將樣品楔型接合於引線框架之引線部分，利用市售之熱固性環氧樹脂對該樣品進行密封，製作第2接合部之接合可靠性試驗用樣品。引線框架使用施以1～3 μm之鍍Ag後之Fe-42原子%Ni合金引線框架，於載台溫度200℃、使N 2＋5%H 2氣體以0.5 L/分鐘流通之狀態下進行接合。使用高溫恆溫機，使所製作之第2接合部之接合可靠性試驗用樣品暴露於溫度200℃之高溫環境下。關於第2接合部之接合壽命，每隔500小時實施一次楔型接合部之拉力試驗，採用拉力強度之值成為初期所獲得之拉力強度之1/2時之時間。拉力強度之值係使用隨機選取之楔型接合部之50個部位之測定值之算術平均值。高溫放置試驗後之拉力試驗係於藉由酸處理將樹脂去除而露出楔型接合部後進行。繼而，依據以下基準進行評價。
評價基準： ◎◎：接合壽命2000小時以上 ◎：接合壽命1000小時以上且未達2000小時 ○：接合壽命500小時以上且未達1000小時 ×：接合壽命未達500小時
-175℃接合(低溫接合)時之第2接合部之接合可靠性- 除了將第2接合時之載台溫度設為175℃以外，與上述同樣地操作，製作第2接合部之接合可靠性試驗用樣品，評價第2接合部之接合可靠性。
[第1接合部之接合可靠性] 第1接合部之接合可靠性係藉由高溫高濕試驗(HAST；Highly Accelerated Temperature and Humidity Stress Test)及高溫放置試驗(HTSL：High Temperature Storage Life Test)兩者進行評價。
-HAST- 使厚度1.5 μm之Al-1.0質量%Si-0.5質量%Cu之合金成膜於一般之金屬框架上之矽基板而設置電極，使用市售之焊線機將樣品焊球接合於該電極，利用市售之熱固性環氧樹脂對該樣品進行密封，製作第1接合部之接合可靠性試驗用樣品。關於焊球，將電流值設定為30～75 mA，將EFO(electric flame off，放電結球)之間隙設定為762 μm，將尾部之長度設定254 μm，一面以流量0.4～0.6 L/分鐘流入N 2＋5%H 2氣體一面形成，將其直徑設為相對於線之線徑為1.5～1.9倍之範圍。使用不飽和型壓力鍋試驗機，使所製作之第1接合部之接合可靠性評價用樣品暴露於溫度130℃、相對濕度85%之高溫高濕環境下，對其施加7 V之偏壓。關於第1接合部之接合壽命，每隔48小時實施一次焊球接合部之剪切試驗，採用剪切強度之值成為初期所獲得之剪切強度之1/2時之時間。剪切強度之值係使用隨機選取之焊球接合部之50個部位之測定值之算術平均值。剪切試驗係於藉由酸處理將樹脂去除而露出焊球接合部後進行。繼而，依據以下基準進行評價。
評價基準： ◎：接合壽命384小時以上 ○：接合壽命240小時以上且未達384小時 ×：接合壽命未達240小時
-HTSL- 使用高溫恆溫機，將按照與上述同樣之步序所製作之第1接合部之接合可靠性評價用樣品暴露於溫度175℃之環境下。關於第1接合部之接合壽命，每隔500小時實施一次焊球接合部之剪切試驗，採用剪切強度之值成為初期所獲得之剪切強度之1/2時之時間。剪切強度之值係使用隨機選取之焊球接合部之50個部位之測定值之算術平均值。高溫放置試驗後之剪切試驗係於藉由酸處理將樹脂去除而露出焊球接合部後進行。繼而，依據以下基準進行評價。
評價基準： ◎：接合壽命2000小時以上 ○：接合壽命1000小時以上且未達2000小時 ×：接合壽命未達1000小時
[迴路形狀] 關於迴路形狀穩定性(迴路輪廓之再現性)，以迴路長度成為2 mm、接合部之高低差成為250 μm、迴路高度成為200 μm之方式連接30根梯形迴路，根據最大迴路高度之標準偏差進行評價。高度測定時，使用光學顯微鏡，依據以下基準進行評價。
評價基準： ◎：3σ未達20 μm ○：3σ為20 μm以上且未達30 μm ×：3σ為30 μm以上
[壓接形狀] 第1接合部之壓接形狀(焊球之壓扁形狀)之評價係使用市售之焊線機，於上述[第1接合部之接合可靠性]欄中所記載之條件下形成焊球，將其壓接接合於使厚度1.5 μm之Al-1.0質量%Si-0.5質量%Cu之合金成膜於Si基板上而設置之電極，利用光學顯微鏡自正上方進行觀察(評價數N＝100)。關於焊球之壓扁形狀之判定，於壓扁形狀接近真圓之情形時判定為良好；若為橢圓形或花瓣狀之形狀，則判定為不良。繼而，依據以下基準進行評價。
評價基準： ◎：無不良 ○：不良部位為1～3個(實用性上無問題) △：不良部位為4～5個(實用性上無問題) ×：不良部位為6個以上
[晶片損傷] 晶片損傷之評價係藉由以下方式進行：使用市售之焊線機，於上述[第1接合部之接合可靠性]欄中所記載之條件下形成焊球，將其壓接接合於使厚度1.5 μm之Al-1.0質量%Si-0.5質量%Cu之合金成膜Si基板上而設置之電極後，利用藥液使線及電極溶解而露出Si基板，利用光學顯微鏡對接合部正下方之Si基板進行觀察(評價數N＝50)。繼而，依據以下基準進行評價。
評價基準： ◎：無裂痕及接合痕跡 ○：存在雖無裂痕但確認到接合痕跡之部位(3個部位以下) ×：除上述以外
將實施例及比較例之評價結果示於表1、2中。
[表1]
(表1)
   No. 線徑 C Pd＋C Ni之平均值 ﹡ 1 比C Pd/C Ni之平均值 ﹡ 2 被覆層之厚度dt 線表面之C Au 線表面之晶粒之寬度 ﹡ 3 C Au10原子%以上之區域之厚度da 線表面之＜111＞結晶方位 第1添加元素(B、P、In、Mg) 第2添加元素(Se、Te、As、Sb) 第3添加元素(Ga、Ge、Ag)    第2接合部之接合可靠性(HTSL) 第1接合部之接合可靠性 迴路形狀 壓接形狀 晶片損傷
μm 原子%    nm 原子% nm nm % 質量ppm 質量ppm 質量% 接合200℃ 接合175℃ HAST HTSL
實施例 1 20 77 1.2 35 55 45 3 90          ◎◎ ○ ○ ○ ○ ○ ◎
2 20 83 2.3 52 35 35 4 75          ◎◎ ◎◎ ○ ○ ◎ ○ ◎
3 18 92 1.8 68 63 50 7 85          ◎◎ ◎ ○ ○ ◎ ○ ◎
4 18 74 2.5 70 58 68 6 45          ◎◎ ◎◎ ○ ○ ◎ ○ ◎
5 18 82 4.0 88 62 85 7 30          ◎◎ ◎◎ ○ ○ ○ ○ ◎
6 18 86 5.8 92 50 105 9 74          ◎◎ ◎◎ ○ ○ ◎ ○ ◎
7 18 91 4.5 90 55 120 7 78          ◎◎ ◎ ○ ○ ◎ ○ ◎
8 18 75 3.3 105 65 165 5 66          ○ ○ ○ ○ ◎ ○ ◎
9 18 82 0.3 95 35 132 13 50          ◎ ○ ○ ○ ◎ ○ ○
10 18 84 9.2 125 48 138 7 75          ◎ ○ ○ ○ ◎ ○ ◎
11 18 70 6.8 45 62 35 5 78          ◎ ◎ ○ ○ ◎ ○ ◎
12 18 81 12.4 105 55 103 8 92          ◎◎ ◎ ○ ○ ○ ○ ◎
13 18 87 19.6 75 45 137 7 73          ◎ ○ ○ ○ ◎ ○ ◎
14 18 75 3.5 21 31 75 4 38          ◎◎ ◎ ○ ○ ○ ○ ◎
15 18 82 2.8 33 37 81 7 74          ◎◎ ◎ ○ ○ ◎ ○ ◎
16 18 75 0.8 180 45 113 12 28          ◎◎ ◎◎ ○ ○ △ ○ ◎
17 18 88 3.2 120 76 85 11 95          ◎◎ ◎ ○ ○ ○ ○ ◎
18 18 87 5.2 78 33 102 3 58          ◎◎ ◎ ○ ○ ◎ ○ ◎
19 18 72 3.1 85 85 74 5 73          ◎◎ ○ ○ ○ ◎ ○ ◎
20 18 87 2.3 95 25 68 2 70          ◎◎ ○ ○ ○ ◎ ○ ◎
21 18 65 6.3 65 45 148 28 66          ○ ○ ○ ○ ◎ ○ ◎
22 18 82 5.5 103 62 48 7 75 P50       ◎◎ ◎ ○ ○ ◎ ◎ ◎
23 18 75 8.5 80 52 62 6 82 Mg10       ◎◎ ◎ ○ ○ ◎ ◎ ◎
24 18 50 3.7 117 43 125 8 63 In100       ◎ ◎ ○ ○ ◎ ◎ ◎
25 18 65 6.0 82 45 70 6 58 P20、In50       ◎◎ ◎◎ ○ ○ ◎ ◎ ◎
26 18 75 3.5 80 40 59 14 75 B1       ◎◎ ○ ○ ○ ◎ ◎ ◎
*1被覆層之測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之合計C Pd＋C Ni之平均值 *2被覆層之測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值 *3藉由EBSD法對線表面進行分析所獲得之晶粒之線圓周方向之平均尺寸
[表2]
(表2)
   No. 線徑 C Pd＋C Ni之平均值 ﹡ 1 比C Pd/C Ni之平均值 ﹡ 2 被覆層之厚度dt 線表面之C Au 線表面之晶粒之寬度 ﹡ 3 C Au10原子%以上之區域之厚度da 線表面之＜111＞結晶方位 第1加元素(B、P、In、Mg) 第2添加元素(Se、Te、As、Sb) 第3添加元素(Ga、Ge、Ag)    第2接合部之接合可靠性(HTSL) 第1接合部之接合可靠性 迴路形狀 壓接形狀 晶片損傷
μm 原子%    nm 原子% nm nm % 質量ppm 質量ppm 質量% 接合200℃ 接合175℃ HAST HTSL
實施例 27 18 82 4.0 88 62 65 7 73    Se40    ◎◎ ◎ ◎ ○ ◎ ○ ◎
28 18 77 2.3 35 45 70 6 55    As15    ◎ ○ ◎ ○ ◎ ○ ◎
29 18 55 4.8 68 53 45 11 78    Sb80    ◎ ◎ ◎ ○ ◎ ○ ◎
30 18 75 12.5 92 45 63 6 71    Te7    ◎◎ ◎◎ ◎ ○ ◎ ○ ◎
31 18 64 6.0 75 72 82 5 48    Sb45、Te48    ◎◎ ◎ ◎ ○ ◎ ○ ◎
32 18 59 1.0 80 45 78 6 88 P60 Se18    ◎◎ ◎◎ ◎ ○ ○ ◎ ◎
33 18 73 2.2 162 35 65 11 63 B2、P50 Te15    ◎◎ ◎ ◎ ○ ◎ ◎ ◎
34 18 75 6.0 80 45 70 6 75       Ga 0.02 ◎◎ ◎◎ ○ ◎ ◎ ○ ◎
35 18 82 3.3 88 62 143 7 88       Ge 0.2 ◎ ○ ○ ◎ ○ ○ ◎
36 18 65 4.4 132 45 45 6 75       Ga 0.3 ◎◎ ◎ ○ ◎ ◎ ○ ◎
37 18 75 6.2 80 12 70 2 71       Ag 0.3 ◎◎ ○ ○ ◎ ◎ ○ ◎
38 18 82 18.5 88 62 85 7 38       Ga 0.2、Ag 0.2 ◎ ◎ ○ ◎ ○ ○ ◎
39 18 75 5.2 80 45 70 6 54 P40    Ag 1.5 ◎◎ ◎ ○ ◎ ◎ ◎ ◎
40 18 75 2.4 80 79 70 7 85 B8    Ga 0.5 ◎ ◎ ○ ◎ ◎ ◎ ◎
41 18 82 4.1 88 62 42 10 75    Se18 Ga 0.3、Ag 0.2 ◎ ◎ ◎ ◎ ◎ ○ ◎
42 18 71 5.5 80 45 108 9 58 In80 Te7 Ga 0.6 ◎◎ ◎ ◎ ◎ ◎ ◎ ◎
43 18 73 4.3 80 45 68 7 67 B5、P45 Sb45、Te48 Ge 0.4 ◎◎ ◎ ◎ ◎ ◎ ◎ ◎
        
比較例 1 18 81 1.5 66 55 33 7 18             × × ○ ○ △ △ ○
2 18 70 4.3 83 55 210 6 53          × × ○ ○ ○ ○ ○
3 18 72 3.1 8 55 155 3 73          × × × × ○ ○ ○
4 18 72 2.4 183 55 92 6 25          × × ○ ○ △ ○ ×
5 18 59 1.5 115 9 65 3 45          × × × ○ ○ ○ ○
6 18 65 5.6 68 88 132 10 73          × × ○ ○ ○ ○ ○
7 18 74 - (僅Pd) 115 55 65 7 28          × × × ○ △ ○ ○
8 18 58 22 68 55 103 8 72          × × ○ ○ ○ ○ ○
9 18 40 4.6 128 55 119 7 72          × × ○ ○ ○ ○ ○
*1被覆層之測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之合計C Pd＋C Ni之平均值 *2被覆層之測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值 *3藉由EBSD法對線表面進行分析所獲得之晶粒之線圓周方向之平均尺寸
實施例No.1～43之線均具備滿足本案特定之條件(1)～(5)之全部之被覆層，確認到即便於溫度200℃之嚴酷之高溫環境下亦獲得良好之第2接合部之接合可靠性。確認到尤其是條件(5)中之線表面之晶粒之寬度為120 nm以下之線，即便於嚴酷之高溫環境下亦容易實現特別良好之第2接合部之接合可靠性。 又，關於實施例No.1～20、22～43之線，於藉由AES進行測定所獲得之深度方向之濃度分佈中，Au之濃度C Au為10原子%以上之區域之厚度da為0.5 nm以上25 nm以下，確認到其中該厚度da處於4 nm以上12 nm以下之較佳範圍內之線，即便於175℃之低溫接合時，在溫度200℃之嚴酷之高溫環境下亦容易呈現良好之第2接合部之接合可靠性。 進而，關於實施例No.1～15、17～43之線，於藉由EBSD法對線之表面之結晶方位進行測定所得之結果中，線長度方向之結晶方位中相對於線長度方向而角度差為15度以下之＜111＞結晶方位之比率為30%以上95%以下，確認到實施例No.1～15、17～43之線均獲得良好之迴路形狀。其中，確認到上述＜111＞結晶方位之比率處於40%以上85%以下之較佳範圍內之實施例No.2～4、6～11、13、15、18～31、33、34、36、37、39～43獲得格外良好之迴路形狀。 此外，關於含有總計1質量ppm以上之第1添加元素之實施例No.22～26、32、33、39、40、42、43之線，確認到獲得特別良好之第1接合部之壓接形狀。關於含有總計1質量ppm以上之第2添加元素之實施例No.27～33、41～43之線，確認到獲得特別良好之高溫高濕環境下之第1接合部之接合可靠性。關於含有總計0.011質量%以上之第3添加元素之實施例No.34～43之線，確認到獲得特別良好之高溫環境下之第1接合部之接合可靠性。 另一方面，比較例No.1～9之線具備不滿足本案特定之條件(1)～(5)中之至少一者之被覆層，確認到嚴酷之高溫環境下之第2接合部之接合可靠性不良。
1:接合線(線) 2:測定面 X:線之寬度之中心 W:線之寬度(線直徑) w a:測定面之寬度 l a:測定面之長度
圖1係用以對藉由AES來進行組成分析時之測定面之位置及尺寸進行說明之概略圖。

Claims (9)

  1. 一種半導體裝置用接合線，其含有包含Cu或Cu合金之芯材、及形成於該芯材之表面之含有除Cu以外之導電性金屬之被覆層，且 於藉由歐傑電子能譜法(AES)進行測定所獲得之該線之深度方向之濃度分佈中，被覆層之測定點處之Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之合計C Pd＋C Ni之平均值為50原子%以上，被覆層之測定點處之C Pd與C Ni之比C Pd/C Ni之平均值為0.2以上20以下，且被覆層之厚度dt為20 nm以上180 nm以下， 該線之表面中之Au之濃度C Au為10原子%以上85原子%以下， 藉由背向散射電子繞射(EBSD)法對該線之表面進行分析所獲得之晶粒之線圓周方向之平均尺寸為35 nm以上200 nm以下。
  2. 如請求項1之接合線，其中於藉由AES進行測定所獲得之該線之深度方向之濃度分佈中，Au之濃度C Au為10原子%以上之區域之厚度da為0.5 nm以上25 nm以下。
  3. 如請求項1之接合線，其中於藉由EBSD法對線之表面之結晶方位進行測定所得之結果中，線長度方向之結晶方位中相對於線長度方向而角度差為15度以下之＜111＞結晶方位之比率為30%以上95%以下。
  4. 如請求項1之接合線，其中線之深度方向之濃度分佈係一面藉由Ar濺射自線之表面向深度方向進行刻蝕，一面於下述＜條件＞下藉由AES進行測定而獲得， ＜條件＞以線之寬度之中心成為測定面之寬度之中心之方式進行定位，且測定面之寬度為線直徑之5%以上15%以下，測定面之長度為測定面之寬度之5倍。
  5. 如請求項1之接合線，其中線之表面中之Au之濃度係於下述＜條件＞下藉由AES而測定， ＜條件＞以線之寬度之中心成為測定面之寬度之中心之方式進行定位，且測定面之寬度為線直徑之5%以上15%以下，測定面之長度為測定面之寬度之5倍。
  6. 如請求項1之接合線，其包含選自由B、P、In及Mg所組成之群中之一種以上之元素(以下，稱為「第1添加元素」)，且相對於線整體，第1添加元素之總計濃度為1質量ppm以上100質量ppm以下。
  7. 如請求項1之接合線，其包含選自由Se、Te、As及Sb所組成之群中之一種以上之元素(以下，稱為「第2添加元素」)，且相對於線整體，第2添加元素之總計濃度為1質量ppm以上100質量ppm以下。
  8. 如請求項1之接合線，其包含選自由Ga、Ge及Ag所組成之群中之一種以上之元素(以下，稱為「第3添加元素」)，且相對於線整體，第3添加元素之總計濃度為0.011質量%以上1.5質量%以下。
  9. 一種半導體裝置，其包含如請求項1至8中任一項之接合線。
TW112147834A 2022-06-24 2023-03-01 半導體裝置用接合線 TW202418418A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022101611 2022-06-24
JP2022-101611 2022-06-24

Publications (1)

Publication Number Publication Date
TW202418418A true TW202418418A (zh) 2024-05-01

Family

ID=89379363

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112107277A TWI828548B (zh) 2022-06-24 2023-03-01 半導體裝置用接合線
TW112147834A TW202418418A (zh) 2022-06-24 2023-03-01 半導體裝置用接合線

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112107277A TWI828548B (zh) 2022-06-24 2023-03-01 半導體裝置用接合線

Country Status (2)

Country Link
TW (2) TWI828548B (zh)
WO (1) WO2023248491A1 (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148534A (ja) 1984-08-15 1986-03-10 Toshiba Corp 線材加熱炉
JP2005167020A (ja) 2003-12-03 2005-06-23 Sumitomo Electric Ind Ltd ボンディングワイヤーおよびそれを使用した集積回路デバイス
JP4672373B2 (ja) * 2005-01-05 2011-04-20 新日鉄マテリアルズ株式会社 半導体装置用ボンディングワイヤ
JP4885117B2 (ja) * 2007-12-03 2012-02-29 新日鉄マテリアルズ株式会社 半導体装置用ボンディングワイヤ
KR101057271B1 (ko) * 2008-01-25 2011-08-16 가부시키가이샤 닛데쓰 마이크로 메탈 반도체 장치용 본딩 와이어
JP6254841B2 (ja) * 2013-12-17 2017-12-27 新日鉄住金マテリアルズ株式会社 半導体装置用ボンディングワイヤ
SG10201408586XA (en) 2014-12-22 2016-07-28 Heraeus Materials Singapore Pte Ltd Corrosion and moisture resistant bonding wire
WO2016189752A1 (ja) * 2015-05-26 2016-12-01 日鉄住金マイクロメタル株式会社 半導体装置用ボンディングワイヤ
WO2017013796A1 (ja) 2015-07-23 2017-01-26 日鉄住金マイクロメタル株式会社 半導体装置用ボンディングワイヤ
TWI556337B (zh) * 2015-07-24 2016-11-01 Nippon Micrometal Corp Connection lines for semiconductor devices
EP3382747B1 (en) * 2016-04-28 2020-06-03 Nippon Micrometal Corporation Bonding wire for semiconductor devices
WO2017221434A1 (ja) 2016-06-20 2017-12-28 日鉄住金マイクロメタル株式会社 半導体装置用ボンディングワイヤ
KR101812943B1 (ko) * 2016-10-20 2017-12-28 엠케이전자 주식회사 본딩 와이어
JP2020150116A (ja) 2019-03-13 2020-09-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11929343B2 (en) * 2021-06-25 2024-03-12 Nippon Micrometal Corporation Bonding wire for semiconductor devices
US11721660B2 (en) * 2021-06-25 2023-08-08 Nippon Micrometal Corporation Bonding wire for semiconductor devices

Also Published As

Publication number Publication date
TW202401598A (zh) 2024-01-01
TWI828548B (zh) 2024-01-01
WO2023248491A1 (ja) 2023-12-28

Similar Documents

Publication Publication Date Title
TW202309302A (zh) 半導體裝置用接合線
JP7157280B1 (ja) 半導体装置用ボンディングワイヤ
TW202418418A (zh) 半導體裝置用接合線
WO2023249037A1 (ja) 半導体装置用ボンディングワイヤ
JP7295352B1 (ja) 半導体装置用ボンディングワイヤ
TWI792962B (zh) 半導體裝置用接合線
JP7494400B1 (ja) ボンディングワイヤ
WO2022270077A1 (ja) 半導体装置用ボンディングワイヤ
WO2022270440A1 (ja) 半導体装置用ボンディングワイヤ
TW202301496A (zh) 半導體裝置用接合線