CN115799196A - 一种芯片封装结构、方法以及电子设备 - Google Patents
一种芯片封装结构、方法以及电子设备 Download PDFInfo
- Publication number
- CN115799196A CN115799196A CN202310069915.7A CN202310069915A CN115799196A CN 115799196 A CN115799196 A CN 115799196A CN 202310069915 A CN202310069915 A CN 202310069915A CN 115799196 A CN115799196 A CN 115799196A
- Authority
- CN
- China
- Prior art keywords
- chip
- circuit board
- printed circuit
- heat dissipation
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本公开涉及一种芯片封装结构、方法以及电子设备,涉及封装技术领域,芯片封装结构包括:芯片、印刷电路板以及散热基板;芯片与印刷电路板之间设置有焊球;芯片背离印刷电路板的一面边缘设置有电极结构;芯片的边缘还设置有通孔结构;通孔结构内填充导电材料;电极结构与通孔结构的导电材料电连接;散热基板位于芯片与印刷电路板之间;焊球包括第一焊球和第二焊球;通孔结构的导电材料通过第一焊球与散热基板电连接;散热基板通过第二焊球与印刷电路板电连接。本公开能够减小封装后的芯片体积,不需要焊线以及焊盘完成芯片与印刷电路板连接,同时封装更加牢固,且提高芯片工作时的散热能力,提高封装后芯片的可靠性。
Description
技术领域
本公开涉及封装技术领域,尤其涉及一种芯片封装结构、方法以及电子设备。
背景技术
在单独的LED(Light Emitting Diode,发光二极管)芯片无法满足使用要求时,需要对其进行封装,合理的封装结构和工艺可以为发光芯片提供电输入以及机械保护,并且能够提供有效的散热通道,有利于实现光的高效和高品质输出。
在对发光芯片进行封装时,发光芯片电极在芯片上表面,与基板连接需要通过焊线实现。由于使用焊线时,需要向外扩张一定的距离,会导致封装整体长和宽尺寸分别增加,使封装后的器件整体体积变大,并且焊线后的金线还需要涂胶进行保护,免受外力导致金线变形使器件短路或者断路,而涂胶时也容易污染发光区域造成发光效果不良,且涂胶后由于金线有弧度,还会导致器件整体高度变高,最终导致封装后的器件结构较大。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题,本公开提供了一种芯片封装结构、方法以及电子设备,能够减小封装后的芯片体积,不需要焊线以及焊盘完成芯片与印刷电路板连接,同时封装更加牢固,且提高芯片工作时的散热能力,提高封装后芯片的可靠性。
第一方面,本公开提供一种芯片封装结构,包括:
芯片、印刷电路板以及散热基板;所述芯片与所述印刷电路板之间设置有焊球;
所述芯片背离所述印刷电路板的一面边缘设置有电极结构;所述芯片的边缘还设置有通孔结构;所述通孔结构内填充导电材料;
所述电极结构与所述通孔结构的导电材料电连接;
所述散热基板位于所述芯片与所述印刷电路板之间;
所述焊球包括第一焊球和第二焊球;
所述通孔结构的导电材料通过所述第一焊球与所述散热基板电连接;所述散热基板通过所述第二焊球与所述印刷电路板电连接。
可选地,所述芯片朝向所述印刷电路板的一面设置有重布线层;
所述通孔结构的导电材料通过所述第一焊球与所述散热基板电连接包括:所述通孔结构的导电材料与所述重布线层电连接;所述重布线层通过所述第一焊球与所述散热基板电连接。
可选地,还包括:介电层;
所述介电层与所述重布线层处于同一膜层;所述介电层填充于所述重布线层的各导线之间的间隙。
可选地,还包括:粘结层;
所述粘结层与所述第一焊球处于同一膜层;所述粘结层填充于各所述第一焊球之间的间隙。
第二方面,一种芯片封装方法,包括:
提供芯片、印刷电路板和散热基板;
在所述芯片的边缘形成通孔结构;
在所述通孔结构中填充导电材料,以使所述芯片背离所述印刷电路板的一面边缘的电极结构与所述通孔结构的导电材料电连接;
通过焊球将所述通孔结构的导电材料与所述印刷电路板电连接;
所述通过焊球将所述通孔结构的导电材料与所述印刷电路板电连接包括:
通过第一焊球将所述通孔结构的导电材料与散热基板电连接;
通过第二焊球将所述散热基板与所述印刷电路板电连接。
可选地,所述在所述芯片的边缘形成通孔结构之前,还包括:将所述芯片背离所述印刷电路板的一面边缘的原有电极结构向边缘扩展预设宽度;所述原有电极结构向边缘扩展预设宽度后形成的部分为扩展电极;
所述在所述芯片的边缘形成通孔结构包括:在所述扩展电极所在位置形成通孔结构。
可选地,所述通过第一焊球将所述通孔结构的导电材料与所述散热基板电连接包括:
通过第一焊球将所述芯片朝向所述印刷电路板的一面的重布线层与所述散热基板电连接;
其中,所述通孔结构的导电材料与所述重布线层电连接。
第三方面,本公开还提供一种电子设备,包括如第一方面所提供的任一种所述的芯片封装结构。
本公开实施例提供的技术方案与现有技术相比具有如下优点:
本公开提供一种芯片封装结构,包括:芯片、印刷电路板以及散热基板;芯片与印刷电路板之间设置有焊球;芯片背离印刷电路板的一面边缘设置有电极结构;芯片的边缘还设置有通孔结构;通孔结构内填充导电材料;电极结构与通孔结构的导电材料电连接;散热基板位于芯片与印刷电路板之间;焊球包括第一焊球和第二焊球;通孔结构的导电材料通过第一焊球与散热基板电连接;散热基板通过第二焊球与印刷电路板电连接。由此,芯片背离印刷电路板的一面设置有电极结构,芯片边缘还设置有通孔结构,通孔结构内填充导电材料,而导电材料一端与电极结构连接,另一端通过焊球与印刷电路板连接,进而实现芯片与印刷电路板的电连接。本公开能够减小封装后的芯片体积,不需要焊线以及焊盘完成芯片与印刷电路板连接,同时封装更加牢固,且提高芯片工作时的散热能力,提高封装后芯片的可靠性。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种芯片封装结构的结构示意图;
图2为本公开实施例提供的一种芯片封装结构的俯视图;
图3为本公开实施例提供的又一种芯片封装结构的结构示意图;
图4为本公开实施例提供的又一种芯片封装结构的结构示意图;
图5为本公开实施例提供的一种芯片封装方法的流程示意图;
图6为本公开实施例提供的一种芯片封装结构封装过程中的截面示意图;
图7为本公开实施例提供的又一种芯片封装结构封装过程中的截面示意图;
图8为本公开实施例提供的又一种芯片封装结构封装过程中的截面示意图;
图9为本公开实施例提供的又一种芯片封装结构封装过程中的截面示意图。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点,下面将对本公开的方案进行进一步描述。需要说明的是,在不冲突的情况下,本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开,但本公开还可以采用其他不同于在此描述的方式来实施;显然,说明书中的实施例只是本公开的一部分实施例,而不是全部的实施例。
本公开实施例提供一种芯片封装结构,图1为本公开实施例提供的一种芯片封装结构的结构示意图,图2为本公开实施例提供的一种芯片封装结构的俯视图,图3为本公开实施例提供的又一种芯片封装结构的结构示意图,如图1至图3所示,芯片封装结构包括:芯片10、印刷电路板20以及散热基板30,芯片10与印刷电路板20之间设置有焊球21。
芯片10背离印刷电路板20的一面边缘设置有电极结构11,芯片10的边缘还设置有通孔结构12,通孔结构12内填充导电材料13。
电极结构11与通孔结构12的导电材料13电连接。
具体地,在对芯片10进行封装时,需要将芯片10与印刷电路板20电连接,芯片10与印刷电路板20通过焊球21连接,印刷电路板20可以将电信号通过焊球21传输至芯片10上。在芯片10背离印刷电路板20的一面边缘还设置有电极结构11,电极结构11具有导电作用,能够将电信号传输到芯片10内,在芯片10与印刷电路板20的连接中作为导体。芯片10的边缘还设置有通孔结构12,通孔结构12完全贯穿芯片10的边缘,通孔结构12内填充导电材料13。电极结构11与通孔结构12的导电材料13电连接,其中,导电材料13可以选择导电金属,例如铜、铝、金、银等导电金属材料,也可以采用导电合金,或者其他类型的导电材料,本公开实施例对此不做限制。在芯片边缘设置通过结构是由于芯片中心部位包含工作线路,为了避免影响芯片工作,在边缘设置通孔。
其中,如图3所示,散热基板30位于芯片10与印刷电路板20之间。
焊球21包括第一焊球22和第二焊球23。
通孔结构12的导电材料13通过第一焊球22与散热基板30电连接,散热基板30通过第二焊球23与印刷电路板20电连接。
具体地,芯片封装结构还设置有散热基板30,散热基板30位于芯片10与印刷电路板20之间,散热基板30的一表面通过第一焊球22与芯片10中通孔结构12填充的导电材料13电连接,散热基板30的另一表面通过第二焊球与印刷电路板20电连接。芯片10与印刷电路板20进行信号传输时,会产生热量,如果热量未及时散出,有可能会影响芯片10的使用安全以及寿命,由此,在芯片10与印刷电路板20之间设置散热基板30,散热基板30可以在信号传输的过程中,进行散热,电信号经印刷电路板20通过第二焊球23到散热基板30,之后通过第一焊球22传输到芯片10,散热基板面积大,这个过程积攒的热量可以通过散热基板30向外散发,避免热量不能及时发散,导致芯片故障。示例性地,可以选择多种材质的散热基板,如可以导电的陶瓷基板,或者使用其他能够导电且能够散热的材料构成散热基板,本公开实施例对此不做限制。
在现有技术中,对芯片进行封装,需要通过焊线将芯片与印刷电路板电连接,芯片背离印刷电路板的一面设置有电极结构,印刷电路板上设置有焊点,电极结构与焊点通过焊线连接,由于焊线的存在,需要留出1-2mm的焊线距离,导致封装整体的长和宽尺寸分别向外增加,封装后的器件整体体积变大。而为了保护焊线还会对焊线涂胶,避免焊线断裂,但是涂胶也容易影响芯片的工作区域,为芯片带来不良影响。
而本公开实施例包括芯片以及印刷电路板,芯片与印刷电路板之间设置有焊球,焊球包括第一焊球和第二焊球,芯片背离印刷电路板的一面边缘设置有电极结构;芯片的边缘还设置有通孔结构,通孔结构内填充导电材料;电极结构与通孔结构的导电材料电连接,散热基板位于芯片与印刷电路板之间;通孔结构的导电材料通过第一焊球与散热基板电连接;散热基板通过第二焊球与印刷电路板电连接。由此,芯片背离印刷电路板的一面设置有电极结构,芯片边缘还设置有通孔结构,通孔结构内填充导电材料,而导电材料一端与电极结构连接,另一端通过焊球与印刷电路板连接,进而实现芯片与印刷电路板的电连接。本公开实施例能够减小封装后的芯片体积,不需要焊线以及焊盘完成芯片与印刷电路板连接,电极结构通过通孔结构内填充的导电材料与印刷电路板连接,封装更加牢固,且提高芯片工作时的散热能力,提高封装后芯片的可靠性。
在一些实施例中,图4为本公开实施例提供的又一种芯片封装结构的结构示意图,如图4所示,芯片10朝向印刷电路板20的一面设置有重布线层14,通孔结构12的导电材料13通过第一焊球22与散热基板30电连接包括:通孔结构12的导电材料13与重布线层14电连接,重布线层14通过第一焊球22与散热基板30电连接。
具体地,在芯片10朝向印刷电路板20的一面设置有重布线层14,重布线层14由多个导线组成,此时的芯片封装结构中,通孔结构12的导电材料13与重布线层14电连接,由此,电极结构11可以通过通孔结构12内的导电材料13与重布线层14电连接,而重布线层14通过第一焊球22与散热基板30电连接,从而完成芯片10与散热基板30之间的电连接,进而完成与印刷电路板20的电连接。
在本公开实施例中设置重布线层14,可以改变芯片10与散热基板30之间的第一焊球22的位置,在原有的连接关系中,第一焊球22需要设置在通孔结构12的导电材料13与散热基板30之间,第一焊球22需要与导电材料13直接接触,所处位置在芯片10边缘,而设置了重布线层14之后,可以将第一焊球22设置在任意所需位置,第一焊球22也可以设置芯片10中心处。重布线层14中包括的导线,能够与通孔结构12中的导电材料13电连接,进而与电极结构11构成连接关系,而重布线层14的导线可以引到芯片10朝向印刷电路板20的一面的任意位置,例如引到芯片10朝向印刷电路板20的一面的中心处,第一焊球22设置在重布线层14的位置,无需设置在芯片10边缘处,还可以将第一焊球22增大。这时,第一焊球22连接重布线层14和散热基板30,第一焊球22增大,位置也向芯片10中心靠近,可以使芯片10与散热基板30之间的结合更加牢固,进而使芯片10与印刷电路板20之间更加稳固,提高芯片封装良率,若连接出现故障,也易于检修。需要说明的是,根据当前工艺水平,焊球尺寸可以为50~100μm,但本公开实施例对此不做限制,根据实际需求与实际工艺水平设置。
在其他实施例中,可能未设置散热基板,也可以直接通过第一焊球连接芯片与印刷电路板,同样地,芯片朝向印刷电路板的一面设置有重布线层,通孔结构的导电材料通过第一焊球与印刷电路板电连接包括:通孔结构的导电材料与重布线层电连接,重布线层通过第一焊球与印刷电路板电连接。第一焊球的位置和大小均可以进行调节,提高芯片封装良率,若连接出现故障,也易于检修,具体结构在此不做赘述。
在一些实施例中,继续参考图4,芯片封装结构还包括:介电层15。
介电层15与重布线层14处于同一膜层,介电层15填充于重布线层14的各导线之间的间隙。
具体地,如图4所示,还包括介电层15,介电层15与重布线层14处于同一膜层,填充于重布线层14的各个导线之间的间隙中,介电层15的电传导能量较低,可以使重布线层14的各个导线之间的互相绝缘,避免重布线层14的各个导线接触影响芯片10正常工作。由于介电层15填充在重布线层14的各导线之间的间隙,也使得此膜层更加平整,重布线层14更加牢固。其中,介电层15可以选择二氧化硅,也可以选择其他介电材料,本公开实施例对此不作赘述。
在一些实施例中,芯片封装结构还包括:粘结层。
粘结层与第一焊球处于同一膜层,粘结层填充于各第一焊球之间的间隙。
具体地,为了使通孔结构的导电材料与印刷电路板的连接更加稳定牢固,需要使导电材料与散热基板之间的连接更加稳定,因此还设置有粘结层,粘结层与第一焊球处于同一膜层,填充于各个第一焊球之间的间隙中,在通过第一焊球连接导电材料与散热基板的基础上,又增加粘结层,粘结层用于连接芯片背离印刷电路板的一面未设置通孔结构的部分与散热基板,可以使封装结构更加稳固。其中,粘结层可以选择光刻胶,抗腐蚀性强,不会被轻易损坏,适用于多种环境,提高芯片封装结构的可靠性。需要说明的是,与上述实施例原理相同,第二焊球所处膜层也可以填充层,使用光刻胶等材料提高第二焊球所在膜层的粘结强度,提高芯片封装结构可靠性。
本公开实施例还提供一种芯片封装方法,图5为本公开实施例提供的一种芯片封装方法的流程示意图,芯片封装方法可以应用在需要对芯片进行封装的应用场景中。如图5所示,芯片封装方法包括S110~S140:
S110、提供芯片、印刷电路板和散热基板。
S120、在芯片的边缘形成通孔结构。
具体地,图6为本公开实施例提供的一种芯片封装结构封装过程中的截面示意图,如图6所示,对芯片10进行封装,需要将芯片10与印刷电路板电连接,因此,需要提供芯片10和印刷电路板。
在本公开实施例中,为了去除封装结构中的焊线,采用在芯片10的边缘形成通孔结构12的方式,完成芯片10的封装。在芯片10的边缘位置形成通孔结构12,通孔结构12完全贯穿芯片10,形成芯片通孔时,可以利用激光加工的方式,或者采用干法刻蚀的方式得到通孔结构12。示例性地,芯片10的边缘为硅衬底,可以通过激光加工或者干法刻蚀进行硅穿孔得到通孔结构12。
S130、在通孔结构中填充导电材料,以使芯片背离印刷电路板的一面边缘的电极结构与通孔结构的导电材料电连接。
具体地,图7为本公开实施例提供的又一种芯片封装结构封装过程中的截面示意图,如图7所示,在得到通孔结构12后,向通孔结构12内填充导电材料13,可以通过化学气相沉积的方式或者电镀工艺将导电材料13填满通孔结构12,以使芯片10背离印刷电路板的一面边缘的电极结构11与通孔结构12的导电材料13电连接。导电材料13与电极结构11电连接,替代现有技术中的焊线连接,导电材料13填充在通孔结构12内,无需向外扩充尺寸,因此可以减小芯片封装结构的尺寸。
S140、通过焊球将通孔结构的导电材料与印刷电路板电连接。
具体地,继续参照图1,通过焊球21将通孔结构12的导电材料13与印刷电路板20电连接,印刷电路板20可以将电信号通过焊球21传输至导电材料13,导电材料13的另一端与电极结构11电连接,因此电信号可经导电材料13传输至电极结构11,从而完整信号传输,控制芯片10工作。
示例性地,通过焊球将通孔结构的导电材料与印刷电路板电连接包括(图5中未示出下列内容):
通过第一焊球将通孔结构的导电材料与散热基板电连接。
通过第二焊球将散热基板与印刷电路板电连接。
具体地,通过焊球将通孔结构的导电材料与印刷电路板电连接还包括:通过第一焊球将通孔结构的导电材料与散热基板电连接,此时,电极结构通过导电材料与第一焊球电连接,第一焊球又与散热基板电连接,电极结构与散热基板构成连接关系。而散热基板的另一表面通过第二焊球与印刷电路板电连接,散热基板通过第二焊球又与印刷电路板电连接,因此芯片的电极结构与印刷电路板电连接,经印刷电路板的电信号可以传输至芯片,控制芯片工作。
在本公开实施例中,对芯片进行封装时,需要在芯片边缘设置有通孔结构,通孔结构内填充导电材料,而导电材料一端与电极结构连接,另一端通过焊球与印刷电路板连接,进而实现芯片与印刷电路板的电连接。本公开实施例能够减小封装后的芯片体积,不需要焊线以及焊盘完成芯片与印刷电路板连接,电极结构通过通孔结构内填充的导电材料与印刷电路板连接,封装更加牢固,提高封装后芯片的可靠性。
在一些实施例中,在芯片的边缘形成通孔结构之前,还包括:将芯片背离印刷电路板的一面边缘的原有电极结构向边缘扩展预设宽度,原有电极结构向边缘扩展预设宽度后形成的部分为扩展电极。
在芯片的边缘形成通孔结构包括:在扩展电极所在位置形成通孔结构。
具体地,图8和图9为本公开实施例提供的又一种芯片封装结构封装过程中的截面示意图,如图8所示,在芯片10的边缘形成通孔结构12之前,将芯片10背离印刷电路板的一面边缘的原有电极结构11向边缘扩展预设宽度,扩展预设宽度的部分会形成扩展电极111,图8中虚线框内为扩展电极111。其中,将原有电极结构11向边缘扩展预设宽度可采用扇出工艺,扩展预设宽度可以设置为50~100μm,本公开实施例对于具体工艺和扩展预设宽度不设限制,根据实际需求选择。
进一步地,结合图8和图9所示,形成扩展电极111后,在芯片10的边缘形成通孔结构12包括:在扩展电极111所在位置形成通孔结构12,即在图9中虚线框对应位置形成通孔结构12。
在本公开实施例中,将原有电极结构11向边缘扩展预设宽度,形成扩展电极111后,在扩展电极111所在位置形成通孔结构12,可以确保在形成通孔结构12后,通孔结构12的边缘与电极结构11紧密相连,形成的通孔结构12更加精准,通孔结构12与电极结构11之间不会存在较大间隙,以便后续填充导电材料时,能够使电极结构11与导电材料13电连接。
在一些实施例中,通过第一焊球将所述通孔结构的导电材料与散热基板电连接包括:
通过第一焊球将芯片朝向印刷电路板的一面的重布线层与散热基板电连接。
其中,通孔结构的导电材料与重布线层电连接。
具体地,芯片朝向印刷电路板的一面设置有重布线层,重布线层可以改变连接点位置,使芯片能适用于不同的封装形式,重布线层与通孔结构的导电材料电连接,而通过重布线引出的导线可以位于芯片朝向印刷电路板的一面的任意位置,可以根据实际需求选择,例如为了增大第一焊球尺寸,使芯片与散热之间的连接更加牢固,进而使芯片与印刷电路板的连接更加牢固,也更容易检修焊点,将导线可以向芯片中心引,给焊球预留更大的连接位置。
本公开实施例还提供一种电子设备,包括如上述实施例所述的芯片封装结构。本公开实施例包括如上述实施例所述的芯片封装结构,因此与上述实施例中所述的芯片封装结构具有相同或相应的有益效果,在此不作赘述。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本公开的具体实施方式,使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下,在其它实施例中实现。因此,本公开将不会被限制于本文所述的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种芯片封装结构,其特征在于,包括:
芯片、印刷电路板以及散热基板;所述芯片与所述印刷电路板之间设置有焊球;
所述芯片背离所述印刷电路板的一面边缘设置有电极结构;所述芯片的边缘还设置有通孔结构;所述通孔结构内填充导电材料;
所述电极结构与所述通孔结构的导电材料电连接;
所述散热基板位于所述芯片与所述印刷电路板之间;
所述焊球包括第一焊球和第二焊球;
所述通孔结构的导电材料通过所述第一焊球与所述散热基板电连接;所述散热基板通过所述第二焊球与所述印刷电路板电连接。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述芯片朝向所述印刷电路板的一面设置有重布线层;
所述通孔结构的导电材料通过所述第一焊球与所述散热基板电连接包括:
所述通孔结构的导电材料与所述重布线层电连接;所述重布线层通过所述第一焊球与所述散热基板电连接。
3.根据权利要求2所述的芯片封装结构,其特征在于,还包括:介电层;
所述介电层与所述重布线层处于同一膜层;所述介电层填充于所述重布线层的各导线之间的间隙。
4.根据权利要求1所述的芯片封装结构,其特征在于,还包括:粘结层;
所述粘结层与所述第一焊球处于同一膜层;所述粘结层填充于各所述第一焊球之间的间隙。
5.一种芯片封装方法,其特征在于,包括:
提供芯片、印刷电路板和散热基板;
在所述芯片的边缘形成通孔结构;
在所述通孔结构中填充导电材料,以使所述芯片背离所述印刷电路板的一面边缘的电极结构与所述通孔结构的导电材料电连接;
通过焊球将所述通孔结构的导电材料与所述印刷电路板电连接;
所述通过焊球将所述通孔结构的导电材料与所述印刷电路板电连接包括:
通过第一焊球将所述通孔结构的导电材料与所述散热基板电连接;
通过第二焊球将所述散热基板与所述印刷电路板电连接。
6.根据权利要求5所述的芯片封装方法,其特征在于,所述在所述芯片的边缘形成通孔结构之前,还包括:将所述芯片背离所述印刷电路板的一面边缘的原有电极结构向边缘扩展预设宽度;所述原有电极结构向边缘扩展预设宽度后形成的部分为扩展电极;
所述在所述芯片的边缘形成通孔结构包括:在所述扩展电极所在位置形成通孔结构。
7.根据权利要求5所述的芯片封装方法,其特征在于,所述通过第一焊球将所述通孔结构的导电材料与散热基板电连接包括:
通过第一焊球将所述芯片朝向所述印刷电路板的一面的重布线层与所述散热基板电连接;
其中,所述通孔结构的导电材料与所述重布线层电连接。
8.一种电子设备,其特征在于,包括如权利要求1-4任一项所述的芯片封装结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310069915.7A CN115799196B (zh) | 2023-02-07 | 2023-02-07 | 一种芯片封装结构、方法以及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310069915.7A CN115799196B (zh) | 2023-02-07 | 2023-02-07 | 一种芯片封装结构、方法以及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115799196A true CN115799196A (zh) | 2023-03-14 |
CN115799196B CN115799196B (zh) | 2023-05-02 |
Family
ID=85430127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310069915.7A Active CN115799196B (zh) | 2023-02-07 | 2023-02-07 | 一种芯片封装结构、方法以及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115799196B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103839899A (zh) * | 2012-11-20 | 2014-06-04 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
CN104867908A (zh) * | 2014-02-21 | 2015-08-26 | 南茂科技股份有限公司 | 倒装芯片堆叠封装 |
CN105280603A (zh) * | 2015-04-09 | 2016-01-27 | 上海兆芯集成电路有限公司 | 电子封装组件 |
US20190237373A1 (en) * | 2018-02-01 | 2019-08-01 | Industrial Technology Research Institute | Chip package module and circuit board structure comprising the same |
CN110931460A (zh) * | 2019-12-30 | 2020-03-27 | 江阴长电先进封装有限公司 | 一种芯片的封装结构及其封装方法 |
-
2023
- 2023-02-07 CN CN202310069915.7A patent/CN115799196B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103839899A (zh) * | 2012-11-20 | 2014-06-04 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
CN104867908A (zh) * | 2014-02-21 | 2015-08-26 | 南茂科技股份有限公司 | 倒装芯片堆叠封装 |
CN105280603A (zh) * | 2015-04-09 | 2016-01-27 | 上海兆芯集成电路有限公司 | 电子封装组件 |
US20190237373A1 (en) * | 2018-02-01 | 2019-08-01 | Industrial Technology Research Institute | Chip package module and circuit board structure comprising the same |
CN110931460A (zh) * | 2019-12-30 | 2020-03-27 | 江阴长电先进封装有限公司 | 一种芯片的封装结构及其封装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115799196B (zh) | 2023-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9412677B2 (en) | Computer systems having an interposer including a flexible material | |
US7812442B2 (en) | High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same | |
KR100186331B1 (ko) | 적층형 패키지 | |
US20030001252A1 (en) | Semiconductor package including stacked chips | |
KR20080111701A (ko) | 실장기판 및 그 제조방법 | |
KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
US6441486B1 (en) | BGA substrate via structure | |
US10978431B2 (en) | Semiconductor package with connection substrate and method of manufacturing the same | |
KR20110037066A (ko) | 반도체 디바이스 및 그 제조 방법 | |
US20020189853A1 (en) | BGA substrate with direct heat dissipating structure | |
US6396155B1 (en) | Semiconductor device and method of producing the same | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JP3981817B2 (ja) | 半導体装置の製造方法 | |
CN115799196B (zh) | 一种芯片封装结构、方法以及电子设备 | |
CN115527975A (zh) | 一种芯片封装结构及芯片封装方法 | |
KR100752665B1 (ko) | 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법 | |
JP2002026073A (ja) | 半導体装置およびその製造方法 | |
JP6985599B2 (ja) | 電子装置及び電子装置の製造方法 | |
CN111863790A (zh) | 一种半导体封装器件 | |
KR20040037561A (ko) | 반도체패키지 | |
KR20100002870A (ko) | 반도체 패키지의 제조 방법 | |
US20020030276A1 (en) | Dimple array interconnect technique for semiconductor device | |
KR102615841B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
CN108428665B (zh) | 一种叠层芯片集成封装工艺 | |
JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |