CN115762624A - 劣化检测设备 - Google Patents
劣化检测设备 Download PDFInfo
- Publication number
- CN115762624A CN115762624A CN202211050264.9A CN202211050264A CN115762624A CN 115762624 A CN115762624 A CN 115762624A CN 202211050264 A CN202211050264 A CN 202211050264A CN 115762624 A CN115762624 A CN 115762624A
- Authority
- CN
- China
- Prior art keywords
- current path
- memory
- degradation
- operation mode
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/06—Acceleration testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5002—Characteristic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
Abstract
一种劣化检测设备,包括:存储器,包括第一电流路径和第二电流路径,并且被配置为使得电流被施加到第一电流路径和第二电流路径;存储器输入控制单元,被配置为在第一操作模式下将存储器件的内部操作条件与目标条件进行比较,并基于比较的结果来选择存储器的第一电流路径和第二电流路径之一;以及输出单元,被配置为在第二操作模式下输出指示在第一电流路径和第二电流路径之一中累积的劣化的输出信号。
Description
相关申请的交叉引用
本申请要求2021年9月3日向韩国知识产权局递交的韩国专利申请No.10-2021-0117792的优先权,其公开内容通过引用全部合并于此。
技术领域
本公开涉及劣化检测设备。
背景技术
高k金属栅极(HKMG)技术的应用对于存储器件的高速操作可能是必不可少的。存储器件的晶体管可能通过偏置电压或温度而受到应力。应力可能降低晶体管的可靠性。晶体管的可靠性则可能影响集成电路的寿命(例如,产品或存储器件的寿命),并可能导致产品有缺陷。因此,在测试期间应该评估晶体管的可靠性。
负偏置温度不稳定性(NBTI)或正偏置温度不稳定性(PBTI)可能由于外部高电压或高温所引起的应力而产生。由于NBTI或PBTI,晶体管的阈值电压可能增加并且晶体管的漏电流可能减小。因此,存储器件的性能可能劣化。
在根据相关技术的测试方法中,测试反相器链的传播延迟或环形振荡器的时钟特性(例如,频率或占空比)以评估NBTI和PBTI。然而,根据相关技术的测试方法可能被允许仅用于确定累积劣化的总量。因此,当存储器件的性能劣化时,可能难以确定劣化的原因。
发明内容
示例实施例提供了一种劣化检测设备,该劣化检测设备将电流施加到存储器的电流路径中的所选电流路径,并且当存储器件中的操作条件在存储器件的可允许操作范围之外时,检测在所选电流路径中累积的劣化。
根据示例实施例,一种劣化检测设备,包括:存储器,包括第一电流路径和第二电流路径,并且被配置为使得电流被施加到第一电流路径或第二电流路径;存储器输入控制单元,被配置为在第一操作模式下将存储器件的内部操作条件与目标条件进行比较,并基于比较的结果来选择存储器的第一电流路径和第二电流路径之一;以及输出单元,被配置为在第二操作模式下输出指示在第一电流路径和第二电流路径之一中累积的劣化的输出信号。
根据示例实施例,一种劣化检测设备,包括:模式选择器,被配置为响应于第一外部命令来输出模式选择信号,该模式选择信号将劣化检测设备的操作模式设置为第一操作模式或第二操作模式;比较器,被配置为在第一操作模式下接收存储器件的内部操作条件和目标条件,并将内部操作条件与目标条件进行比较,以输出比较的结果作为第一电流路径选择信号;存储器,包括第一电流路径和第二电流路径,并且被配置为响应于第一电流路径选择信号,在第一操作模式下选择第一电流路径和第二电流路径之一并且被配置为使得电流被施加到所选电流路径;以及延迟检测单元,被配置为检测在所选电流路径中累积的劣化。
根据示例实施例,一种劣化检测设备,包括:多个存储器,该多个存储器中的每个存储器包括第一电流路径和第二电流路径,并且被配置为使得电流在第一操作模式下被施加到第一电流路径和第二电流路径;多个存储器输入控制单元,该多个存储器输入控制单元中的每个存储器输入控制单元被配置为在第一操作模式下在第一电流路径和第二电流路径中选择该多个存储器中的每个存储器的要施加电流的电流路径;存储器输出控制单元,被配置为在第二操作模式下在该多个存储器中选择要测量其劣化的存储器;以及延迟检测单元,被配置为在第二操作模式下检测在所选存储器的电流路径中累积的劣化。
附图说明
根据结合附图给出的以下详细描述,将更清楚地理解本公开的上述和其它方面、特征和优点。
图1是根据示例实施例的存储系统的框图。
图2是根据示例实施例的劣化检测设备的示意性框图。
图3是示出了根据示例实施例的劣化检测设备的操作的流程图。
图4是示出了根据示例实施例的劣化检测设备的详细示例的图。
图5是示出了根据示例实施例的在电流施加模式下的劣化检测设备的图。
图6是示出了在电流施加模式下操作根据示例实施例的劣化检测设备的方法的流程图。
图7是示出了根据示例实施例的延迟链的电路图。
图8是示出了在劣化检测模式下的根据示例实施例的劣化检测设备的图。
图9是示出了在劣化检测模式下操作根据示例实施例的劣化检测设备的方法的流程图。
图10是根据示例实施例的劣化检测设备的示意性框图。
图11是示出了根据示例实施例的劣化检测设备的操作的流程图。
图12是示出了根据示例实施例的劣化检测设备的详细示例的图。
具体实施方式
在下文中,将参考附图来描述示例实施例。
图1是根据示例实施例的存储系统的框图。
参考图1,存储系统1可以包括存储控制器10和作为半导体器件的存储器件20。存储控制器10可以通过命令/地址总线CMD/ADDR将命令和地址施加到存储器件20。存储控制器10可以通过数据总线DQ从存储器件20接收读取数据,或者可以通过数据总线DQ向存储器件20提供写入数据。
数据选通信号DQS和互补数据选通信号DQSB可以是针对数据输出选通所提供的具有相反相位的数据选通信号。存储控制器10可以以差分信号的形式提供数据选通信号DQS和互补数据选通信号DQSB。
存储器件20可以是易失性存储器件(例如,包括易失性存储单元的动态随机存取存储器(DRAM)、双倍数据速率4(DDR4)同步DRAM(SDRAM)或DDR5 SDRAM),但也可以是非易失性存储器件(例如,相变RAM(PRAM)、磁阻RAM(MRAM)、铁电RAM(FeRAM)或电阻式RAM(RRAM))。存储器件20可以包括操作条件获得单元21、存储单元阵列22和逻辑电路23。存储器件20可以在逻辑电路23的控制下从存储单元阵列22读取数据或向存储单元阵列22写入数据。如本文中所使用的,“单元”可以指“电路”。操作条件获得单元21可以输出内部操作条件。内部操作条件可以包括存储器件20的内部温度(或操作温度)、存储器件20的电源电压VDD、存储器件20的AC参数等。AC参数可以包括tRC参数、tRCD参数、tWR参数、tRP参数、tRRD参数等。tRC参数表示一激活命令和下一激活命令之间的时间。tRCD参数表示/RAS信号的施加和/CAS信号的施加之间的时间,并且指代行激活命令和列激活命令之间的时间。tWR参数表示在启用字线之后将数据写入存储单元所需的时间。tRP参数表示在tWR时间之后将位线预充电以准备下一激活命令所需的时间。tRRD参数表示行激活命令和行激活命令之间的时间,并且指代不同存储体之间的行激活到行激活时间。
存储控制器10可以包括寄存器11和劣化检测设备12。目标条件可以预先存储在寄存器11中。目标条件可以指代产品(例如,存储器件)的可允许操作范围。劣化检测设备12可以从操作条件获得单元21接收内部操作条件,并且可以从寄存器11接收目标条件。劣化检测设备12可以包括存储器。劣化检测设备12可以基于内部操作条件和目标条件来选择存储器的电流路径,并且可以将电流施加到所选电流路径。当电流流过所选电流路径时,包括在所选电流路径中的晶体管的阈值电压可以增加。因此,劣化可以累积在所选电流路径中。可以检测所选电流路径的劣化程度以选择性地检测累积的劣化。
14Gbps或更高的高速操作可能增加漏电流,并且因此,PN结的温度可能增加。PN结的温度增加可能导致非预期BTI,并且可能使存储器件的性能劣化。因此,高速操作期间的发热控制可以充当控制劣化的重要因素。此外,用于抑制初期故障(或早期故障)的高电压是加速高k金属栅极(HKMG)器件中PBTI劣化的主要因素。例如,由于过度使用条件引起的非预期劣化,而不是器件本身的初始故障,可能导致存储性能劣化。
通常,使用延迟链的劣化检测设备可以通过单个电流路径施加电流,并且可以检测电流路径的劣化程度,以检测在电流路径中累积的劣化总量。因此,当芯片的性能劣化时,可能难以确定非预期劣化的原因。
根据示例实施例的劣化检测设备可以选择存储器的电流路径,并且当内部操作条件在产品的可允许操作范围之外时,可以将电流施加到所选电流路径。可以检测存储器的劣化程度以选择性地检测在存储器中累积的劣化。因此,劣化检测设备可以快速分析异常操作。
此外,根据示例实施例的劣化检测设备可以选择存储器,可以选择所选存储器的电流路径,并且当内部操作条件在产品的可允许操作范围之外时,可以将电流施加到所选存储器的所选电流路径。可以检测所选存储器的劣化程度,以选择性地检测在存储器中累积的劣化。因此,劣化检测设备可以分析异常操作的原因。
图2是根据示例实施例的劣化检测设备的示意性框图,并且图3是示出了根据示例实施例的劣化检测设备的操作的流程图。
参考图2,劣化检测设备100可以包括存储器110、存储器输入控制单元120和输出单元130。根据存储器输入控制单元120的控制,劣化检测设备100可以在第一操作模式或第二操作模式下操作,其中,在第一操作模式下将应力施加到存储器110,在第二操作模式下检测在存储器110中累积的劣化。
存储器110可以是非易失性存储器,并且可以包括例如互补金属氧化物半导体(CMOS)反相器链和熔丝中的一种。例如,如果一旦存储器110的性能可保持在劣化状态,则存储器110劣化,那么因此存储器110可以称为非易失性存储器。存储器110可以包括第一电流路径和第二电流路径。电流可以施加到第一电流路径和第二电流路径。
存储器输入控制单元120可以在第一操作模式下将内部操作条件OC与目标条件TC进行比较。根据比较的结果,存储器输入控制单元120可以选择存储器110的第一电流路径和第二电流路径中的一个。例如,存储器输入控制单元120可以响应于第一外部命令CMD1或第二外部命令CMD2来操作。
在第二操作模式下,输出单元130可以输出指示在存储器110的第一电流路径和第二电流路径中的一个中累积的劣化的输出信号。
一起参考图1至图3,当存储系统在操作S110中通电时,劣化检测设备100可以在操作S120中在第一操作模式下操作。例如,劣化检测设备100可以在存储器件的正常操作期间在第一操作模式下操作。第一操作模式可以被称为电流施加模式或劣化存储器模式。
在第一操作模式下,劣化检测设备100可以在操作S130中选择性地将电流施加到存储器110。例如,存储器输入控制单元120可以在第一操作模式下将存储器件的内部操作条件OC与目标条件TC进行比较,并且可以根据比较的结果来选择存储器110的第一电流路径和第二电流路径中的一个。电流可以施加到所选电流路径。存储器件的内部操作条件OC可以包括存储器件的内部温度(或操作温度)、内部电源电压和内部AC参数中的一个。在示例实施例中,如果内部操作条件OC是存储器件的内部温度并且目标条件TC是产品(例如,存储器件)的可允许操作温度范围,则存储器输入控制单元120可以确定存储器件的内部温度是否在产品的可允许操作温度范围之外。例如,当存储器件的内部温度在产品的可允许操作温度范围之外时,存储器输入控制单元120可以选择存储器110的第一电流路径。因此,劣化检测设备100可以在高于可允许操作温度范围的高温条件下将电流施加到存储器110的第一电流路径。在示例实施例中,如果内部操作条件OC是存储器件的电源电压并且目标条件TC是存储器件的可允许操作电压范围,则存储器输入控制单元120可以确定存储器件的电源电压是否在存储器件的可允许操作电压范围之外。例如,当存储器件的电源电压在存储器件的可允许操作电压范围之外时,存储器输入控制单元120可以选择存储器110的第一电流路径。因此,劣化检测设备100可以在高于可允许操作电压范围的高电压条件下将电流施加到存储器110的第一电流路径。
响应于在操作S140中设置劣化检测设备100的操作模式的第一外部命令CMD1,劣化检测设备100可以在操作S150中在第二操作模式下操作。第二操作模式可以被称为劣化检测模式。在示例实施例中,存储器输入控制单元120可以在执行操作S120之前接收第一外部命令CMD1。在这种情况下,劣化检测设备100可以响应于设置第一操作模式的第一外部命令CMD1,在第一操作模式下操作。
在第二操作模式下,劣化检测设备100可以在操作S160中响应于选择存储器110的电流路径的第二外部命令CMD2来选择性地检测在存储器110中累积的劣化。例如,存储器输入控制单元120可以响应于第二外部命令CMD2来选择存储器110的第一电流路径和第二电流路径中的一个。输出单元130可以检测在所选电流路径中累积的劣化,并且可以通过输出端子OUT输出指示劣化的输出信号。例如,输出单元130的输出信号可以表示为基于劣化程度的延迟时间量。因此,劣化检测设备100可以在特定条件下选择性地检测累积的劣化。
当内部操作条件在产品的可允许操作范围(例如,目标条件)之外时,根据示例实施例的劣化检测设备100可以将电流施加到存储器的电流路径中的所选电流路径。劣化检测设备100可以检测所选电流路径的劣化程度,以选择性地检测在存储器中累积的劣化。因此,劣化检测设备100可以快速分析异常操作。
图4是示出了根据示例实施例的劣化检测设备的详细示例的图。
参考图4,劣化检测设备200可以包括第一开关SW1、比较器210、存储器220、模式选择器230、第二开关SW2、第三开关SW3、延迟检测单元240和输出端子OUT。比较器210和模式选择器230可以被称为存储器输入控制单元。比较器210和模式选择器230可以与图2的存储器输入控制单元相对应。存储器220和延迟检测单元240可以分别与图2的存储器110和输出单元130相对应。
比较器210可以从存储器件中的操作条件获得单元OCG接收存储器件的内部操作条件OC,并且可以从寄存器REG接收目标条件TC。操作条件获得单元OCG和寄存器REG可以分别与图1的操作条件获得单元21和寄存器11相对应。第一开关SW1可以连接在操作条件获得单元OCG和比较器210之间,并且第一开关SW1可以控制向比较器210的内部操作条件的输入。
第二开关SW2可以连接在比较器210和模式选择器230之间,并且第三开关SW3可以连接在存储器220和延迟检测单元240之间。
模式选择器230可以响应于第一外部命令CMD1来输出模式选择信号S/M,其用于将劣化检测设备200的操作模式设置为第一操作模式或第二操作模式。例如,模式选择器230可以在存储器件的正常操作期间将劣化检测设备200的操作模式设置为第一操作模式。此外,模式选择器230可以响应于来自用户的第一外部命令CMD1,将劣化检测设备200的操作模式设置为第二操作模式。
模式选择信号S/M可以控制第一开关SW1、第二开关SW2和第三开关SW3的接通和关断操作。
在第一操作模式下,比较器210可以从操作条件获得单元OCG接收内部操作条件OC,并且可以从寄存器REG接收目标条件TC。比较器210可以将内部操作条件OC与目标条件TC进行比较,并且可以将比较的结果作为第一电流路径选择信号PATH_SEL1输出。在一些示例中,基于比较的结果,第一电流路径选择信号PATH_SEL1可以具有逻辑低电平L或逻辑高电平H。在一些示例中,第一电流路径选择信号PATH_SEL1可以从逻辑高电平H转换为逻辑低电平L,或者可以从逻辑低电平L转换为逻辑高电平H。
内部操作条件OC可以包括存储器件的内部温度、存储器件的内部电源电压VDD、存储器件的内部AC参数等。
目标条件TC可以预先存储在寄存器REG中,并且可以指代产品的可允许操作范围。例如,目标条件TC可以包括产品的可允许操作温度范围、产品的可允许操作电压范围、产品的可允许操作AC参数范围等。
存储器220可以包括第一电流路径和第二电流路径。在第一操作模式下,存储器220可以响应于第一电流路径选择信号PATH_SEL1来选择第一电流路径和第二电流路径中的一个。可以将电流施加到所选电流路径。
例如,当内部操作条件OC是存储器件的内部温度并且目标条件TC是产品的可允许操作温度范围时,比较器210可以确定存储器件的内部温度是否在产品的可允许操作温度范围之外。当存储器件的内部温度在产品的可允许操作温度范围之外时,比较器210可以响应于第一电流路径选择信号PATH_SEL1来选择存储器220的第一电流路径。例如,劣化检测设备200可以在高于可允许操作温度范围的高温条件下将电流施加到存储器220的第一电流路径。
在示例实施例中,如果存储器220包括反熔丝,则劣化检测设备200可以在高温条件下将电流施加到反熔丝的第一电流路径,使得反熔丝可以被切断。备选地,劣化检测设备200可以在满足目标条件的温度条件下将电流施加到反熔丝的第二电流路径,使得反熔丝可以不被切断。
模式选择器230可以响应于第二外部命令CMD2来输出第二电流路径选择信号PATH_SEL2。在一些示例中,第二电流路径选择信号PATH_SEL2可以响应于第二外部命令CMD2,具有逻辑低电平L或逻辑高电平H。在一些示例中,第二电流路径选择信号PATH_SEL2可以响应于第二外部命令CMD2,从逻辑高电平H转换为逻辑低电平L,或者可以从逻辑低电平L转换为逻辑高电平H。
在第二操作模式下,可以响应于第二电流路径选择信号PATH_SEL2来选择存储器220的第一电流路径和第二电流路径中的一个。在一些示例中,当第二电流路径选择信号PATH_SEL2具有逻辑低电平L时,可以选择存储器220的第一电流路径,并且当第二电流路径选择信号PATH_SEL2具有逻辑高电平H时,可以选择存储器220的第二电流路径。在一些示例中,当第二电流路径选择信号PATH_SEL2从逻辑高电平H转换为逻辑低电平L时,可以选择存储器220的第一电流路径,并且当第二电流路径选择信号PATH_SEL2从逻辑低电平L转换为逻辑高电平H时,可以选择存储器220的第二电流路径。延迟检测单元240可以检测在所选电流路径中累积的劣化。例如,延迟检测单元240可以确定信号是否在预定时间段内通过存储器220的所选电流路径,以检测在所选电流路径中累积的劣化。预定时间段可以指在其期间电流可以通过存储器220的时间段。
延迟检测单元240可以通过延迟检测单元240的输出端子OUT输出指示累积的劣化的输出信号。
延迟检测单元240可以调整预定时间段,以检测累积的劣化的量。
根据示例实施例的劣化检测设备200可以将电流施加到存储器的电流路径中的所选电流路径,并且当内部操作条件在产品的可允许操作范围之外时,可以选择性地检测在存储器中累积的劣化。
图5至图9是示出了根据劣化检测设备的操作模式来操作劣化检测设备的方法的图。在图5至图9中,将描述其中操作条件获得单元是温度传感器并且存储器是延迟链或CMOS反相器链的实施例,但是本发明构思不限于此。
图5是示出了根据示例实施例的在电流施加模式下的劣化检测设备的图,并且图6是示出了在电流施加模式下操作根据示例实施例的劣化检测设备的方法的流程图。
参考图5,劣化检测设备300A可以包括第一开关SW1、比较器310、延迟链320、模式选择器330、第二开关SW2、第三开关SW3、延迟检测单元340和输出端子OUT。比较器310和模式选择器330可以与图2的存储器输入控制单元相对应。延迟链320和延迟检测单元340可以分别与图2的存储器110和输出单元130相对应。
一起参考图5和图6,在存储器件的正常操作期间,模式选择器330可以输出模式选择信号S/M,其用于将劣化检测设备300A的操作模式设置为第一操作模式(例如,电流施加模式)。在操作S210中,劣化检测设备300A可以响应于模式选择信号S/M,在第一操作模式下操作。
第一开关SW1可以响应于模式选择信号S/M而接通。在操作S220中,当第一开关SW1接通时,比较器310可以将存储器件的内部操作条件与目标条件进行比较。例如,比较器310可以从温度传感器SEN接收存储器件的内部温度TEMP1,并且从寄存器REG接收目标温度TEMP2。比较器310可以将内部温度TEMP1与目标温度TEMP2进行比较。
作为比较的结果,当在操作S230中内部操作条件在目标条件之外(是)时,可以在操作S240中将电流施加到延迟链320的第一电流路径PATH1(在图7中)。例如,当存储器件的内部温度TEMP1在目标温度TEMP2之外时,比较器310可以选择延迟链320的第一电流路径PATH1。例如,当满足高于可允许操作温度范围的高温条件时,劣化检测设备300A可以将电流施加到延迟链320的第一电流路径PATH1。
作为比较的结果,当在操作S230中内部操作条件满足目标条件(否)时,可以在操作S250中将电流施加到延迟链320的第二电流路径PATH2(在图7中)。例如,当存储器件的内部温度TEMP1满足目标温度TEMP2时,比较器310可以选择延迟链320的第二电流路径PATH2。例如,当存储器件的内部温度满足产品的可允许操作范围时,劣化检测设备300A可以将电流施加到延迟链320的第二电流路径PATH2。
图7是示出了根据示例实施例的延迟链的电路图。
参考图7,延迟链320可以是CMOS反相器链。如图7所示,在CMOS反相器链中,多个反相器可以串联连接,并且多个反相器中的每一个可以包括p型金属氧化物半导体(PMOS)晶体管和n型金属氧化物半导体(NMOS)晶体管。当延迟链320的输入信号IN′具有逻辑低电平L时,可以选择延迟链320的第一电流路径PATH1。例如,当存储器件的内部温度TEMP1在目标温度TEMP2之外时,比较器310可以输出具有逻辑低电平L的信号,或输出从逻辑高电平H转换为逻辑低电平L的信号。当延迟链320的输入信号IN′具有逻辑高电平H时,可以选择延迟链320的第二电流路径PATH2。例如,当存储器件的内部温度TEMP1满足目标温度TEMP2时,比较器310可以输出具有逻辑高电平H的信号,或输出从逻辑低电平L转换为逻辑高电平H的信号。然而,本发明构思不限于该示例,并且在实施例中,当存储器件的内部温度TEMP1在目标温度TEMP2之外时,比较器310可以输出具有逻辑高电平H的信号,或输出从逻辑低电平L转换为逻辑高电平H的信号,而当存储器件的内部温度TEMP1满足目标温度TEMP2时,比较器310可以输出具有逻辑低电平L的信号,或输出从逻辑高电平H转换为逻辑低电平L的信号。
当选择第一电流路径PATH1时,包括在第一电流路径PATH1中的晶体管中的每一个的阈值电压可以增加。因此,延迟链320的劣化可以累积在第一电流路径PATH1中。例如,当在第一电流路径PATH1中累积的劣化的量增加时,延迟链320可以响应于具有逻辑低电平L的输入信号IN′,在比第一时间T1长的第二时间T2处输出具有逻辑低电平L的输出信号OUT′。在本文中,第一时间T1可以是预定延迟时间。例如,没有劣化的延迟链320可以响应于具有逻辑低电平L的输入信号IN′,在第一时间T1处输出具有逻辑低电平L的输出信号OUT′。当选择第二电流路径PATH2时,包括在第二电流路径PATH2中的晶体管中的每一个的阈值电压可以增加。因此,延迟链320的劣化可以累积在第二电流路径PATH2中。例如,当第二电流路径PATH2中累积的劣化的量增加时,延迟链320可以响应于具有逻辑高电平H的输入信号IN′,在比第三时间T3长的第四时间T4处输出具有逻辑高电平H的输出信号OUT′。在本文中,第三时间T3可以是预定延迟时间。例如,没有劣化的延迟链320可以响应于具有逻辑高电平H的输入信号IN′,在第三时间T3处输出具有逻辑高电平H的输出信号OUT′。第一时间T1和第三时间T3可以彼此相似或相同,并且具有逻辑低电平L和逻辑高电平H的输入信号IN′可以被同时施加。例如,当高于可允许操作温度范围的高温条件持续时,在第一电流路径PATH1中累积的劣化的量可以增加。
在根据示例实施例的劣化检测设备中,劣化可以在特定条件下累积在存储器的特定电流路径中。
返回图5,第二开关SW2和第三开关SW3中的每一个可以在第一操作模式下关断。例如,在第一操作模式下,劣化检测设备300A可能不会检测在延迟链320中累积的劣化。
图8是示出了在劣化检测模式下的根据示例实施例的劣化检测设备的图,并且图9是示出了在劣化检测模式下操作根据示例实施例的劣化检测设备的方法的流程图。
参考图8,劣化检测设备300B可以包括第一开关SW1、比较器310、延迟链320、模式选择器330、第二开关SW2、第三开关SW3、延迟检测单元340和输出端子OUT。
一起参考图8和图9,模式选择器330可以响应于来自用户的第一外部命令CMD1来输出模式选择信号S/M,其用于将劣化检测设备300B的操作模式设置为第二操作模式。在操作S310中,劣化检测设备300B可以响应于模式选择信号S/M,在第二操作模式下操作。
响应于模式选择信号S/M,第一开关SW1可以关断,并且第二开关SW2和第三开关SW3中的每一个可以接通。当第二开关SW2接通时,可以禁用比较器310。例如,在第二操作模式下,劣化检测设备300B可以响应于来自模式选择器330的第二电流路径选择信号PATH_SEL2来检测在延迟链320中累积的劣化。
模式选择器330可以响应于第二外部命令CMD2来输出第二电流路径选择信号PATH_SEL2。在操作S320中,当第二开关SW2接通时,可以响应于第二外部命令CMD2来选择延迟链320的第一电流路径和第二电流路径中的一个。例如,当第二电流路径选择信号PATH_SEL2具有逻辑低电平L或从逻辑高电平H转换为逻辑低电平L时,选择延迟链320的第一电流路径,而当第二电流路径选择信号PATH_SEL2具有逻辑高电平H或从逻辑低电平L转换为逻辑高电平H时,选择延迟链320的第二电流路径。
在操作S330中,当第三开关SW3接通时,延迟检测单元340可以检测在所选电流路径中累积的劣化。例如,延迟检测单元340可以确定信号是否在预定时间段内通过延迟链320的所选电流路径,以检测在所选电流路径中累积的劣化。预定时间段是指在其期间电流可以通过延迟链320的时间段。
在操作S340中,延迟检测单元340可以通过延迟检测单元340的输出端子OUT输出指示累积的劣化的输出信号。例如,当高于可允许操作温度范围的高温条件持续时,延迟检测单元340可以在比预定时间长的时间处在延迟检测单元340的输出端子OUT上输出具有逻辑低电平L的输出信号。因此,劣化检测设备300B可以检测存储器件的累积的劣化。
根据示例实施例的劣化检测设备300B可以选择性地检测在延迟链中累积的劣化。
图10是根据示例实施例的劣化检测设备的示意性框图。
参考图10,劣化检测设备400可以包括多个存储器输入控制单元410-1至410-n、多个存储器420-1至420-n、存储器输出控制单元430、延迟检测单元440和输出端子OUT。
多个存储器420-1至420-n中的每一个可以包括第一电流路径和第二电流路径,并且可以在第一操作模式下将电流施加到第一电流路径和第二电流路径。
多个存储器输入控制单元410-1至410-n中的每一个可以在第一操作模式下在第一电流路径和第二电流路径中选择要施加电流的电流路径。多个存储器输入控制单元410-1至410-n中的每一个可以包括模式选择器。可以响应于使能信号EN1至ENn来启用包括在多个存储器输入控制单元410-1至410-n中的模式选择器中的每一个。包括启用的模式选择器的存储器输入控制单元可以在模式选择器被启用时操作。模式选择器可以响应于第一外部命令CMD1,将劣化检测设备400的操作模式设置为第一操作模式或第二操作模式。
多个存储器输入控制单元410-1至410-n中的每一个可以将内部操作条件OC1至OCn中的对应一个与目标条件TC1至TCn中的对应一个进行比较。多个存储器输入控制单元410-1至410-n中的每一个可以基于比较的结果在第一电流路径和第二电流路径中选择要施加电流的电流路径。
对于多个存储器输入控制单元410-1至410-n中的每一个,内部操作条件OC1至OCn和目标条件TC1至TCn可以彼此不同。例如,第一内部操作条件OC1可以是存储器件的内部温度,并且存储器件的第n内部操作条件OCn可以是存储器件的内部电源电压。在这种情况下,第一目标条件TC1可以是产品的可允许操作温度范围,并且第n目标条件TCn可以是产品的可允许操作电源电压范围。
存储器输出控制单元430可以在第二操作模式下在多个存储器420-1至420-n中选择要施加电流的存储器。包括在多个存储器输入控制单元410-1至410-n中的模式选择器中的每一个可以响应于第二外部命令CMD2来输出第二电流路径选择信号。存储器输出控制单元430可以响应于第二电流路径选择信号,在多个存储器420-1至420-n中的每一个的电流路径中选择要施加电流的电流路径。
存储器输出控制单元430可以响应于第三外部命令CMD3来生成选择信号。存储器输出控制单元430可以响应于该选择信号,在多个存储器420-1至420-n中选择将检测其劣化的存储器。
延迟检测单元440可以在第二操作模式下检测在所选存储器的所选电流路径中累积的劣化。延迟检测单元440可以确定信号是否在预定时间段内通过所选存储器的电流路径,以检测在所选存储器的电流路径中累积的劣化。延迟检测单元440可以通过延迟检测单元440的输出端子OUT来输出所检测到的劣化。
图11是示出了根据示例实施例的劣化检测设备的操作的流程图。
一起参考图10和图11,可以分别响应于使能信号EN1至ENn来启用包括在多个存储器输入控制单元410-1至410-n中的模式选择器。在操作S410中,例如,可以仅启用期望的模式选择器。
当存储系统在操作S420中通电时,劣化检测设备400可以在操作S430中在第一操作模式下操作。例如,劣化检测设备400可以在存储器件的正常操作期间在第一操作模式下操作。第一操作模式可以被称为电流施加模式。
在操作S440中,在第一操作模式下,劣化检测设备400可以在特定条件下选择性地将电流施加到多个存储器420-1至420-n中的至少一个。例如,多个存储器输入控制单元410-1至410-n中的每一个可以将内部操作条件OC1至OCn中的对应一个与目标条件TC1至TCn中的对应一个进行比较。多个存储器输入控制单元410-1至410-n中的每一个可以基于比较的结果,在第一电流路径和第二电流路径中选择要施加电流的电流路径。对于多个存储器输入控制单元410-1至410-n中的每一个,内部操作条件OC1至OCn和目标条件TC1至TCn可以彼此不同。
例如,第一内部操作条件OC1可以是存储器件的内部温度,并且第n内部操作条件OCn可以是存储器件的内部电源电压。可以启用包括在第一存储器输入控制单元410-1中的模式选择器,同时可以禁用包括在第n存储器输入控制单元410-n中的模式选择器。当存储器件的内部温度OC1在目标温度TC1之外时,第一存储器输入控制单元410-1可以选择第一存储器420-1的第一电流路径。因此,劣化检测设备400可以在高温条件下将电流施加到第一存储器420-1的第一电流路径,并且可以不将电流施加到第n存储器420-n。
根据示例实施例,可以针对多个劣化因素中的每一个,在特定条件下将电流选择性地施加到存储器。
响应于在操作S450中用于设置劣化检测设备400的操作模式的第一外部命令CMD1,劣化检测设备400可以在操作S460中在第二操作模式下操作。第二操作模式可以被称为劣化检测模式。
在操作S470中,在第二操作模式下,劣化检测设备400可以响应于用于选择电流路径的第二外部命令CMD2,选择性地检测在多个存储器420-1至420-n之一中累积的劣化。
包括在多个存储器输入控制单元410-1至410-n中的模式选择器中的每一个可以响应于第二外部命令CMD2来输出第二电流路径选择信号。可以响应于第二电流路径选择信号在多个存储器420-1至420-n的电流路径中选择要通过其检测劣化的电流路径。
存储器输出控制单元430可以响应于第三外部命令CMD3来生成选择信号。存储器输出控制单元430可以响应于该选择信号,在多个存储器420-1至420-n中选择要检测其劣化的存储器。
延迟检测单元440可以检测在第二操作模式下选择的存储器的所选电流路径中累积的劣化。延迟检测单元440可以确定信号是否在预定时间段内通过所选存储器的所选电流路径,以检测在所选存储器的所选电流路径中累积的劣化。延迟检测单元440可以通过输出端子OUT来输出所检测到的劣化。
根据示例实施例,可以针对多个劣化因素中的每一个选择性地检测满足特定条件的劣化。因此,可以分析异常操作的原因。
图12是示出了根据示例实施例的劣化检测设备的详细示例的图。
参考图12,劣化检测设备500可以包括多个第一开关SW1-1至SW1-n、多个存储器输入控制单元510-1至510-n、多个存储器520-1至520-n、存储器输出控制单元530、延迟检测单元540和输出端子OUT。
多个存储器输入控制单元510-1至510-n可以分别包括比较器511-1至511-n、模式选择器512-1至512-n和多个第二开关SW2-1至SW2-n。
可以分别响应于使能信号EN1至ENn来启用模式选择器512-1至512-n中的每一个。例如,可以仅启用期望的模式选择器。包括启用的模式选择器的存储器输入控制单元可以在模式选择器被启用时操作。
当存储系统通电时,模式选择器512-1至512-n中的每一个可以输出模式选择信号S/M,其用于将劣化检测设备500设置为第一操作模式。响应于模式选择信号S/M,劣化检测设备500可以在第一操作模式下操作。
多个第一开关SW1-1至SW1-n可以响应于模式选择信号S/M,在第一操作模式下接通。当多个第一开关SW1-1至SW1-n接通时,比较器511-1至511-n中的每一个可以将内部操作条件与目标条件进行比较。
作为示例,第一比较器511-1可以从第一操作条件获得单元OCG1接收第一内部操作条件,并且可以从寄存器REG接收第一目标条件。第一比较器511-1可以将第一内部操作条件与第一目标条件进行比较。第n比较器511-n可以从第n操作条件获得单元OCGn接收第n内部操作条件,并且可以从寄存器REG接收第n目标条件。第n比较器511-n可以将第n内部操作条件与第n目标条件进行比较。
在示例实施例中,第一内部操作条件至第n内部操作条件中的每一个可以彼此不同。例如,第一操作条件获得单元OCG1可以是温度传感器,第一内部操作条件可以是存储器件的内部温度,并且第一目标条件可以是产品的可允许操作温度范围。第n操作条件获得单元OCGn可以是电源电压测定单元,第n内部操作条件可以是存储器件的内部电源电压,并且第n目标条件可以是产品的可允许操作电压范围。
作为比较的结果,当内部操作条件在目标条件之外时,可以将电流施加到多个存储器520-1至520-n中的每一个的第一电流路径。
作为示例,当第一内部操作条件在第一目标条件之外时,第一比较器511-1可以选择第一存储器520-1的第一电流路径。当第n内部操作条件在第n目标条件之外时,第n比较器511-n可以选择第n存储器520-n的第一电流路径。
作为比较的结果,当内部操作条件满足目标条件时,可以将电流施加到多个存储器520-1至520-n中的每一个的第二电流路径。作为示例,当第一内部操作条件满足第一目标条件时,第一比较器511-1可以选择第一存储器520-1的第二电流路径。当第n内部操作条件满足第n目标条件时,第n比较器511-n可以选择第n存储器520-n的第二电流路径。
例如,当满足高温条件时,可以将电流施加到第一存储器520-1的第二电流路径,并且当满足高电压条件时,可以将电流施加到第n存储器520-n的第二电流路径。因此,可以针对多个劣化因素中的每一个,在特定条件下将电流选择性地施加到存储器。
模式选择器512-1至512-n中的每一个可以响应于来自用户的第一外部命令CMD1来输出模式选择信号S/M,其用于将劣化检测设备500的操作模式设置为第二操作模式。响应于模式选择信号S/M,劣化检测设备500可以在第二操作模式下操作。
响应于模式选择信号S/M,多个第一开关SW1-1至SW1-n可以关断,同时多个第二开关SW2-1至SW2-n可以接通。因此,在第二操作模式下,劣化检测设备500可以检测在多个存储器520-1至520-n中累积的劣化。
模式选择器512-1至512-n中的每一个可以响应于第二外部命令CMD2来输出电流路径选择信号PATH_SEL。在第二操作模式下,可以响应于电流路径选择信号PATH_SEL来选择多个存储器520-1至520-n中的每一个的第一电流路径和第二电流路径中的一个。
存储器输出控制单元530可以包括多路复用器531和劣化因素选择器532。劣化因素选择器532可以响应于来自用户的第三外部命令CMD3来输出选择信号SEL。多路复用器531可以响应于该选择信号SEL,在多个存储器520-1至520-n中选择要测量其劣化的存储器。
作为示例,当用户输入第二外部命令CMD2和第三外部命令CMD3以检测高温条件下的劣化时,存储器输出控制单元530可以选择第一存储器520-1的第一电流路径。
延迟检测单元540可以检测在所选存储器的所选电流路径中累积的劣化。例如,延迟检测单元540可以确定信号是否在预定时间段内通过所选存储器的所选电流路径,以检测在所选存储器的所选电流路径中累积的劣化。预定时间段可以指在其期间电流可以通过存储器的时间段。
延迟检测单元540可以通过延迟检测单元540的输出端子OUT来输出指示累积的劣化的输出信号。
延迟检测单元540可以调整预定时间段以检测累积的劣化的量。
根据示例实施例的劣化检测设备500可以选择性地将电流施加到存储器,并且当内部操作条件在产品的可允许操作范围之外时,可以选择性地检测累积的劣化。因此,可以快速分析异常操作。
在示例实施例中,图2、图4、图5、图8、图10和图12中的劣化检测设备100、200、300A、300B、400和500中的每一个可以与图1中的劣化检测设备12相对应。
如上所述,当存储器操作条件在产品的可允许操作范围之外时,可以将电流施加到存储器的电流路径中的所选电流路径,并且可以检测在所选电流路径中累积的劣化。因此,可以快速分析异常操作。
此外,当针对多个劣化因素中的每一个满足特定条件时,可以将电流施加到所选存储器的所选电流路径,并且可以选择性地检测在所选存储器的所选电流路径中累积的劣化。因此,可以分析异常操作的原因。
虽然以上已经示出并描述了示例实施例,但是显然本领域技术人员在不脱离由所附权利要求限定的本发明构思的范围的情况下,可以进行修改和改变。
Claims (20)
1.一种劣化检测设备,包括:
存储器,包括被施加电流的第一电流路径和第二电流路径;
存储器输入控制单元,被配置为在第一操作模式下将存储器件的内部操作条件与目标条件进行比较,并且基于所述比较的结果来选择所述存储器的所述第一电流路径和所述第二电流路径之一;以及
输出单元,被配置为在第二操作模式下输出指示在所述第一电流路径和所述第二电流路径之一中累积的劣化的输出信号。
2.根据权利要求1所述的劣化检测设备,其中,所述存储器是非易失性存储器。
3.根据权利要求1所述的劣化检测设备,其中,所述存储器包括互补金属氧化物半导体CMOS反相器链和熔丝中的一种。
4.根据权利要求1所述的劣化检测设备,其中,所述劣化检测设备被配置为响应于第一外部命令,在所述第一操作模式或所述第二操作模式下操作。
5.根据权利要求4所述的劣化检测设备,其中,所述存储器输入控制单元被配置为响应于第二外部命令来选择所述第一电流路径和所述第二电流路径之一,并且
其中,所述输出单元被配置为输出指示在所选电流路径中累积的劣化的输出信号。
6.根据权利要求1所述的劣化检测设备,其中,所述内部操作条件包括所述存储器件的内部温度、内部电源电压和内部AC参数之一。
7.一种劣化检测设备,包括:
模式选择器,被配置为响应于第一外部命令来输出模式选择信号,所述模式选择信号将所述劣化检测设备的操作模式设置为第一操作模式或第二操作模式;
比较器,被配置为在所述第一操作模式下接收存储器件的内部操作条件和目标条件,并将所述内部操作条件与所述目标条件进行比较,以输出所述比较的结果作为第一电流路径选择信号;
存储器,包括第一电流路径和第二电流路径,并且被配置为响应于所述第一电流路径选择信号,在所述第一操作模式下,在所述第一电流路径和所述第二电流路径中选择被施加电流的一个电流路径;以及
延迟检测单元,被配置为检测在所选电流路径中累积的劣化。
8.根据权利要求7所述的劣化检测设备,其中,所述模式选择器被配置为响应于第二外部命令来输出第二电流路径选择信号,并且
其中,所述延迟检测单元被配置为响应于所述第二电流路径选择信号来选择所述第一电流路径或所述第二电流路径,并检测在所选电流路径中累积的劣化。
9.根据权利要求8所述的劣化检测设备,其中,所述延迟检测单元被配置为确定信号是否在预定时间段内通过所选电流路径,以检测在所选电流路径中累积的劣化。
10.根据权利要求9所述的劣化检测设备,其中,所述延迟检测单元被配置为检测在所选电流路径中累积的劣化作为在所述延迟检测单元的输出端子上的输出信号。
11.根据权利要求7所述的劣化检测设备,还包括:
第一开关,被配置为响应于所述模式选择信号来控制所述比较器接收所述内部操作条件。
12.根据权利要求11所述的劣化检测设备,还包括:
第二开关,被配置为响应于所述模式选择信号来控制所述存储器在所述存储器的所述第一电流路径和所述第二电流路径中选择电流路径。
13.根据权利要求12所述的劣化检测设备,还包括:
第三开关,被配置为响应于所述模式选择信号来控制所述延迟检测单元检测在所述存储器的所选电流路径中累积的劣化。
14.一种劣化检测设备,包括:
多个存储器,各自包括在第一操作模式下被施加电流的第一电流路径和第二电流路径;
多个存储器输入控制单元,各自被配置为在所述第一操作模式下在所述第一电流路径和所述第二电流路径中选择所述多个存储器中的每个存储器的要被施加电流的电流路径;
存储器输出控制单元,被配置为在第二操作模式下在所述多个存储器中选择要测量其劣化的存储器;以及
延迟检测单元,被配置为在所述第二操作模式下检测在所选存储器的所选电流路径中累积的劣化。
15.根据权利要求14所述的劣化检测设备,其中,所述多个存储器输入控制单元中的每个存储器输入控制单元被配置为将存储器件的内部操作条件与目标条件进行比较,并基于所述比较的结果来选择所述第一电流路径和所述第二电流路径之一,并且
其中,针对所述多个存储器输入控制单元的内部操作条件彼此不同。
16.根据权利要求14所述的劣化检测设备,其中,所述多个存储器输入控制单元中的每个存储器输入控制单元包括模式选择器,所述模式选择器被配置为响应于第一外部命令将所述劣化检测设备的操作模式设置为所述第一操作模式或所述第二操作模式。
17.根据权利要求16所述的劣化检测设备,其中,每个所述模式选择器被配置为响应于使能信号而启用,并且
其中,所述多个存储器输入控制单元中的每个存储器输入控制单元被配置为响应于启用的对应模式选择器来操作。
18.根据权利要求16所述的劣化检测设备,其中,每个所述模式选择器被配置为响应于第二外部命令来输出第二电流路径选择信号,并且
其中,响应于所述第二电流路径选择信号,在存储器的所述第一电流路径和所述第二电流路径中选择要检测其劣化的电流路径。
19.根据权利要求14所述的劣化检测设备,其中,所述存储器输出控制单元包括:
多路复用器,被配置为响应于选择信号在所述多个存储器中选择要检测其劣化的存储器;以及
劣化因素选择器,被配置为响应于第三外部命令来输出所述选择信号。
20.根据权利要求19所述的劣化检测设备,其中,所述延迟检测单元被配置为确定信号是否在预定时间段内通过所选存储器的所选电流路径,以检测在所选存储器的所选电流路径中累积的劣化。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2021-0117792 | 2021-09-03 | ||
KR1020210117792A KR20230035185A (ko) | 2021-09-03 | 2021-09-03 | 열화 측정 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115762624A true CN115762624A (zh) | 2023-03-07 |
Family
ID=85349411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211050264.9A Pending CN115762624A (zh) | 2021-09-03 | 2022-08-30 | 劣化检测设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11862277B2 (zh) |
KR (1) | KR20230035185A (zh) |
CN (1) | CN115762624A (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000011649A (ja) * | 1998-06-26 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置 |
US7009905B2 (en) | 2003-12-23 | 2006-03-07 | International Business Machines Corporation | Method and apparatus to reduce bias temperature instability (BTI) effects |
KR20060111325A (ko) | 2005-04-23 | 2006-10-27 | 삼성전자주식회사 | 지연시간 측정 장치 |
US8255850B2 (en) | 2008-01-21 | 2012-08-28 | Texas Instruments Incorporated | Fabricating IC with NBTI path delay within timing constraints |
US8786307B2 (en) | 2011-06-28 | 2014-07-22 | Texas Instruments Incorporated | Bias temperature instability-resistant circuits |
KR102231519B1 (ko) | 2015-01-30 | 2021-03-24 | 에스케이하이닉스 주식회사 | 반도체 소자의 열화도 검출 기능을 갖는 반도체 집적 회로 장치 및 그 구동방법 |
KR102393410B1 (ko) * | 2015-07-06 | 2022-05-03 | 삼성디스플레이 주식회사 | 전류 센서 및 그를 포함하는 유기전계발광 표시장치 |
KR102424369B1 (ko) | 2016-01-20 | 2022-07-22 | 삼성전자주식회사 | 시뮬레이션 시간을 단축할 수 있는 반도체 집적 회로의 신뢰성 불량률 예측 방법 및 그 장치 |
US10284182B2 (en) * | 2016-12-20 | 2019-05-07 | Sandisk Technologies Llc | Duty cycle correction scheme for complementary signals |
-
2021
- 2021-09-03 KR KR1020210117792A patent/KR20230035185A/ko unknown
-
2022
- 2022-05-21 US US17/750,317 patent/US11862277B2/en active Active
- 2022-08-30 CN CN202211050264.9A patent/CN115762624A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20230035185A (ko) | 2023-03-13 |
US20230071135A1 (en) | 2023-03-09 |
US11862277B2 (en) | 2024-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108182962B (zh) | 包括虚拟故障产生器的存储器装置及其存储单元修复方法 | |
US8923082B2 (en) | Semiconductor device on which wafer-level burn-in test is performed and manufacturing method thereof | |
KR100800145B1 (ko) | 셀프 리프레쉬 주기 제어 회로 및 그 방법 | |
JP2006344345A (ja) | 揮発性半導体記憶装置 | |
US8885431B2 (en) | Semiconductor device changing an active time-out time interval | |
KR20150018106A (ko) | 리페어 회로를 포함한 반도체 메모리 장치 | |
US20090129187A1 (en) | Internal voltage generator | |
WO2007099579A1 (ja) | Ramマクロ、そのタイミング生成回路 | |
KR20060086579A (ko) | 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법 | |
US7330386B2 (en) | Semiconductor memory device | |
US7898899B2 (en) | Semiconductor integrated circuit and system | |
US11342906B2 (en) | Delay circuits, and related semiconductor devices and methods | |
JP4899751B2 (ja) | 半導体メモリおよび半導体メモリの試験方法 | |
US7706196B2 (en) | Semiconductor memory device | |
US9589668B2 (en) | Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof | |
US7075854B2 (en) | Semiconductor memory device, write control circuit and write control method for the same | |
CN115762624A (zh) | 劣化检测设备 | |
JP2020013627A (ja) | 半導体メモリのテスト方法 | |
US7460426B2 (en) | Semiconductor memory device | |
US7450453B2 (en) | Semiconductor memory device and method for driving bit line sense amplifier thereof | |
JP3836802B2 (ja) | 半導体記憶装置およびその救済方法並びにテスト方法 | |
KR100862995B1 (ko) | 반도체 메모리 장치의 컬럼 선택신호 생성회로 | |
KR20170118484A (ko) | 리프레쉬 제어 장치 | |
CN117476087A (zh) | 存储芯片的测试方法、装置、设备及存储介质 | |
KR20110088641A (ko) | 반도체 메모리의 퓨즈 셋 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |