CN115461630A - 半导体试验装置、半导体试验方法以及半导体装置的制造方法 - Google Patents
半导体试验装置、半导体试验方法以及半导体装置的制造方法 Download PDFInfo
- Publication number
- CN115461630A CN115461630A CN202180030989.9A CN202180030989A CN115461630A CN 115461630 A CN115461630 A CN 115461630A CN 202180030989 A CN202180030989 A CN 202180030989A CN 115461630 A CN115461630 A CN 115461630A
- Authority
- CN
- China
- Prior art keywords
- electrode
- semiconductor element
- capacitor
- semiconductor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/36—Overload-protection arrangements or circuits for electric measuring instruments
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
试验体(100)具有第1半导体元件(1)、与第1半导体元件(1)的正极电连接的第1主电极(51)、与第1半导体元件(1)的负极电连接的第2主电极(52)、以及连接在第1主电极(51)与第2主电极(52)之间的第1电容器(22)。半导体试验装置(110)具备连接在第1探针(41)与第2探针(42)之间的直流电源(30)、以及控制部(31)。在第1探针(41)与第1主电极(51)连接且第2探针(42)与第2主电极(52)连接时,控制部(31)通过从直流电源(30)供给的直流电压,对第1电容器(22)进行充电,并且在对第1电容器(22)进行了充电之后,向第1半导体元件(1)的控制电极输入用于使第1半导体元件(1)导通的控制信号。
Description
技术领域
本公开涉及半导体试验装置、半导体试验方法以及半导体装置的制造方法。
背景技术
半导体元件的产品性能通过在制造过程的试验工序中进行特性试验(向半导体元件提供高电压及/或高电流等的特性检查和筛选等)而得到保证。另一方面,作为这样的特性试验的问题,存在以下问题:在半导体元件被破坏时,较大的破坏电流在半导体元件与半导体试验装置之间流动,由此对半导体元件和半导体试验装置造成损伤。
在日本特开2014-175643号公报(专利文献1)中,公开了以下的结构:作为半导体晶体管的测试方法,具备将内置于试验电压施加电路的电容器的一端充电到试验电压的工序、以及通过将充电后的上述电容器的一端与被试验晶体管的漏极端子连接而向漏极端子施加试验电压的工序。
在专利文献1中,通过经由预先充电后的电容器向被试验晶体管的漏极端子施加试验电压,从而在高电压试验中被试验晶体管产生了不良的情况下,能够将从试验装置侧流入被试验晶体管的电荷量抑制到最小限度。由此,能够防止破坏损伤从产生不良的部位扩大,因此,容易确定成为不良原因的因素和产生不良的部位。
现有技术文献
专利文献
专利文献1:日本特开2014-175643号公报
发明内容
发明要解决的问题
但是,在专利文献1所记载的试验方法中,由于试验装置具备电容器,因此,在需要大电荷量的短路试验等动态特性试验中,在作为被检体的半导体元件发生了破坏的情况下,试验治具等试验装置的损伤大多可能会发展。其结果是,可能产生需要修理或更换试验装置等问题。
本公开是为了解决上述问题而完成的,本公开的目的在于,提供一种能够抑制由半导体元件的破坏电流引起的试验装置的损伤的发展的半导体试验装置、半导体试验方法、以及具有该半导体元件的半导体装置的制造方法。
用于解决问题的手段
在本公开的一方案中,半导体试验装置是用于对具有第1半导体元件的试验体的特性进行试验的半导体试验装置。第1半导体元件具有正极、负极以及控制电极,根据输入到控制电极的第1控制信号而导通或截止。试验体还具有:第1主电极,其与第1半导体元件的正极电连接;第2主电极,其与第1半导体元件的负极电连接;以及第1电容器,其电连接在第1主电极与第2主电极之间。半导体试验装置具备:第1探针和第2探针;直流电源,其电连接在第1探针与第2探针之间;以及控制部,其用于生成第1控制信号。在第1探针与第1主电极连接且第2探针与第2主电极连接时,控制部通过从直流电源供给的直流电压对第1电容器进行充电,并且,在对第1电容器进行了充电之后,向第1半导体元件的控制电极输入用于使第1半导体元件导通的第1控制信号。
在本公开的另一方案中,半导体试验方法是用于对具有半导体元件的试验体的特性进行试验的半导体试验方法。半导体体元件具有正极、负极以及控制电极,根据输入到控制电极的控制信号而导通或截止。试验体还具有:第1主电极,其与半导体元件的正极电连接;第2主电极,其与半导体元件的负极电连接;以及第1电容器,其电连接在第1主电极与第2主电极之间。半导体试验方法具备以下步骤:通过从电连接在第1主电极与第2主电极之间的直流电源供给的直流电压,对第1电容器进行充电;以及在对第1电容器进行充电后,向半导体元件的控制电极输入用于使半导体元件导通的控制信号。
在本公开的另一方案中,半导体装置的制造方法具备以下工序:通过将半导体元件安装于壳体而组装半导体装置;对半导体装置的特性进行试验;以及将在试验的工序中合格的半导体装置产品化。半导体元件具有正极、负极以及控制电极,根据输入到控制电极的控制信号而导通或截止。半导体装置还具有:第1主电极,其与半导体元件的正极电连接;第2主电极,其与半导体元件的负极电连接;以及第1电容器,其电连接在第1主电极与第2主电极之间。试验的工序具备以下步骤:通过从电连接在第1主电极与第2主电极之间的直流电源供给的直流电压,对所述第1电容器进行充电;以及在对第1电容器进行充电后,向所述半导体元件的控制电极输入用于使半导体元件导通的控制信号。
发明的效果
根据本公开,可提供能够抑制由半导体元件的破坏电流引起的试验装置的损伤的发展的半导体试验装置、半导体试验方法以及半导体装置的制造方法。
附图说明
图1是示出实施方式1的半导体试验装置的结构的电路图。
图2是用于说明实施方式1的短路试验中的试验装置和试验体的动作的时序图。
图3是用于说明实施方式1的半导体试验方法的处理步骤的流程图。
图4是示出实施方式2的半导体试验装置的结构的电路图。
图5是用于说明实施方式2的短路试验中的试验装置和试验体的动作的时序图。
图6是用于说明实施方式2的试验方法的处理步骤的流程图。
图7是示出实施方式3的半导体试验装置的结构的电路图。
图8是示出实施方式4的半导体试验装置的结构的电路图。
图9是示出实施方式5的半导体试验装置的结构的电路图。
图10是用于说明实施方式5的半导体试验方法的处理步骤的流程图。
图11是用于说明实施方式5的半导体试验方法的处理步骤的流程图。
图12是示出实施方式6的半导体试验装置的结构的电路图。
图13是用于说明实施方式6的短路试验中的试验装置和试验体的动作的时序图。
图14是用于说明实施方式6的短路试验的处理步骤的流程图。
图15是用于说明实施方式6的短路试验中的试验装置和试验体的动作的时序图。
图16是用于说明实施方式6的短路试验的处理步骤的流程图。
图17是示出半导体试验装置的控制部的第1结构例的框图。
图18是示出半导体试验装置的控制部的第2结构例的框图。
图19是用于说明实施方式6的半导体装置的制造方法的流程图。
具体实施方式
以下,参照附图对本公开的实施方式详细进行说明。另外,以下,针对图中的相同或相当的部分标注相同的标号,原则上不再重复其说明。
实施方式1.
(半导体试验装置的结构)
图1是示出实施方式1的半导体试验装置的结构的电路图。实施方式1的半导体试验装置110是用于对具有作为被检体的半导体开关元件的试验体100的短路试验等的动态特性进行试验的装置。在以下的说明中,也将半导体试验装置110简称为“试验装置110”。
参照图1,试验装置110具备直流电源30、控制部31、电容器32、开关33以及探针41、42、43。直流电源30构成为向试验体100的主电极51、52之间施加直流电压。直流电源30例如是蓄电池。直流电源30的电源电压例如是650V左右。
控制部31构成为与试验体100中包含的控制部21电连接,为了对被检体进行试验而对控制部21进行控制。
电容器32和开关33串联地电连接在直流电源30的正极与负极之间。对于电容器32,例如能够使用电解电容器、薄膜电容器或者陶瓷电容器等。电容器32在将超过直流电源30的供给能力的电流在短时间内供给到试验体100的情况下是有用的。此外,通过电容器32,能够实现直流电源30的直流电压的平滑化。电容器32对应于“第2电容器”的一个实施例。
开关33构成用于切断由直流电源30向电容器32的充电的切断电路。对于开关33,能够应用半导体开关或机械式开关。作为代表,半导体开关是IGBT或MOSFET等半导体开关元件。机械式开关例如是继电器等开闭器。开关33对应于“第1开关”的一个实施例。
开关33按照从控制部31提供的控制信号而成为导通(接通)或非导通(断开)。通过打开开关33,从直流电源30向电容器32供给直流电力,对电容器32进行充电。通过关闭开关33,切断电容器32的充电。
探针41的第1端子与直流电源30的正极电连接,第2端子与试验体100的高压侧主电极51电连接。探针42的第1端子与直流电源30的负极电连接,第2端子与试验体100的低压侧主电极52电连接。探针43的第1端子与控制部31电连接,第2端子与试验体100的控制端子53电连接。控制端子53与控制部21电连接。探针41对应于“第1探针”的一个实施例,探针42对应于“第2探针”的一个实施例。高压侧主电极51对应于“第1主电极”的一个实施例,低压侧主电极52对应于“第2主电极”的一个实施例。
(试验体100的第1结构例)
作为主电路,第1结构例的试验体100具备:全桥型的三相逆变器电路150,其将向高压侧主电极51与低压侧主电极52之间输入的直流电力转换成三相交流电力;三相输出电极25(U相输出电极25_1、V相输出电极25_2、W相输出电极25_3);用于控制三相逆变器电路150的控制部21;电容器22;以及放电电阻23。
三相逆变器电路150具有半导体开关元件1~6和二极管11~16。半导体开关元件1~6分别具有正极、负极以及控制电极。半导体开关元件1~6构成为能够根据从控制部21向控制电极输入的控制信号(电压或电流),来控制正极与负极之间的电流路径的形成(接通)和切断(断开)。
能够对半导体开关元件1~6应用自灭弧型的任意的半导体元件。例如,在半导体开关元件是MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)的情况下,正极是漏极电极,负极是源极电极,控制电极是栅极电极。在半导体开关元件是IGBT(Insulated Gate Transistor)的情况下,正极是发射极电极,负极是集电极电极,控制电极是栅极电极。在图1的结构例中,半导体开关元件是IGBT。在以下的说明中,将半导体开关元件1~6也称为IGBT1~6。
在三相逆变器电路150中,IGBT1、3、5的发射极电极与高压侧主电极51连接,IGBT2、4、6的集电极电极与低压侧主电极52连接。IGBT1的集电极电极与IGBT2的发射极电极通过U相输出电极25_1而连接。IGBT3的集电极电极与IGBT4的发射极电极通过V相输出电极25_2而连接。IGBT5的集电极电极与IGBT6的发射极电极通过W相输出电极25_3而连接。三相输出电极25例如与马达等负载连接,用于驱动负载。
二极管11~16与IGBT1~6分别反并联地连接,构成续流二极管。在半导体开关元件使用MOSFET的情况下,能够将内置的体二极管用作续流二极管。作为构成半导体开关元件的材料,除了硅(Si)之外,还能够应用作为宽带隙半导体的碳化硅(SiC)或者氮化镓(GaN)。
另外,在IGBT1~6各自的发射极电极连接有感测端子,对此省略了图示。感测端子与控制部21电连接。在感测端子中,流动以固定比率(例如1/10000等)对将在对应的IGBT的集电极电极与发射极电极之间流动的主电流(发射极电流)分流后的电流(以下也称为感测电流)。
控制部21构成为基于IGBT1~6各自的感测电流,来控制流向试验体100的主电极51、52或三相输出电极25_1~25_3的电流。例如,在IGBT1的感测电流成为阈值以上(例如1A以上)的情况下,控制部21判定为IGBT1的主电流(发射极电流)是过电流,生成用于关闭IGBT1的控制信号。控制部21向IGBT1的栅极电极输入所生成的控制信号。
IGBT1~6分别在向栅极电极输入的控制信号从L(逻辑低)电平转变为H(逻辑高)电平时被导通,在控制信号从H电平转变为L电平时被截止。另外,也可以将IGBT1~6分别设为在控制信号从H电平转变为L电平时被导通、在控制信号从L电平转变为H电平时被截止的结构。
对于控制部21,能够使用函数发生器(任意波形发生器)。或者,能够通过基于微型计算机的软件处理及/或硬件处理来实现控制部21具有的功能。
在使用了试验装置110的试验体100的试验中,控制部31生成用于使IGBT1~6导通(ON)截止(OFF)的控制信号。控制部21经由探针43和控制端子53,从控制部31接收控制信号。控制部21向IGBT1~6的栅极电极输入接收到的控制信号。
电容器22电连接在高压侧主电极51与低压侧主电极52之间。电容器22是直流电压的平滑用电容器。电容器22例如能够使用电解电容器、薄膜电容器或陶瓷电容器等。电容器22对应于“第1电容器”的一个实施例。
放电电阻23是用于对电容器22以及未图示的试验体100的布线和IGBT1~6的寄生电容进行放电的电阻。例如,在实际运行中由于发生断线等使试验体100与控制试验体100的外部控制电路被电切断的情况下,为了对充电到试验体100的电荷进行放电而使用放电电阻23。在该情况下,期望在断线发生之后几秒钟内完成放电。例如,当电容器22、试验体100的布线和IGBT1~6的寄生电容的总和为100μF时,放电电阻23的电阻值期望为20kΩ左右。
(半导体试验装置的动作)
接着,对实施方式1的半导体试验装置110的动作进行说明。
首先,作为实施方式1的半导体试验方法的比较例,对使用了试验装置110的通常的半导体试验方法进行说明。
在通常的半导体试验方法中,在试验装置110中通过使开关33接通,从而使用直流电源30对电容器32预先进行充电。由此,由充电后的电容器32进行向试验体100的供电。另外,为了削减成本,直流电源30大多使用最大输出电流为1A以下的高压电源。
在从电容器32向试验体100内的被检体提供能量时被检体发生了故障的情况下,通过检测到被检体的故障而使开关33迅速地关闭,从而能够抑制被检体和探针41、42的损伤的发展。
但是,在开关33使用机械式开关的情况下,开关33的关闭所需的时间大多为几10mm秒。例如,当设向主电极51、52之间施加的施加电压为650V、电容器32的静电电容为10000μF、在形成于电容器32与被检体之间的电流路径中包含的电阻成分为0.2Ω时,在该电流路径中,最大3250A的电流可持续流动20m秒钟。因此,在开关33被关闭了时,蓄积在电容器32中的电荷全部被放电,因此,可能导致被检体和探针41、42的损伤发展。
另一方面,在开关33使用了半导体开关的情况下,例如在开关33使用了IGBT的情况下,开关33的关闭所需的时间大多成为几μ秒。因此,能够在电容器32的电荷完全被放电之前使开关33关闭而切断电流路径。然而,通常,在几千A的电流持续流动了几μ秒的情况下,额定电流为几十A的探针有时受到无法继续使用的程度的损伤。
这样,在将预先蓄积于试验装置110的电容器32的能量供给到被检体的结构中,由于与电容器32串联连接的开关33的关闭所需的时间而可能导致被检体和探针41、42的损伤发展。
接着,使用图2和图3对实施方式1的半导体试验方法进行说明。在以下的说明中,将成为被检体的元件设为IGBT1,作为动态特性试验而进行IGBT1的短路试验。另外,在短路试验中,处理IGBT1以及与IGBT1串联连接的IGBT2之外的其他的IGBT3~6始终为截止状态。
图2是用于说明实施方式1的短路试验中的试验装置110和试验体100的动作的时序图。在图2中从上依次示出开关33、IGBT2的栅极电压、IGBT1的栅极电压、IGBT1的发射极电流、以及IGBT1的集电极-发射极间(CE间)电压的波形。在图2的例子中,开关33也与IGBT同样,接受L电平的控制信号而断开,接受H电平的控制信号而接通。
参照图2,在时刻t0,控制部31在将开关33保持为断开的状态下通过控制部21向IGBT2的栅极电极输入H电平的控制信号。由此,将IGBT2导通。此时,向IGBT1的栅极电极输入L电平的控制信号,因此,IGBT1未导通。因此,在高压侧主电极51与低压侧主电极52之间不流动电流。在试验装置110中,由于开关33被断开,因此,也不进行电容器32的充电。因此,在时刻t0以后,仅试验体100的电容器22进行充电。
接着,在时刻t1,控制部31通过控制部21向IGBT1的栅极电极输入H电平的控制信号,由此使IGBT1导通。通过IGBT1导通,使主电极51、52之间短路(short)。其结果是,通过蓄积于电容器22的电荷,在主电极51、52之间开始流动短路电流。短路电流通过图1中的实线所示的电流路径61,从电容器22的正极经由IGBT1和IGBT2向电容器22的负极流动。并且,短路电流通过图1中的虚线所示的电流路径62,从直流电源30的正极经由探针41、高压侧主电极51、IGBT1、IGBT2、低压侧主电极52以及探针42向直流电源30的负极流动。图2中的IGBT1的发射极电流的波形表示短路电流的时间的变化。
这里,当比较在电流路径61中流动的短路电流与在电流路径62中流动的短路电流时,在电流路径61中流动的短路电流会大得多。因此,能够忽略在电流路径62中流动的短路电流。这是因为,在通常的试验装置中,直流电源30的最大输出电流大多为1A以下,因此,在时刻t2达到几千A的短路电流基本全部从电容器22被供给。此外还因为,电容器22与IGBT1内置在相同的试验体100中,与此相对,直流电源30大多设置在与试验体100分离几米的位置。在该情况下,在电流路径62中包含比电流路径61大的杂散电感,因此,该杂散电感妨碍到电流的增加。其结果是,有时在电流路径62中只流动比直流电源30的最大输出电流小的电流。
如图2所示,在时刻t1以后,IGBT1的发射极电流(即,短路电流)增加。控制部21基于IGBT1和IGBT2的感测电流来监视IGBT1的发射极电流。在时刻t2检测到阈值以上的感测电流的情况下,控制部21使向IGBT1的栅极电极输入的控制信号从H电平转变为L电平。由此,使IGBT1关闭。
在时刻t2使IGBT1截止后,主电极51、52间的短路模式被解除,因此,如波形k1所示,在时刻t2以后,IGBT1的发射极电流急剧地减少。与该发射极电流的减少同时地,如波形k3所示,IGBT1的集电极-发射极间电压增加到H电平。此时,蓄积于电容器22的电荷经由放电电阻23而放电,因此,IGBT1的发射极电流按照由电容器22的静电电容C和放电电阻23的电阻值R决定的时间常数CR而减少。例如,在静电电容C=1000μF、电阻值R=200kΩ的情况下,在2秒期间内放电约63%的电荷。
与此相对,在短路模式中IGBT1发生了破坏的情况下,由于在时刻t2,IGBT1未被截止,因此,如波形k2所示,发射极电流在时刻t2以后也持续增加。另一方面,IGBT1的集电极-发射极间电压如波形k4所示那样保持为L电平。例如,在主电极51、52间的施加电压为650V、电容器22的静电电容为1000μF、电流路径61中包含的电阻成分为0.2Ω的情况下,最大3250A的短路电流持续流动2m秒钟。
这里,考虑如上述的比较例那样从内置于试验装置110的电容器32向IGBT1供给短路电流的情况。电容器22的静电电容被设定为与试验体100的规格相应的最优电容,与此相对,由于试验装置110需要对各种半导体元件进行试验,因此电容器32的静电电容有时被设定为电容器22的静电电容的10倍以上。
在电容器32的静电电容为电容器22的静电电容的10倍的情况下,当主电极51、52间的施加电压为650V、电容器32的静电电容为10000μF、电流路径62中包含的电阻成分为0.2Ω时,在时刻t1以后,在探针41、42中持续流动20m秒钟的最大3250A的电流。
通常,探针与主电极的接触面积比主电极的整体面积小,因此,探针的额定电流大多为几十A。因此,如上所述,由于持续流动最大3250A的电流,探针41、42可能烧坏,或者探针41和高压侧主电极51及/或探针42和低压侧主电极52可能发生熔接。其结果是,在每次被检体的IGBT发生破坏时,都会使试验装置110的动作停止,并产生探针41、42的更换及/或试验装置110的故障确认这样的作业。
与此相对,在实施方式1的半导体试验方法中,在作为被检体的IGBT1发生了破坏的情况下,在试验体100内部,在形成于电容器22与IGBT1、2之间的电流路径61中流动短路电流,因此,能够防止大电流流向试验装置110。因此,能够抑制与破坏了的半导体元件接触的探针41、42等试验治具的损伤的发展、由于试验治具的损伤而产生的试验体100的损伤、以及接着试验体100进行试验的试验体的搬运不良等。
图3是用于说明实施方式1的半导体试验方法的处理步骤的流程图。在图3中例示出将IGBT1作为被检体时的短路试验的处理步骤。
参照图3,在通过步骤S01开始了基于试验装置110的短路试验时,通过步骤S02,将试验装置110的探针41、42与试验体100的主电极51、52分别连接,由此,将试验体100与试验装置110电连接。另外,通过将试验装置110的探针43与试验体100的控制端子53连接而将控制部21与控制部31以能够通信的方式连接。在该状态下,在步骤S03中,控制部31将开关33保持为断开状态,由此不进行电容器32的充电。
接着,通过步骤S04,控制部21接受来自控制部31的指令而向IGBT2的栅极电极输入H电平的控制信号,由此使IGBT2导通。接下来通过步骤S05,控制部31从试验装置110的直流电源30经由探针41、42向主电极51、52之间施加直流电压。通过该直流电压的施加,在步骤S06中,进行试验体100内部的电容器22的充电。
当电容器22被充电后,通过步骤S07,控制部21向IGBT1的栅极电极输入H电平的控制信号,由此使IGBT1导通。由此,IGBT1、2均被导通,主电极51、52之间被短路。
控制部21基于IGBT1、IGBT2的感测电流对IGBT1的发射极电流进行监视。在感测电流成为阈值以上的情况下,控制部21检测到IGBT1的发射极电流的过电流。在该情况下,控制部21通过步骤S08,使向IGBT1的栅极电极输入的控制信号从H电平转变为L电平,由此使IGBT1截止。
在IGBT1即便接受L电平的控制信号也未被截止、从而感测电流持续增加的情况下,控制部21判断为IGBT1发生了破坏(S09中为是),通过步骤S10,判定为IGBT1的动态特性不合格。另一方面,在IGBT1被正常截止从而使感测电流减小的情况下,控制部21判断为IGBT1未发生破坏(S09中为否),通过步骤S11,判定为IGBT1的动态特性合格。
另外,在将IGBT2作为被检体而进行短路试验的情况下,在上述的说明中,将IGBT1置换为IGBT2并将IGBT2置换为IGBT1即可。此外,在对三相逆变器电路150的其他相的IGBT进行短路试验时,将IGBT1置换为该其他相的IGBT并将IGBT2置换为与该其他相的IGBT串联连接的IGBT即可。这样,能够针对构成三相逆变器电路150的全部IGBT1~6执行短路试验。
如以上说明的那样,根据实施方式1的半导体试验装置和半导体试验方法,构成为预先对在试验体100内部连接在主电极51、52之间的电容器22进行充电,使用蓄积于该电容器22的能量来执行被检体的特性试验,由此,在试验中被检体发生了破坏的情况下,能够防止大电流流向试验装置。其结果是,能够抑制由半导体元件的破坏电流引起的试验装置的损伤的发展。
实施方式2.
(半导体试验装置的结构)
图4是示出实施方式2的半导体试验装置的结构的电路图。参照图4,实施方式2的半导体试验装置110与图1所示的实施方式1的半导体试验装置110相比,不同点在于不具备电容器32和开关33的串联电路。
在上述的实施方式1的半导体试验方法中构成为,在从直流电源30向试验体100的主电极51、52之间施加直流电压之前,预先使开关33断开,由此不进行电容器32的充电。与此相对,在实施方式2的半导体试验方法中,试验装置110不具有电容器32和开关33的串联电路,因此,不需要使开关33断开这样的处理。
(半导体试验装置的动作)
接着,使用图5和图6对实施方式2的半导体试验装置110的动作进行说明。在实施方式2中也与实施方式1同样,将成为被检体的半导体元件设为IGBT1,进行IGBT1的短路试验。另外,关于实施方式2的半导体试验装置110的动作,仅说明与图2及图3中说明的实施方式1的半导体试验装置110的动作的不同点。
图5是用于说明实施方式2的短路试验中的试验装置110和试验体100的动作的时序图。在图5中从上依次示出IGBT2的栅极电压、IGBT1的栅极电压、IGBT1的发射极电流、以及IGBT1的集电极-发射极间电压的波形。即,图5的时序图与从图2的时序图中去除了开关33的波形而得到的相同。
图6是用于说明实施方式2的试验方法的处理步骤的流程图。图6的流程图与从图3所示的流程图中去除了步骤S03的处理(将开关33保持为断开状态的处理)而得流程图相同。
在实施方式2中,也是在对试验体100内部的电容器22进行了充电之后使IGBT1导通时(时刻t1),通过将主电极51、52之间短路,从而利用蓄积于电容器22的电荷开始流动短路电流。此时的短路电流的大部分在图4中所示的电流路径61中流动,因此,能够防止大电流流向试验装置110。因此,能够得到与实施方式1的半导体试验装置及试验方法同样的作用效果。
实施方式3.
(试验体的第2结构例)
图7是示出实施方式3的半导体试验装置的结构的电路图。参照图7,实施方式3的半导体试验装置110与图1所示的实施方式1的半导体试验装置110相比,试验体100的结构不同。
图7所示的第2结构例的试验体100具备IGBT1、二极管11以及电容器22。IGBT1的发射极电极与高压侧主电极51连接,IGBT1的集电极电极与低压侧主电极52连接。二极管11与IGBT1反并联地连接。IGBT1的感测端子(未图示)与控制部21电连接。电容器22在高压侧主电极51与低压侧主电极52之间与IGBT1电并联地连接。
(半导体试验装置的动作)
在实施方式3的半导体试验装置110中,也能够按照图3所示的流程图执行作为被检体的IGBT1的短路试验。但是,由于在试验体100中不存在IGBT2,因此,能够省略步骤S04的处理。即,将试验装置110连接于试验体100的主电极51、52间(图3的S01),将开关33保持为断开状态(图3的S03)并向主电极51、52之间施加直流电压(图3的S05)。在电容器22接受该直流电压而被充电后(图3的S06),控制部21使IGBT1导通(图3的S07),基于IGBT1的感测电流对短路电流进行检测。在IGBT1的感测电流成为阈值以上时,控制部21使IGBT1截止(图3的S08),并且基于截止后的感测电流,判定IGBT1是否发生了破坏(图3的S09)。
在实施方式3中,也与实施方式1同样,在使IGBT1导通时,短路电流的大部分在图7中所示的电流路径61中流动,因此,能够防止大电流流向试验装置110。因此,能够得到与实施方式1的半导体试验装置及试验方法同样的作用效果。
实施方式4.
(试验体的第3结构例)
图8是示出实施方式4的半导体试验装置的结构的电路图。参照图8,实施方式4的半导体试验装置110与图1所示的实施方式1的半导体试验装置110相比,试验体的结构不同。
第3结构例的试验体200是在图1所示的第1结构例的试验体100中的三相逆变器电路150的直流侧追加了升压转换器电路210而得到的。升压转换器电路210具有半导体开关元件7、8、二极管17、18、电抗器81、以及输入电极91、92。半导体开关元件7、8分别与半导体开关元件1~6同样,具有正极、负极以及控制电极,构成为能够根据从控制部21向控制电极施加的控制信号来控制导通截止。在图8的结构例中,半导体开关元件7、8是IGBT。在以下的说明中,将半导体开关元件7、8也称为IGBT7、8。输入电极91、92对应于“第1输入电极”和“第2输入电极”的一个实施例。
在升压转换器电路210中,IGBT7的发射极电极与高压侧主电极51连接,IGBT8的发射极电极与低压侧主电极52及低压侧输入电极92连接。IGBT7的发射极电极和IGBT8的集电极电极与电抗器81的第1端子连接。电抗器81的第2端子与高压侧输入电极91连接。
试验体200构成为,通过升压转换器电路210,将向输入电极91、92之间施加的直流电压升压至能够驱动与三相输出电极25连接的负载(例如马达)的电压,通过三相逆变器电路150,将该升压后的电压转换成三相交流电压并供给到负载。具体而言,控制部21运算用于将升压转换器电路210的输出电压设定为目标电压的占空比,基于该运算出的占空比,生成用于控制升压转换器电路210的IGBT7、8的导通截止的控制信号。控制部21还生成用于控制三相逆变器电路150的IGBT1~6的导通截止的控制信号。控制部21向IGBT1~8的控制电极输入所生成的控制信号。
在第3结构例的试验体200中,试验装置110也能够使用实施方式1的半导体试验方法,进行构成三相逆变器电路150的IGBT1~6的短路试验。
实施方式5.
图9是示出实施方式5的半导体试验装置的结构的电路图。参照图9,实施方式5的半导体试验装置110与图8所示的实施方式5的半导体试验装置110相比,试验装置110与试验体200的连接关系不同。
实施方式5的半导体试验装置110连接在试验体200的输入电极91、92之间。具体而言,探针41与高压侧输入电极91连接,探针42与低压侧输入电极92连接。
(半导体试验装置的动作)
接着,对实施方式5的半导体试验装置110的动作进行说明。
图10是用于说明实施方式5的半导体试验方法的处理步骤的流程图。图10中例示出将IGBT1作为被检体时的短路试验的处理步骤。
图10所示的流程图是将图3所示的流程图中的步骤S05置换成步骤S051而得到的。在步骤S051中,控制部21对构成升压转换器电路210的IGBT7、8的接通断开进行控制,由此,将向输入电极91、92之间施加的直流电压升压到目标电压(例如650V)。由此,使主电极51、52之间产生试验用的直流电压(例如650V)。
在步骤S06中,接受在主电极51、52之间生成的直流电压,进行试验体200内部的电容器22的充电。在电容器22接受直流电压而被充电后(S06),控制部21使IGBT1导通(S07),基于IGBT1的感测电流对短路电流进行检测。在IGBT1的感测电流成为阈值以上时,控制部21使IGBT1截止(S08),并且基于截止后的感测电流,判定IGBT1是否发生了破坏(S09)。
在实施方式5中,在使IGBT1导通时,短路电流的大部分也在图9中所示的电流路径61中流动,因此,能够防止大电流流向试验装置110。因此,能够得到与实施方式1的半导体试验装置及试验方法同样的作用效果。
此外,根据实施方式5的试验装置110,能够进行试验体200的雪崩试验。雪崩试验是用于评价针对雪崩破坏的耐性的试验,其中,在使向半导体开关元件的控制电极输入的控制信号从H电平转变为L电平的瞬间,蓄积于电抗器的能量一下子流入正电极与负电极之间,由此引起该雪崩破坏。
图11中例示出将IGBT1作为被检体时的雪崩试验的处理步骤。
参照图11,在通过与图3相同的步骤S01~S03而开始了基于试验装置110的雪崩试验时,将试验装置110的探针41、42分别与试验体100的主电极51、52连接,由此将试验体100与试验装置110连接。在该状态下,在步骤S03中将开关33保持为断开状态,由此不进行电容器32的充电。
接着,通过步骤S041,控制部21向IGBT1和IGBT2各自的栅极电极输入H电平的控制信号,由此使IGBT1和IGBT2导通。
控制部21通过步骤S051,对构成升压转换器电路210的IGBT7、8的导通截止进行控制,由此,将向输入电极91、92之间施加的直流电压升压,使主电极51、52之间产生试验用的电压(例如650V)。
在步骤S06中,接受在主电极51、52之间生成的直流电压而进行试验体200内部的电容器22的充电。另外,在步骤S061中,在电抗器81中蓄积能量。
接着,控制部21通过步骤S071,向IGBT1的栅极电极输入L电平的控制信号,由此使IGBT1截止。当IGBT1截止后,IGBT1的集电极-发射极间电压通过蓄积于电抗器81的能量而上升至IGBT的雪崩电压。由此,IGBT1进入雪崩模式。在雪崩模式中,蓄积于电抗器81的能量被IGBT1消耗,因此IGBT1的发射极电流减小。在IGBT1中不发生雪崩破坏的情况下,持续进行雪崩模式,直至蓄积于电抗器81的能量全部被释放,在发射极电流成为0的时刻,雪崩模式结束。
另一方面,在蓄积于电抗器81的能量全部被释放前在IGBT1中发生了雪崩破坏的情况下,IGBT1的集电极-发射极间电压减小至接近0V。因此,电抗器81再次开始蓄积磁能,IGBT1的发射极电流开始上升。
控制部21通过步骤S09,基于IGBT1的感测电流,对IGBT1的发射极电流进行基准时间监视。能够基于将电抗器81的电感值除以IGBT1的雪崩电压与电源电压之差得到的结果来设定基准时间。通过发射极电流的上升,在从使IGBT1截止开始的基准时间内检测到雪崩破坏的情况下(S09中为是),控制部21通过步骤S10判定为IGBT1的动态特性不合格。另一方面,在发射极电流成为0的情况下,控制部21判断为未发生IGBT1的雪崩破坏(S09中为否),通过步骤S11判定为IGBT1的动态特性合格。
如以上说明的那样,根据实施方式5的半导体试验装置和试验方法,构成为对在试验体200内部连接在主电极51、52之间的电容器22进行充电,使用蓄积于电容器22的能量来执行被检体的试验,由此,在发生了被检体的短路破坏的情况下,能够防止大电流流向试验装置。
实施方式6.
(试验体的第4结构例)
图12是示出实施方式6的半导体试验装置的结构的电路图。参照图12,实施方式6的半导体试验装置110与图1所示的实施方式1的半导体试验装置110相比,试验体的结构不同。
第4结构例的试验体200具备升压转换器电路210、开关160、161、放电电阻163以及输入电极91、92。在输入电极91、92之间连接试验装置110。试验装置110具有的直流电源30的电源电压VD例如是500V左右。
升压转换器电路210被称为多电平斩波器(Multi-Level Chopper)。升压转换器电路210具有半导体开关元件7~10、二极管17~20、电抗器81、以及电容器24、25。
半导体开关元件7~10分别与半导体开关元件1~6同样,具有正极、负极以及控制电极,构成为能够根据从控制部21向控制电极施加的控制信号对导通截止进行控制。在图12的结构例中,半导体开关元件7~10是IGBT。在以下的说明中,将半导体开关元件7~10也称为IGBT7~10。
在升压转换器电路210中,IGBT7~10串联地连接在高压侧主电极51与低压侧主电极52之间。IGBT7的集电极电极与高压侧主电极51连接。IGBT8的发射极电极和IGBT9的集电极电极与电抗器81的第1端子连接。电抗器81的第2端子与高压侧输入电极91连接。IGBT10的发射极电极与低压侧主电极52及低压侧输入电极92连接。IGBT7~10分别对应于“第1半导体元件”、“第2半导体元件”、“第3半导体元件”以及“第4半导体元件”的一个实施例。
电容器24的第1端子与电抗器81的第2端子及高压侧输入电极91连接,第2端子与低压侧输入电极92连接。电容器24是用于降低输入电极91、92之间的电压变动的平滑电容器。
电容器25的第1端子与IGBT7的发射极电极及IGBT8的集电极电极连接,第2端子与IGBT9的发射极电极及IGBT10的集电极电极连接。电容器25是构成为通过使蓄积的电荷转变而向输入电压叠加电压从而进行升压的电荷泵。电容器25对应于“第3电容器”的一个实施例。
开关161的第1端子与高压侧输入电极91连接,第2端子与电抗器81的第2端子连接。开关161对应于“第2开关”的一个实施例。开关160和放电电阻163串联地连接在开关161的第2端子与低压侧输入电极92之间。
第4结构例的试验体200构成为,通过升压转换器电路210,将向输入电极91、92之间施加的直流电压升压至能够驱动连接在主电极51、52之间的负载的电压并供给到负载。具体而言,控制部21运算用于将升压转换器电路210的输出电压设定为目标电压的占空比,基于该运算出的占空比,生成用于控制升压转换器电路210的IGBT7~10的导通截止的控制信号。控制部21向IGBT7~10的控制电极输入所生成的控制信号。
(半导体试验装置的动作)
接着,对实施方式6的半导体试验装置110的动作进行说明。
首先,说明将IGBT7作为被检体并进行IGBT7的短路试验作为动态特性试验时的处理步骤。另外,在短路试验中,IGBT8、9始终为截止状态。
图13是用于说明实施方式6的短路试验中的试验装置110和试验体200的动作的时序图。在图13中从上依次示出开关161、开关160、IGBT10的栅极电压、IGBT7的栅极电压、电容器25的端子间电压V0、电容器24的端子间电压V1、电容器22的端子间电压V2、IGBT10的集电极-发射极间(CE间)电压、IGBT7的CE间电压、以及IGBT7的发射极电流的波形。在图13的例子中,开关161、160也与IGBT同样,接受L电平的控制信号而断开,接受H电平的控制信号而接通。
图14是用于说明将IGBT7作为被检体时的短路试验的处理步骤的流程图。使用图13和图14,对实施方式6的半导体试验方法进行说明。
参照图14,在通过步骤S21而开始了基于试验装置110的短路试验时,通过步骤S22,将试验装置110的探针41、42分别与试验体200的输入电极91、92连接,由此将试验体200与试验装置110电连接。另外,通过将试验装置110的探针43与试验体200的控制端子53连接,从而将控制部21与控制部31以能够通信的方式连接。在该状态下,在步骤S23中,控制部31将开关33保持为断开状态,由此不进行电容器32的充电。
接着,通过步骤S24,控制部21接受来自控制部31的指令而向开关161输入H电平的控制信号,由此使开关161接通(图13的时刻t0)。当开关161成为接通状态时,试验体200内部的电容器24、22接受向输入电极91、92之间施加的直流电压VD而被充电。由此,电容器24、22的端子间电压V1、V2分别上升,成为V1=V2=直流电压VD。
当电容器24、22被充电后,通过步骤S25,控制部21使开关161断开,并且使开关160接通(图13的时刻t1)。通过断开了开关161而将试验体200与试验装置110电切断。在该状态下接通开关160时,开始电容器24的放电。另一方面,不通过二极管17进行电容器22的放电。
接着,通过步骤S26,控制部21接受来自控制部31的指令而向IGBT10的栅极电极输入H电平的控制信号,由此使IGBT10导通(图13的时刻t2)。通过使IGBT10导通而成为IGBT7的CE间电压=直流电压VD。在IGBT10为导通的状态下进一步通过步骤S27,控制部21接受来自控制部31的指令而向IGBT7的栅极电极输入H电平的控制信号,由此使IGBT7导通(图13的时刻t3)。
在通过IGBT7、10均导通而使主电极51、52之间短路(short)时,通过步骤S28,开始电容器22的放电。通过蓄积于电容器22的电荷,在主电极51、52之间开始流动短路电流。短路电流通过图12中的实线所示的电流路径160,从电容器22的正极经由IGBT7、电容器25以及IGBT10流向电容器22的负极。
控制部21基于IGBT7的感测电流,对IGBT7的发射极电流进行监视。在感测电流成为阈值以上的情况下,控制部21检测到IGBT7的过电流。在该情况下,控制部21通过步骤S29,使向IGBT7的栅极电极输入的控制信号从H电平转变为L电平,由此使IGBT7截止(图13的时刻t4)。
在IGBT7即便接受L电平的控制信号也未被截止、从而感测电流持续增加的情况下,控制部21判断为IGBT7发生了破坏(S30中为是),通过步骤S31,判定为IGBT7的动态特性不合格。另一方面,在IGBT7被正常截止从而使感测电流减小的情况下,控制部21判断为IGBT7未发生破坏(S30中为否),通过步骤S32,判定为IGBT7的动态特性合格。
另外,在将IGBT10作为被检体而进行短路试验的情况下,在上述的说明中,将IGBT7置换为IGBT10并将IGBT10置换为IGBT7即可。但是,在图13的时刻t1不将电容器24放电的情况下,电容器25会在时刻t2被充电,因此,无法进行短路试验。
接着,说明将IGBT8作为被检体并进行IGBT8的短路试验作为动态特性试验时的处理步骤。
图15是用于说明实施方式6的短路试验中的试验装置110和试验体200的动作的时序图。在图15中从上依次示出开关161、开关160、IGBT10的栅极电压、IGBT9的栅极电压、IGBT8的栅极电压、IGBT7的栅极电压、电容器25的端子间电压V0、电容器24的端子间电压V1、电容器22的端子间电压V2、IGBT9的CE间电压、IGBT8的CE间电压、以及IGBT8的发射极电流的波形。在图15的例子中,开关161、160也与IGBT同样,接受L电平的控制信号而断开,接受H电平的控制信号而接通。
图16是用于说明将IGBT8作为被检体时的短路试验的处理步骤的流程图。使用图15和图16,对实施方式6的半导体试验方法进行说明。
参照图16,在通过步骤S21而开始了基于试验装置110的短路试验时,通过步骤S22,将试验装置110的探针41、42分别与试验体200的输入电极91、92连接,由此将试验体200与试验装置110电连接。另外,通过将试验装置110的探针43与试验体200的控制端子53连接而将控制部21与控制部31以能够通信的方式连接。在该状态下,在步骤S23中,控制部31将开关33保持为断开状态,由此不进行电容器32的充电。
接着,通过步骤S240,控制部21接受来自控制部31的指令而向开关161输入H电平的控制信号,由此使开关161接通。此外,控制部21接受来自控制部31的指令而向IGBT10的栅极电极输入H电平的控制信号,由此使IGBT10导通(图15的时刻t0)。在开关161和IGBT10成为导通状态时,试验体200内部的电容器25、24、22接受向输入电极91、92之间施加的直流电压VD而被充电。由此,电容器25、24、22的端子间电压V0、V1、V2上升,成为V0=V1=V2=直流电压VD。
在电容器25、24、22被充电后,通过步骤S25,控制部21使开关161断开,并且使开关160接通(图15的时刻t1)。在开关160代替开关161而成为接通状态时,开始电容器24的放电。另一方面,不通过二极管17进行电容器22的放电。另外,不通过二极管18进行电容器25的放电。
接着,通过步骤S260,控制部21接受来自控制部31的指令而向IGBT9的栅极电极输入H电平的控制信号,由此使IGBT9导通(图15的时刻t2)。通过IGBT9导通,成为IGBT8的CE间电压=直流电压VD。在IGBT9为导通的状态下,进而通过步骤S270,控制部21接受来自控制部31的指令而向IGBT8的栅极电极输入H电平的控制信号,由此使IGBT8导通(图15的时刻t3)。
在通过IGBT8、9均导通而使电容器25的端子之间短路(short)时,通过步骤S28,开始电容器25的放电。通过蓄积于电容器25的电荷,向IGBT8、9开始流动短路电流。短路电流通过图15中的虚线所示的电流路径161,从电容器25的正极经由IGBT8和IGBT9流向电容器25的负极。
控制部21基于IGBT8的感测电流,对IGBT8的发射极电流进行监视。在感测电流成为阈值以上的情况下,控制部21检测到IGBT8的过电流。在该情况下,控制部21通过步骤S290,使向IGBT8的栅极电极输入的控制信号从H电平转变为L电平,由此使IGBT8截止(图15的时刻t4)。
在IGBT8接受L电平的控制信号也为被截止、从而感测电流持续增加的情况下,控制部21判断为IGBT8发生了破坏(S300中为是),通过步骤S31,判定为IGBT8的动态特性不合格。另一方面,在IGBT8被正常截止从而使感测电流减小的情况下,控制部21判断为IGBT8未发生破坏(S300中为否),通过步骤S32,判定为IGBT8的动态特性合格。
另外,在将IGBT9作为被检体而进行短路试验的情况下,在上述的说明中,将IGBT8置换为IGBT9并将IGBT9置换为IGBT8即可。但是,在图15的时刻t1不将电容器24放电的情况下,如果时刻t2将IGBT9导通时,则电容器24的电荷进行移动,使得成为V1+V0=V2。在电容器22、23、24的电容相同的情况下,成为V0=VD/2。在该情况下,短路电流成为原本的短路电流的1/2的大小,因此,无法进行精度好的短路试验。
如以上说明的那样,根据实施方式6的半导体试验装置和试验方法,构成为对在具有多电平斩波器的试验体200内部连接在主电极51、52之间的电容器22进行充电,使用蓄积于电容器22的能量而执行IGBT7或IGBT10的试验,该多电平斩波器包含串联连接在主电极51、52之间的IGBT7~10、以及电荷泵用的电容器25,由此,在发生了被检体的短路破坏的情况下,能够防止大电流流向试验装置。
另外,在上述结构中,构成为对试验体200内部的电容器25进行充电,使用蓄积于电容器25的能量而执行IGBT8或IGBT9的试验,由此在发生了被检体的短路破坏的情况下,能够防止大电流流向试验装置。
(其他结构例)
在上述的实施方式1~6的半导体试验装置110中,如图17所示,控制部31能够使用函数发生器310和脉冲发生器312而构成。在图17所示的第1结构例中,函数发生器310产生具有所希望的波形及/或所希望的频率的信号电压。脉冲发生器312基于由函数发生器310生成的信号电压,生成用于控制试验体100(或者200)的三相逆变器电路150(包含升压转换器电路210)的控制信号,将所生成的控制信号发送到控制部21。
或者,如图18所示的第2结构例那样,控制部31能够采用具有处理器314、存储器316、输入输出接口(I/F)318以及通信接口320的结构。这些各部经由未图示的总线以相互能够通信的方式连接。
典型的是,处理器314是CPU(Central Processing Unit:中央处理单元)或MPU(Micro Processing Unit:微处理单元)等运算处理部。处理器314通过读出并执行存储于存储器316的程序而控制试验装置110的各部的动作。
存储器316由RAM(Random Access Memory:随机存取存储器)、ROM(Read OnlyMemory:只读存储器)以及闪存等非易失性存储器实现。存储器316存储由处理器314执行的程序或者由处理器314使用的数据等。
输入输出接口318是用于在处理器314与显示部324及输入部322之间交换各种数据的接口。显示部324由能够显示图像的液晶面板等构成。输入部322受理用户对试验装置110的操作输入。典型的是,输入部322由触摸面板、键盘、鼠标等构成。
通信接口320是用于在试验装置110与包含试验体100、200的其他装置之间交换各种数据的通信接口,由适配器或连接器等实现。另外,通信方式可以是基于无线LAN(LocalArea Network:局域网)等的无线通信方式,还可以是利用了USB(Universal Serial Bus:通用串行总线)等的有线通信方式。
实施方式7.
在实施方式7中,针对在上述的实施方式1~6中作为试验体100、200的半导体装置的制造方法进行说明。换言之,在实施方式7中,对将实施方式1~5的半导体试验方法包含于制造工序的半导体装置的制造方法进行说明。
通过本制造方法而制造的半导体装置具有半导体开关元件,能够应用第1结构例(参照图1)、第2结构例(参照图7)、第3结构例(参照图8)以及第4结构例(参照图12)的试验体100、200。在以下的说明中,设半导体装置是第1结构例的试验体100(参照图1)。即,半导体装置具有全桥型的三相逆变器电路150、控制部21、电容器22以及放电电阻23。
图19是用于说明实施方式6的半导体装置的制造方法的流程图。
参照图19,半导体装置的制造方法具备组装半导体装置的工序(S100)、对组装后的半导体装置的动态特性进行试验的工序(S200)、以及将试验合格的半导体装置产品化的工序(S300)。
在组装半导体装置的工序(S100)中,具有:制作三相逆变器电路150的工序(S110);制作控制部21的工序(S120);对制作好的三相逆变器电路150、控制部21、放电电阻23以及电容器22进行安装的工序(S130);以及在安装好的三相逆变器电路150、控制部21、放电电阻23以及电容器22之间进行布线的工序(S140)。
在制作三相逆变器电路150的工序(S110)中,在基板上安装半导体开关元件(IGBT)1~6和二极管11~16。
在制作控制部21的工序(S120)中,在基板上安装构成控制部21的函数发生器(或者微型计算机)、以及半导体开关元件的栅极驱动电路等。
在安装的工序(S130)中,在半导体装置的壳体上安装制作了三相逆变器电路150的基板和制作了控制部21的基板。在壳体上进一步安装放电电阻23和电容器22。
在布线的工序(S140)中,通过布线将安装于壳体的基板上的电极、放电电阻23以及电容器22之间连接,由此将三相逆变器电路150、控制部21、放电电阻23以及电容器22相互电连接。由此,组装图1所示的半导体装置(试验体100)。
另外,在组装半导体装置的工序(S100)中,构成为实施对单独地制作出的三相逆变器电路150、控制部21等的功能进行确认的试验,将该试验合格的部件安装于半导体装置的壳体。或者,也可以构成为不单独地制作三相逆变器电路150和控制部21,而是在半导体装置的壳体上直接地制作这些部件。后者的结构与前者的结构相比,能够省略对各部件进行试验的作业,因此,能够减少工时,另一方面,不良率可能恶化。因此,比较由工时增加引起的原价率的上升和由不良率的恶化引起的原价率的上升,采用上升量少的结构即可。
接着,在试验的工序(S200)中,将组装后的半导体装置作为试验体而执行特性试验。在本工序(S200)中,按照图3中说明的处理步骤,进行半导体装置的特性试验。即,在将半导体试验装置110(参照图1)与半导体装置电连接后,执行成为被检体的半导体开关元件的动态特性的试验(短路试验等)。
接着,在产品化的工序(S300)中,首先判定进行试验的工序(S200)中的试验结果是合格还是不合格(S310)。接着,针对试验结果合格(S310中为是)的半导体装置,进行在壳体上安装上盖的工序(S320)。由此,将半导体装置的壳体密封,成为产品。此时,试验结果不合格(S310中为否)的半导体装置被排除。产品化的半导体装置通过出厂的工序(S330)而出厂。
在图19所示的半导体装置的制造方法中的对半导体装置进行试验的工序(S200)中,如实施方式1中说明的那样,对在半导体装置内部连接在主电极51、52之间的电容器22预先进行充电,使用蓄积于该电容器22的能量而执行被检体的特性试验。由此,在试验中被检体发生了破坏的情况下,能够防止大电流流向半导体试验装置。其结果是,能够抑制由半导体元件的破坏电流引起的半导体试验装置的损伤的发展。
另外,本公开在其公开的范围内,能够组合各实施方式或者适当使各实施方式变形或省略。
此次公开的实施方式在所有方面进行了例示,不应认为是限制性的内容。本公开的范围由权利要求书示出而非上述的说明,意图包含与权利要求书同等的含义和范围内的所有变更。
附图标记说明
1~10半导体开关元件,11~18二极管,25三相输出电极,21、31控制部,22、32电容器,23、163放电电阻,30直流电源,33、160、161开关,41~43探针,51、52主电极,53控制端子,61、62电流路径,81电抗器,91、92输入电极,100、200试验体,110半导体试验装置(试验装置),150三相逆变器电路,210升压转换器电路,310函数发生器,312脉冲发生器,314处理器,316存储器,318输入输出接口,320通信接口,322输入部,324显示部。
Claims (16)
1.一种半导体试验装置,其用于对具有第1半导体元件的试验体的特性进行试验,其中,
所述第1半导体元件具有正极、负极以及控制电极,根据输入到控制电极的第1控制信号而导通或截止,
所述试验体还具有:
第1主电极,其与所述第1半导体元件的正极电连接;
第2主电极,其与所述第1半导体元件的负极电连接;以及
第1电容器,其电连接在所述第1主电极与所述第2主电极之间,
所述半导体试验装置具备:
第1探针和第2探针;
直流电源,其电连接在所述第1探针与所述第2探针之间;以及
控制部,其用于生成所述第1控制信号,
在所述第1探针与所述第1主电极连接且所述第2探针与所述第2主电极连接时,所述控制部通过从所述直流电源供给的直流电压对所述第1电容器进行充电,并且,在对所述第1电容器进行充电后,向所述第1半导体元件的控制电极输入用于使所述第1半导体元件导通的所述第1控制信号。
2.根据权利要求1所述的半导体试验装置,其中,
所述半导体试验装置还具备第1开关和第2电容器,该第1开关和该第2电容器串联地电连接在所述第1探针与所述第2探针之间,
在所述第1探针与所述第1主电极连接且所述第2探针与所述第2主电极连接时,所述控制部将所述第1开关保持为断开状态并对所述第1电容器进行充电。
3.根据权利要求2所述的半导体试验装置,其中,
所述第2电容器的静电电容比所述第1电容器的静电电容大。
4.根据权利要求1至3中的任意一项所述的半导体试验装置,其中,
所述试验体还具有第2半导体元件,该第2半导体元件与所述第1半导体元件串联地电连接在所述第1主电极与所述第2主电极之间,
所述第2半导体元件具有正极、负极以及控制电极,根据输入到控制电极的第2控制信号而导通或截止,
在所述第1探针与所述第1主电极连接且所述第2探针与所述第2主电极连接时,所述控制部向所述第2半导体元件的控制电极输入用于使所述第2半导体元件导通的所述第2控制信号,在对所述第1电容器进行充电后且在所述第2半导体元件导通后,向所述第1半导体元件的控制电极输入用于使所述第1半导体元件导通的所述第1控制信号。
5.根据权利要求1至4中的任意一项所述的半导体试验装置,其中,
所述试验体还包含:
第1输入电极;
第2输入电极;以及
升压转换器电路,其对输入到所述第1输入电极与所述第2输入电极之间的直流电压进行升压,并输出到所述第1主电极与所述第2主电极之间,
在所述第1探针与所述第1主电极连接且所述第2探针与所述第2主电极连接时,所述控制部进行以下处理:
对所述升压转换器电路进行控制,使得通过将从所述直流电源供给的直流电压升压后的电压对所述第1电容器进行充电,并且,
在对所述第1电容器进行充电后,向所述第1半导体元件的控制电极输入用于使所述第1半导体元件导通的所述第1控制信号。
6.根据权利要求4所述的半导体试验装置,其中,
所述试验体还包含:
第1输入电极;
第2输入电极;以及
升压转换器电路,其使用蓄积于电抗器的能量,对输入到所述第1输入电极与所述第2输入电极之间的直流电压进行升压,并输出到所述第1主电极与所述第2主电极之间,
在所述第1探针与所述第1输入电极连接且所述第2探针与所述第2输入电极连接时,所述控制部进行以下处理:
向所述第1半导体元件的控制电极输入用于使所述第1半导体元件导通的所述第1控制信号,并向所述第2半导体元件的控制电极输入用于使所述第2半导体元件导通的所述第2控制信号,
对所述升压转换器电路进行控制,使得通过将从所述直流电源供给的直流电压升压后的电压,对所述第1电容器进行充电,并且,
在对所述第1电容器进行充电后,向所述第1半导体元件的控制电极输入用于使所述第1半导体元件截止的所述第1控制信号。
7.根据权利要求1至3中的任意一项所述的半导体试验装置,其中,
所述试验体还具有:
高压侧的第1输入电极;
低压侧的第2输入电极,其与所述第2主电极连接;
第2半导体元件、第3半导体元件以及第4半导体元件,它们与所述第1半导体元件串联地电连接在所述第1主电极与所述第2主电极之间;以及
第1二极管、第2二极管、第3二极管以及第4二极管,它们分别与所述第1半导体元件、所述第2半导体元件、所述第3半导体元件以及所述第4半导体元件反并联地连接,
所述第2半导体元件、所述第3半导体元件以及所述第4半导体元件具有正极、负极以及控制电极,分别根据向控制电极输入的第2控制信号、第3控制信号以及第4控制信号而导通或截止,
所述试验体还具有:
第3电容器,其连接在所述第1半导体元件的负极及所述第2半导体元件的正极与所述第3半导体元件的负极及所述第4半导体元件的正极之间;以及
电抗器和第2开关,它们串联地电连接在所述第2半导体元件的负极及所述第3半导体元件的正极与所述第1输入电极之间,
在所述第1探针与所述第1输入电极连接且所述第2探针与所述第2输入电极连接时,所述控制部进行以下处理:
通过接通所述第2开关而对所述第1电容器进行充电,
在对所述第1电容器进行充电后断开所述第2开关,并且向所述第2半导体元件的控制电极输入用于使所述第2半导体元件导通的所述第4控制信号,
在所述第4半导体元件导通后,向所述第1半导体元件的控制电极输入用于使所述第1半导体元件导通的所述第1控制信号。
8.根据权利要求7所述的半导体试验装置,其中,
在所述第1探针与所述第1输入电极连接且所述第2探针与所述第2输入电极连接时,所述控制部进行以下处理:
接通所述第2开关,并且向所述第4半导体元件的控制电极输入用于使所述第4半导体元件导通的所述第4控制信号,
在对所述第1电容器和所述第3电容器进行充电后断开所述第2开关,并且向所述第3半导体元件的控制电极输入用于使所述第3半导体元件导通的所述第3控制信号,
在所述第3半导体元件导通后,向所述第2半导体元件的控制电极输入用于使所述第2半导体元件导通的所述第2控制信号。
9.一种半导体试验方法,其用于对具有第1半导体元件的试验体的特性进行试验,其中,
所述第1半导体元件具有正极、负极以及控制电极,根据输入到控制电极的第1控制信号而导通或截止,
所述试验体还具有:
第1主电极,其与所述第1半导体元件的正极电连接;
第2主电极,其与所述第1半导体元件的负极电连接;以及
第1电容器,其电连接在所述第1主电极与所述第2主电极之间,
所述半导体试验方法具备以下步骤:
通过从电连接在所述第1主电极与所述第2主电极之间的直流电源供给的直流电压,对所述第1电容器进行充电;以及
在对所述第1电容器进行充电后,向所述第1半导体元件的控制电极输入用于使所述第1半导体元件导通的所述第1控制信号。
10.根据权利要求9所述的半导体试验方法,其中,
在所述直流电源的正极与负极之间,电连接有第2电容器和第1开关的串联电路,
对所述第1电容器进行充电的步骤包括如下步骤:将所述第1开关保持为断开状态并对所述第1电容器进行充电。
11.根据权利要求9或10所述的半导体试验方法,其中,
所述试验体还具有第2半导体元件,该第2半导体元件与所述第1半导体元件串联地电连接在所述第1主电极与所述第2主电极之间,所述第2半导体元件具有正极、负极以及控制电极,根据输入到控制电极的第2控制信号而导通或截止,
所述半导体试验方法还具备如下步骤:向所述第2半导体元件的控制电极输入用于使所述第2半导体元件导通的所述第2控制信号,
向所述第1半导体元件的控制电极输入所述第1控制信号的步骤包含以下步骤:在对所述第1电容器进行充电后且在所述第2半导体元件导通后,向所述第1半导体元件的控制电极输入用于使所述第1半导体元件导通的所述第1控制信号。
12.根据权利要求9至11中的任意一项所述的半导体试验方法,其中,
所述试验体还包含:
第1输入电极;
第2输入电极;以及
升压转换器电路,其对输入到所述第1输入电极与所述第2输入电极之间的直流电压进行升压,并输出到所述第1主电极与所述第2主电极之间,
对所述第1电容器进行充电的步骤包含以下步骤:对所述升压转换器电路进行控制,使得通过将从所述直流电源供给的直流电压升压后的电压,对所述第1电容器进行充电。
13.根据权利要求11所述的半导体试验方法,其中,
所述试验体还包含:
第1输入电极;
第2输入电极;以及
升压转换器电路,其使用蓄积于电抗器的能量,对输入到所述第1输入电极与所述第2输入电极之间的直流电压进行升压,并输出到所述第1主电极与所述第2主电极之间,
所述半导体试验方法还具备以下步骤:
向所述第1半导体元件的控制电极输入用于使所述第1半导体元件导通的所述第1控制信号,并且向所述第2半导体元件的控制电极输入用于使所述第2半导体元件导通的所述第2控制信号;
对所述升压转换器电路进行控制,使得通过将从所述直流电源供给的直流电压升压后的电压,对所述第1电容器进行充电;以及
在对所述第1电容器进行充电后,向所述第1半导体元件的控制电极输入用于使所述第1半导体元件截止的所述第1控制信号。
14.根据权利要求9或10所述的半导体试验方法,其中,
所述试验体还具有:
高压侧的第1输入电极;
低压侧的第2输入电极,其与所述第2主电极连接;以及
第2半导体元件、第3半导体元件以及第4半导体元件,它们与所述第1半导体元件串联地电连接在所述第1主电极与所述第2主电极之间,
所述第1半导体元件、所述第2半导体元件、所述第3半导体元件以及所述第4半导体元件分别包含反并联连接的二极管,
所述第2半导体元件、所述第3半导体元件以及所述第4半导体元件具有正极、负极以及控制电极,分别根据向控制电极输入的第2控制信号、第3控制信号以及第4控制信号而导通或截止,
所述试验体还具有:
第3电容器,其第1端子与所述第1半导体元件的负极及所述第2半导体元件的正极连接,第2端子与所述第3半导体元件的负极及所述第4半导体元件的正极连接;以及
电抗器和第2开关,它们串联地电连接在所述第2半导体元件的负极及所述第3半导体元件的正极与所述第1输入电极之间,
所述半导体试验方法还具备以下步骤:
在所述第1输入电极与所述第2输入电极之间电连接了直流电源时,通过接通所述第2开关而对所述第1电容器进行充电;
在对所述第1电容器进行充电后断开所述第2开关,并且向所述第2半导体元件的控制电极输入用于使所述第2半导体元件导通的所述第4控制信号;以及
在所述第4半导体元件导通后,向所述第1半导体元件的控制电极输入用于使所述第1半导体元件导通的所述第1控制信号。
15.根据权利要求14所述的半导体试验方法,其中,
所述半导体试验方法还具备以下步骤:
接通所述第2开关,并且向所述第4半导体元件的控制电极输入用于使所述第4半导体元件导通的所述第4控制信号,由此对所述第1电容器和所述第3电容器进行充电;
在对所述第1电容器和所述第3电容器进行充电后断开所述第2开关,并且向所述第3半导体元件的控制电极输入用于使所述第3半导体元件导通的所述第3控制信号;以及
在所述第3半导体元件导通后,向所述第2半导体元件的控制电极输入用于使所述第2半导体元件导通的所述第2控制信号。
16.一种半导体装置的制造方法,该半导体装置具有半导体元件,其中,
所述半导体装置的制造方法具备以下工序:
通过将所述半导体元件安装于壳体而组装所述半导体装置;
对所述半导体装置的特性进行试验;以及
将在所述试验的工序中合格的所述半导体装置产品化,
所述半导体元件具有正极、负极以及控制电极,根据输入到控制电极的控制信号而导通或截止,
所述半导体装置还具有:
第1主电极,其与所述半导体元件的正极电连接;
第2主电极,其与所述半导体元件的负极电连接;以及
第1电容器,其电连接在所述第1主电极与所述第2主电极之间,
所述试验的工序具备以下步骤:
通过从电连接在所述第1主电极与所述第2主电极之间的直流电源供给的直流电压,对所述第1电容器进行充电;以及
在对所述第1电容器进行充电后,向所述半导体元件的控制电极输入用于使所述半导体元件导通的所述控制信号。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019156499 | 2019-08-29 | ||
JP2020080885A JP2021039086A (ja) | 2019-08-29 | 2020-05-01 | 半導体試験装置、半導体試験方法および半導体装置の製造方法 |
JP2020-080885 | 2020-05-01 | ||
PCT/JP2021/007166 WO2021220602A1 (ja) | 2019-08-29 | 2021-02-25 | 半導体試験装置、半導体試験方法および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115461630A true CN115461630A (zh) | 2022-12-09 |
Family
ID=74846987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180030989.9A Pending CN115461630A (zh) | 2019-08-29 | 2021-02-25 | 半导体试验装置、半导体试验方法以及半导体装置的制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230141552A1 (zh) |
JP (2) | JP2021039086A (zh) |
CN (1) | CN115461630A (zh) |
WO (1) | WO2021220602A1 (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0836019A (ja) * | 1994-07-22 | 1996-02-06 | Sony Tektronix Corp | 特性測定装置 |
US7609080B2 (en) * | 2005-03-22 | 2009-10-27 | Formfactor, Inc. | Voltage fault detection and protection |
JP5299089B2 (ja) * | 2009-05-28 | 2013-09-25 | 富士電機株式会社 | 半導体チップの試験装置および試験方法 |
JP2013024794A (ja) * | 2011-07-25 | 2013-02-04 | Honda Motor Co Ltd | 半導体検査装置及び半導体検査方法 |
JP5969941B2 (ja) * | 2013-03-13 | 2016-08-17 | シャープ株式会社 | 半導体トランジスタのテスト方法 |
US9316681B2 (en) * | 2014-07-25 | 2016-04-19 | Freescale Semiconductor, Inc. | Systems and methods for test circuitry for insulated-gate bipolar transistors |
JP6332165B2 (ja) * | 2015-06-25 | 2018-05-30 | 株式会社デンソー | 半導体素子の検査装置および検査方法 |
JP6409697B2 (ja) * | 2015-07-07 | 2018-10-24 | 株式会社デンソー | 半導体素子の検査回路および検査方法 |
-
2020
- 2020-05-01 JP JP2020080885A patent/JP2021039086A/ja active Pending
-
2021
- 2021-02-25 CN CN202180030989.9A patent/CN115461630A/zh active Pending
- 2021-02-25 JP JP2022518626A patent/JP7370459B2/ja active Active
- 2021-02-25 US US17/912,880 patent/US20230141552A1/en active Pending
- 2021-02-25 WO PCT/JP2021/007166 patent/WO2021220602A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2021039086A (ja) | 2021-03-11 |
JP7370459B2 (ja) | 2023-10-27 |
US20230141552A1 (en) | 2023-05-11 |
WO2021220602A1 (ja) | 2021-11-04 |
JPWO2021220602A1 (zh) | 2021-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106688183B (zh) | 自灭弧式半导体元件的短路保护电路 | |
JP6369808B2 (ja) | 駆動装置、電力変換装置 | |
US9601984B2 (en) | Power converter | |
US9240739B2 (en) | Driving system for driving switching element | |
JP5692185B2 (ja) | 半導体モジュール | |
US8937451B2 (en) | Motor control apparatus which discharges stored charge of DC voltage smoothing capacitor when operation becomes halted | |
JP2011120440A (ja) | 電力変換装置 | |
JP5206198B2 (ja) | 電力変換回路の駆動回路 | |
US9300130B2 (en) | Switching module including switching element controlled to be turned off when conduction failure is detected | |
CN111952933A (zh) | 驱动电路 | |
JP2009213305A (ja) | 電力変換装置 | |
CN105706366A (zh) | 栅极驱动电路以及使用该栅极驱动电路的电力变换装置 | |
JP5621605B2 (ja) | スイッチング素子の駆動回路 | |
KR101538094B1 (ko) | 인버터 시스템의 스위칭 소자 고장 검출 장치 및 방법 | |
CN113711481B (zh) | 驱动电路 | |
JP7304825B2 (ja) | 半導体試験装置、半導体試験方法および半導体装置の製造方法 | |
WO2021220602A1 (ja) | 半導体試験装置、半導体試験方法および半導体装置の製造方法 | |
CN112147427A (zh) | 功率模块的故障检测方法及故障检测电路 | |
US11736036B2 (en) | Electric power converter | |
US11990826B2 (en) | Power electronics device and method for supplying electrical voltage to a driver circuit of a power semiconductor switch | |
JP6201447B2 (ja) | 電力変換装置及び電力変換装置の制御方法 | |
JPWO2017056679A1 (ja) | 多相電力変換装置の制御回路 | |
JP2011239647A (ja) | 電力変換装置 | |
JP2021065039A (ja) | スイッチの駆動装置 | |
KR101886804B1 (ko) | 모듈러 멀티레벨 컨버터의 동작 확인 시험 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |