CN115332229A - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN115332229A
CN115332229A CN202210902867.0A CN202210902867A CN115332229A CN 115332229 A CN115332229 A CN 115332229A CN 202210902867 A CN202210902867 A CN 202210902867A CN 115332229 A CN115332229 A CN 115332229A
Authority
CN
China
Prior art keywords
molded article
substrate
shielding layer
semiconductor package
emi shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210902867.0A
Other languages
English (en)
Inventor
李杰恩
李英宇
崔美京
金锦雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Inc
Original Assignee
Amkor Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amkor Technology Inc filed Critical Amkor Technology Inc
Publication of CN115332229A publication Critical patent/CN115332229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

半导体封装及其制造方法。本发明提供一种半导体封装和一种制造半导体封装的方法。作为非限制性实例，本发明的各个方面提供一种半导体封装和一种制造半导体封装的方法，该方法包括在其多个侧面上的屏蔽。

Description

半导体封装及其制造方法
相关申请的交叉参考/以引用的方式并入
本申请参考第10-2015-0159058号韩国专利申请、主张该韩国专利申请的优先权，并且主张该韩国专利申请的权益，该韩国专利申请于2015年11月12日在韩国知识产权局递交并且标题为“半导体封装及其制造方法”，该韩国专利申请的内容在此以引用的方式全文并入本文中。
技术领域
本发明是关于半导体封装以及其制造方法。
背景技术
当前半导体封装和用于形成半导体封装的方法是不适当的，举例来说，引起过多的成本、减小的可靠性、不适当的屏蔽、封装大小过大等等。通过比较常规和传统方法与如在本发明的其余部分中参考图式阐述的本发明，所属领域的技术人员将显而易见此类方法的另外的限制和缺点。
发明内容
本发明的各个方面提供一种半导体封装和一种制造半导体封装的方法。作为非限制性实例，本发明的各个方面提供一种半导体封装和一种制造半导体封装的方法，该方法包括在其多个侧面上的屏蔽。
附图说明
图1是说明根据本发明的实施例的半导体封装的截面图。
图2是说明用于制造图1中说明的半导体封装的方法的流程图。
图3A到3E是说明用于制造图2中说明的半导体封装的方法的各个步骤的截面图。
图4是说明根据本发明的另一实施例的半导体封装的截面图。
图5A和5B是说明通过图2中说明的半导体封装制造方法制造图4中说明的半导体封装中的各个步骤的截面图。
图6示出了说明在图5A中说明的夹具的结构的平面图和截面图。
图7是说明制造根据本发明的另一实施例的图4中说明的半导体封装的方法的流程图。
图8A到8C是说明用于制造图7中说明的半导体封装的方法的各个步骤的截面图。
具体实施方式
以下论述通过提供实例来呈现本发明的各个方面。此类实例是非限制性的，并且由此本发明的各个方面的范围应不必受所提供的实例的任何特定特征限制。在以下论述中，短语“举例来说”、“例如”和“示例性”是非限制性的且通常与“借助于实例而非限制”“举例来说且非限制”等等同义。
如本文中所使用，“和/或”意指通过“和/或”联结的列表中的项目中的任何一个或多个。作为一个实例，“x和/或y”意指三元素集合{(x)，(y)，(x，y)}中的任何元素。换句话说，“x和/或y”意指“x和y中的一个或两个”。作为另一实例，“x、y和/或z”意指七元素集合{(x)，(y)，(z)，(x，y)，(x，z)，(y，z)，(x，y，z)}中的任何元素。换句话说，“x、y和/或z”意指“x、y和z中的一个或多个”。
本文中所使用的术语仅出于描述特定实例的目的，且并不意图限制本发明。如本文中所使用，除非上下文另外明确指示，否则单数形式也意图包括复数形式。将进一步理解，术语“包括”、“包含”、“具有”等等当在本说明书中使用时，表示所陈述特征、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。
应理解，尽管本文中可使用术语第一、第二等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开来。因此，例如，在不脱离本发明的教示的情况下，下文论述的第一元件、第一组件或第一部分可被称为第二元件、第二组件或第二部分。类似地，各种空间术语，例如“上部”、“下部”、“侧部”等等，可以用于以相对方式将一个元件与另一元件区分开来。然而，应理解，组件可以不同方式定向，例如，在不脱离本发明的教示内容的情况下，半导体装置可以侧向转动使得其“顶”表面水平地朝向且其“侧”表面垂直地朝向。
在图式中，为了清楚起见可以放大层、区和/或组件的厚度或大小。因此，本发明的范围应不受此类厚度或大小限制。另外，在图式中，类似参考标号可在整个论述中指代类似元件。
此外，还应理解，当元件A被称作为“连接到”或“耦合到”元件B时，元件A可以直接连接到元件B或间接连接到元件B(例如，插入元件C(和/或其它元件)可存在于元件A与元件B之间)。
本发明的某些实施例涉及半导体封装及其制造方法。
用于交换信号的各种电子装置以及在各种结构中制造的多个半导体封装集成在各种电子系统中，且因此在电操作半导体封装和电子装置时电磁干扰(EMI)可不可避免地产生。
EMI可以一般而言被定义为电场和磁场的合成辐射。EMI可以由电场和磁场产生，该电场由在导电材料中流动的电流形成。
如果EMI从密集地封装在母板上的半导体封装和电子装置中产生，那么其它相邻半导体封装可以直接或间接受到EMI的影响并且可能被损坏。
本发明的各个方面提供半导体封装及其制造方法，该方法可以通过在基板的两个表面上形成模制品而防止弯曲并且可以通过形成为覆盖模制品和基板的电磁干扰(EMI)屏蔽层而屏蔽EMI。
根据本发明的一方面，提供一种半导体封装，该半导体封装包括：基板，其具有第一表面和与第一表面相对的第二表面；至少一个第一电子装置，其形成于第一表面上并且电连接到基板；第一模制品，其形成于第一表面上以覆盖第一电子装置；第二模制品，其形成为覆盖第二表面；多个第一导电凸块，其形成于第二表面上并且电连接到基板且穿过第二模制品；电磁干扰(EMI)屏蔽层，其形成为围绕基板的表面、第一模制品和第二模制品以与第一导电凸块间隔开；以及多个第二导电凸块，其形成于第二模制品的一个表面上以相应地电连接到多个第一导电凸块。
根据本发明的另一方面，提供一种用于制造半导体封装的方法，该半导体封装包括：基板，其具有第一表面和与第一表面相对的第二表面；至少一个第一电子装置，其形成于第一表面上并且电连接到基板；以及多个第一导电凸块，其形成于第二表面上并且电连接到基板，该方法包括：在第一表面上形成第一模制品以覆盖第一电子装置并且在第二表面上形成第二模制品以覆盖第一导电凸块；研磨第二模制品以将多个第一导电凸块暴露于外部；形成相应地电连接到暴露的多个第一导电凸块的多个第二导电凸块；将夹具放置在第二模制品下面以围绕多个第二导电凸块；以及形成EMI屏蔽层以覆盖基板的表面、第一模制品和第二模制品，基板的表面、第一模制品和第二模制品通过夹具暴露于外部。
根据本发明的再一方面，提供一种用于制造半导体封装的方法，该半导体封装包括：基板，其具有第一表面和与第一表面相对的第二表面；至少一个第一电子装置，其形成于第一表面上并且电连接到基板；以及多个第一导电凸块，其形成于第二表面上并且电连接到基板，该方法包括：在第一表面上形成第一模制品以覆盖第一电子装置并且在第二表面上形成第二模制品以覆盖第一导电凸块；研磨第二模制品以将多个第一导电凸块暴露于外部；形成EMI屏蔽层以完全覆盖基板的表面、第一模制品和第二模制品；在EMI屏蔽层中形成多个暴露孔以将多个第一导电凸块暴露于外部；以及形成多个第二导电凸块，这些第二导电凸块通过所述多个暴露孔相应地电连接到暴露的多个第一导电凸块。
如上文所述，在根据本发明的半导体封装及其制造方法中，可以通过在基板的两个表面上形成模制品而防止弯曲并且可以通过使电磁干扰(EMI)屏蔽层形成为覆盖模制品和基板而遮蔽电磁干扰。
在下文中参考附图详细描述本发明的其它实施例、特征和优势以及本发明的各种实施例的结构和操作。
参考图1，示出了说明根据本发明的实施例的半导体封装的截面图。
如图1中所说明，半导体封装100包括基板110、第一电子装置120、第二电子装置130、第一模制品140、第二模制品150、第一导电凸块160、第二导电凸块170和电磁干扰(EMI)屏蔽层180。
基板110成形为面板，其具有第一表面110a以及与第一表面110a相对的第二表面110b。此处，基板110的第一表面110a可以是顶部表面，并且第二表面110b可以是底部表面，且反之亦然。基板110包括形成于第一表面110a上的多个第一线图案111和形成于第二表面110b上的多个第二线图案112。另外，基板110可以进一步包括电连接形成于基板110的第一表面110a上的第一线图案111与形成于第二表面110b上的第二线图案112的多个导电图案113。导电图案113可以被配置成在基板110的第一表面110a与第二表面110b之间穿透或部分地穿透以连接由多个层形成的多个线图案。也就是说，在基板110是单层的情况中，导电图案113可直接地连接第一线图案111和第二线图案112或者可以使用额外的线图案连接第一线图案111和第二线图案112。也就是说，基板110的第一线图案111、第二线图案112和导电图案113可以各种结构和类型实施，但本发明的各方面并不限于此。
(多个)第一电子装置120安装在基板110的第一表面110a上以电连接到基板110的第一线图案111。(多个)第一电子装置120可以包括半导体裸片121和无源元件122，其可以根据半导体封装100的类型以各种方式修改，但本发明的各方面并不限于此。在以下描述中，将借助于实例描述包括两个半导体裸片121和两个无源元件122的(多个)第一电子装置120。另外，半导体裸片121以倒装芯片类型形成并且可以安装成使得半导体裸片121的导电凸块焊接到基板110的第一线图案111。半导体裸片121可以包括接合垫并且可以通过线接合连接到第一线图案111。然而，本发明并不限制半导体裸片121与第一线图案111之间的连接关系为本文中所揭示的那样。
(多个)第二电子装置130安装在基板110的第二表面110b上以电连接到形成于基板110上的第二线图案112。说明了由单个半导体裸片组成的(多个)第二电子装置130。然而，(多个)第二电子装置130可由多个半导体裸片组成或可以进一步包括无源元件，但本发明的各方面并不限于此。
第一模制品140可以形成于基板110的第一表面110a上以覆盖安装在基板110的第一表面110a上的(多个)第一电子装置120。第一模制品140可以由一般模制化合物树脂制成，例如，基于环氧树脂的树脂，但是本发明的范围不限于此。第一模制品140可保护第一电子装置120免受外部情况影响。
第二模制品150可以形成于基板110的第二表面110b上以覆盖安装在基板110的第二表面110b上的第二电子装置130。第二模制品150将形成于基板110的第二表面110b上的第一导电凸块160暴露于外部同时完全覆盖第二电子装置130。第二模制品150和第一导电凸块160可具有相同高度。第二模制品150和第一模制品140可以由相同材料制成。第二模制品150可保护第二电子装置130免受外部情况影响。
第一导电凸块160可以包括形成于基板110的第二表面110b上的多个第一导电凸块以电连接到形成于基板110上的第二线图案112。第一导电凸块160被配置成使得其侧面部分被第二模制品150包围并且其底部表面的部分通过第二模制品150暴露于外部。暴露的第一导电凸块160电连接到第二导电凸块170。也就是说，第一导电凸块160电连接第二导电凸块170和形成于基板110上的第二线图案112。第一导电凸块160可以包括导电柱、铜柱、导电球或铜球，但本发明的各方面并不限于此。
第二导电凸块170可以形成于第二模制品150的底部表面上以电连接到通过第二模制品150暴露于外部的第一导电凸块160。在半导体封装100安装在外部装置(例如，母板)上的情况中，第二导电凸块170可以用于将半导体封装100电连接到外部装置。
EMI屏蔽层180可以形成为除了第二模制品150的底部表面之外足以完全覆盖半导体封装100的预定厚度。也就是说，EMI屏蔽层180形成为覆盖半导体封装100的全部的顶部表面和四个侧表面。另外，EMI屏蔽层180可以由导电材料制成并且可以电连接到半导体封装100的接地或外部接地。EMI屏蔽层180可屏蔽诱发到半导体封装100(或由半导体封装100产生的)EMI。另外，半导体封装100可以包括第一模具140和第二模具150以覆盖基板110的第一表面110a和第二表面110b这两者，由此防止半导体封装100的弯曲，这种弯曲可能在模制品仅形成在基板110的一个表面上时出现。
参考图2，示出了说明用于制造图1中说明的半导体封装的方法的流程图。如图2中所说明，制造半导体封装100的方法(S10)包括形成模制品(S11)、研磨第二模制品(S12)、形成第二导电凸块(S13)、放置夹具(S14)以及形成EMI屏蔽层(S15)。
参考图3A到3E，示出了说明用于制造图2中说明的半导体封装的方法的各种步骤的截面图。
首先，在形成模制品(S11)之前，第一电子装置120安装在基板110的第一表面110a上以电连接到第一线图案111，第二电子装置130安装在基板110的第二表面110b上以电连接到第二线图案112，并且多个第一导电凸块160随后形成于基板110的第二表面110b上以电连接到第二线图案112。
如图3A中所说明，在形成模制品(S11)中，第一模制品140形成为覆盖基板110的第一表面110a和第一电子装置120，并且第二模制品150形成为覆盖基板110的第二表面110b、第二电子装置130和多个第一导电凸块160。第一模制品140和第二模制品150可以同时形成。举例来说，模具围绕基板110放置，包括第一电子装置120、第二电子装置130和第一导电凸块160，并且模制品树脂被注射到模具中的空间中，由此同时形成第一模制品140和第二模制品150。此处，在第一电子装置120、第二电子装置130、第一导电凸块160和基板110与模具的内表面间隔开以便不会接触模具的内表面的状态中，模制品树脂被注射到模具中，由此形成第一模制品140和第二模制品150。也就是说，第一模制品140形成为完全覆盖基板110的第一表面110a和第一电子装置120，并且第二模制品150形成为完全覆盖基板110的第二表面110b、第二电子装置130和第一导电凸块160。
如图3B中所说明，在第二模制品的研磨(S12)中，第二模制品150的底部表面经研磨以将第一导电凸块160暴露于第二模制品150的外部。也就是说，在第二模制品的研磨(S12)中，第二模制品150被研磨以将第一导电凸块160暴露于外部。此时，第一导电凸块160的底部部分也可以部分地研磨。第一导电凸块160的底部表面和第二模制品150的底部表面可以共面。另外，第二电子装置130可以放置在第二模制品150内，并且第二电子装置130可例如不暴露于外部。研磨可以使用例如金刚石研磨机和其等效物执行，但本发明的各方面并不限于此。
如图3C中所说明，在第二导电凸块的形成(S13)中，多个第二导电凸块170形成为电连接到相应地在第二模制品的研磨(S12)中暴露于外部的多个第一导电凸块160。第二导电凸块170可以使用球掉落、丝网印刷、电镀、真空蒸发、镀覆和其等效物形成，但本发明的各方面并不限于此。另外，第二导电凸块170可以由金属材料制成，例如，铅/锡(Pb/Sn)或无铅Sn及其等效物，但本发明的各方面并不限于此。
如图3D中所说明，在夹具的放置(S14)中，夹具10被加载且放置以覆盖第二模制品150的底部表面150b。夹具10成形为基本上矩形的框并且可具有内部空间11和平坦部分12，该内部空间具有在从上到下方向上的预定深度，该平坦部分沿着外圆周向外延伸预定长度。可以使平坦部分12与第二模制品150的底部表面150b的外圆周接触以随后被固定，形成于第二模制品150的底部表面150b上的第二导电凸块170可以插入到内部空间11中。也就是说，在夹具的放置(S14)中，夹具10被放置成覆盖第二模制品150的底部表面150b，并且第一模制品140、基板110的侧表面和第二模制品150的侧表面暴露于外部。
如图3E中所说明，在EMI屏蔽层的形成(S15)中，EMI屏蔽层180形成于第一模制品140、基板110的侧表面和第二模制品150的侧表面上，在夹具的放置(S14)中第一模制品140、基板110的侧表面和第二模制品150的侧表面暴露于外部。EMI屏蔽层180形成为完全覆盖第一模制品140、基板110的侧表面和第二模制品150的侧表面的全部，除了第二模制品150的底部表面150b由夹具10覆盖。也就是说，EMI屏蔽层180形成为完全覆盖半导体封装100的四个侧表面和顶部表面，除了半导体封装100的底部表面以外。EMI屏蔽层180可以通过等离子沉积或喷洒形成为预定厚度，但本发明的各方面并不限于此。另外，在形成EMI屏蔽层(S15)之后，为了移除在形成由导电材料制成的EMI屏蔽层180中生产的金属残余，可另外执行清洁。另外，在形成EMI屏蔽层180且执行清洁之后，分离放置在第二模制品150下面的夹具10以完成具有EMI屏蔽层180的半导体封装100。在图3A到3E中，制造单个半导体封装100，但是多个半导体封装可以形成于基板110上以随后通过分离过程分割成离散半导体封装100。
参考图4，示出了说明根据本发明的另一实施例的半导体封装的截面图。
如图4中所说明，半导体封装200包括基板110、第一电子装置120、第二电子装置130、第一模制品140、第二模制品150、第一导电凸块160、第二导电凸块170和EMI屏蔽层280。包括基板110、第一电子装置120、第二电子装置130、第一模制品140、第二模制品150、第一导电凸块160和第二导电凸块170的半导体封装200具有与图1中说明的半导体封装100相同的配置。因此，半导体封装200的以下描述将集中在EMI屏蔽层280，这是与图1中说明的半导体封装100不同的特征。
EMI屏蔽层280形成为覆盖半导体封装200的顶部表面、四个侧表面和底部表面到预定厚度并且可以将第二导电凸块170暴露于外部。也就是说，EMI屏蔽层280可以形成为完全覆盖半导体封装200，除了第二导电凸块170以外。另外，EMI屏蔽层280可以由导电材料制成并且可以电连接到半导体封装200的接地或外部接地。
EMI屏蔽层280可以包括多个暴露孔280a。第二导电凸块170可以通过暴露孔280a暴露于EMI屏蔽层280的外部。也就是说，EMI屏蔽层280的暴露孔280a可以定位成对应于第二导电凸块170。
另外，暴露孔280a可具有与第二导电凸块170的直径相比较大的宽度。也就是说，EMI屏蔽层280可以通过暴露孔280a与第二导电凸块170间隔开预定距离(d)并且可以与由导电材料制成的第二导电凸块170电切断。此处，在第二模制品150中围绕第二导电凸块170的部分可以暴露于EMI屏蔽层280的暴露孔280a的外部。
EMI屏蔽层280形成为覆盖半导体封装200的全部表面，除了作为外部端子的第二导电凸块170之外，由此屏蔽由半导体封装200诱发的(或在该半导体封装上诱发的)EMI。
图4中说明的半导体封装200可以通过图2中说明的半导体封装制造方法制造。参考图5A和5B，示出了说明用于通过图2中说明的半导体封装制造方法制造图4中说明的半导体封装的方法中的各个步骤的截面图。在下文中，将参考图2、5A和5B描述用于制造半导体封装200的方法。
如图2中所说明，制造半导体封装200的方法(S10)包括形成模制品(S11)、研磨第二模制品(S12)、形成第二导电凸块(S13)、放置夹具(S14)以及形成EMI屏蔽层(S15)。此处，模制品的形成(S11)、第二模制品的研磨(S12)和第二导电凸块的形成(S13)与在图3A到3C中说明的用于制造半导体封装100的方法中的对应的步骤相同。因此，参考图5A和5B，用于制造半导体封装200的方法(S10)的以下描述将集中在夹具的放置(S14)和EMI屏蔽层的形成(S15)，它们是与在图3A到3C中说明的用于制造半导体封装100的方法不同的特征。
如图5A中所说明，在夹具的放置(S14)中，夹具20被加载且放置以覆盖第二模制品150的底部部分。如图6中所说明，夹具20成形为基本上矩形的框并且可具有多个凹槽21，这些凹槽具有在从上到下方向上的深度。夹具20可以包括多个凹槽21，这些凹槽定位成对应于半导体封装200的第二导电凸块170，并且第二导电凸块170可以相应地插入到多个凹槽21中。也就是说，第二导电凸块170可以被夹具20包围。此处，为了允许第二导电凸块170进入到夹具20的多个凹槽21中，多个凹槽21优选地具有与第二导电凸块170相比较大的直径。
另外，夹具20成形为矩形环，该矩形环的中心部分通过居中形成的孔22打开。也就是说，并不邻近于(或紧邻)第二导电凸块170的第二模制品150的底部表面150b的中心部分通过夹具20的孔22暴露于外部。EMI屏蔽层280也可以通过夹具20的孔22形成于半导体封装200的底部表面上。
在夹具的放置(S14)中，夹具20放置在第二模制品150下面以覆盖第二导电凸块170并且将第一模制品140、基板110和第二模制品150暴露于外部。
如图5B中所说明，在EMI屏蔽层的形成(S15)中，EMI屏蔽层280形成于第一模制品140、基板110和第二模制品150上，在夹具的放置(S14)中第一模制品140、基板110和第二模制品150暴露于外部。也就是说，在EMI屏蔽层的形成(S15)中，使用夹具20作为遮罩，EMI屏蔽层280形成为覆盖半导体封装200的顶部表面、四个侧表面和底部表面，除了第二导电凸块170之外。EMI屏蔽层280可以通过等离子沉积或喷洒形成为预定厚度，但本发明的各方面并不限于此。另外，在形成EMI屏蔽层(S15)之后，为了移除在形成由导电材料制成的EMI屏蔽层280中生产的金属残余，可另外执行清洁。另外，在形成EMI屏蔽层280且执行清洁之后，分离放置在第二模制品150下面的夹具20以完成具有EMI屏蔽层280的半导体封装200。另外，一旦分离夹具20，则由于EMI屏蔽层280并不形成于由夹具20包围的第二导电凸块170和围绕第二导电凸块170的部分上，所以暴露第二导电凸块170的暴露孔280a提供于EMI屏蔽层280中。随后，EMI屏蔽层280可以通过暴露孔280a与第二导电凸块170电切断，并且可以与第二导电凸块170间隔开预定距离(d)。
参考图7，示出了说明用于制造根据本发明的另一实施例的图4中说明的半导体封装的方法的流程图。如图7中所说明，用于制造半导体封装200的方法(S20)包括形成模制品(S11)、研磨第二模制品(S12)、形成EMI屏蔽层(S23)、形成暴露孔(S24)以及形成第二导电凸块(S25)。此处，图7中说明的形成模制品(S11)和研磨第二模制品(S12)与图2、3A和3B中说明的用于制造半导体封装100的方法中的对应的步骤相同。
参考图8A到8C，示出了说明图7的形成EMI屏蔽层(S23)、形成暴露孔(S24)和形成第二导电凸块(S25)的步骤的截面图。因此，将参考图7和8A到8C描述用于制造半导体封装200的方法(S20)。
如图8A中所说明，在EMI屏蔽层的形成(S23)中，EMI屏蔽层280形成为完全覆盖基板110、第一模制品140和第二模制品150。EMI屏蔽层280可以通过等离子沉积或喷洒形成为预定厚度，但本发明的各方面并不限于此。
如图8B中所说明，在暴露孔的形成(S24)中，EMI屏蔽层280可以被部分地移除以将第一导电凸块160暴露于外部。也就是说，通过在EMI屏蔽层280中形成多个暴露孔280a使第一导电凸块160暴露于外部。EMI屏蔽层280的多个暴露孔280a通过蚀刻或激光移除EMI屏蔽层280的一部分形成。另外，暴露孔280a的形成可以通过本领域中已知的任何过程执行，只要EMI屏蔽材料可以图案化成所希望的图案即可，但不限于本文所揭示的蚀刻或激光。如图8B中所说明，每个暴露孔280a的宽度(d1)优选地大于每个第一导电凸块160的直径(d2)。为了如稍后所描述从第二导电凸块170电断开第一导电凸块160，暴露孔280a优选地形成为具有足够大的宽度(即，d1)。另外，在形成暴露孔280a之后，可另外执行用于移除金属残余的清洁过程。
如图8C中所说明，在第二导电凸块的形成(S25)中，第二导电凸块170形成为电连接到通过暴露孔280a暴露于外部的第一导电凸块160。第二导电凸块170优选地形成为具有与暴露孔280a的宽度(d1)相比的较大直径(d3)。也就是说，第二导电凸块170可以与EMI屏蔽层280间隔开预定距离以从EMI屏蔽层280电切断。
本文中的论述包括示出电子封装组合件的各个部分及其制造方法的众多说明性图。为了清楚地示意，这些图并未示出每个实例组合件的所有方面。本文中提供的任何实例组合件和/或方法可以与本文中提供的任何或全部其它组合件和/或方法共享任何或全部特征。
综上所述，本发明的各个方面提供一种半导体封装和一种制造半导体封装的方法。作为非限制性实例，本发明的各个方面提供一种半导体封装和一种制造半导体封装的方法，该方法包括在其多个侧面上的屏蔽。虽然已经参考某些方面和实例描述了以上内容，但是所属领域的技术人员应理解，在不脱离本发明的范围的情况下，可以进行各种修改并可以替代等效物。另外，在不脱离本发明的范围的情况下，可以进行许多修改以使特定情况或材料适应本发明的教示。因此，希望本发明不限于所公开的特定实例，而是本发明将包括落入所附权利要求书的范围内的所有实例。

Claims (20)

1.一种半导体封装，其包括：
基板，其具有顶部基板表面、底部基板表面和多个横向基板表面；
第一电子装置，其位于所述顶部基板表面上并且电连接到所述基板；
第一模制品，其至少覆盖所述顶部基板表面和所述第一电子装置，所述第一模制品具有顶部第一模制品表面、底部第一模制品表面和多个横向第一模制品表面；
第二模制品，其至少覆盖所述底部基板表面，所述第二模制品具有顶部第二模制品表面、底部第二模制品表面和多个横向第二模制品表面；
多个第一导电凸块，其位于所述底部基板表面上、电连接到所述基板并且穿过所述第二模制品；
电磁干扰屏蔽层，其至少覆盖所述顶部第一模制品表面、所述横向第一模制品表面、所述横向基板表面和所述横向第二模制品表面，其中所述电磁干扰屏蔽层与所述第一导电凸块间隔开；以及
多个第二导电凸块，其位于所述底部第二模制品表面上，所述多个第二导电凸块的每一个电连接到所述第一导电凸块中的相应一个。
2.根据权利要求1所述的半导体封装，其中整个的所述底部第二模制品表面从所述电磁干扰屏蔽层暴露。
3.根据权利要求1所述的半导体封装，其中所述电磁干扰屏蔽层覆盖所述底部第二模制品表面的一部分并且将所述多个第二导电凸块暴露于所述电磁干扰屏蔽层的外部。
4.根据权利要求3所述的半导体封装，其中所述电磁干扰屏蔽层包括将所述第二导电凸块中的至少一个暴露于所述电磁干扰屏蔽层外部的暴露孔。
5.根据权利要求3所述的半导体封装，其中所述电磁干扰屏蔽层包括多个暴露孔，所述多个暴露孔中的每一个将所述第二导电凸块中的相应一个暴露于所述电磁干扰屏蔽层的外部。
6.根据权利要求5所述的半导体封装，其中所述多个暴露孔中的每一个都是矩形的。
7.根据权利要求5所述的半导体封装，其中所述多个暴露孔中的每一个都是烧蚀孔。
8.根据权利要求1所述的半导体封装，其包括第二电子装置，所述第二电子装置位于所述底部基板表面上、电连接到所述基板，并且由所述第二模制品覆盖。
9.一种用于制造半导体封装的方法，所述半导体封装包括：基板，其具有顶部基板表面、底部基板表面和横向基板表面；包括：第一电子装置，其位于所述顶部基板表面上并且电连接到所述基板；并且包括：多个第一导电凸块，其位于所述底部基板表面上并且电连接到所述基板，所述方法包括：
形成第一模制品，所述第一模制品至少覆盖所述顶部基板表面和所述第一电子装置，所述第一模制品具有顶部第一模制品表面、底部第一模制品表面和多个横向第一模制品表面；
形成第二模制品，所述第二模制品至少覆盖所述底部基板表面和所述第一导电凸块，所述第二模制品具有顶部第二模制品表面、底部第二模制品表面和多个横向第二模制品表面；
研磨所述底部第二模制品表面以使所述第一导电凸块暴露于所述第二模制品的外部；
形成多个第二导电凸块，所述多个第二导电凸块的每一个电连接到暴露的所述第一导电凸块中的相应一个；
将夹具放置在所述第二模制品下面以覆盖所述多个第二导电凸块；以及
形成电磁干扰屏蔽层，所述电磁干扰屏蔽层至少覆盖所述顶部第一模制品表面、所述横向第一模制品表面、所述横向基板表面和所述横向第二模制品表面，所述顶部第一模制品表面、所述横向第一模制品表面、所述横向基板表面和所述横向第二模制品表面通过所述夹具暴露于外部。
10.根据权利要求9所述的方法，其中所述夹具放置成完全覆盖所述底部第二模制品表面和所述第二导电凸块。
11.根据权利要求9所述的方法，其中所述夹具放置成暴露所述底部第二模制品表面的一部分且覆盖所述第二导电凸块。
12.根据权利要求11所述的方法，其中所形成的所述电磁干扰屏蔽层包括将所述第二导电凸块中的至少一个暴露于所述电磁干扰屏蔽层外部的暴露孔。
13.根据权利要求11所述的方法，其中所形成的所述电磁干扰屏蔽层包括多个暴露孔，所述多个暴露孔中的每一个将所述第二导电凸块中的相应一个暴露于所述电磁干扰屏蔽层的外部。
14.根据权利要求13所述的方法，其中所述多个暴露孔中的每一个都是矩形的。
15.根据权利要求9所述的方法，其中所述形成电磁干扰屏蔽层包括在所述电磁干扰屏蔽层中形成将所述第一导电凸块中的至少一个暴露到所述电磁干扰屏蔽层外部的暴露孔。
16.根据权利要求9所述的方法，其中所形成的所述第二模制品覆盖位于所述底部基板表面上的至少一个第二电子装置。
17.一种用于制造半导体封装的方法，所述半导体封装包括：基板，其具有顶部基板表面、底部基板表面和横向基板表面；包括：第一电子装置，其位于所述顶部基板表面上并且电连接到所述基板；并且包括：多个第一导电凸块，其位于所述底部基板表面上并且电连接到所述基板，所述方法包括：
形成第一模制品，所述第一模制品至少覆盖所述顶部基板表面和所述第一电子装置，所述第一模制品具有顶部第一模制品表面、底部第一模制品表面和多个横向第一模制品表面；
形成第二模制品，所述第二模制品至少覆盖所述底部基板表面和所述第一导电凸块，所述第二模制品具有顶部第二模制品表面、底部第二模制品表面和多个横向第二模制品表面；
研磨所述底部第二模制品表面以使所述第一导电凸块暴露于所述第二模制品的外部；
形成电磁干扰屏蔽层，所述电磁干扰屏蔽层至少覆盖所述顶部第一模制品表面、所述横向第一模制品表面、所述横向基板表面、所述横向第二模制品表面和所述底部第二模制品表面；
在所述电磁干扰屏蔽层中形成至少一个暴露孔以将所述第一导电凸块暴露于所述电磁干扰屏蔽层的外部；以及
形成多个第二导电凸块，所述多个第二导电凸块的每一个电连接到通过所述电磁干扰屏蔽层中的至少一个暴露孔暴露的所述第一导电凸块中的相应一个。
18.根据权利要求17所述的方法，其中所述在所述电磁干扰屏蔽层中形成所述至少一个暴露孔包括在所述电磁干扰屏蔽层中形成多个暴露孔，所述多个暴露孔中的每一个将所述第一导电凸块中的相应一个暴露于所述电磁干扰屏蔽层的外部。
19.根据权利要求17所述的方法，其中所述在所述电磁干扰屏蔽层中形成至少一个暴露孔包括在所述电磁干扰屏蔽层中烧蚀所述至少一个暴露孔。
20.根据权利要求17所述的方法，其中所述第二模制品覆盖位于所述底部基板表面上的至少一个第二电子装置。
CN202210902867.0A 2015-11-12 2016-06-29 半导体封装及其制造方法 Pending CN115332229A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020150159058A KR101712288B1 (ko) 2015-11-12 2015-11-12 반도체 패키지 및 그 제조 방법
KR1020150159058 2015-11-12
US15/149,144 2016-05-08
US15/149,144 US9935083B2 (en) 2015-11-12 2016-05-08 Semiconductor package and manufacturing method thereof
CN201610499674.XA CN106711125B (zh) 2015-11-12 2016-06-29 半导体封装及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610499674.XA Division CN106711125B (zh) 2015-11-12 2016-06-29 半导体封装及其制造方法

Publications (1)

Publication Number Publication Date
CN115332229A true CN115332229A (zh) 2022-11-11

Family

ID=58410622

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210902867.0A Pending CN115332229A (zh) 2015-11-12 2016-06-29 半导体封装及其制造方法
CN201610499674.XA Active CN106711125B (zh) 2015-11-12 2016-06-29 半导体封装及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610499674.XA Active CN106711125B (zh) 2015-11-12 2016-06-29 半导体封装及其制造方法

Country Status (4)

Country Link
US (1) US9935083B2 (zh)
KR (1) KR101712288B1 (zh)
CN (2) CN115332229A (zh)
TW (4) TWI834596B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102117477B1 (ko) * 2015-04-23 2020-06-01 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
US10872879B2 (en) 2015-11-12 2020-12-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
KR20170092309A (ko) * 2016-02-03 2017-08-11 삼성전기주식회사 양면 패키지 모듈 및 기판 스트립
US10784230B2 (en) * 2016-11-15 2020-09-22 Advanced Semiconductor Engineering, Inc. Compartment shielding for warpage improvement
JP6449837B2 (ja) * 2016-12-01 2019-01-09 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6408540B2 (ja) 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
US10553542B2 (en) 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof
CN107564881B (zh) * 2017-08-29 2018-09-21 睿力集成电路有限公司 一种芯片堆栈立体封装结构及其制造方法
CN107564825B (zh) * 2017-08-29 2018-09-21 睿力集成电路有限公司 一种芯片双面封装结构及其制造方法
US10453802B2 (en) * 2017-08-30 2019-10-22 Advanced Semiconductor Engineering, Inc. Semiconductor package structure, semiconductor device and method for manufacturing the same
EP3462486B1 (en) 2017-09-29 2021-03-24 Qorvo US, Inc. Process for making a double-sided module with electromagnetic shielding
US10134687B1 (en) 2017-12-14 2018-11-20 Amkor Technology, Inc. Semiconductor device and method of manufacturing a semiconductor device
US10535612B2 (en) * 2017-12-15 2020-01-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
TWI800591B (zh) * 2018-01-15 2023-05-01 美商艾馬克科技公司 半導體封裝以及其製造方法
JP7042129B2 (ja) * 2018-03-27 2022-03-25 ホーチキ株式会社 封止構造、及び火災検出装置
US10861779B2 (en) * 2018-06-22 2020-12-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an electrical contact with a high-melting-point part and method of manufacturing the same
US20200075547A1 (en) * 2018-08-31 2020-03-05 Qorvo Us, Inc. Double-sided integrated circuit module having an exposed semiconductor die
KR102107025B1 (ko) 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
CN112640102A (zh) 2018-09-28 2021-04-09 株式会社村田制作所 电子部件模块及电子部件模块的制造方法
US11201467B2 (en) 2019-08-22 2021-12-14 Qorvo Us, Inc. Reduced flyback ESD surge protection
WO2021131663A1 (ja) * 2019-12-26 2021-07-01 株式会社村田製作所 モジュール
JP2021190847A (ja) * 2020-05-29 2021-12-13 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US8178956B2 (en) * 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
TWI505433B (zh) * 2009-10-01 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
KR101711045B1 (ko) * 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
KR101862370B1 (ko) * 2011-05-30 2018-05-29 삼성전자주식회사 반도체 소자, 반도체 패키지 및 전자 장치
KR101478601B1 (ko) * 2011-06-28 2015-01-05 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법
TWI484616B (zh) * 2011-10-06 2015-05-11 Adl Engineering Inc 具電磁干擾屏蔽之封裝模組
KR101274460B1 (ko) 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US8420437B1 (en) * 2011-12-05 2013-04-16 Powertech Technology Inc. Method for forming an EMI shielding layer on all surfaces of a semiconductor package
KR101784507B1 (ko) * 2011-12-14 2017-10-12 에스케이하이닉스 주식회사 반도체 적층 패키지 및 제조 방법, 이를 포함하는 전자 시스템
US8957518B2 (en) * 2012-01-04 2015-02-17 Mediatek Inc. Molded interposer package and method for fabricating the same
JP5957262B2 (ja) * 2012-03-29 2016-07-27 株式会社オーク製作所 放電ランプを備えた照明装置
CN102709260B (zh) * 2012-05-08 2015-05-20 日月光半导体制造股份有限公司 半导体封装构造
KR20150074168A (ko) * 2012-10-23 2015-07-01 테세라, 인코포레이티드 둘 이상의 다이에 대한 다중 다이 적층
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
KR102077153B1 (ko) * 2013-06-21 2020-02-14 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
KR101994715B1 (ko) * 2013-06-24 2019-07-01 삼성전기주식회사 전자 소자 모듈 제조 방법
WO2015009702A1 (en) * 2013-07-15 2015-01-22 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
TW201517323A (zh) * 2013-08-27 2015-05-01 Glo Ab 模製發光二極體封裝及其製造方法
US9210350B2 (en) * 2013-12-09 2015-12-08 Omnivision Technologies, Inc. Low power imaging system with single photon avalanche diode photon counters and ghost image reduction

Also Published As

Publication number Publication date
TWI774106B (zh) 2022-08-11
TW201717340A (zh) 2017-05-16
TWI834596B (zh) 2024-03-01
CN106711125A (zh) 2017-05-24
TW202301594A (zh) 2023-01-01
TWI712130B (zh) 2020-12-01
TW202109803A (zh) 2021-03-01
TW202407934A (zh) 2024-02-16
CN106711125B (zh) 2022-08-02
TWI820840B (zh) 2023-11-01
US9935083B2 (en) 2018-04-03
KR101712288B1 (ko) 2017-03-03
US20170141081A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
CN106711125B (zh) 半导体封装及其制造方法
US11488934B2 (en) Semiconductor package and manufacturing method thereof
US10163867B2 (en) Semiconductor package and manufacturing method thereof
US11637073B2 (en) Semiconductor package with EMI shield and fabricating method thereof
US10276401B2 (en) 3D shielding case and methods for forming the same
US12009289B2 (en) Semiconductor package and manufacturing method thereof
US8093690B2 (en) Chip package and manufacturing method thereof
KR101824726B1 (ko) 반도체 패키지
CN111952273B (zh) 半导体器件封装及其制造方法
TWI768049B (zh) 具有適應性垂直互連的電子裝置和其製造方法
CN112289768A (zh) 半导体封装
TW201933498A (zh) 半導體封裝以及其製造方法
US8988893B2 (en) Method for electrical connection between elements of a three-dimensional integrated structure and corresponding device
TW202422821A (zh) 半導體封裝及其製造方法
CN205944082U (zh) 半导体封装
TWI839179B (zh) 半導體封裝以及其製造方法
CN106449420A (zh) 嵌埋式封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination