TW202422821A - 半導體封裝及其製造方法 - Google Patents

Abstract

本發明提供一種半導體封裝和一種製造半導體封裝的方法。作為非限制性實例，本發明的各個態樣提供一種半導體封裝和一種製造半導體封裝的方法，該方法包括在其多個側面上的屏蔽。

Description

半導體封裝及其製造方法

本發明是關於半導體封裝以及其製造方法。 ＜相關申請的交叉參考/以引用的方式併入＞

本申請參考第10-2015-0159058號韓國專利申請、主張該韓國專利申請的優先權，並且主張該韓國專利申請的權益，該韓國專利申請於2015年11月12日在韓國智慧財產權局遞交並且標題為“半導體封裝及其製造方法”，該韓國專利申請的內容在此以引用的方式全文併入本文中。

當前半導體封裝和用於形成半導體封裝的方法是不適當的，舉例來說，引起過多的成本、減小的可靠性、不適當的屏蔽、封裝大小過大等等。通過比較常規和傳統方法與如在本發明的其餘部分中參考圖式闡述的本發明，所屬領域的技術人員將顯而易見此類方法的另外的限制和缺點。

本發明的各個態樣提供一種半導體封裝和一種製造半導體封裝的方法。作為非限制性實例，本發明的各個方面提供一種半導體封裝和一種製造半導體封裝的方法，該方法包括在其多個側面上的屏蔽。

根據本發明的態樣，一種半導體封裝，其包括：基板，其具有頂部基板表面、底部基板表面和多個橫向基板表面；第一電子裝置，其位於所述頂部基板表面上並且電連接到所述基板；第一模製品，其至少覆蓋所述頂部基板表面和所述第一電子裝置，所述第一模製品具有頂部第一模製品表面、底部第一模製品表面和多個橫向第一模製品表面；第二模製品，其至少覆蓋所述底部基板表面，所述第二模製品具有頂部第二模製品表面、底部第二模製品表面和多個橫向第二模製品表面，其中所述第二模製品至少橫向延伸到所述橫向基板表面；多個第一導電凸塊，其位於所述底部基板表面上、電連接到所述基板並且穿過所述第二模製品；以及電磁干擾（EMI）屏蔽層，其至少覆蓋所述頂部第一模製品表面、所述橫向第一模製品表面、所述橫向基板表面和所述橫向第二模製品表面，其中所述電磁干擾屏蔽層與所述第一導電凸塊間隔開。在所述半導體封裝中，整個的所述底部第二模製品表面從所述電磁干擾屏蔽層暴露。在所述半導體封裝中，所述頂部第二模製品表面包括所述第二模製品的最上面的表面；所述底部第二模製品表面包括所述第二模製品的最下面的表面；以及所述多個第一導電凸塊中的每一個被定位在所述第二模製品中的相應孔洞中，其中相應的所述孔洞從所述第二模製品的所述最上面的表面延伸到所述第二模製品的所述最下面的表面。在所述半導體封裝中，在所述半導體封裝的底側上，所述電磁干擾屏蔽層僅接觸所述底部第二模製品表面。在所述半導體封裝中，所述電磁干擾屏蔽層覆蓋所述底部第二模製品表面的至少一部分。所述半導體封裝進一步包括多個第二導電凸塊，所述多個第二導電凸塊中的每一個與所述第一導電凸塊中的相應一個耦合，以及其中：所述電磁干擾屏蔽層覆蓋所述底部第二模製品表面的部分並且使所述多個第二導電凸塊暴露於所述電磁干擾屏蔽層的外部；以及所述電磁干擾屏蔽層包括使所述第二導電凸塊中的至少一個暴露於所述電磁干擾屏蔽層的外部的矩形的暴露孔。所述半導體封裝進一步包括多個第二導電凸塊，所述多個第二導電凸塊中的每一個與所述第一導電凸塊中的相應一個耦合，以及其中：所述電磁干擾屏蔽層覆蓋所述底部第二模製品表面的部分並且使所述多個第二導電凸塊暴露於所述電磁干擾屏蔽層的外部；以及所述電磁干擾屏蔽層包括使所述第二導電凸塊中的至少一個暴露於所述電磁干擾屏蔽層的外部的燒蝕的暴露孔。所述半導體封裝進一步包括第二電子裝置，所述第二電子裝置位於所述底部基板表面上且電連接到所述基板，其中所述多個第一導電凸塊中的每一個導電凸塊至少垂直地橫跨所述第二電子裝置的整個高度。

根據本發明的另一態樣，一種用於製造半導體封裝的方法，所述半導體封裝包括：基板，其具有頂部基板表面、底部基板表面和橫向基板表面；包括：第一電子裝置，其位於所述頂部基板表面上並且電連接到所述基板；並且包括：多個第一導電凸塊，其位於所述底部基板表面上並且電連接到所述基板，所述方法包括：形成第一模製品，所述第一模製品至少覆蓋所述頂部基板表面和所述第一電子裝置，所述第一模製品具有頂部第一模製品表面、底部第一模製品表面和多個橫向第一模製品表面；形成第二模製品，所述第二模製品至少覆蓋所述底部基板表面和所述第一導電凸塊，所述第二模製品具有頂部第二模製品表面、底部第二模製品表面和多個橫向第二模製品表面；研磨所述底部第二模製品表面以使所述第一導電凸塊暴露於所述第二模製品的外部；形成多個第二導電凸塊，所述多個第二導電凸塊的每一個電連接到暴露的所述第一導電凸塊中的相應一個；將夾具放置在所述第二模製品下面以覆蓋所述多個第二導電凸塊；以及形成電磁干擾屏蔽層，所述電磁干擾屏蔽層至少覆蓋所述頂部第一模製品表面、所述橫向第一模製品表面、所述橫向基板表面和所述橫向第二模製品表面，所述頂部第一模製品表面、所述橫向第一模製品表面、所述橫向基板表面和所述橫向第二模製品表面通過所述夾具暴露於外部。在所述方法中，所述第二模製品至少橫向延伸到所述橫向基板表面。在所述方法中，所述夾具放置成暴露所述底部第二模製品表面的一部分且覆蓋所述第二導電凸塊。在所述方法中，在所述半導體封裝的底側上，形成的所述電磁干擾屏蔽層僅接觸所述底部第二模製品表面。在所述方法中，形成的所述電磁干擾屏蔽層覆蓋所述底部第二模製品表面的至少一部分。在所述方法中，其中：所述多個第二導電凸塊中的每一個與所述第一導電凸塊中的相應一個耦合；所述電磁干擾屏蔽層覆蓋所述底部第二模製品表面的部分並且使所述多個第二導電凸塊暴露於所述電磁干擾屏蔽層的外部；以及所述電磁干擾屏蔽層包括使所述第二導電凸塊中的至少一個暴露於所述電磁干擾屏蔽層的外部的矩形的暴露孔。在所述方法中，所述多個第二導電凸塊中的每一個與所述第一導電凸塊中的相應一個耦合；所述電磁干擾屏蔽層覆蓋所述底部第二模製品表面的部分並且使所述多個第二導電凸塊暴露於所述電磁干擾屏蔽層的外部；以及所述電磁干擾屏蔽層包括使所述第二導電凸塊中的至少一個暴露於所述電磁干擾屏蔽層的外部的燒蝕的暴露孔。所述方法包括將第二電子裝置耦合至所述底部基板表面且電連接到所述基板，其中所述多個第一導電凸塊中的每一個導電凸塊至少垂直地橫跨所述第二電子裝置的整個高度。

根據本發明的又另一態樣，一種用於製造半導體封裝的方法，所述半導體封裝包括：基板，其具有頂部基板表面、底部基板表面和橫向基板表面；包括：第一電子裝置，其位於所述頂部基板表面上並且電連接到所述基板；並且包括：多個第一導電凸塊，其位於所述底部基板表面上並且電連接到所述基板，所述方法包括：形成第一模製品，所述第一模製品至少覆蓋所述頂部基板表面和所述第一電子裝置，所述第一模製品具有頂部第一模製品表面、底部第一模製品表面和多個橫向第一模製品表面；形成第二模製品，所述第二模製品至少覆蓋所述底部基板表面和所述第一導電凸塊，所述第二模製品具有頂部第二模製品表面、底部第二模製品表面和多個橫向第二模製品表面；研磨所述底部第二模製品表面以使所述第一導電凸塊暴露於所述第二模製品的外部；形成電磁干擾屏蔽層，所述電磁干擾屏蔽層至少覆蓋所述頂部第一模製品表面、所述橫向第一模製品表面、所述橫向基板表面、所述橫向第二模製品表面和所述底部第二模製品表面；在所述電磁干擾屏蔽層中形成至少一個暴露孔以將所述第一導電凸塊暴露於所述電磁干擾屏蔽層的外部；以及形成多個第二導電凸塊，所述多個第二導電凸塊的每一個電連接到通過所述電磁干擾屏蔽層中的至少一個暴露孔暴露的所述第一導電凸塊中的相應一個。在所述方法中，所述第二模製品至少橫向延伸到所述橫向基板表面。在所述方法中，所述在所述電磁干擾屏蔽層中形成至少一個暴露孔包括在所述電磁干擾屏蔽層中燒蝕所述至少一個暴露孔。所述方法進一步包括將第二電子裝置耦合至所述底部基板表面且電連接到所述基板，其中所述多個第一導電凸塊中的每一個導電凸塊至少垂直地橫跨所述第二電子裝置的整個高度。

以下論述通過提供實例來呈現本發明的各個態樣。此類實例是非限制性的，並且由此本發明的各個態樣的範圍應不必受所提供的實例的任何特定特徵限制。在以下論述中，用語“舉例來說”、“例如”和“示例性”是非限制性的且通常與“借助於實例而非限制”“舉例來說且非限制”等等同義。

如本文中所使用，“和/或”意指通過“和/或”聯結的列表中的項目中的任何一個或多個。作為一個實例，“x和/或y”意指三元素集合{(x), (y), (x, y)}中的任何元素。換句話說，“x和/或y”意指“x和y中的一個或兩個”。作為另一實例，“x、y和/或z”意指七元素集合{(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}中的任何元素。換句話說，“x、y和/或z”意指“x、y和z中的一個或多個”。

本文中所使用的術語僅出於描述特定實例的目的，且並不意圖限制本發明。如本文中所使用，除非上下文另外明確指示，否則單數形式也意圖包括複數形式。將進一步理解，術語“包括”、“包含”、“具有”等等當在本說明書中使用時，表示所陳述特徵、整體、步驟、操作、元件和/或構件的存在，但是不排除一個或多個其它特徵、整體、步驟、操作、元件、構件和/或其群組的存在或添加。

應理解，儘管本文中可使用術語第一、第二等來描述各種元件，但這些元件不應受這些術語限制。這些術語僅用於將一個元件與另一元件區分開來。因此，例如，在不脫離本發明的教示的情況下，下文論述的第一元件、第一構件或第一部分可被稱為第二元件、第二構件或第二部分。類似地，各種空間術語，例如“上部”、“下部”、“側部”等等，可以用於以相對方式將一個元件與另一元件區分開來。然而，應理解，構件可以不同方式定向，例如，在不脫離本發明的教示內容的情況下，半導體裝置可以側向轉動使得其“頂”表面水平地朝向且其“側”表面垂直地朝向。

在圖式中，為了清楚起見可以放大層、區和/或構件的厚度或大小。因此，本發明的範圍應不受此類厚度或大小限制。另外，在圖式中，類似元件符號可在整個論述中指代類似元件。

此外，還應理解，當元件A被稱作為“連接到”或“耦合到”元件B時，元件A可以直接連接到元件B或間接連接到元件B（例如，插入元件C（和/或其它元件）可存在於元件A與元件B之間）。

本發明的某些實施例涉及半導體封裝及其製造方法。

用於交換信號的各種電子裝置以及在各種結構中製造的多個半導體封裝整合在各種電子系統中，且因此在電操作半導體封裝和電子裝置時電磁干擾（EMI）可不可避免地產生。

EMI可以一般而言被定義為電場和磁場的合成輻射。EMI可以由電場和磁場產生，該電場由在導電材料中流動的電流形成。

如果EMI從密集地封裝在主機板上的半導體封裝和電子裝置中產生，那麼其它相鄰半導體封裝可以直接或間接受到EMI的影響並且可能被損壞。

本發明的各個態樣提供半導體封裝及其製造方法，該方法可以通過在基板的兩個表面上形成模製品而防止翹曲並且可以通過形成為覆蓋模製品和基板的電磁干擾（EMI）屏蔽層而屏蔽EMI。

根據本發明的一態樣，提供一種半導體封裝，該半導體封裝包括：基板，其具有第一表面和與第一表面相對的第二表面；至少一個第一電子裝置，其形成於第一表面上並且電連接到基板；第一模製品，其形成於第一表面上以覆蓋第一電子裝置；第二模製品，其形成為覆蓋第二表面；多個第一導電凸塊，其形成於第二表面上並且電連接到基板且穿過第二模製品；電磁干擾（EMI）屏蔽層，其形成為圍繞基板的表面、第一模製品和第二模製品以與第一導電凸塊間隔開；以及多個第二導電凸塊，其形成於第二模製品的一個表面上以相應地電連接到多個第一導電凸塊。

根據本發明的另一態樣，提供一種用於製造半導體封裝的方法，該半導體封裝包括：基板，其具有第一表面和與第一表面相對的第二表面；至少一個第一電子裝置，其形成於第一表面上並且電連接到基板；以及多個第一導電凸塊，其形成於第二表面上並且電連接到基板，該方法包括：在第一表面上形成第一模製品以覆蓋第一電子裝置並且在第二表面上形成第二模製品以覆蓋第一導電凸塊；研磨第二模製品以將多個第一導電凸塊暴露於外部；形成相應地電連接到暴露的多個第一導電凸塊的多個第二導電凸塊；將夾具放置在第二模製品下面以圍繞多個第二導電凸塊；以及形成EMI屏蔽層以覆蓋基板的表面、第一模製品和第二模製品，基板的表面、第一模製品和第二模製品通過夾具暴露於外部。

根據本發明的再一態樣，提供一種用於製造半導體封裝的方法，該半導體封裝包括：基板，其具有第一表面和與第一表面相對的第二表面；至少一個第一電子裝置，其形成於第一表面上並且電連接到基板；以及多個第一導電凸塊，其形成於第二表面上並且電連接到基板，該方法包括：在第一表面上形成第一模製品以覆蓋第一電子裝置並且在第二表面上形成第二模製品以覆蓋第一導電凸塊；研磨第二模製品以將多個第一導電凸塊暴露於外部；形成EMI屏蔽層以完全覆蓋基板的表面、第一模製品和第二模製品；在EMI屏蔽層中形成多個暴露孔以將多個第一導電凸塊暴露於外部；以及形成多個第二導電凸塊，這些第二導電凸塊通過所述多個暴露孔相應地電連接到暴露的多個第一導電凸塊。

如上文所述，在根據本發明的半導體封裝及其製造方法中，可以通過在基板的兩個表面上形成模製品而防止翹曲並且可以通過使電磁干擾（EMI）屏蔽層形成為覆蓋模製品和基板而遮蔽電磁干擾。

在下文中參考附圖詳細描述本發明的其它實施例、特徵和優勢以及本發明的各種實施例的結構和操作。

參考圖1，示出了說明根據本發明的實施例的半導體封裝的截面圖。

如圖1中所說明，半導體封裝100包括基板110、第一電子裝置120、第二電子裝置130、第一模製品140、第二模製品150、第一導電凸塊160、第二導電凸塊170和電磁干擾（EMI）屏蔽層180。

基板110成形為面板，其具有第一表面110a以及與第一表面110a相對的第二表面110b。此處，基板110的第一表面110a可以是頂部表面，並且第二表面110b可以是底部表面，且反之亦然。基板110包括形成於第一表面110a上的多個第一導線圖案111和形成於第二表面110b上的多個第二導線圖案112。另外，基板110可以進一步包括電連接形成於基板110的第一表面110a上的第一導線圖案111與形成於第二表面110b上的第二導線圖案112的多個導電圖案113。導電圖案113可以被配置成在基板110的第一表面110a與第二表面110b之間穿透或部分地穿透以連接由多個層形成的多個導線圖案。也就是說，在基板110是單層的情況中，導電圖案113可直接地連接第一導線圖案111和第二導線圖案112或者可以使用額外的導線圖案連接第一導線圖案111和第二導線圖案112。也就是說，基板110的第一導線圖案111、第二導線圖案112和導電圖案113可以各種結構和類型實施，但本發明的各態樣並不限於此。

(多個)第一電子裝置120安裝在基板110的第一表面110a上以電連接到基板110的第一導線圖案111。(多個)第一電子裝置120可以包括半導體晶粒121和被動元件122，其可以根據半導體封裝100的類型以各種方式修改，但本發明的各態樣並不限於此。在以下描述中，將借助於實例描述包括兩個半導體晶粒121和兩個被動元件122的(多個)第一電子裝置120。另外，半導體晶粒121以倒裝晶片類型形成並且可以安裝成使得半導體晶粒121的導電凸塊焊接到基板110的第一導線圖案111。半導體晶粒121可以包括接合墊並且可以通過線接合連接到第一導線圖案111。然而，本發明並不限制半導體晶粒121與第一導線圖案111之間的連接關係為本文中所揭示的那樣。

(多個)第二電子裝置130安裝在基板110的第二表面110b上以電連接到形成於基板110上的第二導線圖案112。說明了由單個半導體晶粒組成的(多個)第二電子裝置130。然而，(多個)第二電子裝置130可由多個半導體晶粒組成或可以進一步包括被動元件，但本發明的各態樣並不限於此。

第一模製品140可以形成於基板110的第一表面110a上以覆蓋安裝在基板110的第一表面110a上的(多個)第一電子裝置120。第一模製品140可以由一般模製化合物樹脂製成，例如，基於環氧樹脂的樹脂，但是本發明的範圍不限於此。第一模製品140可保護第一電子裝置120免受外部情況影響。

第二模製品150可以形成於基板110的第二表面110b上以覆蓋安裝在基板110的第二表面110b上的第二電子裝置130。第二模製品150將形成於基板110的第二表面110b上的第一導電凸塊160暴露於外部同時完全覆蓋第二電子裝置130。第二模製品150和第一導電凸塊160可具有相同高度。第二模製品150和第一模製品140可以由相同材料製成。第二模製品150可保護第二電子裝置130免受外部情況影響。

第一導電凸塊160可以包括形成於基板110的第二表面110b上的多個第一導電凸塊以電連接到形成於基板110上的第二導線圖案112。第一導電凸塊160被配置成使得其側面部分被第二模製品150包圍並且其底部表面的部分通過第二模製品150暴露於外部。暴露的第一導電凸塊160電連接到第二導電凸塊170。也就是說，第一導電凸塊160電連接第二導電凸塊170和形成於基板110上的第二導線圖案112。第一導電凸塊160可以包括導電柱、銅柱、導電球或銅球，但本發明的各態樣並不限於此。

第二導電凸塊170可以形成於第二模製品150的底部表面上以電連接到通過第二模製品150暴露於外部的第一導電凸塊160。在半導體封裝100安裝在外部裝置（例如，主機板）上的情況中，第二導電凸塊170可以用於將半導體封裝100電連接到外部裝置。

EMI屏蔽層180可以形成為除了第二模製品150的底部表面之外足以完全覆蓋半導體封裝100的預定厚度。也就是說，EMI屏蔽層180形成為覆蓋半導體封裝100的全部的頂部表面和四個側表面。另外，EMI屏蔽層180可以由導電材料製成並且可以電連接到半導體封裝100的接地或外部接地。EMI屏蔽層180可屏蔽誘發到半導體封裝100（或由半導體封裝100產生的）EMI。另外，半導體封裝100可以包括第一模具140和第二模具150以覆蓋基板110的第一表面110a和第二表面110b這兩者，由此防止半導體封裝100的翹曲，這種翹曲可能在模製品僅形成在基板110的一個表面上時出現。

參考圖2，示出了說明用於製造圖1中說明的半導體封裝的方法的流程圖。如圖2中所說明，製造半導體封裝100的方法（S10）包括形成模製品（S11）、研磨第二模製品（S12）、形成第二導電凸塊（S13）、放置夾具（S14）以及形成EMI屏蔽層（S15）。

參考圖3A到3E，示出了說明用於製造圖2中說明的半導體封裝的方法的各種步驟的截面圖。

首先，在形成模製品（S11）之前，第一電子裝置120安裝在基板110的第一表面110a上以電連接到第一導線圖案111，第二電子裝置130安裝在基板110的第二表面110b上以電連接到第二導線圖案112，並且多個第一導電凸塊160隨後形成於基板110的第二表面110b上以電連接到第二導線圖案112。

如圖3A中所說明，在形成模製品（S11）中，第一模製品140形成為覆蓋基板110的第一表面110a和第一電子裝置120，並且第二模製品150形成為覆蓋基板110的第二表面110b、第二電子裝置130和多個第一導電凸塊160。第一模製品140和第二模製品150可以同時形成。舉例來說，模具圍繞基板110放置，包括第一電子裝置120、第二電子裝置130和第一導電凸塊160，並且模製品樹脂被注射到模具中的空間中，由此同時形成第一模製品140和第二模製品150。此處，在第一電子裝置120、第二電子裝置130、第一導電凸塊160和基板110與模具的內表面間隔開以便不會接觸模具的內表面的狀態中，模製品樹脂被注射到模具中，由此形成第一模製品140和第二模製品150。也就是說，第一模製品140形成為完全覆蓋基板110的第一表面110a和第一電子裝置120，並且第二模製品150形成為完全覆蓋基板110的第二表面110b、第二電子裝置130和第一導電凸塊160。

如圖3B中所說明，在第二模製品的研磨（S12）中，第二模製品150的底部表面經研磨以將第一導電凸塊160暴露於第二模製品150的外部。也就是說，在第二模製品的研磨（S12）中，第二模製品150被研磨以將第一導電凸塊160暴露於外部。此時，第一導電凸塊160的底部部分也可以部分地研磨。第一導電凸塊160的底部表面和第二模製品150的底部表面可以共面。另外，第二電子裝置130可以放置在第二模製品150內，並且第二電子裝置130可例如不暴露於外部。研磨可以使用例如金剛石研磨機和其等效物執行，但本發明的各態樣並不限於此。

如圖3C中所說明，在第二導電凸塊的形成（S13）中，多個第二導電凸塊170形成為電連接到相應地在第二模製品的研磨（S12）中暴露於外部的多個第一導電凸塊160。第二導電凸塊170可以使用球掉落(ball dropping)、絲網印刷、電鍍、真空蒸發、電鍍和其等效物形成，但本發明的各態樣並不限於此。另外，第二導電凸塊170可以由金屬材料製成，例如，鉛/錫（Pb/Sn）或無鉛Sn及其等效物，但本發明的各態樣並不限於此。

如圖3D中所說明，在夾具的放置（S14）中，夾具10被載入且放置以覆蓋第二模製品150的底部表面150b。夾具10成形為基本上矩形的框並且可具有內部空間11和平坦部分12，該內部空間具有在從上到下方向上的預定深度，該平坦部分沿著外圓周向外延伸預定長度。可以使平坦部分12與第二模製品150的底部表面150b的外圓周接觸以隨後被固定，形成於第二模製品150的底部表面150b上的第二導電凸塊170可以插入到內部空間11中。也就是說，在夾具的放置（S14）中，夾具10被放置成覆蓋第二模製品150的底部表面150b，並且第一模製品140、基板110的側表面和第二模製品150的側表面暴露於外部。

如圖3E中所說明，在EMI屏蔽層的形成（S15）中，EMI屏蔽層180形成於第一模製品140、基板110的側表面和第二模製品150的側表面上，在夾具的放置（S14）中第一模製品140、基板110的側表面和第二模製品150的側表面暴露於外部。EMI屏蔽層180形成為完全覆蓋第一模製品140、基板110的側表面和第二模製品150的側表面的全部，除了第二模製品150的底部表面150b由夾具10覆蓋。也就是說，EMI屏蔽層180形成為完全覆蓋半導體封裝100的四個側表面和頂部表面，除了半導體封裝100的底部表面以外。EMI屏蔽層180可以通過電漿沉積或噴灑形成為預定厚度，但本發明的各態樣並不限於此。另外，在形成EMI屏蔽層（S15）之後，為了移除在形成由導電材料製成的EMI屏蔽層180中生產的金屬殘餘，可另外執行清潔。另外，在形成EMI屏蔽層180且執行清潔之後，分離放置在第二模製品150下面的夾具10以完成具有EMI屏蔽層180的半導體封裝100。在圖3A到3E中，製造單個半導體封裝100，但是多個半導體封裝可以形成於基板110上以隨後通過分離過程分割成離散半導體封裝100。

參考圖4，示出了說明根據本發明的另一實施例的半導體封裝的截面圖。

如圖4中所說明，半導體封裝200包括基板110、第一電子裝置120、第二電子裝置130、第一模製品140、第二模製品150、第一導電凸塊160、第二導電凸塊170和EMI屏蔽層280。包括基板110、第一電子裝置120、第二電子裝置130、第一模製品140、第二模製品150、第一導電凸塊160和第二導電凸塊170的半導體封裝200具有與圖1中說明的半導體封裝100相同的配置。因此，半導體封裝200的以下描述將集中在EMI屏蔽層280，這是與圖1中說明的半導體封裝100不同的特徵。

EMI屏蔽層280形成為覆蓋半導體封裝200的頂部表面、四個側表面和底部表面到預定厚度並且可以將第二導電凸塊170暴露於外部。也就是說，EMI屏蔽層280可以形成為完全覆蓋半導體封裝200，除了第二導電凸塊170以外。另外，EMI屏蔽層280可以由導電材料製成並且可以電連接到半導體封裝200的接地或外部接地。

EMI屏蔽層280可以包括多個暴露孔280a。第二導電凸塊170可以通過暴露孔280a暴露於EMI屏蔽層280的外部。也就是說，EMI屏蔽層280的暴露孔280a可以定位成對應於第二導電凸塊170。

另外，暴露孔280a可具有與第二導電凸塊170的直徑相比較大的寬度。也就是說，EMI屏蔽層280可以通過暴露孔280a與第二導電凸塊170間隔開預定距離（d）並且可以與由導電材料製成的第二導電凸塊170電切斷。此處，在第二模製品150中圍繞第二導電凸塊170的部分可以暴露於EMI屏蔽層280的暴露孔280a的外部。

EMI屏蔽層280形成為覆蓋半導體封裝200的全部表面，除了作為外部端子的第二導電凸塊170之外，由此屏蔽由半導體封裝200誘發的（或在該半導體封裝上誘發的）EMI。

圖4中說明的半導體封裝200可以通過圖2中說明的半導體封裝製造方法製造。參考圖5A和5B，示出了說明用於通過圖2中說明的半導體封裝製造方法製造圖4中說明的半導體封裝的方法中的各個步驟的截面圖。在下文中，將參考圖2、5A和5B描述用於製造半導體封裝200的方法。

如圖2中所說明，製造半導體封裝200的方法（S10）包括形成模製品（S11）、研磨第二模製品（S12）、形成第二導電凸塊（S13）、放置夾具（S14）以及形成EMI屏蔽層（S15）。此處，模製品的形成（S11）、第二模製品的研磨（S12）和第二導電凸塊的形成（S13）與在圖3A到3C中說明的用於製造半導體封裝100的方法中的對應的步驟相同。因此，參考圖5A和5B，用於製造半導體封裝200的方法（S10）的以下描述將集中在夾具的放置（S14）和EMI屏蔽層的形成（S15），它們是與在圖3A到3C中說明的用於製造半導體封裝100的方法不同的特徵。

如圖5A中所說明，在夾具的放置（S14）中，夾具20被載入且放置以覆蓋第二模製品150的底部部分。如圖6中所說明，夾具20成形為基本上矩形的框並且可具有多個凹槽21，這些凹槽具有在從上到下方向上的深度。夾具20可以包括多個凹槽21，這些凹槽定位成對應於半導體封裝200的第二導電凸塊170，並且第二導電凸塊170可以相應地插入到多個凹槽21中。也就是說，第二導電凸塊170可以被夾具20包圍。此處，為了允許第二導電凸塊170進入到夾具20的多個凹槽21中，多個凹槽21優選地具有與第二導電凸塊170相比較大的直徑。

另外，夾具20成形為矩形環，該矩形環的中心部分通過居中形成的孔22打開。也就是說，並不鄰近於（或緊鄰）第二導電凸塊170的第二模製品150的底部表面150b的中心部分通過夾具20的孔22暴露於外部。EMI屏蔽層280也可以通過夾具20的孔22形成於半導體封裝200的底部表面上。

在夾具的放置（S14）中，夾具20放置在第二模製品150下面以覆蓋第二導電凸塊170並且將第一模製品140、基板110和第二模製品150暴露於外部。

如圖5B中所說明，在EMI屏蔽層的形成（S15）中，EMI屏蔽層280形成於第一模製品140、基板110和第二模製品150上，在夾具的放置（S14）中第一模製品140、基板110和第二模製品150暴露於外部。也就是說，在EMI屏蔽層的形成（S15）中，使用夾具20作為屏蔽，EMI屏蔽層280形成為覆蓋半導體封裝200的頂部表面、四個側表面和底部表面，除了第二導電凸塊170之外。EMI屏蔽層280可以通過電漿沉積或噴灑形成為預定厚度，但本發明的各態樣並不限於此。另外，在形成EMI屏蔽層（S15）之後，為了移除在形成由導電材料製成的EMI屏蔽層280中生產的金屬殘餘，可另外執行清潔。另外，在形成EMI屏蔽層280且執行清潔之後，分離放置在第二模製品150下面的夾具20以完成具有EMI屏蔽層280的半導體封裝200。另外，一旦分離夾具20，則由於EMI屏蔽層280並不形成於由夾具20包圍的第二導電凸塊170和圍繞第二導電凸塊170的部分上，所以暴露第二導電凸塊170的暴露孔280a提供於EMI屏蔽層280中。隨後，EMI屏蔽層280可以通過暴露孔280a與第二導電凸塊170電切斷，並且可以與第二導電凸塊170間隔開預定距離（d）。

參考圖7，示出了說明用於製造根據本發明的另一實施例的圖4中說明的半導體封裝的方法的流程圖。如圖7中所說明，用於製造半導體封裝200的方法（S20）包括形成模製品（S11）、研磨第二模製品（S12）、形成EMI屏蔽層（S23）、形成暴露孔（S24）以及形成第二導電凸塊（S25）。此處，圖7中說明的形成模製品（S11）和研磨第二模製品（S12）與圖2、3A和3B中說明的用於製造半導體封裝100的方法中的對應的步驟相同。

參考圖8A到8C，示出了說明圖7的形成EMI屏蔽層（S23）、形成暴露孔（S24）和形成第二導電凸塊（S25）的步驟的截面圖。因此，將參考圖7和8A到8C描述用於製造半導體封裝200的方法（S20）。

如圖8A中所說明，在EMI屏蔽層的形成（S23）中，EMI屏蔽層280形成為完全覆蓋基板110、第一模製品140和第二模製品150。EMI屏蔽層280可以通過電漿沉積或噴灑形成為預定厚度，但本發明的各態樣並不限於此。

如圖8B中所說明，在暴露孔的形成（S24）中，EMI屏蔽層280可以被部分地移除以將第一導電凸塊160暴露於外部。也就是說，通過在EMI屏蔽層280中形成多個暴露孔280a使第一導電凸塊160暴露於外部。EMI屏蔽層280的多個暴露孔280a通過蝕刻或雷射移除EMI屏蔽層280的一部分形成。另外，暴露孔280a的形成可以通過本領域中已知的任何過程執行，只要EMI屏蔽材料可以圖案化成所希望的圖案即可，但不限於本文所揭示的蝕刻或雷射。如圖8B中所說明，每個暴露孔280a的寬度（d1）優選地大於每個第一導電凸塊160的直徑（d2）。為了如稍後所描述從第二導電凸塊170電斷開第一導電凸塊160，暴露孔280a優選地形成為具有足夠大的寬度（即，d1）。另外，在形成暴露孔280a之後，可另外執行用於移除金屬殘餘的清潔過程。

如圖8C中所說明，在第二導電凸塊的形成（S25）中，第二導電凸塊170形成為電連接到通過暴露孔280a暴露於外部的第一導電凸塊160。第二導電凸塊170優選地形成為具有與暴露孔280a的寬度（d1）相比的較大直徑（d3）。也就是說，第二導電凸塊170可以與EMI屏蔽層280間隔開預定距離以從EMI屏蔽層280電切斷。

本文中的論述包括示出電子封裝組合件的各個部分及其製造方法的眾多說明性圖。為了清楚地示意，這些圖並未示出每個實例組合件的所有方面。本文中提供的任何實例組合件和/或方法可以與本文中提供的任何或全部其它組合件和/或方法共用任何或全部特徵。

綜上所述，本發明的各個態樣提供一種半導體封裝和一種製造半導體封裝的方法。作為非限制性實例，本發明的各個態樣提供一種半導體封裝和一種製造半導體封裝的方法，該方法包括在其多個側面上的屏蔽。雖然已經參考某些態樣和實例描述了以上內容，但是所屬領域的技術人員應理解，在不脫離本發明的範圍的情況下，可以進行各種修改並可以替代等效物。另外，在不脫離本發明的範圍的情況下，可以進行許多修改以使特定情況或材料適應本發明的教示。因此，希望本發明不限於所公開的特定實例，而是本發明將包括落入所附申請專利範圍的範疇內的所有實例。

10:夾具 11:內部空間 12:平坦部分 20:夾具 21:凹槽 22:孔 100:半導體封裝 110:基板 110a:第一表面 110b:第二表面 111:第一導線圖 112:第二導線圖案 113:導電圖案 120:第一電子裝置 121:半導體晶粒 122:被動元件 130:第二電子裝置 140:第一模製品 150:第二模製品 150b:底部表面 160:第一導電凸塊 170:第二導電凸塊 180:EMI屏蔽層 200:半導體封裝 280:EMI屏蔽層 280a:暴露孔 S10:製造半導體封裝的方法 S11:步驟 S12:步驟 S13:步驟 S14:步驟 S15:步驟 S20:製造半導體封裝的方法 S23:步驟 S24:步驟 S25:步驟

[圖1]是說明根據本發明的實施例的半導體封裝的截面圖。

[圖2]是說明用於製造圖1中說明的半導體封裝的方法的流程圖。

[圖3A到3E]是說明用於製造圖2中說明的半導體封裝的方法的各個步驟的截面圖。

[圖4]是說明根據本發明的另一實施例的半導體封裝的截面圖。

[圖5A和5B]是說明通過圖2中說明的半導體封裝製造方法製造圖4中說明的半導體封裝中的各個步驟的截面圖。

[圖6]示出了說明在圖5A中說明的夾具的結構的平面圖和截面圖。

[圖7]是說明製造根據本發明的另一實施例的圖4中說明的半導體封裝的方法的流程圖。

[圖8A到8C]是說明用於製造圖7中說明的半導體封裝的方法的各個步驟的截面圖。

100:半導體封裝

110:基板

110a:第一表面

110b:第二表面

111:第一導線圖案

112:第二導線圖案

113:導電圖案

120:第一電子裝置

121:半導體晶粒

122:被動元件

130:第二電子裝置

140:第一模製品

150:第二模製品

150b:底部表面

160:第一導電凸塊

170:第二導電凸塊

180:EMI屏蔽層

Claims (20)

1. 一種半導體封裝，其包括： 基板，所述基板包括： 基板頂側，其包括第一導電圖案； 基板底側，其包括第二導電圖案；以及 基板橫向側； 第一電子裝置，其在所述基板頂側上並且耦接到所述第一導電圖案； 第一模製品，其至少囊封所述基板頂側和所述第一電子裝置，其中所述第一模製品包括： 第一模製品底側，其面向所述基板頂側； 第一模製品頂側；以及 第一模製品橫向側； 第二電子裝置，其在所述基板底側上並且耦接到所述第二導電圖案，其中所述第二電子裝置包括： 第二裝置頂側，其面向所述基板底側; 第二裝置底側；以及 第二電子裝置橫向側； 多個導電柱，其在所述基板底側上並且包括耦接到所述所述第二導電圖案的所述多個導電柱的頂側；以及 第二模製品，其至少囊封所述基板底側和所述第二電子裝置，其中所述第二模製品包括： 第二模製品頂側，其面向所述基板底側； 第二模製品底側；以及 第二模製品橫向側。
2. 如請求項1所述之半導體封裝，其中所述多個導電柱是銅柱。
3. 如請求項1所述之半導體封裝， 其中所述第二模製品接觸所述多個導電柱的橫向側。
4. 如請求項1所述之半導體封裝，其包括導電凸塊於所述多個導電柱的底側上。
5. 如請求項4所述之半導體封裝，其中所述導電凸塊包括金屬材料，該金屬材料不同於所述多個導電柱的材料。
6. 如請求項1所述之半導體封裝，其包括金屬材料於所述多個導電柱的底側上，其中所述金屬材料不同於所述多個導電柱的材料。
7. 一種半導體封裝，其包括： 基板，所述基板包括： 基板頂側，其包括第一導電圖案； 基板底側，其包括第二導電圖案；以及 基板橫向側； 第一電子裝置，其在所述基板頂側上且耦接到所述第一導電圖案； 第一模製品，其至少囊封所述基板頂側和所述第一電子裝置，其中所述第一模製品包括： 第一模製品底側，其面向所述基板頂側； 第一模製品頂側；以及 第一模製品橫向側； 第二電子裝置，其在所述基板底側上並且耦接到所述第二導電圖案，其中所述第二電子裝置包括： 第二裝置頂側，其面向所述基板底側； 第二裝置底側；以及 第二裝置橫向側； 第二模製品，其至少囊封所述基板底側和所述第二電子裝置，其中所述第二模製品包括： 第二模製品頂側，其面向所述基板底側； 第二模製品底側；以及 第二模製品橫向側；及 電磁干擾(EMI)屏蔽件，其至少接合： 所述第一模製品頂側； 所述第一模製品橫向側；以及 所述基板橫向側。
8. 如請求項7所述之半導體封裝，其包括多個導電柱於所述基板頂側上，其中所述多個導電柱的頂側是耦接到所述第二導電圖案。
9. 如請求項8所述之半導體封裝，其中所述多個導電柱是銅柱。
10. 如請求項8所述之半導體封裝，其中所述第二模製品接觸所述多個導電柱的橫向側。
11. 如請求項8所述之半導體封裝，其包括導電凸塊於所述多個導電柱的底側上。
12. 如請求項11所述之半導體封裝，其中所述導電凸塊包括金屬材料，該金屬材料不同於所述多個導電柱的材料。
13. 如請求項8所述之半導體封裝，其包括金屬材料在所述多個導電柱的底側上，其中所述金屬材料不同於所述多個導電柱的材料。
14. 一種製造半導體封裝件的方法，其包括： 提供基板，所述基板包括： 基板頂側，其包括第一導電圖案； 基板底側，其包括第二導電圖案；以及 基板橫向側； 提供第一電子裝置於所述基板頂側上並且耦接到所述第一導電圖案； 提供第一模製品，其至少囊封所述基板頂側和所述第一電子裝置，其中所述第一模製品包括： 第一模製品底側，其面向所述基板頂側； 第一模製品頂側；以及 第一模製品橫向側； 提供第二電子裝置於所述基板底側上並且耦接到所述第二導電圖案，其中所述第二電子裝置包括： 第二裝置頂側，其面向所述基板底側； 第二裝置底側；以及 第二裝置橫向側； 提供第二模製品，其至少囊封所述基板底側和所述第二電子裝置，其中所述第二模製品包括： 第二模製品頂側，其面向所述基板底側； 第二模製品底側；以及 第二模製品橫向側；以及 提供電磁干擾(EMI)屏蔽件，所述EMI屏蔽件至少接合： 所述第一模製品頂側； 所述第一模製品橫向側；以及 所述基板橫向側。
15. 如請求項14所述之方法，其包括提供多個導電柱於所述基板頂側上，其中所述多個導電柱的頂側是耦接到所述第二導電圖案。
16. 如請求項15所述之方法，其中所述多個導電柱是銅柱。
17. 如請求項15所述之方法，其中所述所述第二模製品接觸所述多個導電柱的橫向側。
18. 如請求項15所述之方法，其包括提供導電凸塊於所述多個導電柱的底側上。
19. 如請求項18所述之方法，其中所述導電凸塊包括金屬材料。
20. 如請求項15所述之方法，其還包括提供金屬材料於所述多個導電柱的底側上，其中所述所述金屬材料不同於所述多個導電柱的材料。

Images