CN115116840A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN115116840A
CN115116840A CN202111002368.8A CN202111002368A CN115116840A CN 115116840 A CN115116840 A CN 115116840A CN 202111002368 A CN202111002368 A CN 202111002368A CN 115116840 A CN115116840 A CN 115116840A
Authority
CN
China
Prior art keywords
layer
region
openings
substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111002368.8A
Other languages
English (en)
Inventor
佐野光雄
小幡进
樋口和人
田岛尚之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN115116840A publication Critical patent/CN115116840A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • ing And Chemical Polishing (AREA)
  • Chemically Coating (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

本发明的实施方式涉及蚀刻方法。在使用催化剂的蚀刻中，不易产生加工不良。实施方式的蚀刻方法包括以下工序：在一个主面具有第1及第2区域的基板上形成第1层，所述第1层在覆盖上述第1区域的部分中设置有多个开口或规定多个岛状部的1个以上的开口，覆盖上述第2区域的部分为连续膜；通过镀覆法在上述主面中的在上述多个开口或上述1个以上的开口内露出的部分上形成包含贵金属的催化剂层；形成第2层，所述第2层将上述催化剂层中的与上述第1及第2区域间的边界邻接的部分覆盖，使上述催化剂层中的与上述边界间隔的部分露出；以及，在上述催化剂层及上述第2层的存在下，用包含氧化剂和氟化氢的蚀刻剂对上述基板进行蚀刻。

Description

蚀刻方法
本申请基于日本专利申请2021-044887(申请日：3/18/2021)，由该申请享有优先权。本申请通过参照该申请而包含该申请的全部内容。
技术领域
本发明的实施方式涉及蚀刻方法。
背景技术
MacEtch(Metal-Assisted Chemical Etching，金属辅助化学蚀刻)法是使用贵金属作为催化剂、对半导体表面进行蚀刻的方法。根据MacEtch法，例如可以在半导体基板上形成高长宽比的凹部。
发明内容
本发明所要解决的课题是在使用了催化剂的蚀刻中不易产生加工不良。
根据一方面，提供一种蚀刻方法，其包括以下工序：在包含半导体材料、具有一个主面彼此邻接的第1区域及第2区域的基板上形成第1层，所述第1层将上述第1区域及上述第2区域覆盖，在覆盖上述第1区域的部分中设置有多个开口或规定多个岛状部的1个以上的开口，覆盖上述第2区域的部分为连续膜；通过镀覆法在上述主面中的在上述多个开口或上述1个以上的开口内露出的部分上形成包含贵金属的催化剂层；形成将上述催化剂层中的与上述第1区域与上述第2区域的边界邻接的部分覆盖、使上述催化剂层中的与上述边界间隔的部分露出的第2层；以及，在上述催化剂层及上述第2层的存在下，用包含氧化剂和氟化氢的蚀刻剂对上述基板进行蚀刻。
根据另一方面，提供一种蚀刻方法，其包括以下工序：在包含半导体材料、具有一个主面彼此邻接的第1区域及第2区域的基板上形成掩模层，所述掩模层包含覆盖上述第1区域且设置有多个开口或规定多个岛状部的1个以上的开口的第1部分、和覆盖上述第2区域的作为连续膜的第2部分，与上述第1区域与上述第2区域的边界邻接的位置处的上述第2部分的以上述主面作为基准的高度与上述第1部分的以上述主面作为基准的高度相比较大；通过镀覆法在上述主面中的在上述多个开口或上述1个以上的开口内露出的部分上形成包含贵金属的催化剂层；以及，在上述催化剂层及上述掩模层的存在下，用包含氧化剂和氟化氢的蚀刻剂对上述基板进行蚀刻。
根据上述方法，能够在使用了催化剂的蚀刻中不易产生加工不良。
附图说明
图1是表示可通过第1及第2实施方式的方法而制造的电容器的一个例子的上表面图。
图2是沿着图1中所示的电容器的II-II线的截面图。
图3是表示第1实施方式的电容器的制造方法中的一工序的截面图。
图4是表示第1实施方式的电容器的制造方法中的其他工序的截面图。
图5是表示通过图4的工序而得到的结构的上表面图。
图6是表示第1实施方式的电容器的制造方法中的另外的工序的截面图。
图7是表示第1实施方式的电容器的制造方法中的另外的工序的截面图。
图8是表示通过图7的工序而得到的结构的上表面图。
图9是表示第1实施方式的电容器的制造方法中的另外的工序的截面图。
图10是表示第1实施方式的电容器的制造方法中的另外的工序的截面图。
图11是表示通过图9及图10的工序而得到的结构的截面图。
图12是表示在省略第2层的情况下得到的结构的一个例子的电子显微镜照片。
图13是表示在设置第2层的情况下得到的结构的一个例子的电子显微镜照片。
图14是表示第2实施方式的电容器的制造方法中的一工序的截面图。
图15是表示通过图14的工序而得到的结构的上表面图。
图16是表示第2实施方式的电容器的制造方法中的其他的工序的截面图。
图17是表示第2实施方式的电容器的制造方法中的另外的工序的截面图。
图18是表示第2实施方式的电容器的制造方法的变形例的截面图。
具体实施方式
以下，对于实施方式，在参照附图的同时进行说明。需要说明的是，对于发挥同样或类似的功能的构成要素，在全部附图中标注同一参照符号，并省略重复的说明。
<第1实施方式>
第1实施方式的蚀刻方法包括以下工序：在包含半导体材料、具有一个主面彼此邻接的第1区域及第2区域的基板上形成第1层，所述第1层将上述第1区域及上述第2区域覆盖，在覆盖上述第1区域的部分中设置有多个开口或规定多个岛状部的1个以上的开口，覆盖上述第2区域的部分为连续膜；通过镀覆法在上述主面中的在上述多个开口或上述1个以上的开口内露出的部分上形成包含贵金属的催化剂层；形成将上述催化剂层中的与上述第1区域与上述第2区域的边界邻接的部分覆盖、使上述催化剂层中的与上述边界间隔的部分露出的第2层；以及，在上述催化剂层及上述第2层的存在下，用包含氧化剂和氟化氢的蚀刻剂对上述基板进行蚀刻。
第1实施方式的结构体的制造方法包括通过上述蚀刻方法在上述基板中形成1个以上的凹部。
第1实施方式的半导体装置的制造方法包括：通过上述蚀刻方法，在上述基板中形成1个以上的凹部；在上述1个以上的凹部的侧壁上形成下部电极；在上述下部电极上形成介电体层；以及，在上述介电体层上形成上部电极。
以下，对利用上述的蚀刻方法作为结构体制造半导体装置的一个例子即电容器的方法进行记载。
图1及图2中示出可通过第1实施方式的方法而制造的电容器的一个例子。
图1及图2中所示的电容器1如图2中所示的那样包含导电基板CS、导电层20b和介电体层30。
需要说明的是，在各图中，X方向为与导电基板CS的主面平行的方向，Y方向为与导电基板CS的主面平行并且与X方向垂直的方向。此外，Z方向为导电基板CS的厚度方向、即与X方向及Y方向垂直的方向。
导电基板CS包含硅等半导体材料。导电基板CS为至少与导电层20b相对的表面具有导电性的基板。导电基板CS的至少一部分发挥作为电容器的下部电极的作用。
导电基板CS具有第1主面S1、第2主面S2、和从第1主面S1的缘延伸至第2主面S2的缘为止的端面。这里，导电基板CS具有扁平的大致直方体形状。导电基板CS也可以具有其他的形状。
第1主面S1、这里为导电基板CS的上表面包含第1区域A1和第2区域A2。第1区域A1相当于导电基板CS中的设置有后述的凹部TR的部分。第2区域A2与第1区域A1高度相等。第2区域A2与第1区域A1邻接。这里，第1区域A1具有矩形形状，第2区域A2将第1区域A1包围。
在导电基板CS中的与第1区域A1对应的部分中，设置有各自具有沿一方向延伸的形状、且沿宽度方向排列的多个凹部TR。凹部TR在第1区域A1中开口。凹部TR彼此间隔。这里，凹部TR为各自沿Y方向延伸、且沿X方向排列的多个沟道。
导电基板CS中的被相邻的凹部TR中的一个与另一个夹持的部分为凸部。凸部各自具有沿Y方向延伸的形状，沿X方向排列。即，在导电基板CS中的与第1区域A1对应的部分中，作为凸部，设置有各自具有沿Y方向及Z方向延伸的形状、且沿X方向排列的多个壁部。
需要说明的是，凹部或凸部的“长度方向”是凹部或凸部在与导电基板的厚度方向垂直的平面上的正投影的长度方向。
凹部TR的开口部的长度根据一个例子在10～500μm的范围内，根据其他例子，在50～100μm的范围内。
凹部TR的开口部的宽度、即在宽度方向上相邻的凸部间的距离优选为0.3μm以上。若减小该宽度或距离，则能够达成更大的电容量。但是，若减小该宽度或距离，则在凹部TR内变得难以形成包含介电体层30和导电层20b的层叠结构。
凹部TR的深度或凸部的高度根据一个例子在10～300μm的范围内，根据其他例子，在50～100μm的范围内。
在宽度方向上相邻的凹部TR间的距离、即凸部的厚度优选为0.1μm以上。若减小该距离或厚度，则能够达成更大的电容量。但是，若减小该距离或厚度，则变得容易产生凸部的破损。
需要说明的是，这里，凹部TR的与长度方向垂直的截面为矩形状。这些截面也可以不为矩形状。例如，这些截面也可以具有尖细的形状。
导电基板CS包含基板10和导电层20a。
基板10具有与导电基板CS同样的形状。基板10是包含半导体材料的基板、例如半导体基板。基板10优选为硅基板等包含硅的基板。这样的基板可以利用半导体工艺进行加工。
导电层20a被设置于基板10上。这里，导电层20a发挥作为电容器的下部电极的作用。导电层20a例如由为了提高导电性而掺杂有杂质的多晶硅、或钼、铝、金、钨、铂、镍及铜等金属或合金形成。导电层20a可以具有单层结构，也可以具有多层结构。
导电层20a的厚度优选在0.05μm～1μm的范围内，更优选在0.1μm～0.3μm的范围内。若导电层20a薄，则有可能在导电层20a中产生不连续部、或导电层20a的片电阻变得过大。若增厚导电层20a，则制造成本增加。
这里，作为一个例子，基板10设定为硅基板等半导体基板，导电层20a设定为在半导体基板的表面区域中以高浓度掺杂有杂质的高浓度掺杂层。这种情况下，凸部如果充分薄，则它们的整体可以高浓度掺杂杂质。
此外，在基板10的导电率高的情况下，也可以省略导电层20a，使用基板10作为导电基板CS。例如，在基板10为由掺杂有P型或N型的杂质的半导体制成的半导体基板或金属基板的情况下，导电层20a可以省略。这种情况下，基板10的至少表面区域、例如基板10的整体发挥导电层20a的作用。
导电层20b发挥作为电容器的上部电极的作用。导电层20b被设置于第1区域A1上，将凹部TR的侧壁及底面覆盖。
导电层20b例如由为了提高导电性而掺杂有杂质的多晶硅、或钼、铝、金、钨、铂、镍及铜等金属或合金形成。导电层20b可以具有单层结构，也可以具有多层结构。
导电层20b的厚度优选在0.05μm～1μm的范围内，更优选在0.1μm～0.3μm的范围内。若导电层20b薄，则有可能在导电层20b中产生不连续部、或导电层20b的片电阻变得过大。若导电层20b厚，则有可能难以以充分的厚度形成导电层20a及介电体层30。
需要说明的是，在图2中，导电层20b按照凹部TR被导电层20b和介电体层30完全埋入的方式设置。导电层20b也可以是相对于导电基板CS的表面保形的层。即，导电层20b也可以是具有大致均匀的厚度的层。这种情况下，凹部TR未被导电层20b和介电体层30完全埋入。
介电体层30夹在导电基板CS与导电层20b之间。介电体层30为相对于导电基板CS的表面保形的层。介电体层30将导电基板CS与导电层20b彼此电绝缘。
介电体层30例如由有机介电体或无机介电体制成。作为有机介电体，例如可以使用聚酰亚胺。作为无机介电体，也可以使用强介电体，例如优选硅氮化物、硅氧化物、硅氧氮化物、钛氧化物及钽氧化物等常介电体。这些常介电体因温度而引起的介电常数的变化小。因此，若将常介电体用于介电体层30，则能够提高电容器1的耐热性。
介电体层30的厚度优选在0.005μm～0.5μm的范围内，更优选在0.01μm～0.1μm的范围内。若介电体层30薄，则有可能在介电体层30中产生不连续部、或导电基板CS与导电层20b发生短路。此外，若减薄介电体层30，则即使未短路，耐压也变低，在施加电压时短路的可能性提高。若增厚介电体层30，则耐压变高，但电容量变小。
介电体层30中的位于第2区域A2上的部分按照将第1区域A1包围的方式开口。即，介电体层30在该位置处使导电层20a露出。这里，介电体层30中的设置于第1主面S1上的部分以框形状开口。
该电容器1进一步包含绝缘层60、第1内部电极70a、第2内部电极70b、第1外部电极70c和第2外部电极70d。
第1内部电极70a被设置于第1区域A1上。第1内部电极70a与导电层20b电连接。这里，第1内部电极70a是位于第1主面S1的中央的矩形状的电极。
第2内部电极70b被设置于第2区域A2上。第2内部电极70b在介电体层30中设置的开口的位置处与导电基板CS接触。由此，第2内部电极70b与导电基板CS电连接。这里，第2内部电极70b是按照将第1内部电极70a包围的方式配置的框形状的电极。
第1内部电极70a及第2内部电极70b可以具有单层结构，也可以具有多层结构。构成第1内部电极70a及第2内部电极70b的各层例如由钼、铝、金、钨、铂、铜、镍、及包含它们中的1种以上的合金等金属形成。
绝缘层60将导电层20b及介电体层30中的位于第1主面S1上的部分、第1内部电极70a和第2内部电极70b覆盖。绝缘层60在第1内部电极70a的一部分位置和第2内部电极70b的一部分位置处部分地开口。
绝缘层60可以具有单层结构，也可以具有多层结构。构成绝缘层60的各层例如由硅氮化物及硅氧化物等无机绝缘体、或聚酰亚胺及酚醛清漆树脂等有机绝缘体形成。
第1外部电极70c被设置于绝缘层60上。第1外部电极70c在绝缘层60中设置的1个以上的开口的位置处与第1内部电极70a接触。由此，第1外部电极70c与第1内部电极70a电连接。需要说明的是，在图1中，区域70R1是第1外部电极70c与第1内部电极70a接触的区域。
第2外部电极70d被设置于绝缘层60上。第2外部电极70d在绝缘层60中设置的剩余的开口的位置处与第2内部电极70b接触。由此，第2外部电极70d与第2内部电极70b电连接。需要说明的是，在图1中，区域70R2是第2外部电极70d与第2内部电极70b接触的区域。
第1外部电极70c具有包含第1金属层70c1和第2金属层70c2的层叠结构。第2外部电极70d具有包含第1金属层70d1和第2金属层70d2的层叠结构。
第1金属层70c1及70d1例如由铜形成。第2金属层70c2及70d2分别将第1金属层70c1及70d1的上表面及端面覆盖。第2金属层70c2及70d2例如由镍或镍合金层与金层的层叠膜制成。第2金属层70c2及70d2可以省略。
第1外部电极70c或第1内部电极70a也可以在与它们之间的界面邻接的位置处进一步包含阻挡层。此外，第2外部电极70d或第2内部电极70b也可以在与它们之间的界面邻接的位置处进一步包含阻挡层。作为阻挡层的材料，例如可以使用钛。
该电容器1例如通过以下的方法来制造。以下，在参照图3～图11的同时对电容器1的制造方法的一个例子进行说明。
在该方法中，首先，准备图3中所示的基板10。如下文所述的那样，这里，作为一个例子，导电层20a设定为通过在基板10的表面区域中以高浓度掺杂杂质而形成。因此，基板10的一个主面及另一个主面分别相当于在参照图2的同时说明的第1主面S1及第2主面S2。
第1主面S1具有在参照图2的同时说明的第1区域A1及第2区域A2。
这里，作为一个例子，基板10设定为单晶硅晶片。单晶硅晶片的面取向没有特别问题，本例中，使用第1主面S1为(100)面的硅晶片。作为基板10，也可以使用第1主面S1为(110)面的硅晶片。
接着，通过MacEtch(Metal-Assisted Chemical Etching)，在基板10中形成凹部。
即，首先，如图3中所示的那样，在基板10的第1主面S1上形成第1层90。
在第1层90中的覆盖第1区域A1的部分中，设置有多个开口。这里，多个开口为沿宽度方向排列的多个狭缝90S。狭缝90S的长度方向与Y方向平行，且沿X方向排列。此外，第1层90中的覆盖第2区域A2的部分为连续膜。第1层90为防止第1主面S1中的被第1层90覆盖的部分与后述的贵金属接触的第1掩模层。
第1层90中设置的多个开口也可以具有狭缝以外的形状。例如，在第1层90中，作为多个开口，也可以设置各个开口部的形状为圆形、椭圆形、或多边形、且沿彼此交叉的2个方向排列的多个贯通孔。
或者，在第1层90中，代替设置多个开口，也可以设置规定多个岛状部的1个以上的开口。这种情况下，通过后述的蚀刻，可以在与岛状部对应的位置处产生支柱状的凸部。
作为第1层90的材料，例如可列举出聚酰亚胺、氟树脂、酚醛树脂、丙烯酸树脂、及酚醛清漆树脂等有机材料、氧化硅及氮化硅等无机材料。
第1层90例如可以通过已有的半导体工艺而形成。由有机材料形成的第1层90例如可以通过光刻而形成。由无机材料形成的第1层90例如可以通过利用气相沉积法的无机材料层的成膜、利用光刻的掩模的形成、和利用蚀刻的无机材料层的图案化来成型。或者，由无机材料形成的第1层90可以通过基板10的表面区域的氧化或氮化、利用光刻的掩模形成、和利用蚀刻的氧化物或氮化物层的图案化来形成。
接着，如图4及图5中所示的那样，通过镀覆法在第1主面S1中的在狭缝90S内露出的部分上形成包含贵金属的催化剂层80。
催化剂层80例如为包含贵金属的不连续层。这里，作为一个例子，催化剂层80设定为由包含贵金属的催化剂粒子81制成的粒状层。
贵金属例如为金、银、铂、铑、钯及钌中的1种以上。催化剂层80及催化剂粒子81也可以进一步包含钛等贵金属以外的金属。
催化剂层80的形成中利用的镀覆法例如为电解镀覆、还原镀覆或置换镀覆。这些方法中，置换镀覆由于能够在第1主面S1中的未被第1层90覆盖的区域中使金属直接并且几乎一样地析出，因此特别优选。
但是，不管是哪种镀覆法，第1区域A1与第2区域A2的边界附近的区域和与该边界充分间隔的区域从镀覆液的金属供给与由其析出引起的金属消耗的平衡都不同。具体而言，在第1区域A1与第2区域A2的边界附近的区域中，和与该边界充分间隔的区域相比，容易产生向狭缝90S内的金属析出。因此，催化剂层80变得包含金属以恰当的密度析出的第1催化剂部分80a、和金属以高密度析出的第2催化剂部分80b。如下文所述的那样，第2催化剂部分80b容易产生加工不良。
于是，在该方法中，如图6～图8中所示的那样，形成第2层95。第2层95这里包含沿着狭缝90S的长度方向延伸的部分95A、和沿着狭缝90S的排列方向延伸的部分95B。
第2层95是防止后述的蚀刻剂100到达至第2催化剂部分80b的第2掩模层。第2层95按照将催化剂层80中的与第1区域A1与第2区域A2的边界邻接的部分覆盖、使催化剂层80中的与上述边界间隔的部分露出的方式形成。由此，用第2层95不将第1催化剂部分80a的至少一部分覆盖地将第2催化剂部分80b覆盖。
第2层95按照位于第1区域A1上的部分的宽度、即图8中宽度D1及D2优选成为20～100μm的范围内的方式、更优选成为20～50μm的范围内的方式形成。若增大该宽度，则能够将第2催化剂部分80b的整体用第2层95可靠地覆盖。但是，若增大该宽度，则第1催化剂部分80a中的被第2层95覆盖的部分变宽。
需要说明的是，宽度D1及D2也可以彼此相等。或者，宽度D1及D2也可以不同。例如，宽度D1也可以比宽度D2更大。
此外，第2层95按照厚度优选成为0.1～10μm的范围内的方式、更优选按照成为0.5～1μm的范围内的方式形成。若增厚第2层95，则能够将第2催化剂部分80b的整体用第2层95可靠地覆盖。但是，若增厚第2层95，则变成高成本。
作为第2层95的材料，例如可列举出聚酰亚胺、氟树脂、酚醛树脂、丙烯酸树脂、及酚醛清漆树脂等有机材料、氧化硅及氮化硅等无机材料。
第2层95例如可以通过已有的半导体工艺来形成。由有机材料形成的第2层95例如可以通过光刻来形成。由无机材料形成的第2层95可以通过例如利用气相沉积法的无机材料层的成膜、利用光刻的掩模的形成、和利用蚀刻的无机材料层的图案化来成型。第2层95的材料优选为有机材料。
伴随着第2层95的成膜，有可能在第1催化剂部分80a中的不应该被第2层95覆盖的部分附着第2层95的材料。这样的附着物会使催化活性降低。因此，在形成第2层95后，例如优选通过蚀刻从第1催化剂部分80a的露出部将附着物除去。例如在使用有机材料作为第2层95的材料的情况下，优选进行灰化。需要说明的是，若对图6的结构进行该处理，则如图7中所示的那样，第2层95变薄。
接着，基于贵金属的作为催化剂的作用对基板10进行蚀刻，在第1主面S1中形成凹部。
具体而言，如图9中所示的那样，将基板10用蚀刻剂100进行蚀刻。例如，使基板10浸渍于液状的蚀刻剂100中，使蚀刻剂100与基板10接触。
蚀刻剂100包含氧化剂和氟化氢。
蚀刻剂100中的氟化氢的浓度优选在1mol/L～20mol/L的范围内，更优选在5mol/L～10mol/L的范围内，进一步优选在3mol/L～7mol/L的范围内。在氟化氢浓度低的情况下，难以达成高的蚀刻速率。在氟化氢浓度高的情况下，有可能产生过量的侧面蚀刻。
氧化剂例如可以从过氧化氢、硝酸、AgNO3、KAuCl4、HAuCl4、K2PtCl6、H2PtCl6、Fe(NO3)3、Ni(NO3)2、Mg(NO3)2、Na2S2O8、K2S2O8、KMnO4及K2Cr2O7中选择。从不产生有害的副产物、也不会产生半导体元件的污染的方面出发，作为氧化剂优选过氧化氢。
蚀刻剂100中的氧化剂的浓度优选在0.2mol/L～8mol/L的范围内，更优选在2mol/L～4mol/L的范围内，进一步优选在3mol/L～4mol/L的范围内。
蚀刻剂100也可以进一步包含缓冲剂。缓冲剂例如包含氟化铵及氨中的至少一者。根据一个例子，缓冲剂为氟化铵。根据其他例子，缓冲剂为氟化铵与氨的混合物。
蚀刻剂100也可以进一步包含水等其他的成分。
在使用这样的蚀刻剂100的情况下，在基板10中的蚀刻剂100能够到达并且与催化剂粒子81靠近的区域中，基板10的材料、这里为硅被氧化。而且，由此产生的氧化物被氢氟酸溶解除去。与此相对，在基板10中的在附近不存在催化剂粒子81的区域中，不会产生上述的反应。此外，即使是基板10中的在附近存在催化剂粒子81的区域，在通过第2层95而蚀刻剂100无法到达的区域，也不会产生上述的反应。因此，仅蚀刻剂100能够到达并且与催化剂粒子81靠近的部分被选择性地蚀刻。
催化剂粒子81随着蚀刻的进行，朝向第2主面S2移动，在此进行与上述同样的蚀刻。其结果是，如图10中所示的那样，在第1催化剂部分80a中的未被第2层95覆盖的部分的位置处，从第1主面S1朝向第2主面S2沿相对于第1主面S1垂直的方向进行蚀刻。
像这样操作，在第1主面S1中形成图11中所示的凹部TR。
之后，将第1层90、第2层95及催化剂层80从基板10除去。需要说明的是，第1层90也可以在形成催化剂层80之后且形成第2层95之前从基板10除去。
接着，在基板10上形成图2中所示的导电层20a，得到导电基板CS。如上所述，导电层20a为电容器的下部电极。导电层20a例如可以通过在基板10的表面区域中以高浓度掺杂杂质而形成。由多晶硅形成的导电层20a例如可以通过LPCVD(low pressure chemicalvapor deposition，低压化学气相沉积)来形成。由金属形成的导电层20a例如可以通过电解镀覆、还原镀覆或置换镀覆来形成。
镀覆液是包含被镀覆金属的盐的液体。作为镀覆液，可以使用包含硫酸铜五水合物和硫酸的硫酸铜镀覆液、包含焦磷酸铜和焦磷酸钾的焦磷酸铜镀覆液、及包含氨基磺酸镍和硼的氨基磺酸镍镀覆液等一般的镀覆液。
导电层20a优选通过使用了包含被镀覆金属的盐、表面活性剂和超临界或亚临界状态的二氧化碳的镀覆液的镀覆法来形成。在该镀覆法中，表面活性剂夹在由超临界二氧化碳形成的粒子与由包含被镀覆金属的盐的溶液形成的连续相之间。即，在镀覆液中，在表面活性剂中形成胶束，超临界二氧化碳被摄入这些胶束中。
在通常的镀覆法中，有时对凹部的底部附近供给的被镀覆金属变得不充分。这在凹部的深度D与宽度或径W之比D/W大的情况下特别显著。
摄入有超临界二氧化碳的胶束还可以容易地进入狭窄的间隙中。而且，伴随着这些胶束的移动，包含被镀覆金属的盐的溶液也移动。因此，根据使用了包含被镀覆金属的盐、表面活性剂和超临界或亚临界状态的二氧化碳的镀覆液的镀覆法，能够容易地形成厚度均匀的导电层20a。
如上所述，这里，作为一个例子，导电层20a设定为通过在基板10的表面区域中以高浓度掺杂杂质来形成。即，这里，将基板10的第1主面S1侧的表面区域作为导电层20a来使用。
接着，在导电层20a上形成介电体层30。介电体层30例如可以通过CVD(chemicalvapor deposition，化学气相沉积)来形成。或者，介电体层30可以通过将导电层20a的表面进行氧化、氮化或氧氮化来形成。
接着，在介电体层30上形成导电层20b。导电层20b如上所述为电容器的上部电极。作为导电层20b，例如形成由多晶硅或金属形成的导电层。这样的导电层20b例如可以通过与对于导电层20a在上文叙述的同样的方法来形成。
接着，在介电体层30中形成开口部。这里，使介电体层30中的位于第1主面S1上的部分以框形状开口。该开口部例如可以通过利用光刻的掩模的形成和利用蚀刻的图案化来形成。
接着，将金属层进行成膜，将其图案化，得到第1内部电极70a及第2内部电极70b。第1内部电极70a及第2内部电极70b例如可以通过利用溅射或镀覆的成膜与光刻的组合来形成。
之后，形成绝缘层60。绝缘层60在与第1内部电极70a的一部分及第2内部电极70b的一部分对应的位置处开口。绝缘层60例如可以通过利用CVD的成膜与光刻的组合来形成。
接着，在绝缘层60上形成第1外部电极70c及第2外部电极70d。具体而言，首先，形成第1金属层70c1及70d1。接着，形成第2金属层70c2及70d2。第1金属层70c1及70d1以及第2金属层70c2及70d2例如可以通过利用溅射或镀覆的成膜与光刻的组合来形成。
之后，将像这样操作而得到的结构进行切割。如以上那样操作，得到图1及图2中所示的电容器1。
在该电容器1中，在第1主面S1中设置凹部TR，包含介电体层30和导电层20b的层叠结构不仅设置于第1主面S1，还设置于凹部TR内。因此，该电容器1可达成大的电容量。
在上述的方法中，不易产生使用了催化剂的蚀刻中的加工不良。对其进行以下说明。
如在参照图4及图5的同时说明的那样，在第1区域A1与第2区域A2的边界附近的区域中，和与该边界充分间隔的区域相比，容易产生向狭缝90S内的贵金属析出。其结果是，催化剂层80变得包含贵金属以恰当的密度析出的第1催化剂部分80a和贵金属以高密度析出的第2催化剂部分80b。
这是由于：第1区域A1与第2区域A2的边界附近的区域和与该边界充分间隔的区域从镀覆液的金属供给和由其析出带来的金属消耗的平衡不同。更详细而言，这是由于：在第1层90中在第2区域A2的位置处未设置狭缝90S，因此，位于第1区域A1与第2区域A2的边界附近的镀覆液应该供给金属的区域的面积和与该边界充分间隔的镀覆液应该供给金属的区域的面积相比较小。
在不形成第2层95地进行在参照图9及图10的同时说明的蚀刻的情况下，在形成有第1催化剂部分80a的区域中，蚀刻向相对于第1主面S1垂直的方向进行。然而，这种情况下，在形成有第2催化剂部分80b的区域中，产生向相对于第1主面S1倾斜的方向进行蚀刻、在蚀刻的进行方向上产生不均、及未有效地进行向相对于第1主面S1垂直的方向的蚀刻等加工不良。其结果是，例如可得到图12中所示的结构。
若形成第2层95，则会妨碍向第2催化剂部分80b供给蚀刻剂100。因此，在与第2层95对应的位置处未进行蚀刻，不会产生上述的加工不良。因此，例如可得到图13中所示的结构。
<第2实施方式>
第2实施方式的蚀刻方法包括以下工序：在包含半导体材料、具有一个主面彼此邻接的第1区域及第2区域的基板上形成掩模层，所述掩模层包含覆盖上述第1区域且设置有多个开口或规定多个岛状部的1个以上的开口的第1部分、和覆盖上述第2区域的作为连续膜的第2部分，与上述第1区域与上述第2区域的边界邻接的位置处的上述第2部分的以上述主面作为基准的高度与上述第1部分的以上述主面作为基准的高度相比较大；通过镀覆法在上述主面中的在上述多个开口或上述1个以上的开口内露出的部分上形成包含贵金属的催化剂层；以及，在上述催化剂层及上述掩模层的存在下，用包含氧化剂和氟化氢的蚀刻剂对上述基板进行蚀刻。
第2实施方式的结构体的制造方法包括通过上述蚀刻方法在上述基板中形成1个以上的凹部。
第2实施方式的半导体装置的制造方法包括：通过上述蚀刻方法，在上述基板中形成1个以上的凹部；在上述1个以上的凹部的侧壁上形成下部电极；在上述下部电极上形成介电体层；以及，在上述介电体层上形成上部电极。
以下，对利用上述的蚀刻方法作为结构体制造半导体装置的一个例子即电容器的方法进行记载。
根据第2实施方式的方法，例如能够制造在第1实施方式中例示的电容器1。在第2实施方式中，通过以下的方法来制造该电容器1。
即，首先，如图14中所示的那样，在基板10的第1主面S1上形成掩模层98。基板10与在第1实施方式中说明的同样。
掩模层98包含第1部分98a和第2部分98b。
第1部分98a是掩模层98中的覆盖第1区域A1的部分。在第1部分98a中，设置有多个开口。这里，多个开口是沿宽度方向排列的多个狭缝90S。狭缝90S的长度方向与Y方向平行，且沿X方向排列。
第1部分98a中设置的多个开口也可以具有狭缝以外的形状。例如，在第1部分98a中，作为多个开口，也可以设置各个开口部的形状为圆形、椭圆形或多边形、且沿彼此交叉的2个方向排列的多个贯通孔。
或者，在第1部分98a中，代替设置多个开口，也可以设置规定多个岛状部的1个以上的开口。这种情况下，通过后述的蚀刻，能够在与岛状部对应的位置处产生支柱状的凸部。
第2部分98b是掩模层98中的覆盖第2区域A2的部分。第2部分98b为连续膜。与第1区域A1与第2区域A2的边界邻接的位置处的第2部分98b的以第1主面S1作为基准的高度H2A或H2B与第1部分98a的以第1主面S1作为基准的高度H1相比较大。
掩模层98这里为图14及图15中所示的第1层90及第2层96的层叠体。上述的第1部分98a为第1层90中的覆盖第1区域A1的部分。此外，第2部分98b为第2层96与第1层90中的覆盖第2区域A2的部分的组合。
第1层90形成于第1主面S1上。第1层90与第1实施方式中说明的同样。即，第1层90发挥与第1实施方式中说明的同样的作用。
第1层90将第1区域A1及第2区域A2覆盖。
在第1层90中的覆盖第1区域A1的部分中，设置有多个开口。这里，多个开口为沿宽度方向排列的多个狭缝90S。狭缝90S的长度方向与Y方向平行，且沿X方向排列。
第1层90中设置的多个开口也可以具有狭缝以外的形状。例如，在第1层90中，作为多个开口，也可以设置各个开口部的形状为圆形、椭圆形或多边形、且沿彼此交叉的2个方向排列的多个贯通孔。或者，在第1层90中，代替设置多个开口，也可以设置规定多个岛状部的1个以上的开口。
第1层90中的覆盖第2区域A2的部分为连续膜。第1层90中的覆盖第2区域A2的部分与第1层90中的覆盖第1区域A1的部分高度相等。
对于第1层90的材料，例如可以使用第1实施方式中例示的材料。第1层90例如可以通过与第1实施方式中说明的同样的方法来形成。
第2层96形成于第1层90上。第2层96使第1层90中的覆盖第1区域A1的部分露出。而且，第2层96将第1层90中的第2区域A2在至少与第1区域A1与第2区域A2的边界邻接的位置处覆盖。这里，第2层96具有将第1区域A1包围的框形状。
对于第2层96的材料，例如可以使用在第1实施方式中对于第2层95例示的材料。第2层96例如可以通过与在第1实施方式中对第2层95说明的同样的方法来形成。
如下文所述的那样，第2层96在用于形成催化剂层80的镀覆处理中，防止在第1区域A1与第2区域A2的边界附近的区域中从镀覆液向第1主面S1过量地供给金属。由此，在第1区域A1与第2区域A2的边界附近的狭缝90S内和与该边界充分间隔的狭缝90S内，能够使催化剂金属的密度几乎相等。
掩模层98也可以一体地形成。例如，首先，在第1层90上形成感光性树脂层。作为感光性树脂，例如使用正型的光致抗蚀剂。接着，对于感光性树脂层，例如进行使用了光栅掩模的曝光、或进行2次以上的曝光。由此，在感光性树脂层内产生曝光量不同的第1及第2曝光部和未曝光部。之后，通过进行显影等，可得到一体地形成的掩模层98。
与上述边界邻接的位置处的第2部分98b的以第1主面S1作为基准的高度H2A或H2B相对于第1部分98a的以第1主面S1作为基准的高度H1之比优选在2～5的范围内，更优选在2～3的范围内。
这里，高度H1为第1层90的厚度。此外，高度H2A为上述边界中的与沿着狭缝90S的长度方向延伸的部分邻接的位置处的第2部分98b的以第1主面S1作为基准的高度。即，这里，高度H2A为第2层96中的沿着狭缝90S的长度方向延伸的部分96A的以第1主面S1作为基准的高度。而且，高度H2B为上述边界中的与沿着狭缝90S的排列方向延伸的部分邻接的位置处的第2部分98b的以第1主面S1作为基准的高度。即，这里，高度H2B为第2层96中的沿着狭缝90S的排列方向延伸的部分96B的以第1主面S1作为基准的高度。
此外，第2部分98b的以第1部分98a作为基准的高度HA或HB相对于从第2部分98b中的以第1主面S1作为基准的高度最大的部分至多个开口或1个以上的开口为止的与第1主面S1平行的方向上的距离DA或DB之比优选在1～4的范围内，更优选在2～4的范围内。
这里，距离DA为从第2层96中的沿着狭缝90S的长度方向延伸的部分96A至狭缝90S为止的狭缝90S的排列方向上的距离。此外，距离DB为从第2层96中的沿着狭缝90S的排列方向延伸的部分96B至狭缝90S为止的狭缝90S的长度方向上的距离。
这里，高度HA为上述边界中的与沿着狭缝90S的长度方向延伸的部分邻接的位置处的第2部分98b的以第1部分98a作为基准的高度。即，这里，高度HA为第2层96中的沿着狭缝90S的长度方向延伸的部分的厚度。此外，高度HB为上述边界中的与沿着狭缝90S的排列方向延伸的部分邻接的位置处的第2部分98b的以第1部分98a作为基准的高度。即，这里，高度HB为第2层96中的沿着狭缝90S的排列方向延伸的部分的厚度。
若增大这些比，则在用于形成催化剂层80的镀覆处理中，在第1区域A1与第2区域A2的边界附近的区域中，从镀覆液向第1主面S1的金属供给量减少。
高度H1优选在0.1～10μm的范围内，更优选在0.5～1μm的范围内。
高度H2A及H2B优选在0.2～20μm的范围内，更优选在1～3μm的范围内。高度H2A及H2B可以彼此相等，也可以不同。
高度HA及HB优选在0.1～10μm的范围内，更优选在0.5～2μm的范围内。高度HA及HB可以彼此相等，也可以不同。
距离DA及DB优选在0.05～0.5μm的范围内，更优选在0.1～0.2μm的范围内。距离DA及DB可以彼此相等，也可以不同。
如以上那样操作而形成掩模层98后，如图16中所示的那样，在第1主面S1中的在狭缝90S内露出的部分上形成催化剂层80。对于催化剂层80的材料，例如可以使用在第1实施方式中例示的材料。催化剂层80例如可以通过与在第1实施方式中说明的同样的方法来形成。
接着，如图17中所示的那样，在催化剂层80及掩模层98的存在下，用包含氧化剂和氟化氢的蚀刻剂100对基板10进行蚀刻。由此，在第1主面S1中形成凹部TR。
对于蚀刻剂100，例如可以使用在第1实施方式中例示的物质。该蚀刻例如通过与在第1实施方式中说明的同样的方法来进行。
接着，将掩模层98及催化剂层80从基板10除去。之后，如第1实施方式中说明的那样，形成导电层20a、介电体层30及导电层20b。进而，如第1实施方式中说明的那样，形成第1内部电极70a、第2内部电极70b、绝缘层60、第1外部电极70c及第2外部电极70d，并进行切割。如以上那样操作，得到图1及图2中所示的电容器1。
在该电容器1中，在第1主面S1中设置凹部TR，包含介电体层30和导电层20b的层叠结构不仅设置于第1主面S1，还设置于凹部TR内。因此，该电容器1可达成大的电容量。
如上述那样，在该方法中，第2层96在用于形成催化剂层80的镀覆处理中，防止在第1区域A1与第2区域A2的边界附近的区域中从镀覆液向第1主面S1过量地供给金属。由此，在第1区域A1与第2区域A2的边界附近的狭缝90S内和与该边界充分间隔的狭缝90S内，能够使催化剂金属的密度几乎相等。因此，与第1实施方式同样地，能够不易产生使用催化剂的蚀刻中的加工不良。
对于第1及第2实施方式中说明的方法，可以进行各种变形。
例如，在第1及第2实施方式中，作为结构体的一个例子对电容器进行了说明，但对于电容器在上文叙述的技术也可以适用于其他的结构体。
在第1及第2实施方式中说明的方法中，在形成催化剂层80之前，也可以使第1区域A1中的与狭缝90S对应的部分的高度比第1区域A1的剩余的部分的高度较高。例如，也可以通过蚀刻使第1区域A1中的未被第1层90覆盖的部分的高度变低。或者，也可以通过外延生长使第1区域A1中的与狭缝90S对应的部分的高度变高。这样的话，变得不易产生蚀刻的进行方向的不均。
在第2实施方式中说明的方法中，按照沿着第1区域A1与第2区域A2的边界的整体的方式形成第2层96。第2层96中的沿着狭缝90S的排列方向延伸的部分96B也可以如图18中所示的那样，仅设置于第2层96中的沿着狭缝90S的长度方向延伸的部分96A的附近。
在凹部TR为沟道的情况下，被相邻的凹部TR夹持的凸部具有隔壁形状。这种情况下，在用于形成凹部TR的蚀刻中，若在某个凹部TR的位置处遍及其长度整体而产生加工不良，则有可能产生与该凹部TR邻接的凸部的倒塌。另一方面，在用于形成凹部TR的蚀刻中，即使在某个凹部TR的位置处仅在该端部的位置处产生加工不良，也不易产生与该凹部TR邻接的凸部的倒塌。
因此，即使是采用图18中所示的结构的情况下，在用于形成凹部TR的蚀刻中，也能够不易产生夹在相邻的凹部TR间的凸部的倒塌。
需要说明的是，本发明并不限定于上述实施方式原样，可以在实施阶段在不脱离其主旨的范围内将构成要素变形而具体化。此外，通过上述实施方式中公开的多个构成要素的适宜的组合，可以形成各种发明。例如，也可以从实施方式中所示的全部构成要素中删除几个构成要素。进而，也可以将不同的实施方式中的构成要素适当组合。

Claims (13)

1.一种蚀刻方法，其包括以下工序：
在包含半导体材料、具有一个主面彼此邻接的第1区域及第2区域的基板上形成第1层，所述第1层将所述第1区域及所述第2区域覆盖，在覆盖所述第1区域的部分中设置有多个开口或规定多个岛状部的1个以上的开口，覆盖所述第2区域的部分为连续膜；
通过镀覆法在所述主面中的在所述多个开口或所述1个以上的开口内露出的部分上形成包含贵金属的催化剂层；
形成将所述催化剂层中的与所述第1区域与所述第2区域的边界邻接的部分覆盖、使所述催化剂层中的与所述边界间隔的部分露出的第2层；以及
在所述催化剂层及所述第2层的存在下，用包含氧化剂和氟化氢的蚀刻剂对所述基板进行蚀刻。
2.根据权利要求1所述的蚀刻方法，其中，在所述第1层中，作为所述多个开口，设置沿宽度方向排列的多个狭缝。
3.根据权利要求1所述的蚀刻方法，其中，所述基板除了所述催化剂层及所述第2层以外，在所述第1层的存在下进行蚀刻。
4.根据权利要求1所述的蚀刻方法，其中，所述第2层按照位于所述第1区域上的部分的宽度成为20～100μm的范围内的方式形成。
5.根据权利要求1所述的蚀刻方法，其中，作为所述催化剂层，形成由包含所述贵金属的粒子制成的粒状层。
6.一种蚀刻方法，其包括以下工序：
在包含半导体材料、具有一个主面彼此邻接的第1区域及第2区域的基板上形成掩模层，所述掩模层包含覆盖所述第1区域且设置有多个开口或规定多个岛状部的1个以上的开口的第1部分、和覆盖所述第2区域的作为连续膜的第2部分，与所述第1区域与所述第2区域的边界邻接的位置处的所述第2部分的以所述主面作为基准的高度与所述第1部分的以所述主面作为基准的高度相比较大；
通过镀覆法在所述主面中的在所述多个开口或所述1个以上的开口内露出的部分上形成包含贵金属的催化剂层；以及
在所述催化剂层及所述掩模层的存在下，用包含氧化剂和氟化氢的蚀刻剂对所述基板进行蚀刻。
7.根据权利要求6所述的蚀刻方法，其中，在所述掩模层中，作为所述多个开口，设置沿宽度方向排列的多个狭缝。
8.根据权利要求6所述的蚀刻方法，其中，所述掩模层的形成包括：
在所述基板上形成第1层，所述第1层将所述第1区域及所述第2区域覆盖，在覆盖所述第1区域的部分中设置有所述多个开口或所述规定多个岛状部的所述1个以上的开口，覆盖所述第2区域的部分为连续膜；以及
形成第2层，所述第2层使所述第1层中的覆盖所述第1区域的所述部分露出，将所述第1层中的所述第2区域在至少与所述边界邻接的位置处覆盖。
9.根据权利要求6所述的蚀刻方法，其中，与所述边界邻接的位置处的所述第2部分的从所述主面起的所述高度相对于所述第1部分的从所述主面起的所述高度之比在2～5的范围内。
10.根据权利要求6所述的蚀刻方法，其中，所述第2部分的以所述第1部分作为基准的高度相对于从所述第2部分中的以所述主面作为基准的高度最大的部分至所述多个开口或所述1个以上的开口为止的与所述主面平行的方向上的距离之比在1～4的范围内。
11.根据权利要求6所述的蚀刻方法，其中，作为所述催化剂层，形成由包含所述贵金属的粒子制成的粒状层。
12.一种结构体的制造方法，其包括通过权利要求1～11中任一项所述的蚀刻方法在所述基板中形成1个以上的凹部。
13.一种半导体装置的制造方法，其包括：
通过权利要求1～11中任一项所述的蚀刻方法在所述基板中形成1个以上的凹部；
在所述1个以上的凹部的侧壁上形成下部电极；
在所述下部电极上形成介电体层；以及
在所述介电体层上形成上部电极。
CN202111002368.8A 2021-03-18 2021-08-30 蚀刻方法 Pending CN115116840A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021044887A JP2022144046A (ja) 2021-03-18 2021-03-18 エッチング方法
JP2021-044887 2021-03-18

Publications (1)

Publication Number Publication Date
CN115116840A true CN115116840A (zh) 2022-09-27

Family

ID=83284069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111002368.8A Pending CN115116840A (zh) 2021-03-18 2021-08-30 蚀刻方法

Country Status (6)

Country Link
US (1) US11901185B2 (zh)
JP (1) JP2022144046A (zh)
KR (1) KR102543387B1 (zh)
CN (1) CN115116840A (zh)
FR (1) FR3120984B1 (zh)
TW (1) TWI808465B (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0882703A (ja) 1994-09-09 1996-03-26 Nikon Corp 高アスペクト比、微細パターンの素子の製造方法
JPH09321042A (ja) 1996-05-30 1997-12-12 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6265075B1 (en) * 1999-07-20 2001-07-24 International Business Machines Corporation Circuitized semiconductor structure and method for producing such
JP4376706B2 (ja) 2004-06-30 2009-12-02 東京応化工業株式会社 ネガ型ホトレジスト組成物を用いたメッキ形成物の形成方法
TW200620451A (en) 2004-11-09 2006-06-16 Univ Osaka Method for forming hole in crystal substrate, and crystal substrate having hole formed by the method
EP2545585A2 (en) 2010-03-09 2013-01-16 Board of Regents of the University of Texas System Porous and non-porous nanostructures
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
JP6193321B2 (ja) * 2015-09-01 2017-09-06 株式会社東芝 エッチング方法、物品の製造方法、及びエッチング装置
JP2017201660A (ja) 2016-05-04 2017-11-09 株式会社ザイキューブ 半導体基板への孔の形成方法及びそれに用いるマスク構造
JP6081647B1 (ja) * 2016-07-28 2017-02-15 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
US10838298B2 (en) 2016-09-21 2020-11-17 Molecular Imprints, Inc. Microlithographic fabrication of structures
JP2017195383A (ja) * 2017-05-25 2017-10-26 株式会社東芝 エッチング方法、物品の製造方法、及びエッチング装置
JP2019140225A (ja) 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
WO2019171470A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
JP7027352B2 (ja) 2019-01-21 2022-03-01 株式会社東芝 コンデンサ
JP7434009B2 (ja) * 2020-03-23 2024-02-20 株式会社東芝 構造体及びその製造方法
US20220115238A1 (en) * 2020-10-09 2022-04-14 Kabushiki Kaisha Toshiba Etching method, method of manufacturing semiconductor chip, and method of manufacturing article

Also Published As

Publication number Publication date
TWI808465B (zh) 2023-07-11
FR3120984A1 (fr) 2022-09-23
US20220301877A1 (en) 2022-09-22
KR102543387B1 (ko) 2023-06-14
KR20220130557A (ko) 2022-09-27
TW202238714A (zh) 2022-10-01
US11901185B2 (en) 2024-02-13
FR3120984B1 (fr) 2023-08-25
JP2022144046A (ja) 2022-10-03

Similar Documents

Publication Publication Date Title
US11508525B2 (en) Capacitor having trenches on both surfaces
US11551864B2 (en) Capacitor and capacitor module
US20230307184A1 (en) Capacitor and etching method
US11588059B2 (en) Structural body and method of manufacturing the same
TWI808465B (zh) 蝕刻方法
JP7434009B2 (ja) 構造体及びその製造方法
US11862667B2 (en) Capacitor
CN112542314B (zh) 电容器
CN111968989A (zh) 三维存储器的制造方法及三维存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination