TW202238714A - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TW202238714A
TW202238714A TW110129765A TW110129765A TW202238714A TW 202238714 A TW202238714 A TW 202238714A TW 110129765 A TW110129765 A TW 110129765A TW 110129765 A TW110129765 A TW 110129765A TW 202238714 A TW202238714 A TW 202238714A
Authority
TW
Taiwan
Prior art keywords
layer
mentioned
region
main surface
openings
Prior art date
Application number
TW110129765A
Other languages
English (en)
Other versions
TWI808465B (zh
Inventor
佐野光雄
小幡進
樋口和人
田嶋尚之
Original Assignee
日商東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝股份有限公司 filed Critical 日商東芝股份有限公司
Publication of TW202238714A publication Critical patent/TW202238714A/zh
Application granted granted Critical
Publication of TWI808465B publication Critical patent/TWI808465B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • ing And Chemical Polishing (AREA)
  • Chemically Coating (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

本發明係於使用觸媒之蝕刻中，不易產生加工不良。 實施形態之蝕刻方法包含以下步驟：形成第1層(90)，該第1層於在一側之主面具有第1及第2區域之基板(10)上，於被覆上述第1區域之部分設置複數個開口或規定複數個島狀部之1個以上之開口，被覆上述第2區域之部分為連續膜；將包含貴金屬之觸媒層(80)藉由鍍覆法形成於上述主面中於上述複數個開口或上述1個以上之開口內露出之部分之上；形成第2層(95)，該第2層被覆上述觸媒層(80)中與上述第1及第2區域間之邊界相鄰之部分，使上述觸媒層(80)中與上述邊界分開之部分露出；及於上述觸媒層(80)及上述第2層(95)存在下，以包含氧化劑與氟化氫之蝕刻劑蝕刻上述基板(10)。

Description

蝕刻方法
本發明之實施形態係關於一種蝕刻方法。
MacEtch(Metal-Assisted Chemical Etching：金屬輔助化學蝕刻)法係將貴金屬用作觸媒，蝕刻半導體表面之方法。根據MacEtch法，例如可將高縱橫比之凹部形成於半導體基板。
[發明所欲解決之問題]
本發明所欲解決之課題為於使用觸媒之蝕刻中不易產生加工不良。 [解決問題之技術手段]
根據一態樣，提供一種蝕刻方法，其包含以下步驟：形成第1層，該第1層於包含半導體材料且一側之主面具有彼此相鄰之第1區域及第2區域之基板上，被覆上述第1區域及上述第2區域，於被覆上述第1區域之部分設置複數個開口或規定複數個島狀部之1個以上之開口，被覆上述第2區域之部分為連續膜；將包含貴金屬之觸媒層藉由鍍覆法形成於上述主面中於上述複數個開口或上述1個以上之開口內露出之部分之上；形成第2層，該第2層被覆上述觸媒層中與上述第1區域與上述第2區域之邊界相鄰之部分，使上述觸媒層中與上述邊界分開之部分露出；及於上述觸媒層及上述第2層存在下，以包含氧化劑與氟化氫之蝕刻劑蝕刻上述基板。
根據另一態樣，提供一種蝕刻方法，其包含以下步驟：形成掩膜層，該掩膜層係於包含半導體材料且一側之主面具有彼此相鄰之第1區域及第2區域之基板上，被覆上述第1區域，包含設置有複數個開口或規定複數個島狀部之1個以上之開口之第1部分、與被覆上述第2區域之連續膜即第2部分者，且與上述第1區域與上述第2區域之邊界相鄰之位置處之上述第2部分之以上述主面為基準之高度，與上述第1部分之以上述主面為基準之高度相比較大；將包含貴金屬之觸媒層藉由鍍覆法形成於上述主面中於上述複數個開口或上述1個以上之開口內露出之部分之上；及於上述觸媒層及上述掩膜層存在下，以包含氧化劑與氟化氫之蝕刻劑蝕刻上述基板。
以下，一面參照圖式一面對實施形態進行詳細說明。另，對於發揮同樣或類似功能之構成要件，於所有圖式中附註同一參照編號，且省略重複之說明。
＜第1實施形態＞ 第1實施形態之蝕刻方法包含以下步驟：形成第1層，該第1層於包含半導體材料且一側之主面具有彼此相鄰之第1區域及第2區域之基板上，被覆上述第1區域及上述第2區域，於被覆上述第1區域之部分設置複數個開口或規定複數個島狀部之1個以上之開口，且被覆上述第2區域之部分為連續膜；將包含貴金屬之觸媒層藉由鍍覆法形成於上述主面中於上述複數個開口或上述1個以上之開口內露出之部分之上；形成第2層，該第2層被覆上述觸媒層中與上述第1區域與上述第2區域之邊界相鄰之部分，使上述觸媒層中與上述邊界分開之部分露出；及於上述觸媒層及上述第2層之存在下，以包含氧化劑與氟化氫之蝕刻劑蝕刻上述基板。
第1實施形態之構造體之製造方法包含以下步驟：藉由上述蝕刻方法，於上述基板形成1個以上之凹部。
第1實施形態之半導體裝置之製造方法包含以下步驟：藉由上述蝕刻方法，於上述基板形成1個以上之凹部；於上述1個以上之凹部之側壁上形成下部電極；於上述下部電極上形成介電層；及於上述介電層上形成上部電極。
以下，對利用上述蝕刻方法製造半導體裝置之一例即電容器作為構造體之方法進行記載。
於圖1及圖2顯示可藉由第1實施形態之方法製造之電容器之一例。
圖1及圖2所示之電容器1如圖2所示，包含導電基板CS、導電層20b、及介電層30。
另，於各圖中，X方向為與導電基板CS之主面平行之方向，Y方向為與導電基板CS之主面平行且垂直於X方向之方向。又，Z方向為導電基板CS之厚度方向，即垂直於X方向及Y方向之方向。
導電基板CS包含矽等之半導體材料。導電基板CS為至少與導電層20b對向之表面具有導電性的基板。導電基板CS之至少一部分發揮作為電容器之下部電極之作用。
導電基板CS具有第1主面S1、第2主面S2、及自第1主面S1之緣延伸至第2主面S2之緣之端面。此處，導電基板CS具有扁平之大致長方體形狀。導電基板CS亦可具有其他形狀。
第1主面S1，此處為導電基板CS之上表面包含第1區域A1與第2區域A2。第1區域A1相當於導電基板CS中設置有後述之凹部TR之部分。第2區域A2之高度與第1區域A1相等。第2區域A2與第1區域A1相鄰。此處，第1區域A1具有矩形形狀，第2區域A2包圍第1區域A1。
於導電基板CS中與第1區域A1對應之部分，設置有分別具有於一方向延伸之形狀且排列於寬度方向之複數個凹部TR。凹部TR於第1區域A1開口。凹部TR彼此分開。此處，凹部TR為分別於Y方向延伸且排列於X方向之複數個溝槽。
導電基板CS中，由相鄰之凹部TR之一者與另一者夾著之部分為凸部。凸部分別具有於Y方向延伸之形狀且排列於X方向。即，於導電基板CS中與第1區域A1對應之部分，作為凸部，設置有分別具有於Y方向及Z方向延伸之形狀且排列於X方向之複數個壁部。
另，凹部或凸部之「長度方向」為凹部或凸部朝垂直於導電基板之厚度方向之平面之正投影之長度方向。
凹部TR之開口部之長度根據一例，處於10至500 μm之範圍內，根據另一例，處於50至100 μm之範圍內。
凹部TR之開口部之寬度，即於寬度方向相鄰之凸部間之距離較佳為0.3 μm以上。若減小該寬度或距離，則可達成更大之電容。但，若減小該寬度或距離，則難以於凹部TR內形成包含介電層30與導電層20b之積層構造。
凹部TR之深度或凸部之高度根據一例，處於10至300 μm之範圍內，根據另一例，處於50至100 μm之範圍內。
於寬度方向相鄰之凹部TR間之距離，即凸部之厚度較佳為0.1 μm以上。若減小該距離或厚度，則可達成更大之電容。但，若減小該距離或厚度，則容易產生凸部之破損。
另，此處，垂直於凹部TR之長度方向之剖面為矩形狀。該等剖面亦可非矩形狀。例如，該等剖面亦可具有漸細之形狀。
導電基板CS包含基板10與導電層20a。
基板10具有與導電基板CS同樣之形狀。基板10為包含半導體材料之基板，例如半導體基板。基板10較佳為矽基板等之包含矽之基板。此種基板可進行利用半導體製程之加工。
導電層20a設置於基板10上。此處，導電層20a發揮作為電容器之下部電極之作用。導電層20a例如為提高導電性而包含摻雜雜質之多晶矽、或鉬、鋁、金、鎢、鉑、鎳及銅等金屬或合金。導電層20a可具有單層構造，亦可具有多層構造。
導電層20a之厚度較佳處於0.05 μm至1 μm之範圍內，更佳處於0.1 μm至0.3 μm之範圍內。若導電層20a較薄，則有可能於導電層20a產生不連續部、或導電層20a之薄片電阻過大。若加厚導電層20a，則製造成本增加。
此處，作為一例，設為基板10為矽基板等半導體基板，導電層20a為將雜質高濃度地摻雜於半導體基板之表面區域之高濃度摻雜層。該情形時，若凸部足夠薄，則其等整體可被雜質高濃度地摻雜。
又，於基板10之導電率較高之情形時，亦可省略導電層20a，使用基板10作為導電基板CS。例如，基板10為包含摻雜有P型或N型雜質之半導體之半導體基板或金屬基板之情形，可省略導電層20a。該情形時，基板10之至少表面區域，例如基板10之整體發揮導電層20a之作用。
導電層20b發揮作為電容器之上部電極之作用。導電層20b設置於第1區域A1上，覆蓋凹部TR之側壁及底面。
導電層20b例如為提高導電性而包含摻雜雜質之多晶矽、或鉬、鋁、金、鎢、鉑、鎳及銅等金屬或合金。導電層20b可具有單層構造，亦可具有多層構造。
導電層20b之厚度較佳處於0.05 μm至1 μm之範圍內，更佳處於0.1 μm至0.3 μm之範圍內。若導電層20b較薄，則有可能於導電層20b產生不連續部、或導電層20b之薄片電阻過大。若導電層20b較厚，則有難以將導電層20a及介電層30形成為足夠厚度之情形。
另，於圖2中，導電層20b以凹部TR被導電層20b與介電層30完全埋入之方式設置。導電層20b亦可為相對於導電基板CS之表面保形之層。即，導電層20b亦可為具有大致均勻厚度之層。該情形時，凹部TR未被導電層20b與介電層30完全埋入。
介電層30介存於導電基板CS與導電層20b之間。介電層30為相對於導電基板CS之表面保形之層。介電層30使導電基板CS與導電層20b彼此電性絕緣。
介電層30例如包含有機介電質或無機介電質。作為有機介電質，例如可使用聚醯亞胺。作為無機介電質，亦可使用強介電質，例如較佳為氮化矽、氧化矽、氮氧化矽、氧化鈦、及氧化鉭等之順電體。該等順電體因溫度造成之介電常數之變化較小。因此，若將順電體使用於介電層30，則可提高電容器1之耐熱性。
介電層30之厚度較佳處於0.005 μm至0.5 μm之範圍內，更佳處於0.01 μm至0.1 μm之範圍內。若介電層30較薄，則有可能於介電層30產生不連續部，使導電基板CS與導電層20b短路。又，若使介電層30變薄，則即便例如未短路，耐壓亦變低，施加電壓時短路之可能性提高。若加厚介電層30，則耐壓變高，但電容變小。
介電層30中位於第2區域A2上之部分以包圍第1區域A1之方式開口。即，介電層30於該位置，使導電層20a露出。此處，介電層30中，設置於第1主面S1上之部分開口為框形狀。
該電容器1進而包含絕緣層60、第1內部電極70a、第2內部電極70b、第1外部電極70c、及第2外部電極70d。
第1內部電極70a設置於第1區域A1上。第1內部電極70a與導電層20b電性連接。此處，第1內部電極70a為位於第1主面S1之中央之矩形狀之電極。
第2內部電極70b設置於第2區域A2上。第2內部電極70b於設置於介電層30之開口位置，與導電基板CS接觸。藉此，第2內部電極70b朝導電基板CS電性連接。此處，第2內部電極70b為以包圍第1內部電極70a之方式配置之框形狀之電極。
第1內部電極70a及第2內部電極70b可具有單層構造，亦可具有多層構造。構成第1內部電極70a及第2內部電極70b之各層例如包含鉬、鋁、金、鎢、鉑、銅、鎳、及包含其等之1者以上之合金等之金屬。
絕緣層60覆蓋導電層20b及介電層30中位於第1主面S1上之部分、第1內部電極70a、及第2內部電極70b。絕緣層60於第1內部電極70a之一部分位置、與第2內部電極70b之一部分位置，部分地開口。
絕緣層60可具有單層構造，亦可具有多層構造。構成絕緣層60之各層例如包含氮化矽及氧化矽等無機絕緣體、或聚醯亞胺及酚醛清漆樹脂等有機絕緣體。
第1外部電極70c設置於絕緣層60上。第1外部電極70c於設置於絕緣層60之1個以上開口之位置，與第1內部電極70a接觸。藉此，第1外部電極70c電性連接於第1內部電極70a。另，於圖1中，區域70R1為第1外部電極70c與第1內部電極70a接觸之區域。
第2外部電極70d設置於絕緣層60上。第2外部電極70d於設置於絕緣層60之剩餘之開口位置，與第2內部電極70b接觸。藉此，第2外部電極70d電性連接於第2內部電極70b。另，於圖1中，區域70R2為第2外部電極70d與第2內部電極70b接觸之區域。
第1外部電極70c具有包含第1金屬層70c1與第2金屬層70c2之積層構造。第2外部電極70d具有包含第1金屬層70d1與第2金屬層70d2之積層構造。
第1金屬層70c1及70d1例如包含銅。第2金屬層70c2及70d2分別被覆第1金屬層70c1及70d1之上表面及端面。第2金屬層70c2及70d2例如包含鎳或鎳合金層與金層之積層膜。第2金屬層70c2及70d2可省略。
第1外部電極70c或第1內部電極70a亦可於與其等之間之界面相鄰之位置進而包含障壁層。又，第2外部電極70d或第2內部電極70b亦可於與其等之間之界面相鄰之位置進而包含障壁層。作為障壁層之材料，例如可使用鈦。
該電容器1例如藉由以下方法製造。以下，一面參照圖3至圖11，一面說明電容器1之製造方法之一例。
於該方法中，首先準備圖3所示之基板10。如後所述，此處，作為一例，導電層20a係藉由向基板10之表面區域高濃度地摻雜雜質而形成。因此，基板10之一側之主面及另一側之主面分別相當於參照圖2說明之第1主面S1及第2主面S2。
第1主面S1具有參照圖2說明之第1區域A1及第2區域A2。
此處，作為一例，基板10為單晶矽晶圓。單晶矽晶圓之定向面並未特別限定，於本例中，使用第1主面S1為(100)面之矽晶圓。作為基板10，亦可使用第1主面S1為(110)面之矽晶圓。
接著，藉由MacEtch(Metal-Assisted Chemical Etching：金屬輔助化學蝕刻)，於基板10形成凹部。
即，首先如圖3所示，於基板10之第1主面S1上形成第1層90。
於第1層90中被覆第1區域A1之部分，設置有複數個開口。此處，複數個開口為排列於寬度方向之複數個狹縫90S。狹縫90S之長度方向與Y方向平行，排列於X方向。又，第1層90中被覆第2區域A2之部分為連續膜。第1層90為防止第1主面S1中由第1層90覆蓋之部分與後述之貴金屬接觸的第1掩膜層。
設置於第1層90之複數個開口亦可具有狹縫以外之形狀。例如，於第1層90，作為複數個開口，亦可設置各者之開口部之形狀為圓形、橢圓形、或多邊形且排列於彼此交叉之2個方向之複數個貫通孔。
或，於第1層90，亦可代替設置複數個開口，而設置規定複數個島狀部之1個以上之開口。該情形時，可藉由後述之蝕刻，於對應於島狀部之位置產生柱狀之凸部。
作為第1層90之材料，例如列舉聚醯亞胺、氟樹脂、苯酚樹脂、丙烯酸樹脂、及酚醛清漆樹脂等有機材料、或氧化矽及氮化矽等無機材料。
第1層90例如可藉由現有之半導體製程形成。包含有機材料之第1層90例如可藉由光微影形成。包含無機材料之第1層90例如可藉由利用氣相堆積法使無機材料層成膜、利用光微影形成掩膜、及利用蝕刻使無機材料層圖案化而成形。或，包含無機材料之第1層90可藉由基板10之表面區域之氧化或氮化、利用光微影形成掩膜、及利用蝕刻使氧化物或氮化物層圖案化而形成。
接著，如圖4及圖5所示，藉由鍍覆法，將包含貴金屬之觸媒層80形成於第1主面S1中於狹縫90S內露出之部分之上。
觸媒層80例如為包含貴金屬之不連續層。此處，作為一例，觸媒層80設為包含含有貴金屬之觸媒粒子81的粒狀層。
貴金屬例如為金、銀、鉑、銠、鈀、及釕之1者以上。觸媒層80及觸媒粒子81亦可進而包含鈦等貴金屬以外之金屬。
形成觸媒層80所利用之鍍覆法例如為電解鍍覆、還原鍍覆、或置換鍍覆。於該等手法中，由於置換鍍覆可使金屬直接且大致一樣地析出至第1主面S1中未由第1層90覆蓋之區域，故而尤佳。
但，於任一鍍覆法中，於第1區域A1與第2區域A2之邊界附近之區域、及與該邊界充分分開之區域，自鍍覆液供給金屬與利用該析出消耗金屬之平衡不同。具體而言，於第1區域A1與第2區域A2之邊界附近之區域，相較於與該邊界充分分開之區域，更容易向狹縫90S內析出金屬。因而，觸媒層80包含以適當密度析出金屬之第1觸媒部分80a、與以較高密度析出金屬之第2觸媒部分80b。如後所述，第2觸媒部分80b容易產生加工不良。
因此，於該方法中，如圖6至圖8所示，形成第2層95。此處，第2層95包含沿狹縫90S之長度方向延伸之部分95A、與沿狹縫90S之排列方向延伸之部分95B。
第2層95為防止後述之蝕刻劑100到達第2觸媒部分80b之第2掩膜層。第2層95以被覆觸媒層80中與第1區域A1與第2區域A2之邊界相鄰之部分，使觸媒層80中與上述邊界分開之部分露出之方式形成。藉此，第2層95不被覆第1觸媒部分80a之至少一部分，而被覆第2觸媒部分80b。
第2層95形成為位於第1區域A1上之部分之寬度，即圖8中之寬度D1及D2較佳處於20至100 μm之範圍內，更佳處於20至50 μm之範圍內。若增大該寬度，則可由第2層95確實地被覆第2觸媒部分80b之整體。但，若增大該寬度，則第1觸媒部分80a中由第2層95被覆之部分變寬。
另，寬度D1及D2可彼此相等。或，寬度D1及D2亦可不同。例如，寬度D1與寬度D2相比，可更大。
又，第2層95形成為厚度較佳處於0.1至10 μm之範圍內，更佳處於0.5至1 μm之範圍內。若加厚第2層95，則可由第2層95確實地被覆第2觸媒部分80b之整體。但，若加厚第2層95，則成本變高。
作為第2層95之材料，例如列舉聚醯亞胺、氟樹脂、苯酚樹脂、丙烯酸樹脂、及酚醛清漆樹脂等有機材料、或氧化矽及氮化矽等無機材料。
第2層95例如可藉由現有之半導體製程形成。包含有機材料之第2層95例如可藉由光微影形成。包含無機材料之第2層95例如可藉由利用氣相堆積法使無機材料層成膜、利用光微影形成掩膜、及利用蝕刻使無機材料層圖案化而成形。第2層95之材料較佳為有機材料。
伴隨第2層95之成膜，有可能於第1觸媒部分80a中不應由第2層95被覆之部分附著第2層95之材料。此種附著物降低觸媒活性。因此，於形成第2層95後，較佳例如藉由蝕刻自第1觸媒部分80a之露出部去除附著物。例如，使用有機材料作為第2層95之材料之情形，較佳進行灰化。另，若對圖6之構造進行該處理，則如圖7所示，第2層95變薄。
接著，基於貴金屬之作為觸媒之作用而蝕刻基板10，於第1主面S1形成凹部。
具體而言，如圖9所示，以蝕刻劑100蝕刻基板10。例如，使基板10浸漬於液狀之蝕刻劑100，且使蝕刻劑100與基板10接觸。
蝕刻劑100包含氧化劑與氟化氫。
蝕刻劑100中之氟化氫之濃度較佳處於1 mol/L至20 mol/L之範圍內，更佳處於5 mol/L至10 mol/L之範圍內，進而較佳處於3 mol/L至7 mol/L之範圍內。氟化氫濃度較低之情形，難以達成高蝕刻率。氟化氫濃度較高之情形，有可能產生過度之側面蝕刻。
氧化劑例如可自過氧化氫、硝酸、AgNO 3、KAuCl 4、HAuCl 4、K 2PtCl 6、H 2PtCl 6、Fe(NO 3) 3、Ni(NO 3) 2、Mg(NO 3) 2、Na 2S 2O 8、K 2S 2O 8、KMnO 4及K 2Cr 2O 7中選擇。由於未產生有害之副產物，亦未產生半導體元件之污染，故較佳以過氧化氫作為氧化劑。
蝕刻劑100中之氧化劑之濃度較佳處於0.2 mol/L至8 mol/L之範圍內，更佳處於2 mol/L至4 mol/L之範圍內，進而較佳處於3 mol/L至4 mol/L之範圍內。
蝕刻劑100亦可進而包含緩衝劑。緩衝劑例如包含氟化銨及銨之至少一者。根據一例，緩衝劑為氟化銨。根據另一例，緩衝劑為氟化銨與銨之混合物。
蝕刻劑100亦可進而包含水等其他成分。
使用此種蝕刻劑100之情形，於基板10中蝕刻劑100可到達且與觸媒粒子81接近之區域，基板10之材料，此處矽被氧化。且，藉此產生之氧化物被氫氟酸溶解並去除。與此相對，於基板10中附近不存在觸媒粒子81之區域，不產生上述反應。又，即便於基板10中附近存在觸媒粒子81之區域，或蝕刻劑100因第2層95而無法到達之區域，亦不產生上述反應。因此，僅選擇性蝕刻蝕刻劑100可到達且與觸媒粒子81接近之部分。
觸媒粒子81於進行蝕刻同時，向第2主面S2移動，於彼處進行與上述同樣之蝕刻。其結果，如圖10所示，於第1觸媒部分80a中未由第2層95覆蓋之部分之位置，自第1主面S1向第2主面S2，於相對於第1主面S1垂直之方向進行蝕刻。
如此，將圖11所示之凹部TR形成於第1主面S1。
其後，自基板10去除第1層90、第2層95及觸媒層80。另，第1層90亦可於形成觸媒層80後，形成第2層95前，自基板10被去除。
接著，於基板10上，形成圖2所示之導電層20a，獲得導電基板CS。如上所述，導電層20a為電容器之下部電極。導電層20a例如可藉由向基板10之表面區域高濃度地摻雜雜質而形成。包含多晶矽之導電層20a例如可藉由LPCVD(low pressure chemical vapor deposition：低壓化學氣相沈積)而形成。包含金屬之導電層20a例如可藉由電解鍍覆、還原鍍覆、或置換鍍覆而形成。
鍍覆液為包含被鍍覆金屬之鹽之液體。作為鍍覆液，可使用包含五水硫酸銅與硫酸之硫酸銅鍍覆液、包含焦磷酸銅與焦磷酸鉀之焦磷酸銅鍍覆液、及包含胺基磺酸鎳與硼之胺基磺酸鎳鍍覆液等一般之鍍覆液。
導電層20a較佳藉由使用包含被鍍覆金屬之鹽、界面活性劑、及超臨界或亞臨界狀態之二氧化碳之鍍覆液的鍍覆法而形成。於該鍍覆法中，界面活性劑介存於包含超臨界二氧化碳之粒子、與包含含有被鍍覆金屬之鹽之溶液之連續相之間。即，於鍍覆液中，於界面活性劑形成微胞，且超臨界二氧化碳被該等微胞獲取。
於通常之鍍覆法中，有被鍍覆金屬向凹部之底部附近之供給不充分之情況。該情況於凹部之深度D與寬度或徑W之比D/W較大之情形時尤為顯著。
獲取超臨界二氧化碳之微胞亦可容易地進入狹小之間隙。且，伴隨該等微胞之移動，包含被鍍覆金屬之鹽之溶液亦移動。因而，根據使用包含被鍍覆金屬之鹽、界面活性劑、超臨界或亞臨界狀態之二氧化碳之鍍覆液的鍍覆法，可容易地形成厚度均勻之導電層20a。
如上所述，此處，作為一例，導電層20a係藉由向基板10之表面區域高濃度地摻雜雜質而形成。即，此處，將基板10之第1主面S1側之表面區域作為導電層20a使用。
接著，於導電層20a上形成介電層30。介電層30例如可藉由CVD(chemical vapor deposition：化學氣相沈積)而形成。或，介電層30可藉由將導電層20a之表面氧化、氮化、或氮氧化而形成。
接著，於介電層30上形成導電層20b。導電層20b如上所述，為電容器之上部電極。作為導電層20b，例如形成包含多晶矽或金屬之導電層。此種導電層20b例如可藉由與導電層20a相關之上述者同樣之方法而形成。
接著，於介電層30形成開口部。此處，使介電層30中位於第1主面S1上之部分開口為框形狀。該開口部例如可藉由利用光微影形成掩膜、及利用蝕刻進行圖案化而形成。
接著，成膜金屬層，且將其圖案化，獲得第1內部電極70a及第2內部電極70b。第1內部電極70a及第2內部電極70b例如可藉由利用濺鍍或鍍覆之成膜、與光微影之組合而形成。
其後，形成絕緣層60。絕緣層60於與第1內部電極70a之一部分及第2內部電極70b之一部分對應之位置開口。絕緣層60例如可藉由利用CVD之成膜、與光微影之組合而形成。
接著，於絕緣層60上，形成第1外部電極70c及第2外部電極70d。具體而言，首先形成第1金屬層70c1及70d1。接著，形成第2金屬層70c2及70d2。第1金屬層70c1及70d1以及第2金屬層70c2及70d2例如可藉由利用濺鍍或鍍覆之成膜、與光微影之組合而形成。
其後，切割如此獲得之構造。如上所述，獲得圖1及圖2所示之電容器1。
於該電容器1中，於第1主面S1設置凹部TR且包含介電層30與導電層20b之積層構造不僅設置於第1主面S1，亦設置於凹部TR內。因而，該電容器1可達成較大之電容。
於上述方法中，使用觸媒之蝕刻中不易產生加工不良。對此，以下進行說明。
如參照圖4及圖5所說明，於第1區域A1與第2區域A2之邊界附近之區域，相較於與該邊界充分分開之區域，更容易向狹縫90S內析出貴金屬。其結果，觸媒層80包含以適當密度析出貴金屬之第1觸媒部分80a、與以較高密度析出貴金屬之第2觸媒部分80b。
其理由在於，於第1區域A1與第2區域A2之邊界附近之區域、及與該邊界充分分開之區域，自鍍覆液供給金屬與利用該析出消耗金屬之平衡不同。更詳細而言，其理由在於，於第1層90，於第2區域A2之位置未設置狹縫90S，因而，位於第1區域A1與第2區域A2之邊界附近之鍍覆液應供給金屬之區域之面積，相較於與該邊界充分分開之鍍覆液應供給金屬之區域之面積更小。
不形成第2層95，進行參照圖9及圖10且說明之蝕刻之情形，於形成有第1觸媒部分80a之區域，向相對於第1主面S1垂直之方向進行蝕刻。然而，該情形時，於形成有第2觸媒部分80b之區域，產生向相對於第1主面S1傾斜之方向進行蝕刻、於蝕刻之進行方向產生偏差、及無法有效進行向相對於第1主面S1垂直之方向之蝕刻等加工不良。其結果，例如獲得圖12所示之構造。
若形成第2層95，則妨礙向第2觸媒部分80b供給蝕刻劑100。因而，於對應於第2層95之位置不進行蝕刻，不產生上述加工不良。因此，例如獲得圖13所示之構造。
＜第2實施形態＞ 第2實施形態之蝕刻方法包含以下步驟：形成掩膜層，該掩膜層為於包含半導體材料且一側之主面具有彼此相鄰之第1區域及第2區域之基板上，被覆上述第1區域，包含設置複數個開口或規定複數個島狀部之1個以上之開口之第1部分、與被覆上述第2區域之連續膜即第2部分者，且與上述第1區域與上述第2區域之邊界相鄰之位置之上述第2部分之以上述主面為基準之高度，與上述第1部分之以上述主面為基準相比更大；將包含貴金屬之觸媒層藉由鍍覆法形成於上述主面中於上述複數個開口或上述1個以上之開口內露出之部分之上；及於上述觸媒層及上述掩膜層之存在下，以包含氧化劑與氟化氫之蝕刻劑蝕刻上述基板。
第2實施形態之構造體之製造方法包含以下步驟：藉由上述蝕刻方法，於上述基板形成1個以上之凹部。
第2實施形態之半導體裝置之製造方法包含以下步驟：藉由上述蝕刻方法，於上述基板形成1個以上之凹部；於上述1個以上之凹部之側壁上形成下部電極；於上述下部電極上形成介電層；及於上述介電層上形成上部電極。
以下，對利用上述蝕刻方法製造半導體裝置之一例即電容器作為構造體之方法進行記載。
根據第2實施形態之方法，例如可製造第1實施形態中例示之電容器1。於第2實施形態中，藉由以下方法製造該電容器1。
即，首先如圖14所示，於基板10之第1主面S1上形成掩膜層98。基板10與第1實施形態中説明者同樣。
掩膜層98包含第1部分98a與第2部分98b。
第1部分98a為掩膜層98中被覆第1區域A1之部分。於第1部分98a，設置有複數個開口。此處，複數個開口為排列於寬度方向之複數個狹縫90S。狹縫90S之長度方向與Y方向平行，排列於X方向。
設置於第1部分98a之複數個開口亦可具有狹縫以外之形狀。例如，於第1部分98a，作為複數個開口，亦可設置各者之開口部之形狀為圓形、橢圓形或多邊形且排列於彼此交叉之2個方向之複數個貫通孔。
或，於第1部分98a，亦可代替設置複數個開口，而設置規定複數個島狀部之1個以上之開口。該情形時，可藉由後述之蝕刻，於對應於島狀部之位置產生柱狀之凸部。
第2部分98b為掩膜層98中被覆第2區域A2之部分。第2部分98b為連續膜。與第1區域A1和第2區域A2之邊界相鄰之位置之第2部分98b之以第1主面S1為基準之高度H2 A或H2 B，與第1部分98a之以第1主面S1為基準之高度H1相比較大。
此處，掩膜層98為圖14及圖15所示之第1層90及第2層96之積層體。上述第1部分98a為第1層90中被覆第1區域A1之部分。又，第2部分98b為第2層96與第1層90中被覆第2區域A2之部分之組合。
第1層90形成於第1主面S1上。第1層90與第1實施形態中說明者同樣。即，第1層90發揮與第1實施形態中說明者同樣之作用。
第1層90被覆第1區域A1及第2區域A2。
於第1層90中被覆第1區域A1之部分，設置有複數個開口。此處，複數個開口為排列於寬度方向之複數個狹縫90S。狹縫90S之長度方向與Y方向平行，排列於X方向。
設置於第1層90之複數個開口亦可具有狹縫以外之形狀。例如，於第1層90，作為複數個開口，亦可設置各者之開口部之形狀為圓形、橢圓形或多邊形且排列於彼此交叉之2個方向之複數個貫通孔。或，於第1層90，亦可代替設置複數個開口，而設置規定複數個島狀部之1個以上之開口。
第1層90中被覆第2區域A2之部分為連續膜。第1層90中被覆第2區域A2之部分與第1層90中被覆第1區域A1之部分，其高度相等。
對於第1層90之材料，例如可使用第1實施形態中例示者。第1層90例如可藉由與第1實施形態中說明者同樣之方法而形成。
第2層96形成於第1層90上。第2層96使第1層90中被覆第1區域A1之部分露出。且，第2層96於至少與第1區域A1與第2區域A2之邊界相鄰之位置被覆第1層90中之第2區域A2。此處，第2層96具有包圍第1區域A1之框形狀。
對於第2層96之材料，例如可使用第1實施形態中對第2層95例示者。第2層96例如可藉由與第1實施形態中對第2層95說明者同樣之方法而形成。
如後所述，第2層96於用以形成觸媒層80之鍍覆處理中，防止於第1區域A1與第2區域A2之邊界附近之區域，自鍍覆液向第1主面S1過度供給金屬。藉此，可於第1區域A1與第2區域A2之邊界附近之狹縫90S內、及與該邊界充分分開之狹縫90S內，使觸媒金屬之密度大致相等。
掩膜層98亦可一體形成。例如，首先於第1層90上形成感光性樹脂層。作為感光性樹脂，例如使用正型之光阻劑。接著，對感光性樹脂層例如進行使用光柵掩膜之曝光、或2次以上之曝光。藉此，於感光性樹脂層內，產生曝光量不同之第1及第2曝光部、與未曝光部。其後，藉由進行顯影等，獲得一體形成之掩膜層98。
與上述邊界相鄰之位置之第2部分98b之以第1主面S1為基準之高度H2 A或H2 B，相對於第1部分98a之以第1主面S1為基準之高度H1之比，較佳處於2至5之範圍內，更佳處於2至3之範圍內。
此處，高度H1為第1層90之厚度。又，高度H2 A為與上述邊界中沿狹縫90S之長度方向延伸之部分相鄰之位置的第2部分98b之以第1主面S1為基準之高度。即，此處，高度H2 A為第2層96中沿狹縫90S之長度方向延伸之部分96A之以第1主面S1為基準之高度。且，高度H2 B為與上述邊界中沿狹縫90S之排列方向延伸之部分相鄰之位置的第2部分98b之以第1主面S1為基準之高度。即，此處，高度H2 B為第2層96中沿狹縫90S之排列方向延伸之部分96B之以第1主面S1為基準之高度。
又，第2部分98b之以第1部分98a為基準之高度H A或H B，相對於自第2部分98b中以第1主面S1為基準之高度最大之部分至複數個開口或1個以上開口的與第1主面S1平行之方向之距離D A或D B之比，較佳處於1至4之範圍內，更佳處於2至4之範圍內。
此處，距離D A為自第2層96中沿狹縫90S之長度方向延伸之部分96A至狹縫90S的狹縫90S之排列方向之距離。又，距離D B為自第2層96中沿狹縫90S之排列方向延伸之部分96B至狹縫90S的狹縫90S之長度方向之距離。
此處，高度H A為與上述邊界中沿狹縫90S之長度方向延伸之部分相鄰之位置的第2部分98b之以第1部分98a為基準之高度。即，此處，高度H A為第2層96中沿狹縫90S之長度方向延伸之部分之厚度。又，高度H B為與上述邊界中沿狹縫90S之排列方向延伸之部分相鄰之位置的第2部分98b之以第1部分98a為基準之高度。即，此處，高度H B為第2層96中沿狹縫90S之排列方向延伸之部分之厚度。
若增大該等比，則於用以形成觸媒層80之鍍覆處理中，於第1區域A1與第2區域A2之邊界附近之區域，自鍍覆液向第1主面S1供給之金屬量減少。
高度H1較佳處於0.1至10 μm之範圍內，更佳處於0.5至1 μm之範圍內。
高度H2 A及H2 B較佳處於0.2至20 μm之範圍內，更佳處於1至3 μm之範圍內。高度H2 A及H2 B可彼此相等，亦可不同。
高度H A及H B較佳處於0.1至10 μm之範圍內，更佳處於0.5至2 μm之範圍內。高度H A及H B可彼此相等，亦可不同。
距離D A及D B較佳處於0.05至0.5 μm之範圍內，更佳處於0.1至0.2 μm之範圍內。距離D A及D B可彼此相等，亦可不同。
如上所述形成掩膜層98後，如圖16所示，於第1主面S1中於狹縫90S內露出之部分之上，形成觸媒層80。對於觸媒層80之材料，例如可使用第1實施形態中例示者。觸媒層80例如可藉由與第1實施形態中說明者同樣之方法而形成。
接著，如圖17所示，於觸媒層80及掩膜層98之存在下，以包含氧化劑與氟化氫之蝕刻劑100蝕刻基板10。藉此，於第1主面S1形成凹部TR。
對於蝕刻劑100，例如可使用第1實施形態中例示者。該蝕刻例如藉由與第1實施形態中說明者同樣之方法。
接著，自基板10去除掩膜層98及觸媒層80。其後，如第1實施形態中所說明，形成導電層20a、介電層30及導電層20b。進而，如第1實施形態中所說明，形成第1內部電極70a、第2內部電極70b、絕緣層60、第1外部電極70c及第2外部電極70d，進行切割。如上所述，獲得圖1及圖2所示之電容器1。
於該電容器1中，於第1主面S1設置凹部TR且包含介電層30與導電層20b之積層構造除第1主面S1外，亦設置於凹部TR內。因而，該電容器1可達成較大之電容。
如上所述，於該方法中，第2層96於用以形成觸媒層80之鍍覆處理中，防止於第1區域A1與第2區域A2之邊界附近之區域，自鍍覆液向第1主面S1過度供給金屬。藉此，可於第1區域A1與第2區域A2之邊界附近之狹縫90S內、及與該邊界充分分開之狹縫90S內，使觸媒金屬之密度大致相等。因此，可與第1實施形態同樣，使用觸媒之蝕刻中不易產生加工不良。
對於第1及第2實施形態中說明之方法，可進行各種變化。
例如，於第1及第2實施形態中，作為構造體之一例對電容器進行說明，但對電容器之上述技術亦可應用於其他構造體。
於第1及第2實施形態中說明之方法中，於形成觸媒層80之前，亦可使第1區域A1中與狹縫90S對應之部分之高度，相較於第1區域A1剩餘部分之高度更高。例如，亦可藉由蝕刻而降低第1區域A1中未由第1層90被覆之部分之高度。或，亦可藉由磊晶生長而增高第1區域A1中與狹縫90S對應之部分之高度。如此，不易產生蝕刻之進行方向之偏差。
於第2實施形態中說明之方法中，以沿著第1區域A1與第2區域A2之整個邊界之方式，形成第2層96。第2層96中沿狹縫90S之排列方向延伸之部分96B亦可如圖18所示，僅設置於第2層96中沿狹縫90S之長度方向延伸之部分96A之附近。
凹部TR為溝槽之情形，由相鄰之凹部TR夾著之凸部具有隔板形狀。該情形時，若於用以形成凹部TR之蝕刻中，或於某個凹部TR之位置，遍及其整個長度產生加工不良，則有可能產生與該凹部TR相鄰之凸部之塌陷。另一方面，即便於用以形成凹部TR之蝕刻中，或於某個凹部TR之位置，僅於其端部位置產生加工不良，亦不易產生與該凹部TR相鄰之凸部之塌陷。
因此，即便於採用圖18所示之構造之情形，於用以形成凹部TR之蝕刻中，亦可不易產生夾於相鄰之凹部TR間之凸部之塌陷。
另，本發明並非限定於上述實施形態不變者，於不脫離其主旨之範圍內可於實施階段使構成要件變化並具體化。又，可藉由上述實施形態所揭示之複數個構成要件之適當組合而形成各種發明。例如，亦可自實施形態所示之所有構成要件刪除若干構成要件。再者，亦可適當組合跨及不同實施形態之構成要件。
1:電容器 10:基板 20a:導電層 20b:導電層 30:介電層 60:絕緣層 70a:第1內部電極 70b:第2內部電極 70c:第1外部電極 70c1:第1金屬層 70c2:第2金屬層 70d:第2外部電極 70d1:第1金屬層 70d2:第2金屬層 70R1:區域 70R2:區域 80:觸媒層 80a:第1觸媒部分 80b:第2觸媒部分 81:觸媒粒子 90:第1層 90S:狹縫 95:第2層 95A:部分 95B:部分 96:第2層 96A:部分 96B:部分 98:掩膜層 98a:第1部分 98b:第2部分 100:蝕刻劑 A1:第1區域 A2:第2區域 CS:導電基板 D1:寬度 D2:寬度 D A:距離 D B:距離 H1:高度 H A:高度 H B:高度 H2 A:高度 H2 B:高度 S1:第1主面 S2:第2主面 TR:凹部
圖1係顯示可藉由第1及第2實施形態之方法製造之電容器之一例之俯視圖。 圖2係沿圖1所示之電容器之II-II線之剖視圖。 圖3係顯示第1實施形態之電容器之製造方法中之一步驟之剖視圖。 圖4係顯示第1實施形態之電容器之製造方法中之另一步驟之剖視圖。 圖5係顯示由圖4之步驟獲得之構造之俯視圖。 圖6係顯示第1實施形態之電容器之製造方法中之又一步驟之剖視圖。 圖7係顯示第1實施形態之電容器之製造方法中之又一步驟之剖視圖。 圖8係顯示由圖7之步驟獲得之構造之俯視圖。 圖9係顯示第1實施形態之電容器之製造方法中之又一步驟之剖視圖。 圖10係顯示第1實施形態之電容器之製造方法中之又一步驟之剖視圖。 圖11係顯示由圖9及圖10之步驟獲得之構造之剖視圖。 圖12係顯示省略第2層之情形時獲得之構造之一例之電子顯微鏡照片。 圖13係顯示設置第2層之情形時獲得之構造之一例之電子顯微鏡照片。 圖14係顯示第2實施形態之電容器之製造方法中之一步驟之剖視圖。 圖15係顯示由圖14之步驟獲得之構造之俯視圖。 圖16係顯示第2實施形態之電容器之製造方法中之另一步驟之剖視圖。 圖17係顯示第2實施形態之電容器之製造方法中之又一步驟之剖視圖。 圖18係顯示第2實施形態之電容器之製造方法之變化例之剖視圖。
10:基板
80:觸媒層
80a:第1觸媒部分
80b:第2觸媒部分
81:觸媒粒子
90:第1層
90S:狹縫
95:第2層
95A:部分
95B:部分
A1:第1區域
A2:第2區域
S1:第1主面
S2:第2主面

Claims (13)

  1. 一種蝕刻方法，其包含以下步驟： 形成第1層，該第1層於包含半導體材料且一側之主面具有彼此相鄰之第1區域及第2區域之基板上，被覆上述第1區域及上述第2區域，於被覆上述第1區域之部分設置複數個開口或規定複數個島狀部之1個以上之開口，被覆上述第2區域之部分為連續膜； 將包含貴金屬之觸媒層藉由鍍覆法形成於上述主面中於上述複數個開口或上述1個以上之開口內露出之部分之上； 形成第2層，該第2層被覆上述觸媒層中與上述第1區域與上述第2區域之邊界相鄰之部分，使上述觸媒層中與上述邊界分開之部分露出；及 於上述觸媒層及上述第2層存在下，以包含氧化劑與氟化氫之蝕刻劑蝕刻上述基板。
  2. 如請求項1之蝕刻方法，其中於上述第1層，作為上述複數個開口，設置排列於寬度方向之複數個狹縫。
  3. 如請求項1之蝕刻方法，其中上述基板除上述觸媒層及上述第2層外，並且於上述第1層存在下進行蝕刻。
  4. 如請求項1之蝕刻方法，其中上述第2層以位於上述第1區域上之部分之寬度處於20至100 μm之範圍內之方式形成。
  5. 如請求項1之蝕刻方法，其中作為上述觸媒層，形成包含含有上述貴金屬之粒子的粒狀層。
  6. 一種蝕刻方法，其包含以下步驟： 形成掩膜層，該掩膜層係於包含半導體材料且一側之主面具有彼此相鄰之第1區域及第2區域之基板上，被覆上述第1區域，包含設置有複數個開口或規定複數個島狀部之1個以上之開口之第1部分、與被覆上述第2區域之連續膜即第2部分者，且與上述第1區域與上述第2區域之邊界相鄰之位置處之上述第2部分之以上述主面為基準之高度，與上述第1部分之以上述主面為基準之高度相比較大； 將包含貴金屬之觸媒層藉由鍍覆法形成於上述主面中於上述複數個開口或上述1個以上之開口內露出之部分之上；及 於上述觸媒層及上述掩膜層存在下，以包含氧化劑與氟化氫之蝕刻劑蝕刻上述基板。
  7. 如請求項6之蝕刻方法，其中於上述掩膜層，作為上述複數個開口，設置排列於寬度方向之複數個狹縫。
  8. 如請求項6之蝕刻方法，其中 上述掩膜層之形成包含以下步驟： 形成第1層，該第1層於上述基板上，被覆上述第1區域及上述第2區域，於被覆上述第1區域之部分設置上述複數個開口或規定上述複數個島狀部之上述1個以上之開口，被覆上述第2區域之部分為連續膜；及 形成第2層，該第2層使上述第1層中被覆上述第1區域之上述部分露出，於至少與上述邊界相鄰之位置被覆上述第1層中之上述第2區域。
  9. 如請求項6之蝕刻方法，其中與上述邊界相鄰之位置處之上述第2部分之距上述主面之上述高度，相對於上述第1部分之距上述主面之上述高度之比，處於2至5之範圍內。
  10. 如請求項6之蝕刻方法，其中上述第2部分之以上述第1部分為基準之高度，相對於自上述第2部分中以上述主面為基準之高度為最大之部分至上述複數個開口或上述1個以上開口之、與上述主面平行之方向上之距離之比，在1至4之範圍內。
  11. 如請求項6之蝕刻方法，其中作為上述觸媒層，形成包含含有上述貴金屬之粒子的粒狀層。
  12. 一種構造體之製造方法，其包含以下步驟：藉由請求項1至11中任一項之蝕刻方法，於上述基板形成1個以上之凹部。
  13. 一種半導體裝置之製造方法，其包含以下步驟： 藉由請求項1至11中任一項之蝕刻方法，於上述基板形成1個以上之凹部； 於上述1個以上之凹部之側壁上形成下部電極； 於上述下部電極上形成介電層；及 於上述介電層上形成上部電極。
TW110129765A 2021-03-18 2021-08-12 蝕刻方法 TWI808465B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021044887A JP2022144046A (ja) 2021-03-18 2021-03-18 エッチング方法
JP2021-044887 2021-03-18

Publications (2)

Publication Number Publication Date
TW202238714A true TW202238714A (zh) 2022-10-01
TWI808465B TWI808465B (zh) 2023-07-11

Family

ID=83284069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129765A TWI808465B (zh) 2021-03-18 2021-08-12 蝕刻方法

Country Status (6)

Country Link
US (1) US11901185B2 (zh)
JP (1) JP2022144046A (zh)
KR (1) KR102543387B1 (zh)
CN (1) CN115116840A (zh)
FR (1) FR3120984B1 (zh)
TW (1) TWI808465B (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0882703A (ja) 1994-09-09 1996-03-26 Nikon Corp 高アスペクト比、微細パターンの素子の製造方法
JPH09321042A (ja) 1996-05-30 1997-12-12 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6265075B1 (en) * 1999-07-20 2001-07-24 International Business Machines Corporation Circuitized semiconductor structure and method for producing such
JP4376706B2 (ja) 2004-06-30 2009-12-02 東京応化工業株式会社 ネガ型ホトレジスト組成物を用いたメッキ形成物の形成方法
TW200620451A (en) 2004-11-09 2006-06-16 Univ Osaka Method for forming hole in crystal substrate, and crystal substrate having hole formed by the method
EP2545585A2 (en) 2010-03-09 2013-01-16 Board of Regents of the University of Texas System Porous and non-porous nanostructures
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
JP6193321B2 (ja) * 2015-09-01 2017-09-06 株式会社東芝 エッチング方法、物品の製造方法、及びエッチング装置
JP2017201660A (ja) 2016-05-04 2017-11-09 株式会社ザイキューブ 半導体基板への孔の形成方法及びそれに用いるマスク構造
JP6081647B1 (ja) * 2016-07-28 2017-02-15 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
US10838298B2 (en) 2016-09-21 2020-11-17 Molecular Imprints, Inc. Microlithographic fabrication of structures
JP2017195383A (ja) * 2017-05-25 2017-10-26 株式会社東芝 エッチング方法、物品の製造方法、及びエッチング装置
JP2019140225A (ja) 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
WO2019171470A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
JP7027352B2 (ja) 2019-01-21 2022-03-01 株式会社東芝 コンデンサ
JP7434009B2 (ja) * 2020-03-23 2024-02-20 株式会社東芝 構造体及びその製造方法
US20220115238A1 (en) * 2020-10-09 2022-04-14 Kabushiki Kaisha Toshiba Etching method, method of manufacturing semiconductor chip, and method of manufacturing article

Also Published As

Publication number Publication date
TWI808465B (zh) 2023-07-11
FR3120984A1 (fr) 2022-09-23
US20220301877A1 (en) 2022-09-22
KR102543387B1 (ko) 2023-06-14
CN115116840A (zh) 2022-09-27
KR20220130557A (ko) 2022-09-27
US11901185B2 (en) 2024-02-13
FR3120984B1 (fr) 2023-08-25
JP2022144046A (ja) 2022-10-03

Similar Documents

Publication Publication Date Title
US11508525B2 (en) Capacitor having trenches on both surfaces
US11551864B2 (en) Capacitor and capacitor module
US20230307184A1 (en) Capacitor and etching method
US11588059B2 (en) Structural body and method of manufacturing the same
TWI808465B (zh) 蝕刻方法
JP7434009B2 (ja) 構造体及びその製造方法
US11862667B2 (en) Capacitor
CN112542314B (zh) 电容器