CN115083266A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115083266A
CN115083266A CN202210198926.0A CN202210198926A CN115083266A CN 115083266 A CN115083266 A CN 115083266A CN 202210198926 A CN202210198926 A CN 202210198926A CN 115083266 A CN115083266 A CN 115083266A
Authority
CN
China
Prior art keywords
electrode layer
emitting element
line
display device
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210198926.0A
Other languages
English (en)
Inventor
车娜贤
孙宣权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115083266A publication Critical patent/CN115083266A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：像素，该像素具有像素电路区域和在像素电路区域的至少一部分周围延伸的相邻区域；第一线，至少部分地在相邻区域中并且在第一方向上延伸；第二线，至少部分地在相邻区域中并且在与第一方向垂直的第二方向上延伸；以及对准电极层，在第二方向上延伸并且在第一线和第二线上。对准电极层中的第一数量的对准电极层在像素电路区域中，并且对准电极层中的第二数量的对准电极层在相邻区域中。第一数量大于第二数量。

Description

显示装置
本申请要求于2021年3月2日在韩国知识产权局提交的第10-2021-0027644号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开的实施例的方面涉及一种显示装置。
背景技术
近年来，随着对信息显示的兴趣的增加，已经持续对显示装置进行研究和开发。
发明内容
根据本公开的实施例，显示装置具有通过有效地布置布线而改善的开口率。
根据本公开的实施例，显示装置通过防止或基本上防止亮度不均匀在视觉上被识别而具有改善的外部可视性。
本公开的方面和特征不限于上面提及的方面和特征，并且本领域技术人员将通过以下描述清楚地理解未提及的其他方面和特征。
根据本公开的实施例，显示装置包括：像素，具有像素电路区域和在像素电路区域的至少一部分周围延伸的相邻区域；第一线，至少部分地在相邻区域中并且在第一方向上延伸；第二线，至少部分地在相邻区域中并且在与第一方向垂直的第二方向上延伸；以及对准电极层，在第二方向上延伸并且在第一线和第二线上。对准电极层中的第一数量的对准电极层在像素电路区域中，对准电极层中的第二数量的对准电极层在相邻区域中，并且第一数量大于第二数量。
根据实施例，对准电极层的至少一部分可以在像素电路区域中而不在相邻区域中。
根据实施例，对准电极层可以包括在相邻区域中而不在像素电路区域中的根电极层，并且根电极层可以与对准电极层中的在像素电路区域中的至少一部分间隔开。
根据实施例，第二线可以包括被构造为提供数据信号的数据线，数据线可以包括第一数据线、第二数据线和第三数据线，并且当在平面图中观看时，第一数据线、第二数据线和第三数据线中的每条可以与对准电极层中的任一个叠置。
根据实施例，像素可以包括第一子像素、第二子像素和第三子像素，第一子像素被构造为发射第一颜色的光，第二子像素被构造为发射第二颜色的光，第三子像素被构造为发射第三颜色的光。在像素电路区域中的对准电极层可以包括第一阴极电极层、第二阴极电极层、第三阴极电极层、第一阳极电极层、第二阳极电极层、第三阳极电极层、第一浮置电极层、第二浮置电极层和第三浮置电极层。第一阴极电极层、第一阳极电极层和第一浮置电极层可以是第一子像素的对准电极层，第二阴极电极层、第二阳极电极层和第二浮置电极层可以是第二子像素的对准电极层，并且第三阴极电极层、第三阳极电极层和第三浮置电极层可以是第三子像素的对准电极层。
根据实施例，根电极层可以包括第一根电极层和第二根电极层，第二阴极电极层可以与第一根电极层间隔开，并且第三浮置电极层可以与第二根电极层间隔开。
根据实施例，相邻区域可以具有第一相邻区域、第二相邻区域和第三相邻区域。第一相邻区域可以在第一方向上与像素电路区域叠置，并且第二相邻区域和第三相邻区域可以在第二方向上与像素电路区域叠置。像素电路区域在第一方向上的宽度与第一相邻区域在第一方向上的宽度之和可以大于第二相邻区域在第一方向上的宽度或第三相邻区域在第一方向上的宽度。
根据实施例，第一阴极电极层、第一阳极电极层和第一浮置电极层可以沿着第一方向顺序地布置，并且第三浮置电极层、第三阳极电极层和第三阴极电极层可以沿着第一方向顺序地布置。
根据实施例，第一线可以包括主扫描线，第二线可以包括在接触部处电连接到主扫描线的子扫描线，并且子扫描线可以与第三阴极电极层叠置。
根据实施例，当在平面图中观看时，接触部可以与第三阴极电极层叠置。
根据实施例，第三阴极电极层在第一方向上的宽度可以比第三阳极电极层和第三浮置电极层中的每个在第一方向上的宽度大。
根据实施例，像素还可以包括第一发光元件和第二发光元件。第一发光元件可以在第三阴极电极层与第三阳极电极层之间，并且第二发光元件可以在第三阳极电极层与第三浮置电极层之间。
根据实施例，第一发光元件的一端可以电连接到第一接触电极，第一发光元件的另一端可以电连接到第二接触电极，第二发光元件的一端可以电连接到第二接触电极，并且第二发光元件的另一端可以电连接到第三接触电极。
根据实施例，像素还可以包括布置在由对准电极层限定的沟区域中的发光元件。
根据实施例，第二线可以以第二数量设置在相邻区域中，并且第二线中的每条可以与对准电极层叠置。
根据本公开的另一实施例，显示装置包括：像素，包括晶体管，并且具有像素电路区域和在像素电路区域的至少一部分周围延伸的相邻区域；第一线，在相邻区域中并且在第一方向上延伸；第二线，在与第一方向垂直的第二方向上延伸；以及对准电极层，在第二方向上延伸并且在第一线和第二线上。第一线包括被构造为向晶体管提供扫描信号的主扫描线，第二线可以包括通过接触部电连接到主扫描线的子扫描线，并且子扫描线可以在相邻区域中与对准电极层中的任一个叠置。
根据实施例，像素还可以包括第一发光元件和第二发光元件，并且对准电极层可以包括阴极电极层、阳极电极层和浮置电极层。第一发光元件可以在阴极电极层与阳极电极层之间，第二发光元件可以在阳极电极层与浮置电极层之间，并且当在平面图中观看时，阴极电极层的至少一部分可以与子扫描线叠置。
根据实施例，阴极电极层在第一方向上的宽度可以大于阳极电极层在第一方向上的宽度和浮置电极层在第一方向上的宽度，并且浮置电极层、阳极电极层和阴极电极层可以在第一方向上顺序地布置。
本公开的方面和特征不限于上面提及的方面和特征，并且本领域技术人员可以通过本说明书和附图清楚地理解未提及的方面和特征。
附图说明
附图示出了本公开的一些实施例并且与描述一起用于解释本公开的方面和特征，附图被包括以提供对本公开的进一步理解，并且附图被包含在本说明书中且构成本说明书的一部分。
图1是根据实施例的发光元件的透视图。
图2是图1中示出的发光元件的剖视图。
图3是示出根据实施例的显示装置的框图。
图4是示意性地示出包括在根据实施例的显示装置中的像素部件的图。
图5是示意性地示出包括在根据实施例的子像素中的像素电路的电路图。
图6是示意性地示出包括在根据实施例的显示装置中的堆叠结构的图。
图7至图9是示出根据实施例的像素的电极的构造的布局图。
图10是图8的部分EA1的放大图。
图11是图8的部分EA2的放大图。
图12是沿着图10的线I-I’截取的剖视图。
图13是沿着图9的线II-II’截取的剖视图。
图14是沿着图9的线III-III’截取的剖视图。
图15是图8的部分EA3的放大图。
具体实施方式
本说明书中描述的实施例旨在向本公开所属领域的技术人员清楚地解释本公开的精神。因此，本公开不受这里描述的实施例的限制。本公开的范围应被理解为包括不脱离本公开的精神的修改或变化。
考虑到本公开的功能，本说明书中使用的术语已经选自于当前广泛使用的通用术语。然而，这可以根据本公开所属领域的技术人员的意图或习惯或者新技术的出现而变化。然而，当以任意含义定义和使用特定术语时，将单独地描述该术语的含义。因此，贯穿本说明书，本说明书中使用的术语应当基于内容和术语的实际含义来解释，而不是基于术语的名称来解释。
附于本说明书的附图是为了容易地解释本公开的方面和特征。为了帮助理解本公开，可以夸大并示意性地示出或显示附图中所示的组件的形状。因此，本公开不受附图限制。
在本说明书中，当确定与本公开相关的公知构造或功能的详细描述可能使本公开的主题模糊时，将根据需要省略其详细描述。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，它可以直接在所述另一元件或层上、直接连接或结合到所述另一元件或层，或者也可以存在一个或更多个居间元件或层。当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或层。例如，当第一元件被描述为“结合”或“连接”到第二元件时，第一元件可以直接结合或连接到第二元件，或者第一元件可以经由一个或更多个居间元件间接结合或连接到第二元件。
相同的附图标记表示相同的元件。如在这里使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。此外，当描述本公开的实施例时，“可以”的使用表示“本公开的一个或更多个实施例”。当诸如“……中的至少一个(种/者)”的表述位于一列元件之后时，这样的表述修饰整列元件而不修饰所述列中的个别元件。如在这里使用的，术语“使用”和其变形可以被认为分别与术语“利用”和其变形同义。如在这里使用的，术语“基本上”、“大约(约)”和类似术语被用作近似术语而不是用作程度术语，并且意图解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。
将理解的是，尽管可以在这里使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
为了易于描述，可以在这里使用诸如“在……之下”、“在……下方”、“下”、“在……上方”和“上”等的空间相对术语来描述如附图中所示的一个元件或特征与另一元件或特征的关系。将理解的是，空间相对术语意图包括装置在使用或操作中除了附图中描绘的方位之外的不同方位。例如，如果翻转附图中的装置，则被描述为“在”其他元件或特征“下方”或“之下”的元件于是将被定向为“在”所述其他元件或特征“上方”或“之上”。因此，术语“在……下方”可以包含上方和下方两种方位。装置可以被另外定向(旋转90度或在其他方位处)，并且应当相应地解释在这里使用的空间相对描述语。
这里使用的术语是为了描述本公开的具体示例实施例的目的，而不是意图成为本公开的所描述的示例实施例的限制。如在这里使用的，除非上下文另外清楚地指出，否则单数形式“一”和“一个(种/者)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包括”、“包含”和/或其变型时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
本公开涉及一种显示装置。在下文中，将参照图1至图15描述根据实施例的显示装置。
图1和图2示出了包括在根据实施例的显示装置100(见例如，图3)中的发光元件LD。图1是示出根据实施例的发光元件LD的透视图，图2是发光元件LD的剖视图。图1和图2示出了具有柱状形状的发光元件LD，但是发光元件LD的类型和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，当发光元件LD沿其延伸的方向被称为长度方向时，第一半导体层11、活性层12和第二半导体层13可以沿着长度方向顺序地堆叠。
发光元件LD可以具有沿着一个方向延伸的柱形状。发光元件LD可以具有第一端EP1和第二端EP2。发光元件LD的第一端EP1可以与第一半导体层11和第二半导体层13中的一个相邻，发光元件LD的第二端EP2可以与第一半导体层11和第二半导体层13中的另一个相邻。
根据实施例，发光元件LD可以是通过蚀刻方法等被制造为具有柱形状的发光元件。在本说明书中，柱形状可以包括在长度方向上长(例如，在长度方向上伸长)(例如，具有大于1的长宽比)的棒状形状或条状形状(诸如圆形柱状或多边形柱状)，并且对剖面形状没有特别限制。例如，发光元件LD的长度L可以大于剖面的直径(或宽度)D。
根据实施例，发光元件LD可以具有大约纳米级至微米级的尺寸。例如，发光元件LD可以具有范围从纳米级到微米级的直径(或宽度)D和/或长度L。然而，发光元件LD的尺寸不限于此。发光元件LD的尺寸可以根据将包括发光元件LD的发光器件用作光源的装置的设计条件而不同地改变。
第一半导体层11可以是第一导电型半导体层。例如，第一半导体层11可以包括N型半导体层。作为示例，第一半导体层11可以包括N型半导体层，该N型半导体层包括来自InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的任一种半导体材料并且掺杂有诸如Si、Ge或Sn等的第一导电型掺杂剂。然而，第一半导体层11的材料(或构成第一半导体层11的材料)不限于此，第一半导体层11可以由各种其他材料形成。
活性层12可以设置在第一半导体层11上，并且可以以单量子阱或多量子阱结构形成。活性层12的位置可以根据发光元件LD的类型而不同地改变。
掺杂有导电掺杂剂的覆盖层可以形成在活性层12上和/或下面。例如，覆盖层可以包括AlGaN层或InAlGaN层(或者可以由AlGaN层或InAlGaN层形成)。根据实施例，诸如AlGaN和InAlGaN的材料可以被用来形成活性层12，各种其他材料也可以形成(或构成)活性层12。
第二半导体层13可以设置在活性层12上，并且可以包括与第一半导体层11不同类型的半导体层。例如，第二半导体层13可以包括P型半导体层。例如，第二半导体层13可以包括P型半导体层，该P型半导体层包括来自InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料并且掺杂有诸如Mg等的第二导电型掺杂剂。然而，第二半导体层13的材料(或构成第二半导体层13的材料)不限于此，第二半导体层13可以由各种其他材料形成。
当高于阈值电压的电压施加到发光元件LD的两端(例如，相对端)时，在电子-空穴对在活性层12中结合的同时可以从发光元件LD发射光。通过使用该原理来控制发光元件LD的发射，发光元件LD可以用作包括显示装置的像素的各种发光装置的光源。
根据实施例，发光元件LD还可以包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上以至少围绕活性层12的外周表面。另外，绝缘膜INF还可以围绕第一半导体层11和第二半导体层13中的每个的部分区域。绝缘膜INF可以由单层膜或双层膜形成，但是本公开不限于此。绝缘膜INF可以由多层膜(例如，三层或更多层膜)形成。例如，绝缘膜INF可以包括包含第一材料的第一绝缘膜和包含与第一材料不同的第二材料的第二绝缘膜。
根据实施例，绝缘膜INF可以暴露发光元件LD的具有不同极性的两端EP1/EP2。例如，绝缘膜INF可以暴露位于发光元件LD的第一端EP1和第二端EP2处的第一半导体层11和第二半导体层13中的每个的一端。在另一实施例中，绝缘膜INF可以暴露第一半导体层11和第二半导体层13的与发光元件LD的第一端EP1和第二端EP2相邻的侧部。
根据实施例，绝缘膜INF可以包括来自氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)之中的至少一种绝缘材料，并且可以由单层组成或者可以包括多个层。然而，本公开不限于此。例如，根据另一实施例，可以省略绝缘膜INF。
根据实施例，当绝缘膜INF被设置为覆盖发光元件LD的表面(特别是活性层12的外周表面)时，可以确保发光元件LD的电稳定性。另外，当绝缘膜INF设置在发光元件LD的表面上时，可以通过减少或最小化发光元件LD的表面缺陷来改善寿命和效率。另外，即使当多个发光元件LD被设置为彼此相邻时，也可以防止或基本上防止可能发生在发光元件LD之间的不希望的短路。
根据实施例，除了第一半导体层11、活性层12、第二半导体层13和/或围绕它们的绝缘膜INF之外，发光元件LD还可以包括附加组件。例如，发光元件LD还可以包括设置在第一半导体层11、活性层12和/或第二半导体层13的一端侧上的至少一个磷光体层、活性层、半导体层和/或电极层。例如，可以分别在发光元件LD的第一端EP1和第二端EP2处进一步设置接触电极层。
图3是示出根据实施例的显示装置100的框图。
显示装置100可以指被构造为向用户提供视觉数据的装置。显示装置100可以是使用上面参照图1和图2描述的发光元件LD作为光源的电子装置。根据实施例，显示装置100可以是平板PC、电视、智能电话或膝上型计算机等，但不限于具体示例。
根据实施例，显示装置100可以包括像素部分(例如，像素区域)110、扫描驱动器120、数据驱动器130、补偿器140和控制器150。
像素部分110可以包括连接到扫描线SL和数据线DL的多个子像素SPX。根据实施例，子像素SPX中的至少一个可以构成像素(见例如，图4中的“PX”)。例如，子像素SPX可以包括构成一个像素PX的第一子像素至第三子像素(见例如，图4中的“SPX1”至“SPX3”)。
扫描驱动器120可以设置在像素部分110的一侧上。扫描驱动器120可以从控制器150接收第一控制信号SCS。扫描驱动器120可以响应于第一控制信号SCS向扫描线SL供应扫描信号。
根据实施例，第一控制信号SCS可以是用于控制扫描驱动器120的驱动时序的信号。第一控制信号SCS可以包括用于扫描信号的扫描开始信号和多个时钟信号。扫描信号可以被设定为与相应的扫描信号供应于其的晶体管的类型对应的栅极导通电平。
数据驱动器130可以设置在像素部分110的一侧上。数据驱动器130可以从控制器150接收第二控制信号DCS。数据驱动器130可以响应于第二控制信号DCS而向数据线DL供应数据信号。
根据实施例，第二控制信号DCS可以是用于控制数据驱动器130的驱动时序的信号。
补偿器140可以通过感测线SENL接收从子像素SPX提取的感测值(例如，电流或电压信息)。补偿器140可以基于感测值生成用于补偿子像素SPX的劣化的补偿值。例如，补偿器140可以基于第一晶体管(见例如，图5中的“T1”)和/或发光元件LD的特性的变化(例如，第一晶体管T1的阈值电压、迁移率和其他特性的变化)来获得信息。补偿器140可以基于关于(或基于)特性变化的信息来计算用于补偿数据信号的补偿值，并且可以向控制器150或数据驱动器130提供补偿值。
根据实施例，补偿器140可以从控制器150接收第三控制信号CCS。补偿器140可以响应于第三控制信号CCS向子像素SPX供应感测信号。
根据实施例，第三控制信号CCS可以是用于控制补偿器140的驱动的信号，所述补偿器140用于补偿子像素SPX的感测和劣化。
控制器150可以获得(或生成)第一控制信号SCS、第二控制信号DCS和第三控制信号CCS。控制器150可以生成第一控制信号SCS和第二控制信号DCS，并且分别向扫描驱动器120和数据驱动器130提供第一控制信号SCS和第二控制信号DCS。控制器150可以生成第三控制信号CCS，并且向补偿器140提供第三控制信号CCS。
根据实施例，可以设置其中扫描驱动器120和数据驱动器130设置在像素部分110的一侧上的单侧驱动结构。
在下文中，为了便于描述，作为示例将描述包括单侧驱动结构的显示装置100。
根据实施例，为了将单侧驱动结构应用于显示装置100，扫描线SL可以包括主扫描线SML和子扫描线SSL。
主扫描线SML可以连接到至少一条子扫描线SSL。例如，如图3中所示，两条子扫描线SSL可以电连接到一条主扫描线SML。
主扫描线SML可以在第一方向DR1上延伸，并且可以连接到与其对应的像素行的子像素SPX。主扫描线SML可以向子像素SPX供应扫描信号。
子扫描线SSL可以在第二方向DR2上延伸，并且可以在接触部CP处连接到主扫描线SML。子扫描线SSL可以电连接扫描驱动器120和主扫描线SML。
像素行的方向可以是水平方向，并且可以是附图中的第一方向DR1。像素列的方向可以是竖直方向，并且可以是附图中的第二方向DR2。像素行和像素列可以由子像素SPX的布置来限定。像素行可以由主扫描线SML限定。
当子扫描线SSL电连接到主扫描线SML时，与各接触点相邻的部分处的RC负载(RC延迟)和与各接触点间隔开的部分处的RC负载的偏差可能增大。为了减小RC负载的偏差，主扫描线SML可以连接到多条子扫描线SSL。例如，因为扫描信号通过多个接触部CP供应到主扫描线SML，所以可以相对地减小主扫描线SML内的各位置的RC负载的偏差。
数据线DL可以沿着像素列(例如，第二方向DR2)延伸，并且可以连接到子像素SPX。数据线DL可以向与其连接的子像素SPX供应数据信号。
在图3中，扫描驱动器120、数据驱动器130、补偿器140和控制器150被单独地示出(例如，如被示出为单独的组件)，但是扫描驱动器120、数据驱动器130、补偿器140和控制器150中的至少一些可以集成到一个模块或集成电路芯片(IC)中。例如，控制器150的至少一些组件和/或功能可以包括在(或集成到)数据驱动器130中。
根据实施例，扫描驱动器120可以包括分别驱动像素部分110的部分区域的多个扫描驱动器(例如，多个扫描驱动芯片或扫描驱动电路)。数据驱动器130可以包括分别驱动像素部分110的部分区域的多个数据驱动器(例如，多个数据驱动芯片或数据驱动电路)。
图4是示意性地示出包括在根据实施例的显示装置100中的像素部分110的图。
参照图4，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。
在图4中，为了便于描述，将基于上面参照图3描述的数据线DL的第一数据线DL1至第十八数据线DL18以及扫描线SL的第一扫描线SL1至第四扫描线SL4进行描述。
根据实施例，子像素SPX1、SPX2和SPX3可以分别连接到数据线DL1至DL18中的任一条和扫描线SL1至SL4中的任一条。
根据实施例，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以发射不同颜色的光。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以构成一个像素PX。例如，第一子像素SPX1可以发射红光，第二子像素SPX2可以发射绿光，第三子像素SPX3可以发射蓝光。
根据实施例，因为扫描驱动器120和数据驱动器130以单侧驱动结构设置在同一侧上，所以数据线DL1至DL18以及子扫描线SSL1和SSL2可以在同一方向(例如，第二方向DR2)上延伸。
根据实施例，第一子扫描线SSL1可以连接到第一主扫描线SML1和第二主扫描线SML2。例如，第一子扫描线SSL1可以通过第一接触部CP1连接到第一主扫描线SML1，并且通过第二接触部CP2连接到第二主扫描线SML2。第一主扫描线SML1和第一子扫描线SSL1可以形成与第一像素行对应的第一扫描线SL1，第一子扫描线SSL1和第二主扫描线SML2可以形成与第二像素行对应的第二扫描线SL2。因此，扫描信号可以同时地(或并发地)供应到第一扫描线SL1和第二扫描线SL2。
根据实施例，一条子扫描线SSL可以连接到多条主扫描线SML，使得扫描信号同时地(或并发地)供应到多个像素行。
根据实施例，数据线DL1至DL18可以不连接到相邻像素行的子像素SPX。例如，第一数据线DL1可以连接到第一像素列的偶数像素行的第一子像素SPX1，第二数据线DL2可以连接到第一像素列的奇数像素行的第一子像素SPX1。第三数据线DL3可以连接到第二像素列的偶数像素行的第二子像素SPX2，第四数据线DL4可以连接到第二像素列的奇数像素行的第二子像素SPX2。第五数据线DL5可以连接到第三像素列的偶数像素行的第三子像素SPX3，第六数据线DL6可以连接到第三像素列的奇数像素行的第三子像素SPX3。
根据实施例，一个像素PX可以位于第一子扫描线SSL1与第二子扫描线SSL2之间。接触部CP和子扫描线SSL可以间隔地(例如，以规则的或预定的间隔)设置。
如上所述，在显示装置100的单侧驱动结构中，扫描线SL可以分别连接到像素部分110中的接触部CP。
在一些情况下，接触部CP1至CP4可能干扰与子像素SPX1、SPX2和SPX3相邻的布线。因此，沿着其中布置有接触部CP1至CP4的沟区域(trench area)可能发生视觉上识别亮度不均匀的问题。然而，根据实施例，因为接触部CP1至CP4和子扫描线SSL可以被电极构造(例如，预定的电极构造)屏蔽，所以亮度不均匀可以不被视觉上识别。稍后将参照图13描述其详细描述。
图5是示出包括在根据实施例的子像素SPXij中的像素电路PXC的电路图。
图5中示出的子像素SPXij可以是上面参照图3和图4描述的子像素SPX中的任一个，并且可以指连接到第i扫描线SLi、第j数据线DLj、第i感测信号线SELi和第j感测线SENLj的子像素SPX，其中i和j可以是正整数。
参照图5，子像素SPXij可以包括发光元件LD和像素电路PXC。在图5中示出的发光元件LD可以是将要参照图10和图11描述的第一发光元件LD1。
发光元件LD可以连接在第一电源VDD与第二电源VSS之间。发光元件LD的一端(例如，P型半导体)可以经由像素电路PXC和第一电源线PL1连接到第一电源VDD，发光元件LD的另一端(例如，N型半导体)可以经由第二电源线PL2连接到第二电源VSS。
根据实施例，当通过像素电路PXC供应驱动电流时，发光元件LD可以发射具有与驱动电流对应的亮度的光。
根据实施例，多个发光元件LD可以通过第一电源VDD与第二电源VSS之间的各种连接结构彼此连接。例如，发光元件LD可以仅彼此并联连接，或者可以仅彼此串联连接。在其他实施例中，发光元件LD可以以串联/并联混合结构连接。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD发射光。例如，第一电源VDD可以被设定为比第二电源VSS的电位高的电位。
根据实施例，第一电源VDD和第二电源VSS可以具有电位差，使得在子像素SPXij的发射时段期间可以发射光。
像素电路PXC可以连接在第一电源VDD与发光元件LD之间。像素电路PXC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容器Cst。
第一晶体管T1的一个电极可以连接到第一电源VDD，另一个电极可以连接到发光元件LD的一个电极(例如，阳极电极)。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于通过第一节点N1施加的电压来控制流过发光元件LD的电流。
第二晶体管T2的一个电极可以连接到第j数据线DLj，另一个电极可以连接到第一节点N1。第二晶体管T2的栅电极可以连接到第i扫描线SLi。当从第i扫描线SLi供应扫描信号时，第二晶体管T2可以导通。在这种情况下，从第j数据线DLj提供的数据信号可以传输到第一节点N1。
第三晶体管T3的一个电极可以连接到第j感测线SENLj，另一个电极可以连接到第二节点N2。第三晶体管T3的栅电极可以连接到第i感测信号线SELi。当第三晶体管T3响应于从第i感测信号线SELi提供的感测信号而导通时，参考电压可以通过第j感测线SENLj提供到第二节点N2。
根据实施例，参考电压可以用于将连接到发光元件LD的第一晶体管T1的电极(例如，第一晶体管T1的源电极)的电压设定或初始化为恒定值。根据示例，参考电压可以被设定为小于或等于第二电源VSS的电压。
根据实施例，当第三晶体管T3响应于从第i感测信号线SELi提供的感测信号而导通时，感测电流可以传输到第j感测线SENLj。
根据实施例，感测电流可以提供到补偿器140。感测电流可以用于计算第一晶体管T1的迁移率和阈值电压的变化量。
存储电容器Cst可以连接在第一节点N1(或第一晶体管T1的栅电极)与第二节点N2(或第一晶体管T1的所述另一个电极)之间。存储电容器Cst可以存储关于第一节点N1的电压与第二节点N2的电压之间的差的信息。
像素电路PXC的结构不限于图5中所示的结构，像素电路PXC可以以各种类型的合适结构来实现。
另外，在本实施例中，第一晶体管T1至第三晶体管T3被示出为N型晶体管，但是本公开不限于此。根据实施例，第一晶体管T1至第三晶体管T3可以是P型晶体管。
图6是示意性地示出包括在根据实施例的显示装置100中的堆叠结构的图。
参照图6，包括在根据实施例的显示装置100中的堆叠结构可以具有以下结构，在所述结构中，基底SUB、阻挡电极层BML、缓冲层BFL、有源层ACT、栅极绝缘层GI、栅电极层GE、层间绝缘层ILD、源/漏电极层SDL、钝化层PSV和对准电极层ELT顺序地堆叠并且该结构的至少一部分被图案化。
基底SUB可以构成显示装置100的基体构件，并且可以是刚性(或柔性)基底或膜。
缓冲层BFL可以是用于防止(或基本上防止)杂质扩散或湿气渗透到包括半导体的有源层ACT中的层。根据实施例，缓冲层BFL可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。
有源层ACT可以是包括半导体的层。例如，有源层ACT可以包括多晶硅、非晶硅和氧化物半导体中的至少一种。根据实施例，有源层ACT可以是晶体管T1至T3中的每个的沟道，并且其接触源/漏电极层SDL的部分可以掺杂有杂质。
阻挡电极层BML、栅电极层GE、源/漏电极层SDL和对准电极层ELT可以是包括导电材料的层。阻挡电极层BML、栅电极层GE和源/漏电极层SDL中的每个可以由单层或多层形成。根据实施例，阻挡电极层BML、栅电极层GE和源/漏电极层SDL中的每个可以包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和铂(Pt)中的任一种。
栅极绝缘层GI、层间绝缘层ILD和钝化层PSV可以置于有源层ACT、栅电极层GE、源/漏电极层SDL和对准电极层ELT之间，以使有源层ACT、栅电极层GE、源/漏电极层SDL和对准电极层ELT彼此电分离。根据实施例，电极图案(例如，必要的电极图案)可以通过形成在栅极绝缘层GI、层间绝缘层ILD和钝化层PSV中的接触孔彼此电连接。
根据实施例，栅极绝缘层GI、层间绝缘层ILD和钝化层PSV可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。根据实施例，栅极绝缘层GI、层间绝缘层ILD和钝化层PSV可以包括有机材料，并且可以由单层或多层组成。
在下文中，将参照图7至图9描述第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的电极的构造。将省略或仅简要地描述与上面描述的内容重复的内容。
图7至图9是示出根据实施例的构成像素PX的电极的构造的布局图。
图7至图9示出了第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的电极的构造。图7示出了上面参照图6描述的阻挡电极层BML、有源层ACT和栅电极层GE。图8示出了上面参照图6描述的源/漏电极层SDL和对准电极层ELT。图9是其中图7和图8彼此叠置使得阻挡电极层BML、有源层ACT、栅电极层GE、源/漏电极层SDL和对准电极层ELT的位置分别对应的图。在图7至图9中，源/漏电极层SDL由粗实线表示，用于电连接不同的电极图案的接触开口(例如，接触孔)由具有x的方形框表示。
像素PX可以包括中心区域220和相邻区域240。
中心区域220可以是其中设置有像素电路PXC的区域。例如，第一晶体管T1至第三晶体管T3可以设置在中心区域220中。中心区域220可以被称为像素电路区域。
相邻区域240可以被设置为围绕中心区域220的至少一部分(或在中心区域220的至少一部分的外周周围延伸)。相邻区域240可以包括第一相邻区域242、第二相邻区域244和第三相邻区域246。
相邻区域240可以指其中设置有用于向设置在中心区域220中的电路构造(例如，第一晶体管T1至第三晶体管T3)提供电信息的布线的区域。
根据实施例，第二相邻区域244和第三相邻区域246在第一方向DR1上的宽度可以小于中心区域220和第一相邻区域242在第一方向DR1上的宽度之和。因为第二相邻区域244和第三相邻区域246的宽度相对窄，所以可以改善显示装置100的开口率。
根据实施例，感测线SENL、第一电源VDD、多条数据线DL_a、DL_b和DL_c、电源线VL、主扫描线SML、子扫描线SSL以及第二电源VSS中的每条的至少一部分可以设置在相邻区域240中。
根据实施例，第一相邻区域242可以设置在中心区域220的一侧上。第一相邻区域242和中心区域220可以在第一方向DR1上彼此叠置。
根据实施例，第二相邻区域244和第三相邻区域246可以分别设置在中心区域220的其他侧上。第二相邻区域244和第三相邻区域246可以在第二方向DR2上与中心区域220叠置。
图9示出了其中第一相邻区域242设置在中心区域220的右侧上的实施例，但是本公开不限于此。根据实施例，在第一方向DR1上与中心区域220叠置的第一相邻区域242可以设置在中心区域220的左侧或两侧上。
第一晶体管T1至第三晶体管T3可以设置在中心区域220中。
第一晶体管T1可以包括第一_a晶体管T1_a、第一_b晶体管T1_b和第一_c晶体管T1_c。第二晶体管T2可以包括第二_a晶体管T2_a、第二_b晶体管T2_b和第二_c晶体管T2_c。第三晶体管T3可以包括第三_a晶体管T3_a、第三_b晶体管T3_b和第三_c晶体管T3_c。
第一_a晶体管T1_a、第二_a晶体管T2_a、第三_a晶体管T3_a和第一电容器Cst_a可以构成被构造为发射第一颜色的光的第一子像素SPX1的像素电路PXC。
第一_b晶体管T1_b、第二_b晶体管T2_b、第三_b晶体管T3_b和第二电容器Cst_b可以构成被构造为发射第二颜色的光的第二子像素SPX2的像素电路PXC。
第一_c晶体管T1_c、第二_c晶体管T2_c、第三_c晶体管T3_c和第三电容器Cst_c可以构成被构造为发射第三颜色的光的第三子像素SPX3的像素电路PXC。
根据实施例，第一晶体管T1至第三晶体管T3的沟道可以由有源层ACT形成，第一晶体管T1至第三晶体管T3的栅电极可以由栅电极层GE形成，第一晶体管T1至第三晶体管T3的一个电极和另一个电极可以由源/漏电极层SDL形成。
根据实施例，第一电容器Cst_a、第二电容器Cst_b和第三电容器Cst_c中的每个的一个电极和另一个电极可以分别由栅电极层GE和源/漏电极层SDL形成。
感测线SENL可以电连接到第三晶体管T3的一个电极。感测线SENL可以设置在第二相邻区域244和第三相邻区域246中。感测线SENL可以在第二方向DR2上延伸并且穿过中心区域220。
第一电源VDD可以电连接到第一晶体管T1的一个电极。第一电源VDD可以设置在第二相邻区域244和第三相邻区域246中。第一电源VDD可以在第二方向DR2上延伸并且穿过中心区域220。
多条数据线DL_a、DL_b和DL_c可以在第二方向DR2上延伸并且穿过中心区域220。
根据实施例，多条数据线DL_a、DL_b和DL_c可以电连接到第二晶体管T2的一个电极。例如，第a数据线DL_a可以电连接到第二_a晶体管T2_a，第b数据线DL_b可以电连接到第二_b晶体管T2_b，第c数据线DL_c可以电连接到第二_c晶体管T2_c。
电源线VL可以是第三子像素SPX3的第二电源VSS的电力通过其移动的路径。根据实施例，通过第二电源VSS提供的电信息可以经由第三_a电极层ELT3_a施加到电源线VL。电源线VL可以在第二方向DR2上延伸，但是可以穿过第一相邻区域242而不穿过中心区域220。
主扫描线SML可以在第一方向DR1上延伸，并且可以设置在在第二方向DR2上设置于中心区域220下方的第三相邻区域246中。
根据实施例，主扫描线SML可以电连接到第二晶体管T2的栅电极。例如，主扫描线SML可以与第二_a晶体管T2_a、第二_b晶体管T2_b和第二_c晶体管T2_c中的每个的栅电极电连接。
根据实施例，主扫描线SML可以通过接触部CP电连接到设置在第一相邻区域242中的子扫描线SSL。根据实施例，子扫描线SSL的扫描信号可以通过接触部CP提供到主扫描线SML。
子扫描线SSL可以在第二方向DR2上延伸，并且可以设置在设置于中心区域220的一侧上的第一相邻区域242中。
根据实施例，子扫描线SSL可以通过接触部CP电连接到主扫描线SML以向主扫描线SML施加电信号。
根据实施例，子扫描线SSL可以与作为对准电极层ELT之一的第三_a电极层ELT3_a叠置。稍后将参照图13提供对此的详细描述。
第二电源VSS可以在第一方向DR1上延伸，并且可以设置在在第二方向DR2上设置于中心区域220下方的第三相邻区域246中。第二电源VSS可以通过接触部件CNT电连接到对准电极层ELT，并且可以被构造为向发光元件LD供应电力。
在上述线之中，主扫描线SML和第二电源VSS可以被称为第一线。第一线可以是具有设置在相邻区域240中的至少一部分并且在第一方向DR1上延伸的布线。
在上述线之中，第一电源VDD、感测线SENL、多条数据线DL_a、DL_b和DL_c、电源线VL以及子扫描线SSL可以被称为第二线。第二线可以是具有设置在相邻区域240中的至少一部分并且在第二方向DR2上延伸的布线。
还可以设置感测信号线。感测信号线可以是上面参照图5描述的第i感测信号线SELi。根据实施例，感测信号线可以类似于主扫描线SML在第一方向DR1上延伸，并且可以设置在第三相邻区域246中。
对准电极层ELT可以设置在源/漏电极层SDL上，以用作向子像素SPX施加电信号的路径。对准电极层ELT可以设置在第一线和第二线上。
根据实施例，对准电极层ELT可以具有限定沟区域的构造，所述沟区域被构造为布置(或容纳)发光元件LD。当在平面图中观看时，发光元件LD可以设置在多个对准电极层ELT之间。
第一子像素SPX1的对准电极层ELT可以包括第一_a电极层ELT1_a、第一_b电极层ELT1_b和第一_c电极层ELT1_c。
第二子像素SPX2的对准电极层ELT可以包括第二_a电极层ELT2_a、第二_b电极层ELT2_b和第二_c电极层ELT2_c。
第三子像素SPX3的对准电极层ELT可以包括第三_a电极层ELT3_a、第三_b电极层ELT3_b和第三_c电极层ELT3_c。
根据实施例，第一_a电极层ELT1_a、第二_a电极层ELT2_a和第三_a电极层ELT3_a可以使包括在子像素SPX1至SPX3中的每个中的发光元件LD与第二电源VSS电连接。
根据实施例，第一_b电极层ELT1_b、第二_b电极层ELT2_b和第三_b电极层ELT3_b可以作为用于向包括在子像素SPX1至SPX3中的每个中的发光元件LD施加阳极信号(例如，从用作驱动晶体管的第一晶体管T1施加的电信号)的电路径。
根据实施例，第一_c电极层ELT1_c、第二_c电极层ELT2_c和第三_c电极层ELT3_c可以是用于向包括在子像素SPX1至SPX3中的每个中的发光元件LD施加第二电源VSS的电力或阳极信号(例如，从用作驱动晶体管的第一晶体管T1施加的电信号)的电路径。
在下文中，将参照图10至图12描述根据实施例的显示装置100的包括发光元件LD的结构。
图10是图8的部分EA1的放大图。图10是示出第一子像素SPX1的结构的平面图。
参照图10，第一子像素SPX1可以包括发光元件LD以及第一_a电极层ELT1_a、第一_b电极层ELT1_b和第一_c电极层ELT1_c，第一_a电极层ELT1_a、第一_b电极层ELT1_b和第一_c电极层ELT1_c包括在对准电极层ELT中。发光元件LD可以包括第一发光元件LD1和第二发光元件LD2。
根据实施例，第一发光元件LD1可以是具有电连接到驱动晶体管(例如，第一_a晶体管T1_a)的一端和从第二电源VSS接收电力的另一端的发光元件。
例如，第二电源VSS可以通过第一接触电极CNE1(例如，阴极接触电极CNE_N)向第一发光元件LD1的一端供应电力。第二电源VSS可以通过接触部件CNT电连接到第一_a电极层ELT1_a。另外，第一_a晶体管T1_a可以通过第二接触电极CNE2的一部分(例如，阳极接触电极CNE_P)向第一发光元件LD1的另一端提供电信号。因此，从第二电源VSS提供的电力(例如，电流)流动所沿的方向和从第一_a晶体管T1_a提供的电信号(例如，电流)流动所沿的方向可以相同。
根据实施例，第二发光元件LD2可以是具有电连接到驱动晶体管(例如，第一_a晶体管T1_a)的一端和另外从第二电源VSS接收电力的另一端的发光元件。
例如，第二电源VSS可以通过第二接触电极CNE2的一部分(例如，阴极接触电极CNE_N)向第二发光元件LD2的一端供应电力。另外，第一_a晶体管T1_a可以通过第二接触电极CNE2向第二发光元件LD2的一端提供电信号。因此，从第二电源VSS提供的电力(例如，电流)流动所沿的方向和从第一_a晶体管T1_a提供的电信号(例如，电流)流动所沿的方向可以彼此相反。
根据实施例，第三接触电极CNE3(例如，阳极接触电极CNE_P)可以电连接到第二发光元件LD2的另一端。
根据实施例，第一_a电极层ELT1_a、第一_b电极层ELT1_b和第一_c电极层ELT1_c可以沿着第一方向DR1顺序地设置，从而可以限定在第二方向DR2上延伸的多个沟区域。例如，沟区域可以限定在在其处可以设置第一发光元件LD1的第一_a电极层ELT1_a与第一_b电极层ELT1_b之间。同样地，沟区域可以限定在在其处可以设置第二发光元件LD2的第一_b电极层ELT1_b与第一_c电极层ELT1_c之间。
根据实施例，第一_a电极层ELT1_a可以是阴极信号提供于其的对准电极层。第一_b电极层ELT1_b可以是阳极信号提供于其的对准电极层。第一_c电极层ELT1_c可以是阳极信号和阴极信号提供于其的对准电极层。
根据实施例，第一_a电极层ELT1_a可以被称为阴极对准电极层。第一_b电极层ELT1_b可以被称为阳极对准电极层。第一_c电极层ELT1_c可以被称为浮置对准电极层或流体对准电极层。
第二子像素SPX2的结构可以与第一子像素SPX1的结构对应。根据实施例，第二子像素SPX2可以包括第一发光元件LD1、第二发光元件LD2、第二_a电极层ELT2_a、第二_b电极层ELT2_b和第二_c电极层ELT2_c。在第二子像素SPX2中，第一发光元件LD1可以设置在第二_a电极层ELT2_a与第二_b电极层ELT2_b之间，第二发光元件LD2可以设置在第二_b电极层ELT2_b与第二_c电极层ELT2_c之间。
根据实施例，第二_a电极层ELT2_a可以是阴极信号提供于其的对准电极层。第二_b电极层ELT2_b可以是阳极信号提供于其的对准电极层。第二_c电极层ELT2_c可以是阳极信号和阴极信号提供于其的对准电极层。
根据实施例，第二_a电极层ELT2_a、第二_b电极层ELT2_b和第二_c电极层ELT2_c可以沿着第一方向DR1顺序地设置。
第二_a电极层ELT2_a可以被称为阴极对准电极层。第二_b电极层ELT2_b可以被称为阳极对准电极层。第二_c电极层ELT2_c可以被称为浮置对准电极层或流体对准电极层。
第三子像素SPX3可以具有与第一子像素SPX1和第二子像素SPX2部分地不同的结构。参照图11，将描述第三子像素SPX3的结构。图11是图8的部分EA2的放大图。图11可以是示出第三子像素SPX3的结构的平面图。
参照图11，第三子像素SPX3可以包括第一发光元件LD1、第二发光元件LD2、第三_a电极层ELT3_a、第三_b电极层ELT3_b和第三_c电极层ELT3_c。
根据实施例，第一发光元件LD1可以设置在第三_a电极层ELT3_a与第三_b电极层ELT3_b之间。第二发光元件LD2可以设置在第三_b电极层ELT3_b与第三_c电极层ELT3_c之间。
根据实施例，第二电源VSS可以通过第四接触电极CNE4(例如，阴极接触电极CNE_N)向第一发光元件LD1的一端供应电力。
根据实施例，第一_c晶体管T1_c可以通过第五接触电极CNE5的一部分(例如，阳极接触电极CNE_P)向第一发光元件LD1的另一端提供电信号。
根据实施例，第五接触电极CNE5的一部分(例如，阴极接触电极CNE_N)可以向第二发光元件LD2的一端提供电信号。
根据实施例，第六接触电极CNE6(例如，阳极接触电极CNE_P)可以电连接到第二发光元件LD2的另一端。
根据实施例，第三_a电极层ELT3_a可以是阴极信号提供于其的对准电极层。第三_b电极层ELT3_b可以是阳极信号提供于其的对准电极层。第三_c电极层ELT3_c可以是阳极信号和阴极信号提供于其的对准电极层。
根据实施例，第三_c电极层ELT3_c、第三_b电极层ELT3_b和第三_a电极层ELT3_a可以沿着第一方向DR1顺序地设置。
根据实施例，第三_a电极层ELT3_a的宽度可以大于第三_b电极层ELT3_b的宽度和第三_c电极层ELT3_c的宽度。因此，第三_a电极层ELT3_a可以至少覆盖设置在下方的子扫描线SSL。
第三_a电极层ELT3_a可以被称为阴极对准电极层。第三_b电极层ELT3_b可以被称为阳极对准电极层。第三_c电极层ELT3_c可以被称为浮置对准电极层或流体对准电极层。
图12是沿着图10的线I-I’截取的剖视图。图12是用于解释包括发光元件LD的层的结构的示意性剖视图。图12是第一子像素SPX1的结构的剖视图。将简化或省略与上述描述重叠的描述。
参照图12，第一子像素SPX1可以包括设置在基底SUB上的第一_a晶体管T1_a。第一_a晶体管T1_a可以包括第一晶体管电极TE1、第二晶体管电极TE2、栅电极层GE和有源层ACT。根据实施例，第一晶体管电极TE1可以是第一_a晶体管T1_a的源电极，第二晶体管电极TE2可以是第一_a晶体管T1_a的漏电极。
包括缓冲层BFL、第一_a晶体管T1_a、栅极绝缘层GI、层间绝缘层ILD、第二电源线PL2和钝化层PSV的构造可以形成(或构成)像素电路单元，所述构造包括在第一子像素SPX1中。
第一子像素SPX1可以包括设置在像素电路单元上的显示元件单元DPL。
显示元件单元DPL可以包括堤BNK、第一绝缘层INS1、第一接触电极CNE1、第一发光元件LD1、第二接触电极CNE2、第二绝缘层INS2以及包括在对准电极层ELT中的第一_a电极层ELT1_a和第一_b电极层ELT1_b。在图12中，将基于来自发光元件LD之中的第一发光元件LD1进行描述。
堤BNK可以具有沿向上方向突出的形状。向上方向可以是第一发光元件LD1的显示方向，并且可以是附图中的第三方向DR3。通过在堤BNK上设置第一_a电极层ELT1_a和第一_b电极层ELT1_b以形成反射分隔壁，改善了第一发光元件LD1的光效率。
第一_a电极层ELT1_a可以通过接触部件CNT电连接到第二电源线PL2，以从第二电源VSS接收电力。
第一_b电极层ELT1_b可以通过接触部件CNT电连接到第一晶体管电极TE1，以接收电信息(例如，阳极信号)。
第一绝缘层INS1可以设置在钝化层PSV上。第一绝缘层INS1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。第一绝缘层INS1可以使电极构造之间的电连接稳定，并且可以减弱外部影响或干扰的影响(例如，可以减弱来自外部的影响)。
第一发光元件LD1可以位于第一绝缘层INS1上。根据示例，第一绝缘层INS1可以具有凹槽(例如，预定的凹槽)，第一发光元件LD1的至少一部分可以接触由凹槽形成的一端，第一发光元件LD1的另一部分可以接触由凹槽形成的另一端(例如，第一发光元件LD1可以跨越凹槽)。
第二绝缘层INS2可以设置在第一发光元件LD1上。第二绝缘层INS2可以被形成为覆盖与第一发光元件LD1的活性层12对应的区域。根据实施例，第二绝缘层INS2可以包括有机材料或无机材料。根据实施例，第二绝缘层INS2可以填充设置在第一发光元件LD1的后表面上(例如，下方)的空间。
第一接触电极CNE1和第二接触电极CNE2可以设置在第一绝缘层INS1上。第一接触电极CNE1和第二接触电极CNE2可以分别通过形成在第一绝缘层INS1中的接触开口(例如，接触孔)电连接到第一_a电极层ELT1_a和第一_b电极层ELT1_b。
根据实施例，第一接触电极CNE1和第二接触电极CNE2可以包括透明导电材料。根据示例，第一接触电极CNE1可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)的导电材料中的至少一种。
与第一发光元件LD1和电极构造等相关的布置关系不限于上面参照图12描述的那些，并且可以实现根据各种不同实施例的布置关系。
在下文中，将参照图13和图15详细描述根据实施例的电极的结构。
图13是用于描述根据实施例的通过利用对准电极层ELT对子扫描线SSL进行屏蔽的屏蔽结构的示意图。
图13是沿着图9的线II-II’截取的剖视图。
参照图13，电源线VL和子扫描线SSL可以与第三_a电极层ELT3_a叠置。根据实施例，电源线VL和子扫描线SSL可以与阴极对准电极层叠置。当在平面图中观看时，电源线VL和子扫描线SSL可以不与浮置对准电极层(例如，第三_c电极层ELT3_c)叠置(例如，可以相对于浮置对准电极层偏移)。根据实施例，主扫描线SML和子扫描线SSL在其处彼此叠置的接触部CP可以与第三_a电极层ELT3_a叠置。
根据实施例，电源线VL可以由阻挡电极层BML、栅电极层GE和源/漏电极层SDL中的每个的至少一部分形成。
根据实施例，子扫描线SSL可以由阻挡电极层BML、栅电极层GE和源/漏电极层SDL中的每个的至少一部分形成。
如上所述，子扫描线SSL可以是通过其提供将要施加到子像素SPX的扫描信号的路径。根据实施例，子扫描线SSL可以与用作根据实施例的阴极对准电极层的第三_a电极层ELT3_a叠置。因此，可以减小子扫描线SSL对第三_a电极层ELT3_a的影响。例如，根据该实施例，由于作为对准电极层ELT之一的第三_a电极层ELT3_a针对子扫描线SSL的屏蔽结构，可以改善电信号的可靠性。
另外，根据实施例，接触部CP1至CP4以及子扫描线SSL可以被第三_a电极层ELT3_a屏蔽，从而可以防止或基本上防止相邻布线之间的干扰。例如，子扫描线SSL可以被第三_a电极层ELT3_a屏蔽，从而可以减少对来自相邻的子像素SPX之中的任一条布线的影响。
另外，根据该实施例，与接触部CP1至CP4以及子扫描线SSL叠置的对准电极层ELT可以至少不是浮置对准电极层。因此，通过改变从浮置对准电极层提供的电信号的方向，可以进一步减少或防止对其他布线的电影响。
在下文中，将参照图14和图15详细描述根据实施例的电极的综合结构。
图14是沿着图9的线III-III’截取的剖视图，图15是图8的部分EA3的放大图。
参照图14，感测线SENL、第一电源VDD、第a数据线DL_a、第b数据线DL_b、第c数据线DL_c、电源线VL和子扫描线SSL可以分别由阻挡电极层BML、栅电极层GE和源/漏电极层SDL的至少一部分形成。然而，构成每条线的电极的结构不限于上述示例。
根据实施例，当在平面图中观看时，感测线SENL可以与对准电极层ELT中的任一个叠置。例如，感测线SENL可以与第一_a电极层ELT1_a叠置。
根据实施例，当在平面图中观看时，第一电源VDD可以与对准电极层ELT中的任一个叠置。例如，第一电源VDD可以与第一_b电极层ELT1_b叠置。
根据实施例，当在平面图中观看时，第a数据线DL_a可以与对准电极层ELT中的任一个叠置。例如，第a数据线DL_a可以与第一根电极层(root electrode layer)320叠置。
参照图15，第一根电极层320可以连接到第一_c电极层ELT1_c。第一根电极层320可以与第二_a电极层ELT2_a间隔开。第一根电极层320可以设置在相邻区域240中，而不设置在中心区域220中。
根据实施例，在形成连接到第二_a电极层ELT2_a的第一根电极层320之后，可以在制造工艺期间通过单独的切割工艺将第一根电极层320与第二_a电极层ELT2_a分离。根据实施例，第一根电极层320和第二_a电极层ELT2_a可以在第一根电极层320和第二_a电极层ELT2_a第一次形成时以同一工艺形成，然后可以通过去除两个电极层之间的至少一部分来分离。因此，第二_a电极层ELT2_a可以设置在中心区域220中而不设置在相邻区域240中。
根据实施例，当在平面图中观看时，第b数据线DL_b可以与对准电极层ELT中的任一个叠置。例如，第b数据线DL_b可以与第二_b电极层ELT2_b叠置。
根据实施例，当在平面图中观看时，第c数据线DL_c可以与对准电极层ELT中的任一个叠置。例如，第c数据线DL_c可以与第二根电极层340叠置。
参照图15，第二根电极层340可以连接到第二_c电极层ELT2_c。第二根电极层340可以与第三_c电极层ELT3_c间隔开。第二根电极层340可以设置在相邻区域240中而不设置在中心区域220中。
根据实施例，在形成连接到第三_c电极层ELT3_c的第二根电极层340之后，可以在制造工艺期间通过单独的切割工艺将第二根电极层340与第三_c电极层ELT3_c分离。根据实施例，第二根电极层340和第三_c电极层ELT3_c可以在第二根电极层340和第三_c电极层ELT3_c第一次形成时以同一工艺形成，然后可以通过去除两个电极层之间的至少一部分来分离。
根据实施例，当在平面图中观看时，电源线VL可以与对准电极层ELT中的任一个叠置。例如，电源线VL可以与第三_b电极层ELT3_b叠置。
根据实施例，当在平面图中观看时，子感测线SSL可以与对准电极层ELT中的任一个叠置。例如，子感测线SSL可以与第三_a电极层ELT3_a叠置。
根据实施例，对准电极层ELT中的至少一部分可以不设置在相邻区域240中。例如，第二_a电极层ELT2_a和第三_c电极层ELT3_c可以不设置在相邻区域240中。对准电极层ELT中的未设置在相邻区域240中的至少一部分可以在它们通过沉积工艺形成时以连接到对准电极层ELT中的设置在相邻区域240中的至少一部分的状态设置，然后对准电极层ELT中的未设置在相邻区域240中的所述至少一部分和对准电极层ELT中的设置在相邻区域240中的所述至少一部分可以通过单独的切割工艺彼此分离。因此，第二_a电极层ELT2_a和第三_c电极层ELT3_c可以设置在中心区域220中而不设置在相邻区域240中。
根据实施例，限定在相邻区域240中的对准电极层ELT的数量可以小于限定在中心区域220中的对准电极层ELT的数量。例如，设置在中心区域220中的对准电极层ELT的数量可以是第一数量，设置在相邻区域240中的对准电极层ELT的数量可以是第二数量。第一数量可以大于第二数量。
根据实施例，限定在相邻区域240中的第二线的数量可以等于限定在相邻区域240中的对准电极层ELT的数量，但是第二线可以分别与对准电极层ELT叠置。
根据实施例，为了增大显示装置100的开口率，不应在显示装置100的开口中布置单独的布线或电极构造。根据依据本公开的实施例的相邻区域240中的布线和/或电极构造的布置，可以提高电极的密度，因此，可以增大显示装置100的开口率。
根据本公开的实施例，可以通过有效地布置布线来提供具有改善的开口率的显示装置。
根据本公开的实施例，可以通过减少或防止亮度不均匀在视觉上被识别来提供具有改善的外部可视性的显示装置。
本公开的方面和特征不限于上面描述的方面和特征，本领域技术人员可以通过本说明书和附图清楚地理解未提及的其他方面和特征。
上述实施例仅仅是本公开的技术精神的说明。本领域技术人员将领会的是，在不脱离本公开的精神和范围的情况下，可以对本公开进行各种修改和改变。因此，上面描述的本公开的实施例可以单独实现或彼此组合实现。
因此，本说明书中公开的实施例不旨在限制本公开的技术精神，而是被提供以解释技术精神。本公开的范围不受这些实施例的限制。本公开的保护范围应由所附权利要求解释，并且与其等同的范围内的所有技术精神应被解释为包括在本公开的范围内。

Claims (18)

1.一种显示装置，所述显示装置包括：
像素，所述像素具有像素电路区域和在所述像素电路区域的至少一部分周围延伸的相邻区域；
第一线，至少部分地在所述相邻区域中并且在第一方向上延伸；
第二线，至少部分地在所述相邻区域中并且在与所述第一方向垂直的第二方向上延伸；以及
对准电极层，在所述第二方向上延伸并且在所述第一线和所述第二线上，
其中，对准电极层中的第一数量的对准电极层在所述像素电路区域中，并且对准电极层中的第二数量的对准电极层在所述相邻区域中，并且
其中，所述第一数量大于所述第二数量。
2.根据权利要求1所述的显示装置，其中，对准电极层的至少一部分在所述像素电路区域中而不在所述相邻区域中。
3.根据权利要求2所述的显示装置，其中，对准电极层包括在所述相邻区域中而不在所述像素电路区域中的根电极层，并且
其中，所述根电极层与对准电极层中的在所述像素电路区域中的至少一部分间隔开。
4.根据权利要求3所述的显示装置，其中，所述像素包括第一子像素、第二子像素和第三子像素，所述第一子像素被构造为发射第一颜色的光，所述第二子像素被构造为发射第二颜色的光，所述第三子像素被构造为发射第三颜色的光，
其中，在所述像素电路区域中的对准电极层包括第一阴极电极层、第二阴极电极层、第三阴极电极层、第一阳极电极层、第二阳极电极层、第三阳极电极层、第一浮置电极层、第二浮置电极层和第三浮置电极层，
其中，所述第一阴极电极层、所述第一阳极电极层和所述第一浮置电极层是所述第一子像素的对准电极层，
其中，所述第二阴极电极层、所述第二阳极电极层和所述第二浮置电极层是所述第二子像素的对准电极层，并且
其中，所述第三阴极电极层、所述第三阳极电极层和所述第三浮置电极层是所述第三子像素的对准电极层。
5.根据权利要求4所述的显示装置，其中，所述根电极层包括第一根电极层和第二根电极层，
其中，所述第二阴极电极层与所述第一根电极层间隔开，并且
其中，所述第三浮置电极层与所述第二根电极层间隔开。
6.根据权利要求4所述的显示装置，其中，所述相邻区域具有第一相邻区域、第二相邻区域和第三相邻区域，
其中，所述第一相邻区域在所述第一方向上与所述像素电路区域叠置，
其中，所述第二相邻区域和所述第三相邻区域在所述第二方向上与所述像素电路区域叠置，并且
其中，所述像素电路区域在所述第一方向上的宽度与所述第一相邻区域在所述第一方向上的宽度之和大于所述第二相邻区域在所述第一方向上的宽度或所述第三相邻区域在所述第一方向上的宽度。
7.根据权利要求4所述的显示装置，其中，所述第一阴极电极层、所述第一阳极电极层和所述第一浮置电极层沿着所述第一方向顺序地布置，并且
其中，所述第三浮置电极层、所述第三阳极电极层和所述第三阴极电极层沿着所述第一方向顺序地布置。
8.根据权利要求4所述的显示装置，其中，所述第一线包括主扫描线，
其中，所述第二线包括在接触部处电连接到所述主扫描线的子扫描线，并且
其中，所述子扫描线与所述第三阴极电极层叠置。
9.根据权利要求8所述的显示装置，其中，当在平面图中观看时，所述接触部与所述第三阴极电极层叠置。
10.根据权利要求8所述的显示装置，其中，所述第三阴极电极层在所述第一方向上的宽度比所述第三阳极电极层和所述第三浮置电极层中的每个在所述第一方向上的宽度大。
11.根据权利要求4所述的显示装置，其中，所述像素还包括第一发光元件和第二发光元件，
其中，所述第一发光元件在所述第三阴极电极层与所述第三阳极电极层之间，并且
其中，所述第二发光元件在所述第三阳极电极层与所述第三浮置电极层之间。
12.根据权利要求11所述的显示装置，其中，所述第一发光元件的一端电连接到第一接触电极，
其中，所述第一发光元件的另一端电连接到第二接触电极，
其中，所述第二发光元件的一端电连接到所述第二接触电极，并且
其中，所述第二发光元件的另一端电连接到第三接触电极。
13.根据权利要求1所述的显示装置，其中，所述第二线包括被构造为提供数据信号的数据线，
其中，所述数据线包括第一数据线、第二数据线和第三数据线，并且
其中，当在平面图中观看时，所述第一数据线、所述第二数据线和所述第三数据线中的每条与对准电极层中的任一个叠置。
14.根据权利要求1所述的显示装置，其中，所述像素包括布置在由对准电极层中的至少两个限定的沟区域中的发光元件。
15.根据权利要求1所述的显示装置，其中，所述第二线以所述第二数量设置在所述相邻区域中，并且
其中，所述第二线中的每条与对准电极层叠置。
16.一种显示装置，所述显示装置包括：
像素，包括晶体管，所述像素具有像素电路区域和在所述像素电路区域的至少一部分周围延伸的相邻区域；
第一线，在所述相邻区域中并且在第一方向上延伸；
第二线，在与所述第一方向垂直的第二方向上延伸；以及
对准电极层，在所述第二方向上延伸并且在所述第一线和所述第二线上，
其中，所述第一线包括被构造为向所述晶体管提供扫描信号的主扫描线，
其中，所述第二线包括通过接触部电连接到所述主扫描线的子扫描线，并且
其中，所述子扫描线在所述相邻区域中与对准电极层中的任一个叠置。
17.根据权利要求16所述的显示装置，其中，所述像素还包括第一发光元件和第二发光元件，
其中，对准电极层包括阴极电极层、阳极电极层和浮置电极层，
其中，所述第一发光元件在所述阴极电极层与所述阳极电极层之间，
其中，所述第二发光元件在所述阳极电极层与所述浮置电极层之间，并且
其中，当在平面图中观看时，所述阴极电极层的至少一部分与所述子扫描线叠置。
18.根据权利要求17所述的显示装置，其中，所述阴极电极层在所述第一方向上的宽度大于所述阳极电极层在所述第一方向上的宽度和所述浮置电极层在所述第一方向上的宽度，并且
其中，所述浮置电极层、所述阳极电极层和所述阴极电极层在所述第一方向上顺序地布置。
CN202210198926.0A 2021-03-02 2022-03-02 显示装置 Pending CN115083266A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0027644 2021-03-02
KR1020210027644A KR20220124325A (ko) 2021-03-02 2021-03-02 표시 장치

Publications (1)

Publication Number Publication Date
CN115083266A true CN115083266A (zh) 2022-09-20

Family

ID=83117362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210198926.0A Pending CN115083266A (zh) 2021-03-02 2022-03-02 显示装置

Country Status (3)

Country Link
US (1) US11436974B1 (zh)
KR (1) KR20220124325A (zh)
CN (1) CN115083266A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5530987B2 (ja) * 2011-08-09 2014-06-25 株式会社ジャパンディスプレイ 液晶表示装置
KR102020938B1 (ko) 2012-12-03 2019-09-11 엘지디스플레이 주식회사 액정표시장치
JP2018136495A (ja) * 2017-02-23 2018-08-30 株式会社ジャパンディスプレイ 表示ドライバ及び表示装置
KR102413716B1 (ko) * 2017-09-25 2022-06-28 삼성디스플레이 주식회사 표시패널
KR102605335B1 (ko) * 2018-06-27 2023-11-27 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102591768B1 (ko) 2018-07-17 2023-10-20 삼성디스플레이 주식회사 표시 장치
KR20200097869A (ko) * 2019-02-08 2020-08-20 삼성디스플레이 주식회사 표시 장치
KR20220034271A (ko) 2020-09-10 2022-03-18 삼성디스플레이 주식회사 타일형 표시 장치

Also Published As

Publication number Publication date
US20220284848A1 (en) 2022-09-08
KR20220124325A (ko) 2022-09-14
US11436974B1 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
US20210288033A1 (en) Light emitting device and display device having same
CN110970469A (zh) 显示装置
KR20190080389A (ko) 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR101968666B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9291870B2 (en) Thin film transistor and display device having the same
KR102531406B1 (ko) 표시 장치
KR20200041430A (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
US11764254B2 (en) Display apparatus
KR20210137823A (ko) 표시 장치
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
EP3886172A1 (en) Light-emitting device and display device having same
KR102410104B1 (ko) 유기발광 다이오드 표시장치
KR20210028795A (ko) 표시 장치
KR102537442B1 (ko) 표시 장치
US11436974B1 (en) Display device
US11270648B2 (en) Display device
EP3579279B1 (en) Organic light emitting diode display device
KR20210078627A (ko) 표시장치 및 이의 제조방법
EP4080568A1 (en) Display device
US11309361B2 (en) Display device having reduced mixture of colors between neighboring pixels
US20230267885A1 (en) Pixel and display device including the same
KR20230065430A (ko) 표시 장치
JP2009059640A (ja) 有機ｅｌ表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination