CN114823493A - 一种晶圆级封装结构及其制造方法 - Google Patents

一种晶圆级封装结构及其制造方法 Download PDF

Info

Publication number
CN114823493A
CN114823493A CN202110130747.9A CN202110130747A CN114823493A CN 114823493 A CN114823493 A CN 114823493A CN 202110130747 A CN202110130747 A CN 202110130747A CN 114823493 A CN114823493 A CN 114823493A
Authority
CN
China
Prior art keywords
pad
chip
substrate
welding pad
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110130747.9A
Other languages
English (en)
Inventor
黄河
刘孟彬
向阳辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Ningbo Co ltd Shanghai Branch
Original Assignee
Smic Ningbo Co ltd Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smic Ningbo Co ltd Shanghai Branch filed Critical Smic Ningbo Co ltd Shanghai Branch
Priority to CN202110130747.9A priority Critical patent/CN114823493A/zh
Priority to PCT/CN2022/072999 priority patent/WO2022161249A1/zh
Publication of CN114823493A publication Critical patent/CN114823493A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种晶圆级封装结构及其制造方法，其中，制造方法包括：提供具有上焊垫的电转接板，所述电转接板包括相对的上表面和下表面，所述上表面至少暴露所述上焊垫的部分表面；提供至少一个芯片，所述芯片与所述电转接板相对的表面上具有第一焊垫；粘结所述电转接板和所述芯片，使所述上焊垫和所述第一焊垫正对，且所述上焊垫与所述第一焊垫之间形成空隙；采用电镀工艺在所述空隙中形成导电体，所述第一焊垫与所述上焊垫之间通过所述导电体电连接。本发明可以提高良率，满足小型化的要求。

Description

一种晶圆级封装结构及其制造方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种晶圆级封装结构及其制造方法。
背景技术
目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
Interposer中的Silicon Interposer是用硅片做的类似电路板的器件，但其线宽、节点间距等都比电路板小。不同功能的芯片，比如CPU、DRAM等可以连到同一siliconinterposer上面，通过Silicon Interposer完成很多运算和数据交流，这样做比较省电，增加带宽。类似于PCB，Silicon Interposer一般都有灌铜的通孔(硅通孔)，不同芯片之间联合运算的结果，通过硅通孔传到与之连接的package substrate上，package substrate连接电路板。所以Silicon Interposer和package substrate相当于连接多个芯片和同一电路板之间的桥梁。Silicon Interposer的硅通孔制作，传统工艺复杂，硅孔的直径受到限制，通常控制在30微米以内；如果将硅孔做得比较大，硅孔内填充的金属在后期使用时受热膨胀，导致硅孔或绝缘层破裂。因此，只能将硅孔做得较小；但小硅孔内的绝缘物质沉积、阻挡层/种子层沉积、以及填充金属又会变得很困难，因此，工艺控制比较难，良率也比较低，另外电路板上纵向堆叠多层结构，不利于封装的小型化。
因此，期待一种新的晶圆级封装结构及其制造方法。可以提高良率，满足小型化的要求。
发明内容
本发明揭示了一种晶圆级封装结构及其制造方法，能够解决良率低，纵向多层堆叠的问题。
为解决上述技术问题，本发明提供了一种晶圆级封装结构的制造方法，包括：
提供具有上焊垫的电转接板，所述电转接板包括相对的上、下表面，所述上表面至少暴露所述上焊垫的部分表面；
提供至少一个芯片，所述芯片与所述电转接板相对的表面上具有第一焊垫；
粘结所述电转接板和所述芯片，使所述上焊垫和所述第一焊垫正对，且所述上焊垫与所述第一焊垫之间形成空隙；
采用电镀工艺在所述空隙中形成导电体，所述第一焊垫与所述上焊垫之间通过所述导电体电连接。
本发明还提供了一种晶圆级封装结构，包括：
电转接板，所述电转接板包括相对的上、下表面，上表面至少暴露上焊垫的部分表面；
至少一个芯片，所述芯片与所述电转接板相对的表面上具有第一焊垫；所述第一焊垫与所述上焊垫之间通过导电体电连接，所述导电体通过电镀工艺形成。
本发明的有益效果在于：
通过电转接板将不同的芯片与电路板进行电连接，通过电镀工艺在芯片与电转接板之间形成导电体，解决了纵向多层堆叠的问题，利于封装的小型化。
进一步地，电转接板的上焊垫和芯片的第一焊垫之间形成空隙，导电体形成在空隙中，提高结合强度。且形成完导电体后，即可实现上焊垫和芯片的第一焊垫之间电连接，无需其他辅助实现电连接的工艺，简化工艺流程。
进一步地，第一焊垫与上焊垫在垂直于电转接板表面方向上采用错位设计，重叠区域的面积大于第一焊垫或上焊垫面积的一半，错位设计可以防止电镀导电体时，导电体填充不满空隙。错位设计在保证导电体填满空隙的基础上，同时保证一定的结合强度。
进一步地，对上焊垫、第一焊垫的面积、空隙的高度和宽度做出合理的限定，综合衡量导电体的形成质量、工艺时间和工艺复杂程度。
进一步地，电镀工艺采用化学镀钯浸金或化学镍金，根据导电凸块的尺寸，选择合适的电镀时间。
进一步地，形成可光刻的键合材料时，其投影以芯片的中心为中心，覆盖面积大于芯片面积的10％，优选覆盖芯片的全部下表面(除第一焊垫所在的区域)，这样，在后续工艺形成塑封层时，保证芯片下方没有空隙，提高结合强度，提高成品率。
进一步地，电转接板可以为介质层，下焊球位于介质层的下表面，介质层的下方也可以包括基板，基板中形成有硅通孔结构，下焊球位于基板的下表面。可以根据实际情况在不同的工艺阶段形成硅通孔结构。
附图说明
通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，在本发明示例性实施例中，相同的参考标号通常代表相同部件。
图1至图10示出了本发明实施例1的晶圆级封装结构的制造方法的不同步骤对应的结构示意图。
图11至图14示出了本发明实施例2的晶圆级封装结构的制造方法的不同步骤对应的结构示意图。
图15示出了本发明实施例4的晶圆级封装结构的制造方法的不同步骤对应的结构示意图。
附图标记说明：
10-基板；11-硅通孔结构；200-介质材料层；201-第一介质材料；202-第二介质材料；203-第三介质材料；21-互连垫；210-互连线；22-导电插塞；23-上焊垫；24-导电体；30-芯片；31-第一焊垫；32-可光刻的键合材料；33-开口；40-塑封层；50-下焊球；60-封盖基板。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如果本文的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
实施例1
本实施例1提供了一种晶圆级封装结构的制造方法，包括以下步骤：
S01：提供具有上焊垫的电转接板，所述电转接板包括相对的上、下表面，所述上表面至少暴露所述上焊垫的部分表面；
S02：提供至少一个芯片，所述芯片与所述电转接板相对的表面上具有第一焊垫；
S03：粘结所述电转接板和所述芯片，使所述上焊垫和所述第一焊垫正对，且所述上焊垫与所述第一焊垫之间形成空隙；
S04：采用电镀工艺在所述空隙中形成导电体，所述第一焊垫与所述上焊垫之间通过所述导电体电连接。
需要说明的是，本说明书中的S0N不代表制造工艺的先后顺序。
图1至图10示出了本实施例的晶圆级封装结构的制造方法的不同步骤对应的结构示意图，请参考图1至图10，详细说明各步骤。
本发明中可以通过多种方法形成电转接板，本实施例以一种方法为例进行说明。
参考图1和图2，提供基板10，在所述基板10的上表面内部形成硅通孔结构11。基板10的材料包括半导体材料，如硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体等。硅通孔结构11形成在基板10的上表面内部，没有贯穿基板10的下表面。硅通孔结构11为本领域公知的结构，形成方法为先形成通孔，在通孔的内壁形成绝缘层，在绝缘层的内部形成导电材料，导电材料可以填充满通孔也可以只在通孔的侧壁形成导电材料，本实施例中，导电材料填充满通孔，绝缘层也覆盖了基板10的上表面。
参考图3和图4，在所述基板10上形成介质材料层200以及贯穿所述介质材料层200并连接所述硅通孔结构11的互连结构。本实施例中所述介质材料层200为多层结构，形成方法为：依次形成每一层介质材料；并形成贯穿单层或多层所述介质材料的所述导电插塞22；形成位于所述介质材料之间、连接所述导电插塞22的互连线210。本实施例中，示出了3层介质材料，从下至上依次为第一介质材料201、第二介质材料202和第三介质材料203，在介质材料中形成贯穿介质材料的导电插塞22，导电插塞22可以贯穿一层介质材料也可以贯穿两层或者多层介质材料，导电插塞的布局根据电路连接的具体要求设置，在导电插塞22的两端形成互连线210，硅通孔结构上方形成互连垫21。导电插塞22和互连垫21、互连线210均为导电材料，如铝、铜、金、钛或者钨等。导电插塞22和互连垫21、互连线210构成互连结构，第一介质材料201、第二介质材料202和第三介质材料203的材料包括氧化硅、氮化硅等，可以通过沉积工艺形成。
继续参考图4，本实施例中，第三介质材料203的上表面形成有凹槽，暴露出最上层互连垫的一部分表面，本文将最上层的互连垫的定义为上焊垫23。在其他实施例中，上焊垫23的表面也可以位于介质层的上表面齐平或者突出于介质层的上表面。
参考图5，提供至少一个芯片30(本实施例中为多个芯片)，所述芯片30与所述电转接板相对的表面(芯片30的下表面)上具有第一焊垫31。图5中每个芯片均设有两个第一焊垫31，再其他实施例中，芯片的第一焊垫可以为多个。本实施例中，所述芯片30的表面高于所述第一焊垫31的表面，既第一焊垫31相对于芯片30的下表面向内凹陷。在其他实施例中，第一焊垫31的表面也可以和芯片的底面齐平或者凸出于芯片的表面。值得说明的是，本实施例中，通过可光刻的键合材料32将所述芯片30粘合在所述介质层的上表面(也为电转接板的上表面)。可光刻的键合材料包括膜状干膜或液态干膜，在其他实施例中，也可以选择其他光敏粘合材料。膜状干膜是将无溶剂型光致抗蚀剂涂在涤纶片基上，再覆上聚乙烯薄膜；使用时揭去聚乙烯薄膜，把无溶剂型光致抗蚀剂压于基版上，经曝光显影处理，即可在干膜内形成图形。液态干膜指的是膜状干膜中的成分以液态的形式存在。干膜是一种永久键合膜，粘结强度较高。膜状干膜可以通过贴膜的方式形成在电转接板上，液态干膜通过旋涂工艺涂布在电转接板上，之后对液态干膜进行固化处理。通过干膜键合芯片和电转接板，一方面干膜是可光刻材料，可以通过半导体工艺形成所需的图案样式，工艺简单且与半导体工艺兼容，可批量化生产。而且干膜的弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，减小芯片与电转接板的结合应力。本实施例中，所述干膜在所述电转接板表面方向上的投影以所述芯片30的中心为中心，并至少覆盖所述芯片30面积的10％。在粘合芯片30时，形成较大面积的干膜粘合层，尤其将干膜层形成在后期工艺中塑封层不容易填充的位置。这样在形成塑封层时，可以保证塑封层和干膜层共同密封芯片，芯片外周不存在空隙。提高器件的结构强度，提高成品率。
在其他实施例中，也可以用结构胶将芯片30粘合在介质层的上表面。需要说明的是，本发明中，将芯片30粘合在介质层表面时，使所述上焊垫23和所述第一焊垫31相对，且所述上焊垫23与所述第一焊垫31之间形成空隙。本实施例中，所述上焊垫23与所述第一焊垫31在垂直于所述电转接板表面方向上的投影相互交错，且所述投影重叠区域的面积大于所述上焊垫23或所述第一焊垫31面积的一半。第一焊垫31与上焊垫23在垂直于电转接板表面方向上采用错位设计，错位设计可以防止电镀导电体时，导电体填充不满空隙。错位设计在保证导电体填满空隙的基础上，同时保证一定的结合强度。
本发明是通过电转接板的表面高于所述上焊垫23的表面，所述芯片30的表面高于所述第一焊垫31的表面形成的空隙。在其他实施例中，也可以只是电转接板的表面高于所述上焊垫23的表面，或者只是所述芯片30的表面高于所述第一焊垫31的表面，还可以是其他结构形式，只要第一焊垫31和上焊垫31之间形成空隙即可。
参考图6，采用电镀工艺填充所述空隙，形成导电体24，使所述第一焊垫31与所述上焊垫23之间通过导电体24电连接。本发明中，所述电镀工艺包括化学镀。其中，化学镀采用的镀液根据实际中需要形成的导电体的材料以及第一焊垫31、上焊垫23的材料确定。第一焊垫31、上焊垫23的材料选自铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或它们的任意组合。导电体的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或它们的任意组合。可选实施例中，导电体的高度为5-200μm，如10μm、50μm、100μm。当导电体即空隙的高度为5-200μm时，既满足了电镀液容易进入空隙进行电镀，也避免了空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
可以选择，化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-32分钟；或，化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟。
电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照下表1。
表1
Figure BDA0002925139850000081
在进行化学镀之前，为了更好的完成电镀工艺，可以先对焊垫的表面进行清洁，以去除焊垫表面的自然氧化层、提高焊垫的表面湿润度(wetabilities)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
电转接板的上焊垫和芯片的第一焊垫之间形成空隙，导电体形成在空隙中，提高结合强度。且形成完导电体后，即可实现上焊垫和芯片的第一焊垫之间电连接，无需其他辅助实现电连接的工艺，简化工艺流程。
参考图7，本实施例中，还包括形成塑封层40。其他实施例中，也可以不形成塑封层。本实施例中，所述塑封层40密封所述导电体24。填满相邻两个芯片之间的空间，本实施例中，所述塑封层40的顶面高于所述芯片30的顶面，在其他实施例中，塑封层40的顶面还可以与所述芯片30中最高者的顶面齐平。可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺或旋涂工艺形成所述塑封层40。塑封层40的材料包括：聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料。
参考图8，对所述基板10的下表面进行减薄，暴露出所述硅通孔结构，并形成连接所述硅通孔结构11的下焊球50。可以通过研磨工艺对基板10的下表面进行减薄，暴露出硅通孔结构11的下端，由于硅通孔结构11的下端有绝缘层，也需要去掉绝缘层，之后可以通过电镀工艺或沉积工艺形成下焊球50。
本实施例中，电转接板包括基板10，设置于基板10中的硅通孔结构11，基板10上方的多层介质材料，以及位于介质材料中的导电插塞22、互连垫21、互连线210、上焊垫23、下焊球50。电转接板的整体厚度为5-200微米，如10微米、20微米、50微米、100微米等。以上步骤完成后，需要将上述结构电连接到PCB板上，PCB板上设有位置固定的多个电连接端(如焊盘)，本实施例中，通过电转接板实现了将芯片的第一焊垫实现重新布局，与PCB板上的电连接端进行匹配电连接，通过电转接板将不同的芯片与电路板进行电连接，通过电镀工艺在芯片与电转接板之间形成导电体，解决了纵向多层堆叠的问题，利于封装的小型化。
参考图9和图10，在一个实施例中，键合所述芯片30后(图6之后)，所述方法还包括：提供封盖基板60，所述封盖基板60的第一表面包含空腔，键合所述封盖基板60的第一表面与所述电转接板，并使所述空腔至少遮盖所述芯片的一部分。封盖基板60的材料可以为：可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等半导体材料，也可以是介质材料。参考图9，空腔可以较大，一个空腔可以同时覆盖多个芯片30。参考图10，封盖基板包括多个子空腔，每个子空腔容纳一个或多个芯片30。在可选的实施例中，封盖基板的一个空腔也可以只容纳一个芯片的一部分，如对于体声波谐振器或者表声波谐振器或者红外热堆传感器，芯片需要形成有空腔结构，并且空腔结构对应芯片结构的功能区，并不是将整个芯片包括在空腔中。如对于体声波谐振器或者表声波谐振器或者红外热堆传感器，芯片需要形成有空腔结构，并且空腔结构对应芯片结构的功能区，并不是将整个芯片包括在空腔中。如对于体声波谐振器(BAW)和表声波谐振器(SAW)以及牢固安置型体声波谐振器(SMR)在主体谐振区上方设置有上空腔，本实施例中的空腔可以作为上空腔，对于红外热电堆传感器，其功能区下方设置有用于隔热的隔热空腔，本实施例形成的空腔可以作为隔热空腔，对于超声波传感器，膜状的振动部悬空设置，上表面用于接收超声波，下表面遮盖空腔，本实施例的空腔可以作为超声波传感器的下空腔。
可选实施例中，封盖基板键合在电转接板上后，形成的空腔为密封的空腔，可以防止外界环境对空腔内器件的污染(水分、灰尘、油脂等)。在一个实施例中，在所述封盖基板上形成电连接结构，将所述芯片的电性引出。
实施例2
本实施例与实施例1的区别在于形成电转接板的方法不同，图11至图14示出了本实施例的晶圆级封装结构的制造方法的不同步骤对应的结构示意图，请参考图11至图14，简略说明各步骤。
参考图11，提供基板10，在所述基板10上形成介质材料层以及贯穿所述介质材料层的导电插塞22，连接所述导电插塞22并暴露于所述介质材料层顶面的所述上焊垫23。本实施例中，介质材料层以及贯穿所述介质材料层的导电插塞22以及上焊垫23的结构和材料和形成方法参照实施例1，此处不再赘述，需要说明书的是，虽然本实施例不需要形成硅通孔结构，但是在工艺的后期也需要形成下焊球，因此在基板10的上表面形成了互连垫21，用于连接下焊球。
参考图12，提供芯片30，将芯片30粘合在电路板的上表面，并使第一焊垫31和上焊垫23之间形成空隙，通过电镀工艺在空隙中形成导电体24，在电转接板的上表面形成塑封层40，塑封层40密封导电体24并填满芯片30之间的空隙。上述步骤的具体细节参照实施例1。
参考图13，对基板的下表面做减薄处理，并从减薄后的下表面形成硅通孔结构11，硅通孔结构11上端连接互连垫21，下端形成下焊球50。也可以不形成硅通孔结构，参考图14，去除基板，暴露出底层的互连垫21的下表面，在互连垫21的下表面形成下焊球50。
实施例3
实施例3提供了一种晶圆级封装结构，图6示出了本实施例的晶圆级封装结构示意图，参考图6，晶圆级封装结构包括：
电转接板，所述电转接板包括相对的上、下表面，上表面至少暴露上焊垫23的部分表面；
至少一个芯片30，所述芯片30与所述电转接板相对的表面上具有第一焊垫31；所述第一焊垫31与所述上焊垫23之间通过导电体24电连接，所述导电体24通过电镀工艺形成。
参考图6，本实施例中，电转接板从下至上包括：基板10，基板10的材料包括半导体材料，如硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体等。基板10中形成有硅通孔结构11，硅通孔结构11的下端设有下焊球50，硅通孔结构11的上端连接有互连垫21。基板10的上表面形成有介质材料层200，本实施例中，介质材料层200为多层结构，图中示出了3层介质材料，从下至上依次为第一介质材料201、第二介质材料202和第三介质材料203，在介质材料中形成有贯穿介质材料的导电插塞22，导电插塞22可以贯穿一层介质材料也可以贯穿两层或者多层介质材料，导电插塞22的布局根据电路连接的具体要求设置，导电插塞22的两端形成有互连线210。导电插塞22和互连线210均为导电材料，如铝、铜、金、钛或者钨等。其中位于电转接板最上层的互连垫定义为上焊垫23。所述电转接板的厚度为5-200微米。
电转接板的上表面粘合有芯片30，本实施例中，所述芯片30与所述电转接板通过干膜粘合。在其他实施例中，也可以通过结构胶粘合。芯片30与所述电转接板相对的表面上具有第一焊垫31。本实施例中，芯片30包括逻辑芯片、存储芯片、传感器模组芯片、MEMS芯片、滤波器芯片、电容、电感中的至少一种。所述芯片30的下表面高于所述第一焊垫31的表面，既第一焊垫31相对于芯片30的下表面向内凹陷，所述电转接板的上表面高于所述上焊垫23的表面；所述第一焊垫31与上焊垫23相对设置，导电体24为柱状，连接第一焊垫31与上焊垫23。导电体24通过电镀工艺形成。所述导电体24的材料包括铜，导电体24的高度为5-200微米，如10微米、20微米、50微米、100微米等，导电转接板的厚度为5-200微米，如10微米、20微米、50微米、100微米等。
本实施例中，还设有塑封层40，所述塑封层40覆盖所述电转接板，且至少填充于相邻的所述芯片之间。可选实施例中，塑封层40密封所述导电体24，填满芯片之间的空隙，所述塑封层40的顶面高于所述芯片的顶面或与所述芯片中最高者的顶面齐平。
在另一个实施例中，参考图14，所述电转接板包括：介质材料层200，所述介质材料层200的表面高于所述上焊垫23的表面，并暴露部分所述上焊垫23；嵌入所述介质材料层200的导电互连结构，所述导电互连结构包括贯穿单层或多层所述介质材料层的导电插塞22以及连接所述导电插塞的互连线210。所述介质材料层的底面设有下焊球50，所述下焊球50连接底层的互连垫21。
本实施例的结构后期需要电连接到电路板上，电路板上设有位置固定的多个电连接端(如焊盘)，本实施例中，通过电转接板实现了将所述芯片的第一焊垫实现重新布局，与电路板上的电连接端进行匹配电连接，通过电镀工艺在芯片与电转接板之间形成导电体，解决了纵向多层堆叠的问题，利于封装的小型化。进一步地，电转接板的主体结构可以为介质层，下焊球位于介质层的下表面，介质层的下方也可以包括基板，基板中形成有硅通孔结构，下焊球位于基板的下表面。
实施例4
参考图15，本实施例与实施例1的区别在于，形成完所述可光刻的键合材料32后，还包括：图形化所述可光刻的键合材料32，在可光刻的键合材料32中形成开口33，所述开口33的深度等于或小于所述可光刻的键合材料32的厚度。形成开口33的区域对应芯片30的工作区域，键合芯片后，形成空腔，此空腔作为芯片的工作腔(如热隔离空腔)。当芯片30的下方需要形成空腔时，通过在粘合层中形成开口，可以节省工艺步骤(否则需要在制造芯片时形成空腔)。本实施例中，开口33用于隔热，因此对于开口33的深度并不做限定，开口可以贯穿可光刻的键合材料32(开口深度与可光刻的键合材料32厚度相同)也可以只贯穿可光刻的键合材料32的一部分厚度(开口深度小于可光刻的键合材料32的厚度)。在其他实施例中，如果需要对开口的深度进行限定，则在形成可光刻的键合材料时，形成合适的厚度。对于空腔型体声波谐振器(fbar)和表声波谐振器(SAW)在主体谐振区下方设置有下空腔，上方形成有封盖，封盖和主体谐振区之间形成了上空腔，本实施例中的空腔可以即可以作为上空腔也可以作为下空腔。对于牢固安置型体声波谐振器(SMR)，其上方也封盖之间形成有上空腔，本实施例中的空腔可以作为上空腔。对于红外热电堆传感器，其功能区下方设置有用于隔热的隔热空腔，本实施例形成的空腔可以作为隔热空腔。对于超声波传感器，膜状的振动部悬空设置，上表面用于接收超声波，下表面遮盖空腔，本实施例的空腔可以作为超声波传感器的下空腔。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (20)

1.一种晶圆级封装结构的制造方法，其特征在于，包括：
提供具有上焊垫的电转接板，所述电转接板包括相对的上表面和下表面，所述上表面至少暴露所述上焊垫的部分表面；
提供至少一个芯片，所述芯片与所述电转接板相对的表面上具有第一焊垫；
粘结所述电转接板和所述芯片，使所述上焊垫和所述第一焊垫相对，且所述上焊垫与所述第一焊垫之间形成空隙；
采用电镀工艺在所述空隙中形成导电体，所述第一焊垫与所述上焊垫之间通过所述导电体电连接。
2.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，所述上焊垫与所述第一焊垫在垂直于所述电转接板表面方向上的投影相互交错，且所述投影重叠区域的面积大于所述上焊垫或所述第一焊垫面积的一半。
3.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，所述上焊垫或所述第一焊垫的面积为5-200平方微米。
4.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，所述导电体的横截面积大于10平方微米。
5.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，所述空隙的高度为5-200微米，和/或所述空隙的宽度大于10微米。
6.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，所述电镀工艺包括：化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-32分钟；或，
所述电镀工艺包括化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟。
7.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，形成所述电转接板包括：
提供基板，在所述基板上形成介质材料层以及位于所述介质材料层中的互连结构；形成连接所述互连结构并暴露于所述介质材料层顶面的所述上焊垫；
去除所述基板，在所述介质材料层的下表面形成连接所述互连结构的下焊球；
或，
提供基板，在所述基板的上表面内部形成硅通孔结构，在所述基板上形成介质材料层以及位于所述介质材料层中、并连接所述硅通孔结构的互连结构；形成所述导电体后，对所述基板的下表面进行减薄，暴露出所述硅通孔结构，并形成连接所述硅通孔结构的下焊球；
或，
所述电转接板包括基板以及位于所述基板上表面的介质材料层，所述介质材料层中形成有互连结构，所述互连结构电连接所述上焊垫，形成所述导电体后，从所述基板的下表面形成硅通孔结构，并在所述基板的下表面形成连接所述硅通孔结构的下焊球，所述硅通孔结构的另一端电连接所述互连结构。
8.如权利要求7任一项所述的晶圆级封装结构的制造方法，其特征在于，所述介质材料层为多层结构，所述方法包括：
依次形成每一层介质材料；并形成贯穿单层或多层所述介质材料的所述导电插塞；形成位于所述导电插塞两端的互连线，所述互连结构包括所述导电插塞和所述互连线。
9.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，所述粘结的方法包括：通过可光刻的键合材料将所述芯片粘合在所述电转接板上。
10.如权利要求9所述的晶圆级封装结构的制造方法，其特征在于，所述可光刻的键合材料在所述电转接板表面方向上的投影以所述芯片的中心为中心，并至少覆盖所述芯片面积的10％。
11.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，所述可光刻的键合材料包括：膜状干膜或液态干膜。
12.一种晶圆级封装结构，其特征在于，包括：
电转接板，所述电转接板包括相对的上、下表面，上表面至少暴露上焊垫的部分表面；
至少一个芯片，所述芯片与所述电转接板相对的表面上具有第一焊垫；所述第一焊垫与所述上焊垫之间通过导电体电连接，所述导电体通过电镀工艺形成。
13.如权利要求12所述的晶圆级封装结构的制造方法，其特征在于，所述上焊垫与所述第一焊垫在垂直于所述电转接板表面方向上的投影相互交错，且所述投影重叠区域的面积大于所述上焊垫或所述第一焊垫面积的一半。
14.如权利要求12所述的晶圆级封装结构的制造方法，其特征在于，所述上焊垫或所述第一焊垫面积的面积为5-200平方微米。
15.如权利要求12所述的晶圆级封装结构的制造方法，其特征在于，所述导电体的横截面积大于10平方微米。
16.如权利要求12所述的晶圆级封装结构的制造方法，其特征在于，所述空隙的高度为5-200微米，和/或所述空隙的宽度大于10微米。
17.如权利要求12所述的晶圆级封装结构，其特征在于，所述电转接板包括：介质材料层，所述介质材料层的表面高于所述上焊垫的表面，并暴露部分所述上焊垫；
嵌入所述介质材料层的导电互连结构，所述导电互连结构包括贯穿单层或多层所述介质材料层的导电插塞以及位于所述导电插塞两端的互连垫，所述介质材料层的底面设有下焊球，所述下焊球连接底层的所述互连垫。
18.如权利要求12所述的晶圆级封装结构，其特征在于，所述电转接板包括：基板，所述基板中设有贯穿所述基板的硅通孔结构；
介质材料层，设置于所述基板的上表面，所述介质材料层的表面高于所述上焊垫的表面，并暴露部分所述上焊垫；
嵌入所述介质材料层的导电互连结构，所述导电互连结构包括贯穿单层或多层所述介质材料层的导电插塞以及位于所述导电插塞两端的互连垫；
下焊球，位于所述基板的底面，所述硅通孔结构一端连接于底层的所述互连垫，另一端连接于所述下焊球。
19.如权利要求12所述的晶圆级封装结构，其特征在于，所述芯片与所述电转接板通过可光刻的键合材料粘合，所述可光刻的键合材料包括：膜状干膜或液态干膜。
20.如权利要求12所述的晶圆级封装结构，其特征在于，所述可光刻的键合材料在所述电转接板表面方向上的投影以所述芯片的中心为中心，并至少覆盖所述芯片面积的10％。
CN202110130747.9A 2021-01-29 2021-01-29 一种晶圆级封装结构及其制造方法 Withdrawn CN114823493A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110130747.9A CN114823493A (zh) 2021-01-29 2021-01-29 一种晶圆级封装结构及其制造方法
PCT/CN2022/072999 WO2022161249A1 (zh) 2021-01-29 2022-01-20 一种晶圆级封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110130747.9A CN114823493A (zh) 2021-01-29 2021-01-29 一种晶圆级封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN114823493A true CN114823493A (zh) 2022-07-29

Family

ID=82526267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110130747.9A Withdrawn CN114823493A (zh) 2021-01-29 2021-01-29 一种晶圆级封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN114823493A (zh)

Similar Documents

Publication Publication Date Title
TWI686877B (zh) 封裝方法以及其元件
CN110957229B (zh) 半导体器件和形成半导体器件的方法
CN110660675A (zh) 半导体装置及形成方法
CN110739229A (zh) 芯片封装体结构的制造方法
TW201924014A (zh) 半導體封裝及其形成方法
TW201924007A (zh) 半導體元件及其形成方法
TWI489612B (zh) 三維積體電路內連結的製造方法
CN115132593B (zh) 一种三维封装结构及其制备方法
TW202143406A (zh) 半導體封裝體及其製造方法
TWI803310B (zh) 積體電路元件和其形成方法
TWI792346B (zh) 半導體裝置及其製造方法
CN114937643A (zh) 半导体封装中的模塑管芯及其形成方法
CN113223970B (zh) 半导体结构及其制造方法
TWI812067B (zh) 半導體裝置及其製造方法
TWI790702B (zh) 半導體封裝及製造半導體封裝的方法
CN114823493A (zh) 一种晶圆级封装结构及其制造方法
CN114823390A (zh) 晶圆级系统封装方法及封装结构
CN112542449A (zh) 半导体器件及其制造方法
CN114823383A (zh) 一种晶圆级封装方法
WO2022161249A1 (zh) 一种晶圆级封装结构及其制造方法
CN114823380A (zh) 一种晶圆级封装方法
US11664315B2 (en) Structure with interconnection die and method of making same
CN114823392A (zh) 一种晶圆级系统封装结构及其封装方法
CN114823389A (zh) 一种晶圆级系统封装方法
CN114823376A (zh) 一种晶圆级系统封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220729